CN116259608A - 套刻标记结构及其形成方法 - Google Patents

套刻标记结构及其形成方法 Download PDF

Info

Publication number
CN116259608A
CN116259608A CN202111503032.XA CN202111503032A CN116259608A CN 116259608 A CN116259608 A CN 116259608A CN 202111503032 A CN202111503032 A CN 202111503032A CN 116259608 A CN116259608 A CN 116259608A
Authority
CN
China
Prior art keywords
mark
area
device layer
marking
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111503032.XA
Other languages
English (en)
Inventor
张高颖
柏耸
蒋运涛
杨晓松
张海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN202111503032.XA priority Critical patent/CN116259608A/zh
Publication of CN116259608A publication Critical patent/CN116259608A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/7076—Mark details, e.g. phase grating mark, temporary mark
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/708—Mark formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

一种套测标记结构及其形成方法，其中方法包括：提供基底，所述基底包括若干芯片区，各芯片区包括结构区和与所述结构区相邻的至少一个伪结构区，各伪结构区内包括至少一个标记区；在位于基底上形成至少两层重叠的器件层，每层器件层内具有若干标记结构，且每层器件层内的每个标记结构位于至少一个标记区上，标记结构的数量足够满足高的套刻精度需求，增加了套刻标记设置的自由度，且利于提高套刻测量精度。

Description

套刻标记结构及其形成方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种套刻标记结构及其形成方法。
背景技术
光刻是通过对准、曝光等一系列步骤将掩膜图案图形转移到晶圆上的工艺过程。在半导体芯片的制造过程中，通常需要通过多层光刻工艺才能完成整个制造过程。套刻误差(overlay，OVL)是指在光刻制造工艺中，当层图形和前层图形的相对位置偏差。实现套刻精度补偿和精确控制是确保半导体器件性能的关键。
晶圆上专门用来测量套刻误差的图形被称为套刻标记(Overlay Mark)。这些图形在设计掩模时已经被放置在了指定的区域，通常是在曝光区域的边缘，通常为切割道(scribeline)中。为了节省位置，套刻标记从一开始的大于20μm左右的图形，缩小到15μm×15μm的图形，又进一步缩小成了10μm×10μm的更小的图形。
随着先进制程的推进，半导体器件的特征尺寸的不断缩小，光刻工艺套刻精度窗口越来越小，现有的套刻标记方法有待于进一步提高。
发明内容
本发明解决的技术问题是提供一种套刻标记结构及其形成方法，以提高测量精度。
为解决上述技术问题，本发明的技术方案提供一种套刻标记结构，包括：基底，所述基底包括若干芯片区，各芯片区包括结构区和与所述结构区相邻的至少一个伪结构区，各伪结构区内包括至少一个标记区；位于基底上的至少两层重叠的器件层，每层器件层内具有若干标记结构，且每层器件层内的每个标记结构位于至少一个标记区上。
可选的，至少两层重叠的器件层中包括位于基底表面的第一器件层，所述第一器件层内的标记结构包括若干标记鳍部，所述若干标记鳍部平行于第二方向，且沿第一方向排布。
可选的，沿第一方向上，相邻标记鳍部之间的距离范围为30nm至500nm。
可选的，各个标记鳍部包括若干第一鳍部，所述若干第一鳍部平行于第二方向，且沿第一方向排布。
可选的，所述第一器件层内还具有位于所述伪结构区上的若干伪鳍部。
可选的，所述第一器件层内还具有位于所述结构区上的若干第二鳍部。
可选的，至少两层重叠的器件层中包括位于基底表面的第二器件层，所述第二器件层内的标记结构包括若干标记隔离条纹，各所述标记隔离条纹平行于第二方向，且沿第一方向排布，所述标记隔离条纹在所述基底表面的投影位于相邻的标记鳍部在所述基底表面的投影的中间。
可选的，沿所述第一方向上，相邻的所述标记隔离条纹之间的距离范围为60nm至1000nm。
可选的，所述第一器件层和所述第二器件层之间还具有衬底层，所述衬底层包括横跨所述标记鳍部，且位于所述标记鳍部部分侧壁和顶部表面，所述若干辅助栅极平行于第二方向，且沿第一方向排布，且各所述标记隔离条纹在沿着所述第二方向切断所述若干辅助栅。
可选的，所述第二器件层的还具有位于所述伪结构区上的若干伪栅。
可选的，所述标记结构包括具有当层器件层的部分结构特征；所述标记结构包括接触孔、侧墙、隔离层中的一种或多种。
相应的，本发明的技术方案还提供一种套刻标记的方法，包括：提供基底，所述基底包括若干芯片区，各芯片区包括结构区和与所述结构区相邻的至少一个伪结构区，各伪结构区内包括至少一个标记区；在位于基底上形成至少两层重叠的器件层，每层器件层内具有若干标记结构，且每层器件层内的每个标记结构位于至少一个标记区上。
可选的，获取所述标记区的方法包括：设定标记结构；根据曝光区中各芯片内器件的布局，获取各芯片中需要设置伪栅的伪结构区；根据所述设定标记尺寸，在所述伪结构区获取若干初始标记区位置；确认所获取的初始标记区位置是否遵从伪栅在芯片中的设计规则，去除不符合所述设计规则的部分初始标记区位置，获取若干预定标记区位置；根据标记区的分布与套刻精度之间的关系进行数据模拟，自所述若干预定标记区位置中获取最优化的标记区位置；根据模拟获得的最优化标记区位置，将标记结构插入到芯片设计模板中，获取标记结构设计数据文件。
可选的，至少两层重叠的器件层中包括位于基底表面的第一器件层，所述第一器件层内的标记结构包括若干标记鳍部，所述若干标记鳍部平行于第二方向，且沿第一方向排布。
可选的，所述第一器件层内还具有位于所述伪结构区上的若干伪鳍部。
可选的，沿所述第一方向上所述标记区包括若干第一区和若干第二区，所述第一区两侧与所述第二区相邻，所述若干标记鳍部位于所述第二区；所述若干标记鳍部的形成方法包括：在所述基底上形成若干第一牺牲层，所述若干第一牺牲层平行于第二方向，且沿第一方向排布；在所述若干第一牺牲层侧壁形成若干第一鳍部；去除不需要的第一鳍部，以所述第二区上的第一鳍部形成标记鳍部。
可选的，至少两层重叠的器件层中包括位于基底表面的第二器件层，所述第二器件层内的标记结构包括若干标记隔离条纹，各所述标记隔离条纹平行于第二方向，且沿第一方向排布，所述标记隔离条纹在所述基底表面的投影位于相邻的标记鳍部在所述基底表面的投影的中间。
可选的，所述若干标记鳍部的形成工艺包括自对准多图案工艺。
可选的，所述第一器件层和所述第二器件层之间还具有衬底层，所述衬底层包括若干辅助栅，所述若干辅助栅横跨所述标记鳍部，且位于所述标记鳍部部分侧壁和顶部表面，且各所述标记隔离条纹在沿着所述第二方向切断所述若干辅助栅。
可选的，所述衬底层和所述若干标记隔离条纹的形成方法包括：形成所述第一器件层后，在所述标记区上形成横跨所述若干第一鳍部的若干辅助栅；形成所述若干辅助栅后，在所述辅助栅上形成介质材料层；在所述第一区上的所述介质材料层内形成若干隔离沟槽，所述隔离沟槽在沿所述第二方向上贯穿所述若干辅助栅；在所述隔离沟槽内形成所述标记隔离条纹。
可选的，所述辅助栅的形成工艺包括自对准多图案工艺。
可选的，所述第一器件层内还具有位于所述伪结构区上的若干伪鳍部。
可选的，所述第二器件层的还具有位于所述伪结构区上的若干伪栅。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
本发明技术方案提供的一种套刻标记结构中，各芯片区包括结构区和与所述结构区相邻的至少一个伪结构区，各伪结构区内包括至少一个标记区，将标记结构放到标记区，所述标记区与伪栅均放在伪结构区，不占用放置器件的结构区的位置，因此不受芯片模式分布的影响，仅需要遵从伪栅的设计规则，由于各个芯片中均具有形成伪栅的区域，在整个曝光区有大量的分布于各个曝光位置的伪栅区域，所述伪栅区域总的分布面积甚至可以达到整个曝光区50％以上，利于现有的在曝光区广泛分布的伪栅的区域，即在伪结构区形成标记结构，不占用芯片中器件的位置，提高了芯片集成度；另一方面，由于伪栅的尺寸相对现有的套刻标记小的多，将标记结构设计成类似伪栅的结构，可以在一个曝光区内形成相对自由分布的若干标记结构，标记结构的数量足够满足高的套刻精度需求，增加了套刻标记设置的自由度，且利于提高套刻测量精度。
进一步，在所述伪结构区上，所述若干伪鳍部与所述若干标记鳍部相邻，由于标记鳍部包括若干第一鳍部，所述第一鳍部和所述伪鳍部具有相同的特征尺寸，减少了套刻标记与临近的器件区的之间因特征尺寸差异带来的应力，而导致的标记鳍部弯曲问题。
附图说明
图1是一种套刻标记结构的分布示意图；
图2为另一实施例中曝光区内芯片的分布示意图；
图3是本发明一实施例中获取标记区的步骤；
图4至图7是本发明一实施例中的套刻标记的形成方法各步骤的结构示意图；
图8是本发明一实施例中获取的若干预定标记区位置的示意图；
图9是本发明一实施例中套刻标记结构的分布示意图。
具体实施方式
需要注意的是，本说明书中的“表面”、“上”，用于描述空间的相对位置关系，并不限定于是否直接接触。
如背景技术所述，现有的套刻标记方法有待进一步提高。现结合一种套套刻标记结构进行说明分析。
图1是一种套刻标记结构的分布示意图。
请参考图1，参考层的曝光区10内具有29个套刻标记101，所述曝光区10包括沿第一方向X1和第二方向Y1阵列分布的6个芯片102，相邻芯片102之间具有切割道103，所述29个套刻标记101相对均匀地分布在所述切割道102中。
上述套刻标记101用于基于衍射的套刻误差测量(diffraction based overlay，DBO)，所述套刻标记101包括沿水平方向排布的若干密集线条和垂直方向排布的若干密集线条。整个标记长度h＝w＝10μm。
为了达到更高的测量精度，在另一种实施例中，芯片内测量(IDM，in diemetrology)标记方法中，将套刻标记放在器件位置附近，就近监测器件处的套刻误差，此时，套刻标记的尺寸进一步缩小至5μm×5μm。
在DRAM生产制造中，曝光区中的各个芯片(die)的形状规则且相同，IDM结构可以相对容易地避开器件区的设置。然而，对如多项目晶圆(MPW，Multi Project Wafer)流片的情况，即将多个使用相同工艺的集成电路设计放在同一张晶圆片上流片，曝光区中的各个芯片形状不规则，套刻标记的设置更容易受到限制，请参考图2。
图2为另一实施例中曝光区内芯片的分布示意图。
请参考图2，所述曝光区20包括32个形状不规则的芯片201。
本实施例中，将套刻标记置于芯片201中，需要客户要为套刻标记保留位置。为了实现更高的套刻精度，需要高阶修正的模型获得修正参数来实现，因此需要更多的套刻标记。在更多套刻标记的需求下，由于芯片201的形状很不规则，预计设置的套刻标记位置的保留及容易影响客户芯片的设计规则，会出现预计设置的套刻标记难以保留或者影响客户芯片的设置，使得套刻标记的设置方式灵活度差。
为了解决上述问题，本发明提供的一种套刻标记结构中，各芯片区包括结构区和与所述结构区相邻的至少一个伪结构区，各伪结构区内包括至少一个标记区，将标记结构放到标记区，所述标记区与伪栅均放在伪结构区，不占用放置器件的结构区的位置，因此不受芯片模式分布的影响，仅需要遵从伪栅的设计规则，由于各个芯片中均具有形成伪栅的区域，在整个曝光区有大量的分布于各个曝光位置的伪栅区域，所述伪栅区域总的分布面积甚至可以达到整个曝光区50％以上，利用现有的在曝光区广泛分布的伪栅的区域，即在伪结构区形成标记结构，不占用芯片中器件的位置，提高了芯片集成度；另一方面，由于伪栅的尺寸相对现有的套刻标记小的多，将标记结构设计成类似伪栅的结构，可以在一个曝光区内形成相对自由分布的若干标记结构，标记结构的数量足够满足高的套刻精度需求，增加了套刻标记设置的自由度，且利于提高套刻测量精度。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
不同于现有技术中先设置标记区，后进行芯片内器件布局的方式，本发明的技术方案可以先根据客户芯片设计需求进行芯片布局，后根据芯片布局中伪栅的设计区域来获取若干标记区的位置，后续在各标记区或标记区上的各器件层内设置套刻标记。
图3是本发明一实施例中获取标记区的步骤。
请参考图3，获取所述标记区的方法包括以下步骤：
步骤S301，设定标记结构；
步骤S302，根据曝光区中各芯片内器件的布局，获取各芯片中需要设置伪栅的伪结构区；
步骤S303，根据所述设定标记尺寸，在所述伪结构区获取若干初始标记区位置；
步骤S304，确认所获取的初始标记区位置是否遵从伪栅在芯片中的设计规则，去除不符合所述设计规则的部分初始标记区位置，获取若干预定标记区位置；
步骤S305，根据标记区的分布与套刻精度之间的关系进行数据模拟，自所述若干预定标记区位置中获取最优化的标记区位置；
步骤S306，根据模拟获得的最优化标记区位置，将标记结构插入到芯片设计模板中，获取标记结构设计数据文件。
以下对各步骤进行说明。
执行步骤S301，设定标记结构。所述标记结构的形成方法请参考图4至图7。
图4至图7为本发明一实施例中套刻标记结构形成方法各步骤的结构示意图。
请参考图4和图5，图4为图5的俯视结构示意图示意图，图5是图4中沿着EE1方向的剖面结构示意图，提供基底400，所述基底400包括若干芯片区(图中未示出)，各芯片区包括结构区(图中未示出)和与所述结构区相邻的至少一个伪结构区，各伪结构区内包括至少一个标记区I。
各伪结构区内包括若干标记区I和围绕各标记区I设置、且与各标记区I相邻的外围区II。本实施例中，仅给出了一个标记区I和一个外围区II内的结构示意图。
后续，在所述标记区I上的各层器件层内形成标记结构；在所述外围区II上形成若干伪鳍部和位于所述伪鳍部上的伪栅。
请继续参考图4和图5，在位于基底400上形成至少两层重叠的器件层，每层器件层内具有若干标记结构，且每层器件层内的每个标记结构位于至少一个标记区I上。
将标记结构放到标记区，所述标记区与伪栅均放在伪结构区，不占用放置器件的结构区的位置，因此不受芯片模式分布的影响，仅需要遵从伪栅的设计规则，由于各个芯片中均具有形成伪栅的区域，在整个曝光区有大量的分布于各个曝光位置的伪栅区域，所述伪栅区域总的分布面积甚至可以达到整个曝光区50％以上，利用现有的在曝光区广泛分布的伪栅的区域，即在伪结构区形成标记结构，不占用芯片中器件的位置，提高了芯片集成度；另一方面，由于伪栅的尺寸相对现有的套刻标记小的多，将标记结构设计成类似伪栅的结构，可以在一个曝光区内形成相对自由分布的若干标记结构，标记结构的数量足够满足高的套刻精度需求，增加了套刻标记设置的自由度，且利于提高套刻测量精度。
进一步地，每个标记结构可以设置在相邻的两个或多个标记区上。相对于现有技术中，由于器件层数量较多，每个器件层在曝光后都需要测量相对于前面某一层的套刻误差，由于预留的标记区数量的限制，每个标记区需要有测量不同器件层之间的套刻精度的标记结构。本发明所提供的技术方案中，由于利用了现有的伪栅结构的位置，可以设置大量的标记区，从而可以将同层器件层内的某个标记结构设置在相邻的两个或多个标记区上，从而使套刻标记的设置方式更加灵活。
至少两层重叠的器件层中包括位于基底400表面的第一器件层(图中未示出)，所述第一器件层内的标记结构包括若干标记鳍部401，所述若干标记鳍部401平行于第二方向Y，且沿第一方向X排布。
本实施例中，沿所述第一方向X上所述标记区包括若干第一区A和若干第二区B，所述第一区A两侧与所述第二区B相邻，所述若干标记鳍部401位于所述第二区B。
本实施例中，所述若干标记鳍部401的形成方法包括：在所述基底400上形成若干第一牺牲层(图中未标出)，所述若干第一牺牲层平行于第二方向Y，且沿第一方向X排布；在所述若干第一牺牲层侧壁形成若干第一鳍部(图中未标出)；去除不需要的第一鳍部，以所述第二区B上的第一鳍部形成标记鳍部。
所述标记鳍部401的形成工艺包括自对准多图案工艺。本实施例中，所述标记鳍部的形成工艺为自对准多图案工艺。
本实施例中，所述第一器件层400内还具有位于所述伪结构区上的若干伪鳍部501。具体在，所述若干伪鳍部501位于所述外围区II上。
所述若干伪鳍部501的形成工艺包括自对准多图案工艺。本实施例中，所述若干伪鳍部501的形成工艺为自对准多图案工艺。
本实施例中，沿所述第一方向X上所述外围区II包括若干第三区C和若干第四区D，所述第三区C两侧与所述第四区D相邻，所述若干伪鳍部501位于所述第四区D。
本实施例中，示出的所述若干伪鳍部501与所述标记鳍部401的排布方向相同，且沿相同方向延伸。但是，所述若干伪鳍部环绕所述标记鳍部设置，故所述伪鳍部和所述标记鳍部的相对设置并不限于此。其他区域中，所述伪鳍部与所述标记鳍部的排布方向可以相互垂直设置。
请参考图6和图7，图6为图7的俯视结构示意图示意图，图7是图6中沿着EE1方向的剖面结构示意图，至少两层重叠的器件层中包括位于基底400表面的第二器件层，所述第二器件层内的标记结构包括若干标记隔离条纹404，各所述标记隔离条纹404平行于第二方向Y，且沿第一方向X排布，所述标记隔离条纹404在所述基底400表面的投影位于相邻的标记鳍部401在所述基底400表面的投影的中间。
具体地，形成所述第一器件层后，形成所述第二器件层。
具体地，所述第一器件层内还具有第一隔离层402，形成所述标记鳍部401后，且在形成所述第二器件层前，还在所述基底400上形成所述第一隔离层402。
本实施例中，所述第一隔离层402位于所述若干标记鳍部401和所述若干伪鳍部501部分侧壁，且所述第一隔离层402顶部表面高于所述若干标记鳍部401和所述若干伪鳍部501顶部表面。
本实施例中，所述第一器件层和所述第二器件层之间还具有衬底层，所述衬底层包括若干辅助栅403，所述若干辅助栅403横跨所述标记鳍部，且位于所述标记鳍部部分侧壁和顶部表面，且各所述标记隔离条纹404在沿着所述第二方向Y切断所述若干辅助栅403。
所述衬底层和所述若干标记隔离条纹404的形成方法包括：形成所述第一器件层后，在所述标记区I上形成横跨所述若干第一鳍部的若干初始辅助栅(图中未示出)；形成所述若干初始辅助栅后，在所述初始辅助栅上形成介质材料层(图中未示出)；在所述第一区A上的所述介质材料层内形成若干隔离沟槽(图中未示出)，所述隔离沟槽在沿所述第二方向Y上贯穿所述若干初始辅助栅，形成所述辅助栅；在所述隔离沟槽内形成所述标记隔离条纹404。
本实施例中，所述初始辅助栅的形成工艺包括自对准多图案工艺。
所述第二器件层内还具有位于所述伪结构区上的若干伪栅503。
具体地，所述若干伪栅503位于所述外围区II上，所述伪栅503横跨所述若干伪鳍部501，且位于所述若干伪鳍部501部分侧壁和顶部表面；所述外围区II上还具有栅隔离层504，所述栅隔离层504在沿着所述第二方向Y切断所述伪栅503。
本实施例中，所述若干标记隔离条纹404和所述栅隔离层504还位于第二隔离层中，形成所述若干辅助栅403和所述伪栅503后，形成所述若干标记隔离条纹404和所述栅隔离层504前，还包括：在所述基底400表面形成第二隔离层(图中未标出)，所述第二隔离层位于所述第一隔离层402表面且位于所述若干辅助栅403和所述伪栅503侧壁。
本实施例中，展示了位于所述基底上的两层器件层内的套刻标记结构。后续形成的其他器件层，所述标记结构可以具有当层器件层的部分结构特征，即与当层器件的结构相兼容，以形成当层的标记结构；所述标记结构可以包括接触孔、侧墙、隔离层中的一种或多种。
相应的，本发明一实施例还提供一种采用上述方法所形成的套刻标记结构，请继续参考图6和图7，包括：基底400，所述基底400包括若干芯片区(图中未示出)，各芯片区包括结构区(图中未示出)和与所述结构区相邻的至少一个伪结构区，各伪结构区内包括至少一个标记区I；位于基底400上的至少两层重叠的器件层，每层器件层内具有若干标记结构，且每层器件层内的每个标记结构位于至少一个标记区I上。
至少两层重叠的器件层中包括位于基底400表面的第一器件层，所述第一器件层内的标记结构包括若干标记鳍部401，所述若干标记鳍部401平行于第二方向Y，且沿第一方向X排布。
沿第一方向X上，相邻标记鳍部之间的距离m范围为30nm至500nm。
各个标记鳍部包括若干第一鳍部401，所述若干第一鳍部401平行于第二方向Y，且沿第一方向X排布。
所述第一器件层内还具有位于所述伪结构区上的若干伪鳍部501。
在所述伪结构区上，所述若干伪鳍部501与所述若干标记鳍部401相邻，由于标记鳍部401包括若干第一鳍部，所述第一鳍部和所述伪鳍部501具有相同的特征尺寸，减少了套刻标记与临近的器件区的之间因特征尺寸差异带来的应力，而导致的标记鳍部弯曲问题。
所述第一器件层内还具有位于所述结构区上的若干第二鳍部(图中未标出)。所述第二鳍部用于形成器件。
至少两层重叠的器件层中包括位于基底400表面的第二器件层，所述第二器件层内的标记结构包括若干标记隔离条纹404，各所述标记隔离条纹404平行于第二方向Y，且沿第一方向X排布，所述标记隔离条纹404在所述基底400表面的投影位于相邻的标记鳍部在所述基底400表面的投影的中间。
沿所述第一方向X上，相邻的所述标记隔离条纹404之间的距离n范围为60nm至1000nm。
所述第一器件层和所述第二器件层之间还具有衬底层404，所述衬底层404包括横跨所述标记鳍部，且位于所述标记鳍部部分侧壁和顶部表面，所述若干辅助栅极403平行于第二方向Y，且沿第一方向X排布，且各所述标记隔离条纹404在沿着所述第二方向Y切断所述若干辅助栅403。
所述第二器件层的还具有位于所述伪结构区上的若干伪栅503。
所述标记结构包括具有当层器件层的部分结构特征；所述标记结构包括接触孔、侧墙、隔离层中的一种或多种。
请继续参考图3，执行步骤S302，根据曝光区中各芯片内器件的布局，获取各芯片中需要设置伪栅的伪结构区。
具体地，在芯片内通常需要设置大量的伪栅来实现器件的完整性，但所述伪栅并不具有电学性能，后续利用该区域来形成套刻标记结构。
请继续参考图3，执行步骤S303，根据所述设定标记尺寸，在所述伪结构区获取若干初始标记区位置。
请参考图8，可以在所有预定标记区内按照一定的扫描步长设定一个位置，该位置的大小为一个标记结构尺寸。本实施例中，在一个曝光区获取了1242个初始标记区位置(方形像点所示位置)。
请继续参考图3，执行步骤S304，确认所获取的初始标记区位置是否遵从伪栅在芯片中的设计规则，去除不符合所述设计规则的部分初始标记区位置，获取若干预定标记区位置。
标记结构需要与伪栅兼容，因此，标记结构插入后需要遵从伪栅在芯片中的设计规则。
请继续参考图3，执行步骤S305，根据标记区的分布与套刻精度之间的关系进行数据模拟，自所述若干预定标记区位置中获取最优化的标记区位置。
请参考图9，本实施例中，从1242个初始标记区位置中，获取了108个最优化的标记区位置901。其他实施例中，所述标记位置和数量可以根据实际需求获取。
在此需要说明的是，图9中的标记区位置901只是为了示意位置，其尺寸较芯片区尺寸要小很多。
请继续参考图3，执行步骤S306，根据模拟获得的最优化标记区位置，将标记结构插入到芯片设计模板中，获取标记结构设计数据文件。
后续通过所述标记结构设计数据文件，可获取标记结构的设计，不需要每次都进行步骤S301至S306的操作。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (23)

1.一种套刻标记结构，其特征在于，包括：
基底，所述基底包括若干芯片区，各芯片区包括结构区和与所述结构区相邻的至少一个伪结构区，各伪结构区内包括至少一个标记区；
位于基底上的至少两层重叠的器件层，每层器件层内具有若干标记结构，且每层器件层内的每个标记结构位于至少一个标记区上。
2.如权利要求1所述的套刻标记结构，其特征在于，至少两层重叠的器件层中包括位于基底表面的第一器件层，所述第一器件层内的标记结构包括若干标记鳍部，所述若干标记鳍部平行于第二方向，且沿第一方向排布。
3.如权利要求2所述的套刻标记结构，其特征在于，沿第一方向上，相邻标记鳍部之间的距离范围为30nm至500nm。
4.如权利要求2所述的套刻标记结构，其特征在于，各个标记鳍部包括若干第一鳍部，所述若干第一鳍部平行于第二方向，且沿第一方向排布。
5.如权利要求2所述的套刻标记结构，其特征在于，所述第一器件层内还具有位于所述伪结构区上的若干伪鳍部。
6.如权利要求2所述的套刻标记结构，其特征在于，所述第一器件层内还具有位于所述结构区上的若干第二鳍部。
7.如权利要求2所述的套刻标记结构，其特征在于，至少两层重叠的器件层中包括位于基底表面的第二器件层，所述第二器件层内的标记结构包括若干标记隔离条纹，各所述标记隔离条纹平行于第二方向，且沿第一方向排布，所述标记隔离条纹在所述基底表面的投影位于相邻的标记鳍部在所述基底表面的投影的中间。
8.如权利要求7所述的套刻标记结构，其特征在于，沿所述第一方向上，相邻的所述标记隔离条纹之间的距离范围为60nm至1000nm。
9.如权利要求7所述的套刻标记结构，其特征在于，所述第一器件层和所述第二器件层之间还具有衬底层，所述衬底层包括横跨所述标记鳍部，且位于所述标记鳍部部分侧壁和顶部表面，所述若干辅助栅极平行于第二方向，且沿第一方向排布，且各所述标记隔离条纹在沿着所述第二方向切断所述若干辅助栅。
10.如权利要求9所述的套刻标记结构，其特征在于，所述第二器件层的还具有位于所述伪结构区上的若干伪栅。
11.如权利要求1所述的套刻标记结构，其特征在于，所述标记结构包括具有当层器件层的部分结构特征；所述标记结构包括接触孔、侧墙、隔离层中的一种或多种。
12.一种套刻标记结构的形成方法，其特征在于，包括：
提供基底，所述基底包括若干芯片区，各芯片区包括结构区和与所述结构区相邻的至少一个伪结构区，各伪结构区内包括至少一个标记区；
在位于基底上形成至少两层重叠的器件层，每层器件层内具有若干标记结构，且每层器件层内的每个标记结构位于至少一个标记区上。
13.如权利要求12所述的套刻标记结构的形成方法，其特征在于，获取所述标记区的方法包括：设定标记结构；根据曝光区中各芯片内器件的布局，获取各芯片中需要设置伪栅的伪结构区；根据所述设定标记尺寸，在所述伪结构区获取若干初始标记区位置；确认所获取的初始标记区位置是否遵从伪栅在芯片中的设计规则，去除不符合所述设计规则的部分初始标记区位置，获取若干预定标记区位置；根据标记区的分布与套刻精度之间的关系进行数据模拟，自所述若干预定标记区位置中获取最优化的标记区位置；根据模拟获得的最优化标记区位置，将标记结构插入到芯片设计模板中，获取标记结构设计数据文件。
14.如权利要求12所述的套刻标记结构的形成方法，其特征在于，至少两层重叠的器件层中包括位于基底表面的第一器件层，所述第一器件层内的标记结构包括若干标记鳍部，所述若干标记鳍部平行于第二方向，且沿第一方向排布。
15.如权利要求14所述的套刻标记结构的形成方法，其特征在于，所述第一器件层内还具有位于所述伪结构区上的若干伪鳍部。
16.如权利要求14所述的套刻标记结构的形成方法，其特征在于，沿所述第一方向上所述标记区包括若干第一区和若干第二区，所述第一区两侧与所述第二区相邻，所述若干标记鳍部位于所述第二区；所述若干标记鳍部的形成方法包括：在所述基底上形成若干第一牺牲层，所述若干第一牺牲层平行于第二方向，且沿第一方向排布；在所述若干第一牺牲层侧壁形成若干第一鳍部；去除不需要的第一鳍部，以所述第二区上的第一鳍部形成标记鳍部。
17.如权利要求16所述的套刻标记结构的形成方法，其特征在于，至少两层重叠的器件层中包括位于基底表面的第二器件层，所述第二器件层内的标记结构包括若干标记隔离条纹，各所述标记隔离条纹平行于第二方向，且沿第一方向排布，所述标记隔离条纹在所述基底表面的投影位于相邻的标记鳍部在所述基底表面的投影的中间。
18.如权利要求16所述的套刻标记结构的形成方法，其特征在于，所述若干标记鳍部的形成工艺包括自对准多图案工艺。
19.如权利要求17所述的套刻标记结构的形成方法，其特征在于，所述第一器件层和所述第二器件层之间还具有衬底层，所述衬底层包括若干辅助栅，所述若干辅助栅横跨所述标记鳍部，且位于所述标记鳍部部分侧壁和顶部表面，且各所述标记隔离条纹在沿着所述第二方向切断所述若干辅助栅。
20.如权利要求19所述的套刻标记结构的形成方法，其特征在于，所述衬底层和所述若干标记隔离条纹的形成方法包括：形成所述第一器件层后，在所述标记区上形成横跨所述若干第一鳍部的若干辅助栅；形成所述若干辅助栅后，在所述辅助栅上形成介质材料层；在所述第一区上的所述介质材料层内形成若干隔离沟槽，所述隔离沟槽在沿所述第二方向上贯穿所述若干辅助栅；在所述隔离沟槽内形成所述标记隔离条纹。
21.如权利要求19所述的套刻标记结构的形成方法，其特征在于，所述辅助栅的形成工艺包括自对准多图案工艺。
22.如权利要求17所述的套刻标记结构的形成方法，其特征在于，所述第一器件层内还具有位于所述伪结构区上的若干伪鳍部。
23.如权利要求17所述的套刻标记结构的形成方法，其特征在于，所述第二器件层的还具有位于所述伪结构区上的若干伪栅。
CN202111503032.XA 2021-12-09 2021-12-09 套刻标记结构及其形成方法 Pending CN116259608A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111503032.XA CN116259608A (zh) 2021-12-09 2021-12-09 套刻标记结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111503032.XA CN116259608A (zh) 2021-12-09 2021-12-09 套刻标记结构及其形成方法

Publications (1)

Publication Number Publication Date
CN116259608A true CN116259608A (zh) 2023-06-13

Family

ID=86681228

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111503032.XA Pending CN116259608A (zh) 2021-12-09 2021-12-09 套刻标记结构及其形成方法

Country Status (1)

Country Link
CN (1) CN116259608A (zh)

Similar Documents

Publication Publication Date Title
US7741221B2 (en) Method of forming a semiconductor device having dummy features
KR100787941B1 (ko) 중첩 마크를 갖는 포토 마스크 및 반도체 장치의 제조 방법
TWI742148B (zh) 對準標記及其測量方法
KR100739259B1 (ko) 중첩도 측정 버니어 및 그 형성 방법
CN101573779A (zh) 混合光学和电子束光刻制造层的共对准的沟槽结构及方法
CN115172362A (zh) 版图结构和版图结构的布局方法
KR101489329B1 (ko) 포토키 및 이를 이용한 반도체 소자의 제조방법
CN101789386A (zh) 晶片对准的方法
JP2012124457A (ja) オーバーレイバーニアマスクパターンとその形成方法、並びにオーバーレイバーニアパターンを含む半導体素子とその形成方法
CN113035732B (zh) 三维存储器及三维存储器台阶区域的形成方法
CN104281010A (zh) 形成方法和基板
KR20100079145A (ko) 오버레이 마크의 디싱 방지를 위한 더미 패턴
CN116259608A (zh) 套刻标记结构及其形成方法
KR100871801B1 (ko) 반도체 소자의 얼라인먼트 키 및 그 형성 방법
JP2006332177A (ja) 半導体ウエハ、その製造方法及びマスク
US7595258B2 (en) Overlay vernier of semiconductor device and method of manufacturing the same
CN108461479A (zh) 一种对准标记的制备方法
US20020185753A1 (en) Die corner alignment structure
CN114167681A (zh) 缺陷检测方法、掩膜版制作方法及半导体结构形成方法
CN111198478B (zh) 掩膜组件及套准量测方法
KR20070046400A (ko) 정렬 마크 및 그의 형성 방법
CN117406546B (zh) 一种掩模版及其图形修正方法
TWI817438B (zh) 重疊標記
CN116960110A (zh) 重叠标记
US20040137649A1 (en) Method of fabricating semiconductor device comprising superposition inspection step

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination