CN116960110A - 重叠标记 - Google Patents
重叠标记 Download PDFInfo
- Publication number
- CN116960110A CN116960110A CN202210402887.1A CN202210402887A CN116960110A CN 116960110 A CN116960110 A CN 116960110A CN 202210402887 A CN202210402887 A CN 202210402887A CN 116960110 A CN116960110 A CN 116960110A
- Authority
- CN
- China
- Prior art keywords
- pattern
- overlay mark
- stripes
- dots
- active
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002955 isolation Methods 0.000 claims description 25
- 239000000758 substrate Substances 0.000 claims description 5
- 238000000034 method Methods 0.000 description 23
- 230000005484 gravity Effects 0.000 description 13
- 239000004065 semiconductor Substances 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000005259 measurement Methods 0.000 description 3
- 238000000691 measurement method Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7073—Alignment marks and their environment
- G03F9/7076—Mark details, e.g. phase grating mark, temporary mark
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
一种重叠标记包括：第一图案与第二图案。第一图案包括：多个第一条状与多个第一点状。多个第一条状沿着第一方向延伸且沿着第二方向平行排列。多个第一点状分别配置在多个第一条状之间。第二图案包括：多个第二条状与多个第二点状。多个第二条状沿着第二方向延伸且沿着第一方向平行排列。多个第二点状，分别配置在多个第二条状之间。
Description
技术领域
本发明涉及一种用于形成有源区图案的重叠标记。
背景技术
在半导体工艺中，光刻工艺是将集成电路布局图转移至半导体晶圆上的重要步骤。一般而言，在半导体工艺中，由集成电路设计公司(IC design house)所提供的电路布局图必须先被分割成多层的设计布局，并被分别制作在对应的光掩膜上以形成光掩膜布局图。各光掩膜布局图的图案可通过光刻工艺而被转移到半导体晶圆上的光刻胶层内，并经由相对应的刻蚀、沉积、掺杂等工艺，以制得所需的半导体组件。
随着集成电路的集成密度(integration)不断提升，关于各光掩膜布局图间的叠对(overlay)测量也愈加受到重视。举例来说，为了形成存储器组件的有源区，一般会利用形成有源条图案与切割有源条图案的两道不同光刻工艺来达成。为了使切割有源条图案的隔离结构能精确地对准在预定位置处，因此在光刻工艺时必须进行有源条图案与隔离结构的叠对步骤。
然而，现行的有源条图案是介于X方向与Y方向之间的倾斜延伸方向。因此，光是测量管芯内的经刻蚀的有源区图案是无法直接得知有源条图案与隔离结构之间的叠对偏移(overlay shift)量并进一步调整工艺参数。
发明内容
本发明提供一种重叠标记，其可精准测量有源条图案与隔离结构之间的叠对偏移量，以调整工艺参数，进而提升工艺良率并降低制造成本。
本发明提供一种重叠标记包括：第一图案与第二图案。第一图案包括：多个第一条状与多个第一点状。多个第一条状沿着第一方向延伸且沿着第二方向平行排列。多个第一点状分别配置在多个第一条状之间。第二图案包括：多个第二条状与多个第二点状。多个第二条状沿着第二方向延伸且沿着第一方向平行排列。多个第二点状，分别配置在多个第二条状之间。
附图说明
图1是依照本发明一实施例的一种具有重叠标记的晶圆的上视示意图；
图2是图1的区域的放大示意图；
图3是依照本发明一实施例的一种用于形成有源区图案的重叠标记的上视示意图；
图4是依照本发明一实施例的有源区图案的上视示意图。
具体实施方式
图1是依照本发明一实施例的一种具有重叠标记的晶圆10的上视示意图。图2是图1的区域30的放大示意图。以下实施例说明的重叠标记是用以形成存储器组件的衬底中的有源区图案。此存储器组件可以是动态随机存取存储器(DRAM)，但本发明不以此为限。
请参照图1与图2，本实施例提供一种具有重叠标记100的晶圆10。具体来说，晶圆10可包括半导体晶圆，例如硅晶圆。晶圆10可被多个切割道12划分为多个管芯20。在一实施例中，切割道12可包括多个第一切割道14与多个第二切割道16。第一切割道14可沿着第一方向D1延伸且沿着第二方向D2平行排列。第二切割道16则可沿着第二方向D2延伸且沿着第一方向D1平行排列。第一方向D1可实质上垂直于第二方向D2。在此情况下，管芯20可排列成具有多个行与多个列的数组，如图1所示。
如图2所示，重叠标记100可配置在切割道12上或是配置在每一个管芯20的内部，以测量制造过程中当层(例如光刻胶层的开口)与前层的叠对。目前存储器组件的有源区图案是通过形成有源条图案与切割有源条图案的两道不同光刻工艺来达成。在形成隔离结构以切割有源条图案并在衬底中形成多个有源区的工艺中，隔离结构的重心(center ofgravity，COG)会与有源条图案的重心对齐，以完全切割有源条图案，进而形成彼此分隔的多个有源区。也就是说，此隔离结构可物理分隔或电性分隔有源区，以避免相邻有源区之间的电性干扰问题。接着，可通过测量管芯内的有源区图案来得知有源条图案与隔离结构之间的重心偏移程度，进而调整工艺参数。然而，目前的测量方法仅可得知有源条图案与隔离结构的重心偏移情况，却无法得知此偏移在X方向(亦即第二方向D2)以和/或Y方向(亦即第一方向D1)上的偏移量。因此，目前的测量方法无法进一步调整工艺参数，以达到提升工艺良率的目的。
另一方面，相似于图4的设置方式，现行的有源条图案52是沿着介于X方向与Y方向之间的倾斜延伸方向D3延伸(例如，此倾斜延伸方向与X方向之间夹角θ可为21.04度)。在此情况下，当隔离结构56的重心是沿着此倾斜延伸方向D3偏移时，目前的测量方法也无法得知有源条图案52与隔离结构56的重心偏移情况，进而导致部分有源条图案52的切割不完全，使得相邻有源区54之间产生电性干扰情况。
为了解决上述先前技术问题，本发明实施例提供一种用于形成有源区图案的重叠标记。如图3所示，重叠标记100包括第一图案110与第二图案120。第一图案110包括：多个第一条状112与多个第一点状114。在一实施例中，多个第一条状112可沿着第一方向D1延伸且沿着第二方向D2平行排列。从另一角度来看，第一条状112的延伸方向可平行于图1的第一切割道14的延伸方向，且垂直于第二切割道16的延伸方向。在一实施例中，第一条状112在第二方向D2上的宽度112w可介于18nm至22nm之间，例如20nm。相邻第一条状112之间的距离112d可以是相同或是不同。在一实施例中，相邻第一条状112之间的距离112d可大于等于120nm，例如介于120nm至140nm之间。距离112d与宽度112w之间的比(亦即112d/112w)可介于5.5至7.8之间。
多个第一点状114可分别配置在多个第一条状112之间，且彼此交错排列。在一实施例中，第一点状114的直径114d可介于50nm至70nm之间，例如60nm。第一点状114在第一方向D1上的间距P1y大于等于120nm，例如介于120nm至140nm之间；而第一点状114在第二方向D2上的间距P1x大于等于240nm，例如介于240nm至280nm之间，其中，具有间距P1x的两个第一点状114之间还具有两个第一条状112与另一个第一点状114，也就是说，间距P1x是指两奇数排或两偶数排之间的两第一点状114的中心的距离。间距P1x与直径114d之间的比(亦即P1x/114d)可介于3.4至5.6之间；间距P1y与直径114d之间的比(亦即P1y/114d)可介于1.7至2.8之间；而间距P1x与宽度112w之间的比(亦即P1x/112w)可介于10.9至15.6之间。
值得注意的是，本实施例可将对应于多个有源条的第一条状112调整成沿着第一方向D1(例如Y方向)延伸并将对应于多个隔离结构的第一点状114配置在第一条状112之间，以测量有源条与隔离结构在第二方向D2(例如X方向)上的重心偏移量，进而调整第二方向D2上的工艺参数。在一些实施例中，第一点状114应配置在相邻第一条状112之间的距离112d的正中心，以确保理想状况下的有源条与隔离结构在第二方向D2(例如X方向)上是没有偏移的。也就是说，倘若测量重叠标记100中的第一点状114偏移距离112d的正中心时，则表示有源条与隔离结构在第二方向D2(例如X方向)上具有重心偏移情况，需要重做(rework)或是调整第二方向D2上的工艺参数。
相似地，第二图案120包括：多个第二条状122与多个第二点状124。多个第二条状122沿着第二方向D2延伸且沿着第一方向D1平行排列。从另一角度来看，第二条状122的延伸方向可平行于图1的第二切割道16的延伸方向，且垂直于第一切割道14的延伸方向。在一实施例中，第二条状122在第一方向D1上的宽度122w可介于18nm至22nm之间，例如20nm。相邻第二条状122之间的距离122d可以是相同或是不同。在一实施例中，相邻第二条状122之间的距离122d可大于等于120nm，例如介于120nm至140nm之间。距离122d与宽度122w之间的比(亦即122d/122w)可介于5.5至7.8之间。
多个第二点状124可分别配置在多个第二条状122之间，且彼此交错排列。在一实施例中，第二点状124的直径124d可介于50nm至70nm之间，例如60nm。第二点状124在第一方向D1上的间距P2y大于等于240nm，例如介于240nm至280nm之间，其中，具有间距P2y的两个第二点状124之间还具有两个第二条状122与另一个第二点状124，也就是说，间距P2y是指两奇数排或两偶数排之间的两第二点状124的中心的距离。；而第二点状124在第二方向D2上的间距P2x大于等于120nm，例如介于120nm至140nm之间。间距P2x与直径124d之间的比(亦即P2x/124d)可介于1.7至2.8之间；间距P2y与直径124d之间的比(亦即P2y/124d)可介于3.4至5.6之间；而间距P2y与宽度122w之间的比(亦即P2y/122w)可介于10.9至15.6之间。
值得注意的是，本实施例可将对应于多个有源条的第二条状122调整成沿着第二方向D2(例如X方向)延伸并将对应于多个隔离结构的第二点状124配置在第二条状122之间，以测量有源条与隔离结构在第一方向D1(例如Y方向)上的重心偏移量，进而调整第一方向D1上的工艺参数。在一些实施例中，第二点状124应配置在相邻第二条状122之间的距离122d的正中心，以确保理想状况下的有源条与隔离结构在第一方向D1(例如Y方向)上是没有偏移的。也就是说，倘若测量重叠标记100中的第二点状124偏移距离122d的正中心时，则表示有源条与隔离结构在第一方向D1(例如Y方向)上具有重心偏移情况，需要重做或是调整第一方向D1上的工艺参数。
另外，第一条状112与第二条状122可对应于衬底中的多个有源条(例如，图4的标号52所示)，而第一点状114与第二条状122可对应于切割有源条的多个隔离结构(例如，图4的标号56所示)。也就是说，第一图案110与第二图案120可位于同一膜层中，例如是衬底中的有源区图案层(例如，图4的标号50所示)。
在技术节点愈来愈微缩的情况下，适用于形成组件区中的具有倾斜延伸方向(例如，图4的标号D3所示)的有源条52的光刻工艺并无法显影出相同节点的重叠标记100内的第一图案110与第二图案120。此倾斜延伸方向D3可介于第一方向D1与第二方向D2之间。因此，本实施例可增加第一点状114在第二方向D2上的间距P1x为大于等于240nm以及第二点状124在第一方向D1上的间距P2y大于等于240nm，以确保第一图案110与第二图案120的图案分辨率，亦可称为图案健康度(pattern healthy)。另一方面，为了确保重叠标记100的测量数量够多以准确监测工艺变化，本实施例可将间距P1x控制在240nm至280nm之间，并将间距P2y控制在240nm至280nm之间。在此情况下，在具备重叠标记100的图案健康度的同时，本实施例可测量较多的叠对偏移量的数据，进而达到提升工艺良率并降低制造成本的目的。
在一实施例中，组件区中的有源条52的宽度52w可介于18nm至22nm之间，例如20nm。重叠标记100中的宽度112w与宽度52w之间的比(亦即112w/52w)可介于0.9至1.1之间；而重叠标记100中的宽度122w与宽度52w之间的比(亦即122w/52w)可介于0.9至1.1之间。
综上所述，本发明实施例可将重叠标记的对应于多个有源条的第一条状调整成沿着Y方向延伸并将对应于多个隔离结构的第一点状配置在第一条状之间，以测量有源条与隔离结构在X方向上的重心偏移量，进而调整X方向上的工艺参数。另外，本发明实施例还可将重叠标记的对应于多个有源条的第二条状调整成沿着X方向延伸并将对应于多个隔离结构的第二点状配置在第二条状之间，以测量有源条与隔离结构在Y方向上的重心偏移量，进而调整Y方向上的工艺参数。此外，本发明实施例还可增加第一点状与第二点状的间距，以确保第一图案与第二图案的图案健康度。因此，本发明实施例的重叠标记在具备图案健康度的同时，还可测量较多叠对偏移量的数据，进而达到提升工艺良率并降低制造成本的目的。
虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的精神和范围内，当可作些许的更改与润饰，故本发明的保护范围当视权利要求所界定的为准。
Claims (10)
1.一种重叠标记，包括：
第一图案，包括：
多个第一条状，沿着第一方向延伸且沿着第二方向平行排列；以及
多个第一点状，分别配置在所述多个第一条状之间；以及
第二图案，包括：
多个第二条状，沿着所述第二方向延伸且沿着所述第一方向平行排列；以及
多个第二点状，分别配置在所述多个第二条状之间。
2.根据权利要求1所述的重叠标记，其中所述多个第一点状彼此交错排列，且所述多个第二点状彼此交错排列。
3.根据权利要求1所述的重叠标记，其中所述多个第一点状在所述第一方向上的间距大于等于120nm，且所述多个第一点状在所述第二方向上的间距大于等于240nm。
4.根据权利要求1所述的重叠标记，其中所述多个第二点状在所述第一方向上的间距大于等于240nm，且所述多个第二点状在所述第二方向上的间距大于等于120nm。
5.根据权利要求1所述的重叠标记，其中所述多个第一条状的延伸方向平行于第一切割道的延伸方向且垂直于第二切割道的延伸方向。
6.根据权利要求1所述的重叠标记，其中所述多个第二条状的延伸方向垂直于第一切割道的延伸方向且平行于第二切割道的延伸方向。
7.根据权利要求1所述的重叠标记，其中所述第一图案与所述第二图案位于同一膜层中。
8.根据权利要求1所述的重叠标记，其中所述多个第一条状与所述多个第二条状对应于衬底中的多个有源条。
9.根据权利要求8所述的重叠标记，其中所述多个第一点状与所述多个第二点状对应于切割所述多个有源条的多个隔离结构。
10.根据权利要求8所述的重叠标记，其中所述多个有源条的延伸方向介于所述多个第一条状的延伸方向与所述多个第二条状的延伸方向之间。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210402887.1A CN116960110A (zh) | 2022-04-18 | 2022-04-18 | 重叠标记 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210402887.1A CN116960110A (zh) | 2022-04-18 | 2022-04-18 | 重叠标记 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116960110A true CN116960110A (zh) | 2023-10-27 |
Family
ID=88456911
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210402887.1A Pending CN116960110A (zh) | 2022-04-18 | 2022-04-18 | 重叠标记 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116960110A (zh) |
-
2022
- 2022-04-18 CN CN202210402887.1A patent/CN116960110A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8026044B2 (en) | Method of forming fine patterns of semiconductor device | |
| US8173544B2 (en) | Integrated circuit having interleaved gridded features, mask set and method for printing | |
| TWI520172B (zh) | 用於晶圓遮罩臨界尺寸、圖案位移及覆層測量與控制之標靶與方法 | |
| CN108957943B (zh) | 形成布局图案的方法 | |
| US7348109B2 (en) | Reticle, semiconductor die and method of manufacturing semiconductor device | |
| US8084872B2 (en) | Overlay mark, method of checking local aligmnent using the same and method of controlling overlay based on the same | |
| US20070194466A1 (en) | Overlay measurement mark and pattern formation method for the same | |
| US6803668B2 (en) | Process-robust alignment mark structure for semiconductor wafers | |
| US6498401B2 (en) | Alignment mark set and method of measuring alignment accuracy | |
| US9355923B2 (en) | Semiconductor device with an overlay mark including segment regions surrounded by a pool region | |
| US10811362B2 (en) | Overlay mark structure and measurement method thereof | |
| CN116203808B (zh) | 套刻误差的量测方法及套刻标记 | |
| US20070292776A1 (en) | Overlay vernier key and method for forming contact holes of semiconductor device using the same | |
| CN116960110A (zh) | 重叠标记 | |
| US6340631B1 (en) | Method for laying out wide metal lines with embedded contacts/vias | |
| US6350994B1 (en) | Structure of critical dimension bar | |
| TWI817438B (zh) | 重疊標記 | |
| US20230378082A1 (en) | Overlay mark | |
| CN113515018B (zh) | 一种60μm划片槽的对位标记设计方法 | |
| KR100930378B1 (ko) | 반도체 소자의 제조방법 | |
| US20030044057A1 (en) | Method of checking overlap accuracy of patterns on four stacked semiconductor layers | |
| CN114167681A (zh) | 缺陷检测方法、掩膜版制作方法及半导体结构形成方法 | |
| US7875193B2 (en) | Method for manufacturing probe structure of probe card | |
| US6403978B1 (en) | Test pattern for measuring variations of critical dimensions of wiring patterns formed in the fabrication of semiconductor devices | |
| US6762432B2 (en) | Electrical field alignment vernier |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |