TWI742148B - 對準標記及其測量方法 - Google Patents

對準標記及其測量方法 Download PDF

Info

Publication number
TWI742148B
TWI742148B TW106129108A TW106129108A TWI742148B TW I742148 B TWI742148 B TW I742148B TW 106129108 A TW106129108 A TW 106129108A TW 106129108 A TW106129108 A TW 106129108A TW I742148 B TWI742148 B TW I742148B
Authority
TW
Taiwan
Prior art keywords
mark
dummy
pattern
marking
units
Prior art date
Application number
TW106129108A
Other languages
English (en)
Other versions
TW201913865A (zh
Inventor
孫家禎
童宇誠
薛勝元
林凡為
Original Assignee
聯華電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯華電子股份有限公司 filed Critical 聯華電子股份有限公司
Priority to TW106129108A priority Critical patent/TWI742148B/zh
Priority to US15/715,184 priority patent/US10566290B2/en
Publication of TW201913865A publication Critical patent/TW201913865A/zh
Application granted granted Critical
Publication of TWI742148B publication Critical patent/TWI742148B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B21/00—Measuring arrangements or details thereof, where the measuring technique is not covered by the other groups of this subclass, unspecified or not relevant
    • G01B21/20—Measuring arrangements or details thereof, where the measuring technique is not covered by the other groups of this subclass, unspecified or not relevant for measuring contours or curvatures, e.g. determining profile
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B21/00—Measuring arrangements or details thereof, where the measuring technique is not covered by the other groups of this subclass, unspecified or not relevant
    • G01B21/22—Measuring arrangements or details thereof, where the measuring technique is not covered by the other groups of this subclass, unspecified or not relevant for measuring angles or tapers; for testing the alignment of axes
    • G01B21/24—Measuring arrangements or details thereof, where the measuring technique is not covered by the other groups of this subclass, unspecified or not relevant for measuring angles or tapers; for testing the alignment of axes for testing alignment of axes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B2210/00—Aspects not specifically covered by any group under G01B, e.g. of wheel alignment, caliper-like sensors
    • G01B2210/56—Measuring geometric parameters of semiconductor structures, e.g. profile, critical dimensions or trench depth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446—Located in scribe lines

Abstract

本發明提供一種對準標記，包括至少一虛置標記圖案位於一第一層中，該虛置標記圖案由複數個虛置標記單元組成，並沿著一第一方向排列，以及至少一第一標記圖案位於一第二層中，該第二層位於該第一層上方，該第一標記圖案由複數個第一標記單元組成，各該第一標記單元沿著一第一方向排列，由一上視圖看，該第一標記圖案完全覆蓋該虛置標記圖案，且各該虛置標記單元尺寸小於各該第一標記單元的尺寸，另外各該虛置標記單元包含有一第一寬度，各該第一標記單元包含有一第二寬度，且該第一寬度小於該第二寬度的一半。

Description

對準標記及其測量方法
本發明係關於一種半導體製程領域，特別是關於一種對準標記(alignment mark)及其測量方法。
在半導體製程中，光微影製程是將積體電路佈局圖轉移至半導體晶片上的重要步驟。一般而言，在半導體製程中，由積體電路設計公司(IC design house)所提供之電路佈局圖必須先被分割成多層的設計佈局，並被分別製作在對應的光罩上以形成光罩佈局圖。各光罩佈局圖的圖案可以藉由光微影製程而被轉移到半導體晶片上的光阻層內，並經由相對應的蝕刻、沉積、摻雜等製程，以製得所需的半導體元件。
隨著積體電路的積集度(integration)不斷提昇，關於各光罩佈局圖間的疊對量測也愈加受到重視。舉例來說，為了連接位於晶片上不同階層的內連線(interconnection)，一般會利用通孔插塞(via)或接觸結構(contact)等互連結構來達成。由於內連線和插塞或接觸結構一般係位於不同階層，為了使上、下層結構能準確設置在預定之位置， 因此在光微影製程時必須進行上、下層結構之疊對(overlay)。
然而，現有疊對量測技術仍有待改善之處。舉例來說，受限於量測偏差，其所得之數值往往會偏離於上、下層結構間的實際相對位置數值，使得量測結果具有疊對誤差(overlay error)。
有鑑於此，有必要提供一種改良式的疊對誤差的校正方法，以提升量測結果的準確度。
本發明提供一種對準標記，包括至少一虛置標記圖案位於一第一層中，該虛置標記圖案由複數個虛置標記單元組成，並沿著一第一方向排列，以及至少一第一標記圖案位於一第二層中，該第二層位於該第一層上方，該第一標記圖案由複數個第一標記單元組成，各該第一標記單元沿著一第一方向排列，由一上視圖看，該第一標記圖案完全覆蓋該虛置標記圖案，且該虛置標記圖案所包含的各該虛置標記單元尺寸小於該第一標記圖案所包含的各該第一標記單元，另外各該虛置標記圖案所包含的各該虛置標記單元包含有一第一寬度，該第一標記圖案所包含的各該第一標記單元包含有一第二寬度，且該第一寬度小於該第二寬度的一半。
本發明提供一種對準標記的測量方式，包括提供一對準標記，該對準標記包含至少一虛置標記圖案位於一第一層中，該虛置標記圖案由複數個虛置標記單元組成，並沿著一第一方向排列，以及至少一第一標記圖案位於一第 二層中，該第二層位於該第一層上方，該第一標記圖案由複數個第一標記單元組成，各該第一標記單元沿著一第一方向排列，由一上視圖看，該第一標記圖案完全覆蓋該虛置標記圖案，且該虛置標記圖案所包含的各該虛置標記單元尺寸小於該第一標記圖案所包含的各該第一標記單元，另外各該虛置標記圖案所包含的各該虛置標記包含有一第一寬度，該第一標記圖案所包含的各該第一標記單元包含有一第二寬度，且該第一寬度小於該第二寬度的一半。接著測量該對準標記，以得到一第一信號波形對應各該第一標記圖案，以及一第二信號波形對應各該虛置標記圖案，其中該第一信號波形具有一第一最高值，該第二信號波形具有一第二最高值，且該第一最高值是該第二最高值的兩倍以上。
本發明的特徵在於，在空白區內更增設複數個虛置對準標記(dummy alignment mark)。如此一來，可以降低進行平坦化步驟時，空白區所產生的凹陷現象。後續在其他層結構中，若形成其他對準標記與空白區重疊，可提高對準步驟的精確度。
10:晶圓
12:切割道
20:對準區
22:空白區
100:基底
110:第一層
110a:頂面
112:第一對準標記
114:虛置對準標記單元
116:虛置對準標記
118:虛置對準標記單元
120:第二層
122:第二對準標記
124:第三對準標記
124a:長方形圖案
124b:長方形圖案
125A:第三對準標記
125B:第三對準標記
130:第三層
134:第四對準標記
140:信號
140a:尖峰
142:信號
142a:尖峰
第1圖繪示本發明所定義的空白區位於一切割道內的示意圖。
第2圖為本發明的對準標記形成於一基底上的剖面示意圖。
第3圖繪示空白區內的上視圖。
第4圖為本發明的對準標記的另一實施例之示意圖。
第5圖為本發明的對準標記的另一實施例之示意圖。
第6圖為本發明的對準標記的另一實施例之示意圖。
第7圖繪示第6圖的對準標記之上視圖。
第8圖繪示本發明另一實施例的對準標記之部分上視圖。
第9圖為本發明另一實施例的對準標記的剖面示意圖。
第10圖為本發明另一實施例的對準標記的剖面示意圖。
第11圖繪示空白區內的虛置對準標記單元與第三對準標記進行一例如疊對偏移的訊號量測步驟後，所得到的訊號強度圖。
為了使本領域通常知識者能理解並實施本發明，下文中將配合圖式，說明本發明對準標記。需注意的是，本發明之保護範圍當以後附之申請專利範圍所界定者為準，而非以揭露於下文之實施例為限。因此，在不違背本發明之發明精神和範圍之狀況下，當可對下述實施例作變化與修飾。此外，為了簡潔與清晰起見，相同或類似之元件或結構係以相同之元件符號表示，且部分習知的結構和製程細節將不會被揭露於下文中。需注意的是，圖式係以說明為目的，並未完全依照原尺寸繪製。
首先請參照第1圖，本發明提供一對準標記(alignment mark)。此對準標記經常設置於一晶圓10的切割道(scribe line)12內。值得注意的是，在半導體製程中，依序形成多層不同結構於晶圓10上。對特定的一道製程所形成的某一層結構中，定義對準標記的所在區域為一對準區20，而位於對準區20旁，並未形成其他對準標記的區域則定義為空白區(blank region)22。申請人發現，空白區22內未形成其他元件，因此在晶圓10上進行半導體製程時，尤其是平坦化步驟(例如化學機械研磨，CMP)，空白區22容易造成凹陷(dishing)現象。若後續在 其他層結構中，形成其他對準標記與空白區22重疊，則會影響對準的精確度。
因此，本發明的特徵在於，在空白區22內更增設虛置對準標記(dummy alignment mark)。如此一來，可以降低進行平坦化步驟時，空白區22所產生的凹陷現象。請參考第2圖與第3圖，其中第2圖為本發明的對準標記形成於一基底上的剖面示意圖。第3圖則為本發明的一對準標記位於一空白區的上視圖。如第2圖所示，一基底100上定義有對準區20以及空白區22，基底100例如為上述切割道12的基底。對準區20內，複數個第一對準標記112位於基底100上的一第一層110內，複數個第二對準標記122位於第一層110上方的一第二層120內，其中第二層120與第一層110直接接觸。在對準區20旁的空白區22內，一虛置對準標記，包含有複數個虛置對準標記單元114位於基底100上的第一層110內，複數個第三對準標記124位於第二層120內。在一些實施例中，各第三對準標記124直接接觸各虛置對準標記單元114。
值得注意的是，第一對準標記112與第二對準標記122相互對齊，以避免半導體製程中不同層的元件之間產生偏移。上述特徵屬於本領域常見技術，在此不多加贅述。
本發明中，第三對準標記124即為上述形成於空白區22內的對準標記，第三對準標記124位於第二層120內。如上所述，若第二層120的前層(也就是第一層110)未形成任何元件，平坦化過程中容易產生凹陷的現象。因此，本發明在第一層110內更增設了複數個虛置對準 標記單元114，因此可以降低空白區22內因平坦化步驟而產生的凹陷現象。換句話說，本發明第一層110具有一平坦的頂面110a。
請參考第3圖，在本實施例中，從上視圖來看，空白區22內各第三對準標記124由多個長方形圖案124a組成柵狀圖案，並且沿著第一方向(例如X軸)或是第二方向(例如Y軸)排列。同樣地，虛置對準標記單元114的數量與第三對準標記124相同，而形狀也相同或是相似(例如都是長方形組成的柵狀)，但是各虛置對準標記單元114的尺寸較各第三對準標記124更小。也就是說，在空白區22中，各第三對準標記124完全覆蓋各虛置對準標記單元114。本實施例中將各虛置對準標記單元114的數量、形狀設計成與第三對準標記124相同，因此從上視圖來看，虛置對準標記單元114會被其他對準標記(例如第三對準標記124)所完全遮蓋，並不會產生多餘的對準標記在原先的空白處。可以降低後續對準步驟產生的干擾與誤差。
此外較佳而言，如第2圖所示，虛置對準標記單元114的寬度將會小於對應的第三對準標記124寬度之一半。也就是說，一特定虛置對準標記單元114的寬度為W1，一位於該虛置對準標記單元114正上方的第三對準標記124寬度為W2，且滿足W1<W2/2，但本發明不限於此。
在本發明的另外一實施例中，如第4圖所示，至少一第三對準標記125A位於第二層中，並且完全覆蓋各虛置對準標記單元114。但是本實施例中第三對準標記與虛置對準標記單元114數量不一致。例如一個第三對準標記125A同時覆蓋多個虛置對準標記單元114。或是 如第5圖所示，複數個第三對準標記125B覆蓋多個虛置對準標記單元114，每一個第三對準標記125B對應多個虛置對準標記單元114。也屬於本發明的涵蓋範圍內。其餘特徵與上述實施例相同，在此不多加贅述。
在本發明的另外一實施例中，如第6圖所示。於空白區22內，第二層120上更形成一第三層130，且包含有一第四對準標記134位於第三層130內。第四對準標記134形狀可能類似上述第3圖所示的第三對準標記124，例如由多個長方形圖案組成柵狀圖案。另外第四對準標記134可以沿著第一方向(例如X軸)或是第二方向(例如Y軸)排列，但不限於此。本實施例中，第四對準標記134與虛置對準標記單元114之間隔著一層第二層120。從上視圖看，如第7圖所示，第四對準標記134也完全覆蓋虛置對準標記單元114。本實施例也屬於本發明的涵蓋範圍內。另外本實施例中，第三對準標記124與第四對準標記134位於不同層，以不同的網底表示。
在本發明的其他實施例中，每一個長方形圖案更可以被分割為多個更小面積的長方形圖案。例如第8圖所示，部分或是全部的長方形圖案124a將被再次分割成多個具有更小面積的長方形圖案124b，如此一來，同一對準標記中將包含不同大小的圖案，以提升對準標記圖案的變化性。或著如第9圖所示，在一虛置對準標記116內包含有複數個虛置對準標記單元118，每一個虛置對準標記單元118的大小可能不同，且各虛置對準標記單元118之間的間距也不同，各虛置對準標記單元118被相同數量的第三對準標記124所覆蓋，或著是複數個虛置對準標記單 元118被一個第三對準標記125A所覆蓋(如第10圖所示)，該實施例也屬於本發明的涵蓋範圍內。另外本發明也不限制對準標記圖案的確切形狀，舉凡矩形、圓形、三角形或其他不規則圖案，都可被涵蓋於本發明的範圍中。
第11圖繪示空白區22內的虛置對準標記單元與第三對準標記進行一例如疊對偏移的訊號量測步驟後，所得到的訊號強度圖。其中第11圖上半部繪示有第三對準標記114以及複數個虛置對準標記單元118，虛置對準標記單元118完全被該些第三對準標記114覆蓋，其餘元件省略而未繪出。第11圖下半部則繪出對該些虛置對準標記單元與第三對準標記單元進行一例如疊對偏移的訊號量測步驟後，所得的訊號強度圖。由第11圖可知，信號140對應第三對準標記114，而信號142對應虛置對準標記單元118，其中信號140包含有複數個尖峰140a，分別對應各第三對準標記114的邊界(例如第11圖中第三對準標記114的左右兩側邊界)。同樣地，信號142包含有複數個尖峰142a，分別對應各虛置對準標記單元118的邊界(例如第11圖中虛置對準標記單元118的左右兩側邊界)。此外，尖峰140a較佳大於尖峰142a的兩倍以上，但不限於此。本發明中的第三對準標記114的掃描訊號強度明顯大於虛置對準標記單元118的掃描訊號強度，因此虛置對準標記單元118並不會對整體疊對偏移的校準步驟產生影響。
綜上所述，本發明的特徵在於，在空白區內更增設複數個虛置對準標記(dummy alignment mark)。如此一來，可以降低進行平坦化步驟時，空白區所產生的凹陷現象。後續在其他層結構中，若形成其他對準標記與空白區重疊，可提高對準步驟的精確度。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
22:空白區
114:虛置對準標記單元
124:第三對準標記
124a:長方形圖案

Claims (14)

  1. 一種對準標記，包括：至少一虛置標記圖案位於一第一層中，該虛置標記圖案由複數個虛置標記單元組成，並沿著一第一方向排列，其中該虛置標記圖案位於一空白區內，以避免於後續一平坦化製程時所造成的一凹陷；以及至少一第一標記圖案位於一第二層中，該第二層位於該第一層上方，該第一標記圖案由複數個第一標記單元組成，各該第一標記單元沿著一第一方向排列，由一上視圖看，該第一標記圖案完全覆蓋該虛置標記圖案，且該虛置標記圖案所包含的各該虛置標記單元尺寸小於該第一標記圖案所包含的各該第一標記單元，另外各該虛置標記圖案所包含的各該虛置標記包含有一第一寬度，該第一標記圖案所包含的各該第一標記單元包含有一第二寬度，且該第一寬度小於該第二寬度的一半。
  2. 如申請專利範圍第1項所述的對準標記，其中該第一標記圖案所包含的各該第一標記單元與該虛置標記圖案所包含的各該虛置標記單元數量一致。
  3. 如申請專利範圍第1項所述的對準標記，其中該第一標記圖案所包含的各該第一標記單元與該虛置標記圖案所包含的各該虛置標記單元形狀一致。
  4. 如申請專利範圍第1項所述的對準標記，其中各該虛置標記圖案直接接觸該第一標記圖案。
  5. 如申請專利範圍第1項所述的對準標記，其中各該第一標記圖案的各該第一標記單元為長方形，且該第一標記圖案為柵狀。
  6. 如申請專利範圍第1項所述的對準標記，其中各該虛置標記圖案的各該虛置標記單元為長方形，且該虛置標記圖案為柵狀。
  7. 如申請專利範圍第1項所述的對準標記，其中該第一標記圖案與該虛置標記圖案皆位於一切割道(scribe line)上。
  8. 如申請專利範圍第1項所述的對準標記，其中更包含一第二標記圖案位於一第三層中，該第三層位於該第二層上方，該第二標記圖案由複數個第二標記單元組成，各該第二標記單元沿著一第二方向排列。
  9. 如申請專利範圍第8項所述的對準標記，其中更包含至少一第二虛置標記圖案位於該第一層中，該第二虛置標記圖案由複數個第二虛置標記單元組成，並沿著該第二方向排列。
  10. 如申請專利範圍第9項所述的對準標記，其中由一上視圖看，該第二標記圖案完全覆蓋該第二虛置標記圖案。
  11. 如申請專利範圍第1項所述的對準標記，其中該複數個虛置標記單元具有不同的尺寸，且各該虛置標記單元彼此之間的間距不同。
  12. 一種對準標記的測量方式，包括：提供一對準標記，該對準標記包含至少一虛置標記圖案位於一第一層中，其中該虛置標記圖案位於一空白區內，以避免於後續一平坦化製程時所造成的一 凹陷，該虛置標記圖案由複數個虛置標記單元組成，並沿著一第一方向排列，以及至少一第一標記圖案位於一第二層中，該第二層位於該第一層上方，該第一標記圖案由複數個第一標記單元組成，各該第一標記單元沿著一第一方向排列，由一上視圖看，該第一標記圖案完全覆蓋該虛置標記圖案，且該虛置標記圖案所包含的各該虛置標記單元尺寸小於該第一標記圖案所包含的各該第一標記單元，另外各該虛置標記圖案所包含的各該虛置標記包含有一第一寬度，該第一標記圖案所包含的各該第一標記單元包含有一第二寬度，且該第一寬度小於該第二寬度的一半；以及測量該對準標記，以得到一第一信號波形對應各該第一標記圖案，以及一第二信號波形對應各該虛置標記圖案，其中該第一信號波形具有一第一最高值，該第二信號波形具有一第二最高值，且該第一最高值是該第二最高值的兩倍以上。
  13. 如申請專利範圍第12項所述的方法，其中該第一信號波形包含有複數個尖峰，該尖峰對應各該第一標記單元的邊界。
  14. 如申請專利範圍第12項所述的方法，其中該第二信號波形包含有複數個尖峰，該尖峰對應各該虛置標記單元的邊界。
TW106129108A 2017-08-28 2017-08-28 對準標記及其測量方法 TWI742148B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW106129108A TWI742148B (zh) 2017-08-28 2017-08-28 對準標記及其測量方法
US15/715,184 US10566290B2 (en) 2017-08-28 2017-09-26 Alignment mark and measurement method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106129108A TWI742148B (zh) 2017-08-28 2017-08-28 對準標記及其測量方法

Publications (2)

Publication Number Publication Date
TW201913865A TW201913865A (zh) 2019-04-01
TWI742148B true TWI742148B (zh) 2021-10-11

Family

ID=65435941

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106129108A TWI742148B (zh) 2017-08-28 2017-08-28 對準標記及其測量方法

Country Status (2)

Country Link
US (1) US10566290B2 (zh)
TW (1) TWI742148B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10461038B1 (en) * 2018-08-31 2019-10-29 Micron Technology, Inc. Methods of alignment marking semiconductor wafers, and semiconductor packages having portions of alignment markings
US11784077B2 (en) * 2019-12-18 2023-10-10 Micron Technology, Inc. Wafer overlay marks, overlay measurement systems, and related methods
CN114078717A (zh) * 2020-08-12 2022-02-22 长鑫存储技术有限公司 半导体结构
KR20220033591A (ko) * 2020-09-08 2022-03-17 삼성전자주식회사 반도체 장치
US11367718B1 (en) * 2020-12-16 2022-06-21 Winbond Electronics Corp. Layout for measuring overlapping state
JP2023043534A (ja) * 2021-09-16 2023-03-29 キオクシア株式会社 測定方法、測定装置、及びマーク

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW569320B (en) * 2002-08-14 2004-01-01 Macronix Int Co Ltd Method for defining a dummy pattern around alignment mark on a wafer
US20090023266A1 (en) * 2007-07-20 2009-01-22 Masaaki Hatano Method of manufacturing a semiconductor device
WO2010031510A1 (en) * 2008-09-16 2010-03-25 Asml Netherlands B.V. Inspection method for lithography
TW201430903A (zh) * 2013-01-23 2014-08-01 United Microelectronics Corp 半導體元件的製作方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5897371A (en) 1996-12-19 1999-04-27 Cypress Semiconductor Corp. Alignment process compatible with chemical mechanical polishing
US6087733A (en) * 1998-06-12 2000-07-11 Intel Corporation Sacrificial erosion control features for chemical-mechanical polishing process
JP4307664B2 (ja) * 1999-12-03 2009-08-05 株式会社ルネサステクノロジ 半導体装置
US7068833B1 (en) * 2000-08-30 2006-06-27 Kla-Tencor Corporation Overlay marks, methods of overlay mark design and methods of overlay measurements
US6803291B1 (en) * 2003-03-20 2004-10-12 Taiwan Semiconductor Manufacturing Co., Ltd Method to preserve alignment mark optical integrity
US9190261B2 (en) * 2011-08-25 2015-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. Layer alignment in FinFET fabrication
CN105225978B (zh) * 2014-06-17 2019-06-04 联华电子股份有限公司 叠对误差的校正方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW569320B (en) * 2002-08-14 2004-01-01 Macronix Int Co Ltd Method for defining a dummy pattern around alignment mark on a wafer
US20090023266A1 (en) * 2007-07-20 2009-01-22 Masaaki Hatano Method of manufacturing a semiconductor device
TW200919548A (en) * 2007-07-20 2009-05-01 Toshiba Kk Method of manufacturing a semiconductor device
WO2010031510A1 (en) * 2008-09-16 2010-03-25 Asml Netherlands B.V. Inspection method for lithography
TW201430903A (zh) * 2013-01-23 2014-08-01 United Microelectronics Corp 半導體元件的製作方法

Also Published As

Publication number Publication date
US20190067204A1 (en) 2019-02-28
TW201913865A (zh) 2019-04-01
US10566290B2 (en) 2020-02-18

Similar Documents

Publication Publication Date Title
TWI742148B (zh) 對準標記及其測量方法
US20090040536A1 (en) Mark for alignment and overlay, mask having the same, and method of using the same
TW201640228A (zh) 疊對標記與疊對誤差的校正方法
TWI760606B (zh) 用於重疊量測之非對稱重疊標記
JP5833855B2 (ja) オーバーレイバーニアマスクパターンとその形成方法、並びにオーバーレイバーニアパターンを含む半導体素子とその形成方法
TWI502676B (zh) 具預對準圖案的半導體晶圓和預對準半導體晶圓的方法
US6498401B2 (en) Alignment mark set and method of measuring alignment accuracy
US10119811B2 (en) Alignment mark, method of measuring wafer alignment, and method of manufacturing a semiconductor device using the method of measuring wafer alignment
CN104281010A (zh) 形成方法和基板
CN112034677A (zh) 一种套刻标记、套刻标记方法及套刻测量方法
JP2007049067A (ja) 半導体ウェハおよびレチクル
TWI741079B (zh) 疊對誤差校正方法
CN203720532U (zh) 一种光刻标记结构
KR20100079145A (ko) 오버레이 마크의 디싱 방지를 위한 더미 패턴
CN111198478B (zh) 掩膜组件及套准量测方法
US20030044057A1 (en) Method of checking overlap accuracy of patterns on four stacked semiconductor layers
US7595258B2 (en) Overlay vernier of semiconductor device and method of manufacturing the same
TWI817438B (zh) 重疊標記
KR20070098029A (ko) 반도체 집적 회로 장치
US20220013470A1 (en) Semiconductor device and template
KR101076776B1 (ko) 오버레이 버니어 및 이를 이용한 오버레이 측정 방법
KR20100134417A (ko) 반도체 소자의 오버레이 버니어 형성 방법
KR20120048904A (ko) 오버레이 측정 방법
CN116259608A (zh) 套刻标记结构及其形成方法
CN106981435A (zh) 一种光刻检查图形结构