CN106981435A - 一种光刻检查图形结构 - Google Patents

一种光刻检查图形结构 Download PDF

Info

Publication number
CN106981435A
CN106981435A CN201610029111.4A CN201610029111A CN106981435A CN 106981435 A CN106981435 A CN 106981435A CN 201610029111 A CN201610029111 A CN 201610029111A CN 106981435 A CN106981435 A CN 106981435A
Authority
CN
China
Prior art keywords
pattern
level
aligning graph
photoetching
graphic structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610029111.4A
Other languages
English (en)
Other versions
CN106981435B (zh
Inventor
顾嘉威
杨顺舟
兰云
马如军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi CSMC Semiconductor Co Ltd
Original Assignee
Wuxi CSMC Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi CSMC Semiconductor Co Ltd filed Critical Wuxi CSMC Semiconductor Co Ltd
Priority to CN201610029111.4A priority Critical patent/CN106981435B/zh
Publication of CN106981435A publication Critical patent/CN106981435A/zh
Application granted granted Critical
Publication of CN106981435B publication Critical patent/CN106981435B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/24—Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

本发明涉及一种光刻检查图形结构，所述结构至少包括对位游标图形，所述对位游标图形包括：第一层次对位图形，作为形成于第一层的图案的对位标记，所述第一层次对位图形选用若干相互间隔的宽度不大于2μm的条形图案；第二层次对位图形，作为形成于第二层的图案的对位标记，用于与第一层次对位图形进行对位，其中，第二层的图案位于所述第一层的图案的上方；所述第二层次对位图形选用若干相互间隔的宽度不大于2μm的条形图案；其中，所述第二层次对位图形位于所述第一层次对位图形延伸方向的一侧或者两侧，并且相互隔离设置。本发明在不改变原有光刻检查方式的基础上，调整了光刻检查的图形，降低了旋涂工艺异常率，同时也便于检查人员进行工艺检查。

Description

一种光刻检查图形结构
技术领域
本发明涉及半导体领域，具体地，本发明涉及一种光刻检查图形结构，特别涉及一种用于深槽工艺的光刻检查图形结构。
背景技术
对光刻而言，其最重要的工艺控制项有两个，其一是条宽控制，其二是对位控制。随着产品特征尺寸的越来越小，条宽和对位控制的要求也越来越高。目前0.5um的产品，条宽的要求一般是不超过中心值的10％，即条宽在0.5±0.05um之间变化；对位则根据不同的层次有不同的要求，一般而言，在多晶和孔光刻时对位的要求最高，特别是在孔光刻时，由于孔分为有源区和多晶上的孔，对位的要求更高，部分产品多晶上孔的对位偏差甚至要求小于0.14um。
在现在的IC电路制造过程中，一个完整的芯片一般都要经过十几到二十几次的光刻，在这么多次光刻中，除了第一次光刻以外，其余层次的光刻在曝光前都要将该层次的图形与以前层次留下的图形对准。对位的过程存在于上版和圆片曝光的过程中，其目的是将光刻版上的图形最大精度的覆盖到圆片上已存在的图形上。它包括了以下几部分：光刻版对位系统、圆片对位系统(又包括LSA、FIA等)。在对过程中在曝光台上有一基准标记，可以把它看作是定位用坐标系的原点，所有其它的位置都相对该点来确定的。分别将掩膜版和圆片与该基准标记对准就可确定它们的位置。在确定了两者的位置后，掩膜版上的图形转移到圆片上就是对准的。
现有标准检查图形，为大面积图形，当应用于深槽工艺时，大面积深槽刻蚀会在圆片表面留下大面积凹陷区域，在后续工艺步骤中，影响其周围管芯，造成成品率的下降。
由于设计面积过大，深槽工艺中常用的填充工艺并不能填满大面积凹陷区，对其台阶的改善也很有限。在此情况下，深槽工艺步骤后的层次在光刻涂胶步骤，将会因为凹陷的存在导致涂胶不良；大面积深槽凹陷区易出现残留导致沾污可能；若为浓掺衬底，则衬底杂质扩散形成沾污风险增大。
目前所述标准检查图形存在以下问题：
1)深槽图形与其他图形重叠导致检查图形无法识别，2)深槽图形过大导致其台阶差对后续旋涂工艺造成影响，3)深槽图形面积过大，导致图形异常，影响后续层次曝光机台对位。因此，该发明在不改变原有光刻检查方式的基础上，调整了光刻检查的图形，降低了旋涂工艺异常率，同时也便于检查人员进行工艺检查。
因此，需要对目前所述检查图形进行改进，以便消除上述存在的多种问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
本发明为了克服目前存在问题，提供了一种光刻检查图形结构，所述结构至少包括对位游标图形，所述对位游标图形包括：
第一层次对位图形，作为形成于第一层的图案的对位标记，所述第一层次对位图形选用若干相互间隔的宽度不大于2μm的条形图案；
第二层次对位图形，作为形成于第二层的图案的对位标记，用于与所述第一层次对位图形进行对位，其中，所述第二层的图案位于所述第一层的图案的上方；所述第二层次对位图形选用若干相互间隔的宽度不大于2μm的条形图案；
其中，所述第二层次对位图形位于所述第一层次对位图形延伸方向的一侧或者两侧，并且与所述第一层次对位图形之间相互隔离设置。
可选地，所述第二层次对位图形与所述第一层次对位图形之间的距离不小于1μm。
可选地，所述第二层次对位图形中的所述条形图案的延伸方向与所述第一层次对位图形中的所述条形图案的延伸方向一致。
可选地，所述第二层次对位图形中的所述条形图案的宽度大于所述第一层次对位图形中的所述条形图案的宽度。
可选地，所述第一层次对位图形中的所述条形图案大小、间距均一设置。
可选地，所述光刻检查图形结构还进一步包括套刻测量图形，所述套刻测量图形包括嵌套设置的第一方形图案和第二方形图案，其中，所述第一方形图案和所述第二方形图案均由间隔的条形图案围成，所述条形图案在顶角处间断以使所述顶角位置形成空白。
可选地，所述第一方形图案和所述第二方形图案由四个条形图案组成其四边，其长度均不大于5μm，所述四个条形图案的宽度均不大于2μm。
可选地，所述第一方形图案和所述第二方形图案顶角处空白的长度不小于2μm。
可选地，所述光刻检查图形结构还进一步包括若干层次标识图形，用于区分和识别不同层的图案。
可选地，所述层次标识图形均为凸起阳文。
可选地，所述层次标识图形的边框宽度和字母宽度均不大于2um，且边框与字母之间距离不小于1um。
可选地，所述第一层的图案和/或所述第二层的图案为深槽图案。
本发明为了解决现有技术中存在的问题，提供了一种光刻检查图形结构，特别是一种用于深槽工艺的光刻检查图形结构，所述结构通过改变定位图形结构中的图形形状，将图形的尺寸减小而且更加简单，通过所述改进使深槽图形与其他图形不再发生重叠，使得检查图形能够非常容易的识别，改变后的深槽图形变小，从而使其台阶性能改善，对后续旋涂工艺不会造成影响，而且经过深槽图形面积减小，不会导致图形异常，使后续层次曝光机台正常对位。
因此，本发明在不改变原有光刻检查方式的基础上，调整了光刻检查的图形，降低了旋涂工艺异常率，同时也便于检查人员进行工艺检查。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的装置及原理。在附图
图1为现有技术中所述光刻检查图形结构的示意图；
图2为本发明中所述对位游标图形的结构示意图；
图3为本发明中所述套刻测量图形的结构示意图；
图4为本发明中所述层次标识图形的结构示意图；
图5为本发明中所述光刻检查图形结构的示意图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能与实际尺寸不符。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
实施例一
本发明为了解决现有技术中存在的问题，提供了一种光刻检查图形结构，特别是一种用于深槽工艺的光刻检查图形结构，下面结合附图对所述结构做进一步的说明，其中图2为本发明中所述对位游标图形的结构示意图；图3为本发明中所述套刻测量图形的结构示意图；图4为本发明中所述层次标识图形的结构示意图；图5为本发明中所述光刻检查图形结构的示意图。
本发明所述光刻检查图形结构至少包括对位游标图形，所述对位游标图形包括：
第一层次对位图形，作为形成于第一层的图案的对位标记，所述第一层次对位图形选用若干相互间隔的条形图案；
第二层次对位图形，作为形成于第二层的图案的对位标记，用于与所述第一层次对位图形进行对位，其中，所述第二层的图案位于所述第一层的图案的上方；所述第二层次对位图形选用若干相互间隔的宽度不大于2μm的条形图案；
其中，所述第二层次对位图形位于所述第一层次对位图形的一侧或者两侧，并且与所述第一层次对位图形之间相互隔离设置。
其中，所述对位游标图形，是指该对位标记是利用游标卡尺的读取方式来设计使用的图形。现有技术中的标准检查图形应用于深槽工艺时，大面积深槽刻蚀会在圆片表面留下大面积凹陷区域，在后续工艺步骤中，影响其周围管芯，造成成品率的下降，为此，本发明保持原有的检查方式不变，使用游标卡尺读取方式不变，仅对图形进行变化。
例如，将当前第二层次对位图形11(例如深槽层次TR)和被对位的第一层次对位图形10(例如，ZERO层次)设计为宽度不大于2μm的条状，如图2所示。
进一步，所述第二层次对位图形与所述第一层次对位图形之间的距离不小于1μm。
可选地，所述第二层次对位图形中的所述条形图案的宽度大于所述第一层次对位图形中的所述条形图案的宽度。进一步，所述第二层次对位图形中的所述条形图案的宽度不大于2μm。
可选地，所述第一层次对位图形中的所述条形图案大小、间距均一设置。其中，所述第二层次对位图形11的宽度均一设置，并且均和所述第一层次对位图形中的所述条形图案对其设置，例如所述第一层次对位图形中的所述条形图案的中心线位于所述第二层次对位图形的条形图案的中心线。
可选地，所述第一层次对位图形中的所述条形图案的中心线位于所述第二层次对位图形的条形图案的延伸方向一致，即所述第一层次对位图形中的所述条形图案的中心线位于所述第二层次对位图形的条形图案的短边相对设置。
其中，所述第一层次对位图形中的所述条形图案的长度可以相同也可以不相同，根据需要进行选择。
进一步，其中所述第一层的图案可以为深槽图案，或者所述第二层的图案为深槽图案，或者所述第一层的图案和所述第二层的图案均为深槽图案，并不局限于某一种。
本发明中对所述对位游标图形中的对位图形进行改进，将对位图形设计为宽度不大于2um的条状，且深槽层次和ZERO层次相对位置至少间距1um，通过所述改进避免了大面积深槽刻蚀在圆片表面留下大面积凹陷区域，改变后的深槽图形变小，从而使其台阶性能改善，对后续旋涂工艺不会造成影响，而且经过深槽图形面积减小，不会导致图形异常，使后续层次曝光机台正常对位。因此，本发明在不改变原有光刻检查方式的基础上，调整了光刻检查的图形，降低了旋涂工艺异常率，同时也便于检查人员进行工艺检查。
除此之外，所述光刻检查图形结构还进一步包括套刻测量图形，如图3所述，所述套刻测量图形包括嵌套设置的第一方形图案(外侧)和第二方形图案(内侧)，其中，所述第一方形图案和所述第二方形图案均由间隔的条形图案围成，所述条形图案在顶角处间断以使所述顶角位置形成空白。
可选地，所述第一方形图案和所述第二方形图案由四个条形图案组成其四边，其长度均不大于5μm，所述四个条形图案的宽度均不大于2μm。
进一步，所述第一方形图案和所述第二方形图案顶角处空白的长度不小于2μm。
具体地，套刻测量图形部分由原有的盒套盒(Box-in-Box)图形，变更为条套条(Bar-in-Bar)图形，外框为第一方形图案，即被对位层次(ZERO)，边长为一般为25um例如20～30um；内框为所述第二方形图案，即当前层次(TR)，边长一般为12um(10～15um)。如图3所述，Bar-in-Bar结构中，当前层次和被对位层次的图形宽度要求不大于2um，矩形区域去除顶角图形，去除位置长度不小于2um，但需保证图形长度不小于5um。
进一步，所述光刻检查图形结构还进一步包括若干层次标识图形，如图4所示，用于区分和识别不同层的图案。
其中，层次标识部分，原设计中，当前层次一般设计为阴文结构，而深槽层次作为当前层次时为了避免大块图形结果，本发明将其更改为阳文，以避免大面积的凹陷。
其中，所述层次标识图形的边框宽度和字母宽度均不大于2um，且边框与字母之间距离不小于1um。
在具体的应用中，首先利用光刻版上的标记进行对准，以便将所述第一层中图案以及相应的所述光刻检查图形通过涂胶、曝光、显影、蚀刻过程形成于所述晶圆上(即前层的ZERO涂胶→ZERO曝光→ZERO显影→ZERO刻蚀)，然后通过光刻版上的对准标记，将所述第一层图案和第二层图案对准，接着执行第二层中图案以及相应的所述光刻检查图形通过涂胶、曝光和显影过程形成于所述晶圆上(当前层TR涂胶→TR曝光→TR显影)。
当所述第二层次对位图形显影后，观察所述晶圆上形成的所述第一层次对位图形与所述第二层次对位图形之间的位置关系，是否符合设计规则，由此判断所述第一层中图案和第二层中图案是否对齐、存在的误差的大小，进一步为了提高精确度可以通过套刻测量图形进行精确的系统的评价，以得到精确度误差结果。
然后判断得到的所述误差结果是否在可接受范围之内，若所述误差结果在可接受范围之内则进行第二层图案的蚀刻，以形成目标图案，若所述误差结果不在可接受范围之内则进行第二层图案的蚀刻，则需要对所述光刻版进行修正，例如进行光学临近修正(Optical Proximity Correction,OPC)，或者通过引入掩膜版误差增强因子(mask error enhanced factor，MEEF)进一步的修正，至所述误差结果在可接受范围之内为止。
本发明为了解决现有技术中存在的问题，提供了一种光刻检查图形结构，特别是一种用于深槽工艺的光刻检查图形结构，所述结构通过改变定位图形结构中的图形形状，将图形的尺寸减小而且更加简单，通过所述改进使深槽图形与其他图形不再发生重叠，使得检查图形能够非常容易的识别，改变后的深槽图形变小，从而使其台阶性能改善，对后续旋涂工艺不会造成影响，而且经过深槽图形面积减小，不会导致图形异常，使后续层次曝光机台正常对位。
因此，本发明在不改变原有光刻检查方式的基础上，调整了光刻检查的图形，降低了旋涂工艺异常率，同时也便于检查人员进行工艺检查。
实施例二
本发明还提供了一种半导体器件，包括实施例一所述的结构。本发明还提供了一种电子装置，包括上述的半导体器件。
本实施例的电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可为任何包括所述半导体器件的中间产品。本发明实施例的电子装置，由于使用了上述的半导体器件，因而具有更好的良率和性能。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。

Claims (12)

1.一种光刻检查图形结构，所述结构至少包括对位游标图形，所述对位游标图形包括：
第一层次对位图形，作为形成于第一层的图案的对位标记，所述第一层次对位图形选用若干相互间隔的宽度不大于2μm的条形图案；
第二层次对位图形，作为形成于第二层的图案的对位标记，用于与所述第一层次对位图形进行对位，其中，所述第二层的图案位于所述第一层的图案的上方；所述第二层次对位图形选用若干相互间隔的宽度不大于2μm的条形图案；
其中，所述第二层次对位图形位于所述第一层次对位图形延伸方向的一侧或者两侧，并且与所述第一层次对位图形之间相互隔离设置。
2.根据权利要求1所述的光刻检查图形结构，其特征在于，所述第二层次对位图形与所述第一层次对位图形之间的距离不小于1μm。
3.根据权利要求1所述的光刻检查图形结构，其特征在于，所述第二层次对位图形中的所述条形图案的延伸方向与所述第一层次对位图形中的所述条形图案的延伸方向一致。
4.根据权利要求1所述的光刻检查图形结构，其特征在于，所述第二层次对位图形中的所述条形图案的宽度大于所述第一层次对位图形中的所述条形图案的宽度。
5.根据权利要求1所述的光刻检查图形结构，其特征在于，所述第一层次对位图形中的所述条形图案大小、间距均一设置。
6.根据权利要求1所述的光刻检查图形结构，其特征在于，所述光刻检查图形结构还进一步包括套刻测量图形，所述套刻测量图形包括嵌套设置的第一方形图案和第二方形图案，其中，所述第一方形图案和所述第二方形图案均由间隔的条形图案围成，所述条形图案在顶角处间断以使所述顶角位置形成空白。
7.根据权利要求6所述的光刻检查图形结构，其特征在于，所述第一方形图案和所述第二方形图案由四个条形图案组成其四边，其长度均不大于5μm，所述四个条形图案的宽度均不大于2μm。
8.根据权利要求6所述的光刻检查图形结构，其特征在于，所述第一方形图案和所述第二方形图案顶角处空白的长度不小于2μm。
9.根据权利要求1所述的光刻检查图形结构，其特征在于，所述光刻检查图形结构还进一步包括若干层次标识图形，用于区分和识别不同层的图案。
10.根据权利要求9所述的光刻检查图形结构，其特征在于，所述层次标识图形均为凸起阳文。
11.根据权利要求9所述的光刻检查图形结构，其特征在于，所述层次标识图形的边框宽度和字母宽度均不大于2um，且边框与字母之间距离不小于1um。
12.根据权利要求1所述的光刻检查图形结构，其特征在于，所述第一层的图案和/或所述第二层的图案为深槽图案。
CN201610029111.4A 2016-01-15 2016-01-15 一种光刻检查图形结构 Active CN106981435B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610029111.4A CN106981435B (zh) 2016-01-15 2016-01-15 一种光刻检查图形结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610029111.4A CN106981435B (zh) 2016-01-15 2016-01-15 一种光刻检查图形结构

Publications (2)

Publication Number Publication Date
CN106981435A true CN106981435A (zh) 2017-07-25
CN106981435B CN106981435B (zh) 2019-12-03

Family

ID=59340512

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610029111.4A Active CN106981435B (zh) 2016-01-15 2016-01-15 一种光刻检查图形结构

Country Status (1)

Country Link
CN (1) CN106981435B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112147856A (zh) * 2019-06-27 2020-12-29 芯恩（青岛）集成电路有限公司 一种光刻检查图形结构及光刻检查方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62273724A (ja) * 1986-05-21 1987-11-27 Toshiba Corp マスク合わせ精度評価用バ−ニアパタ−ン
KR20090076141A (ko) * 2008-01-07 2009-07-13 주식회사 하이닉스반도체 정렬 오버레이 통합 마크
CN201740972U (zh) * 2010-06-30 2011-02-09 上海集成电路研发中心有限公司 一种用于测量套准精度的测量结构
CN103186059A (zh) * 2011-12-29 2013-07-03 南亚科技股份有限公司 光掩模对位方法、光掩模、以及相关的半导体装置
CN103515357A (zh) * 2012-06-28 2014-01-15 台湾积体电路制造股份有限公司 重合标记及其测量方法
US20150050755A1 (en) * 2013-08-15 2015-02-19 International Business Machines Corporation Metrology marks for bidirectional grating superposition patterning processes
CN104698773A (zh) * 2015-03-31 2015-06-10 上海华力微电子有限公司 光刻对准标记结构及其制造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62273724A (ja) * 1986-05-21 1987-11-27 Toshiba Corp マスク合わせ精度評価用バ−ニアパタ−ン
KR20090076141A (ko) * 2008-01-07 2009-07-13 주식회사 하이닉스반도체 정렬 오버레이 통합 마크
CN201740972U (zh) * 2010-06-30 2011-02-09 上海集成电路研发中心有限公司 一种用于测量套准精度的测量结构
CN103186059A (zh) * 2011-12-29 2013-07-03 南亚科技股份有限公司 光掩模对位方法、光掩模、以及相关的半导体装置
CN103515357A (zh) * 2012-06-28 2014-01-15 台湾积体电路制造股份有限公司 重合标记及其测量方法
US20150050755A1 (en) * 2013-08-15 2015-02-19 International Business Machines Corporation Metrology marks for bidirectional grating superposition patterning processes
CN104698773A (zh) * 2015-03-31 2015-06-10 上海华力微电子有限公司 光刻对准标记结构及其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112147856A (zh) * 2019-06-27 2020-12-29 芯恩（青岛）集成电路有限公司 一种光刻检查图形结构及光刻检查方法
CN112147856B (zh) * 2019-06-27 2022-12-02 芯恩（青岛）集成电路有限公司 一种光刻检查图形结构及光刻检查方法

Also Published As

Publication number Publication date
CN106981435B (zh) 2019-12-03

Similar Documents

Publication Publication Date Title
US9864831B2 (en) Metrology pattern layout and method of use thereof
US20150362905A1 (en) Method of correcting overlay error
CN101398630B (zh) 对准及叠对的标记、及其掩模结构与使用方法
US20090040536A1 (en) Mark for alignment and overlay, mask having the same, and method of using the same
TWI742148B (zh) 對準標記及其測量方法
TW388803B (en) A structure and method of measuring overlapping marks
US20070035039A1 (en) Overlay marker for use in fabricating a semiconductor device and related method of measuring overlay accuracy
JP2009027028A (ja) 半導体装置の製造方法
US20080230929A1 (en) Overlay mark of semiconductor device and semiconductor device including the overlay mark
US20160334208A1 (en) Overlay mark pattern and method of measuring overlay
US20100002933A1 (en) Overlay mark, method of checking local aligmnent using the same and method of controlling overlay based on the same
TW202013662A (zh) 用於重疊量測之非對稱重疊標記
CN102944983A (zh) 改善待测图案之关键尺寸量测的方法
US9054113B1 (en) Box-in-box overlay mark
CN106094422A (zh) 一种简化opc后掩模版图形的方法
CN106981435A (zh) 一种光刻检查图形结构
US9134628B2 (en) Overlay mark and application thereof
KR20080005717A (ko) 반도체 소자의 정렬 키
CN203720532U (zh) 一种光刻标记结构
US7136520B2 (en) Method of checking alignment accuracy of patterns on stacked semiconductor layers
JP2006332177A (ja) 半導体ウエハ、その製造方法及びマスク
US8031329B2 (en) Overlay mark, and fabrication and application of the same
CN105446090B (zh) 对准测量方法
CN101982880A (zh) 一种套准测量图形
TWI741079B (zh) 疊對誤差校正方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 214028 Xinzhou Road, Wuxi national hi tech Industrial Development Zone, Jiangsu, China, No. 8

Applicant after: Wuxi Huarun Shanghua Technology Co., Ltd.

Address before: 214028 Xinzhou Road, Wuxi national hi tech Industrial Development Zone, Jiangsu, China, No. 8

Applicant before: Wuxi CSMC Semiconductor Co., Ltd.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant