JP2009027028A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2009027028A JP2009027028A JP2007189819A JP2007189819A JP2009027028A JP 2009027028 A JP2009027028 A JP 2009027028A JP 2007189819 A JP2007189819 A JP 2007189819A JP 2007189819 A JP2007189819 A JP 2007189819A JP 2009027028 A JP2009027028 A JP 2009027028A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- mark
- pattern
- dummy pattern
- alignment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70616—Monitoring the printed patterns
- G03F7/70625—Dimensions, e.g. line width, critical dimension [CD], profile, sidewall angle or edge roughness
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70616—Monitoring the printed patterns
- G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7073—Alignment marks and their environment
- G03F9/7076—Mark details, e.g. phase grating mark, temporary mark
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/975—Substrate or mask aligning feature
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【解決手段】 第1のレイヤLaの第1のアライメントマーク配置領域MKAa内に第1のアライメントマークMaが設けられ、第2のレイヤLbの第2のアライメントマーク配置領域MKAb内に第2のアライメントマークMbが設けられ、第1のアライメントマーク配置領域上にダミーパターンDbが設けられ且つ第2のアライメントマーク配置領域上にダミーパターンが実質的に設けられていない構造を形成する工程と、第2のアライメントマークを用いて、前記構造上の第3のレイヤLcのアライメントを行う工程とを備える。
【選択図】 図5
Description
図1は、本実施形態の概略を示したフローチャートである。
本実施形態は、重ね合わせ精度測定マーク用のマーク配置領域にダミーパターンを配置する方法に関するものである。重ね合わせ精度測定マークは、パターンの重ね合わせ精度(パターンの重ね合わせずれ)を測定するためのマークである。
本実施形態は、寸法精度測定マーク用のマーク配置領域にダミーパターンを配置する方法に関するものである。寸法精度測定マークは、パターンの寸法精度を測定するためのマークである。寸法精度測定マークとして代表的には、ドーズ/フォーカスメーターがあげられる。ドーズ及びフォーカスは露光条件を規定する重要なパラメータであり、ドーズやフォーカスの変動によってパターンの寸法が変動する。したがって、ウエハ上に形成されたドーズ/フォーカスメーター(寸法精度測定マーク)の寸法を測定することで、ドーズ/フォーカスが適正か否かを判断することが可能である。
MKA…マーク配置領域 DMA…ダミーパターン配置領域
D0…ダミーパターン
Ma、Mb、Mc…アライメントマーク
MKAa、MKAb、MKAc…アライメントマーク配置領域
Da、Db、Dc…ダミーパターン Rb…フォトレジストパターン
RMb1、RMb2、RD0…開口パターン
Ma1、Mb1、Mb2、Mc2…重ね合わせ精度測定マーク
MKAa1、MKAb1、MKAb2、MKAc1、MKAc2、MKAc3…重ね合わせ精度測定マーク配置領域
M1A、M1B、M1C、M1D、M2A、M2B、M2C、M2D、M3A、M3B、M3C、M3D、M4A、M4B、M4C、M4D…重ね合わせ精度測定マーク
MKA13…重ね合わせ精度測定マークペア配置領域
D13…ダミーパターン
Ma10、Mb20…寸法精度測定マーク
MKAa10、MKAb20…寸法精度測定マーク配置領域
Ra…フォトレジストパターン RMa10、RD0…開口パターン
Claims (5)
- 第1のレイヤの第1のアライメントマーク配置領域内に第1のアライメントマークが設けられ、第2のレイヤの第2のアライメントマーク配置領域内に第2のアライメントマークが設けられ、前記第1のアライメントマーク配置領域上にダミーパターンが設けられ且つ前記第2のアライメントマーク配置領域上にダミーパターンが実質的に設けられていない構造を形成する工程と、
前記第2のアライメントマークを用いて、前記構造上の第3のレイヤのアライメントを行う工程と、
を備えたことを特徴とする半導体装置の製造方法。 - 前記第1のアライメントマーク配置領域上に設けられたダミーパターンは、前記第2のレイヤに設けられている
ことを特徴とする請求項1に記載の半導体装置の製造方法。 - パターンの重ね合わせ精度を測定するための第1の重ね合わせ精度測定マークのペアが第1の重ね合わせ精度測定マークペア配置領域内に設けられた構造を形成する工程と、
前記第1の重ね合わせ精度測定マークペア配置領域上にダミーパターンを形成する工程と、
を備えたことを特徴とする半導体装置の製造方法。 - 前記第1の重ね合わせ精度測定マークのペアは、同一レイヤ又は異なるレイヤに配置されている
ことを特徴とする請求項3に記載の半導体装置の製造方法。 - パターンの寸法精度を測定するための第1の寸法精度測定マークが第1の寸法精度測定マーク配置領域内に設けられた構造を形成する工程と、
前記第1の寸法精度測定マーク配置領域上にダミーパターンを形成する工程と、
を備えたことを特徴とする半導体装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007189819A JP2009027028A (ja) | 2007-07-20 | 2007-07-20 | 半導体装置の製造方法 |
TW097126820A TW200919548A (en) | 2007-07-20 | 2008-07-15 | Method of manufacturing a semiconductor device |
US12/174,780 US7998827B2 (en) | 2007-07-20 | 2008-07-17 | Method of forming a multi-level interconnect structure by overlay alignment procedures |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007189819A JP2009027028A (ja) | 2007-07-20 | 2007-07-20 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009027028A true JP2009027028A (ja) | 2009-02-05 |
Family
ID=40265171
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007189819A Pending JP2009027028A (ja) | 2007-07-20 | 2007-07-20 | 半導体装置の製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7998827B2 (ja) |
JP (1) | JP2009027028A (ja) |
TW (1) | TW200919548A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009054817A (ja) * | 2007-08-28 | 2009-03-12 | Kawasaki Microelectronics Kk | 半導体集積回路およびダミーパターンの配置方法 |
JP2010109159A (ja) * | 2008-10-30 | 2010-05-13 | Elpida Memory Inc | 半導体装置及びその製造方法 |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4307664B2 (ja) | 1999-12-03 | 2009-08-05 | 株式会社ルネサステクノロジ | 半導体装置 |
US20080265445A1 (en) * | 2007-04-30 | 2008-10-30 | International Business Machines Corporation | Marks for the Alignment of Wafer-Level Underfilled Silicon Chips and Method to Produce Same |
US8513821B2 (en) * | 2010-05-21 | 2013-08-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Overlay mark assistant feature |
US8148232B2 (en) * | 2010-08-11 | 2012-04-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Overlay mark enhancement feature |
US20120049186A1 (en) * | 2010-08-31 | 2012-03-01 | Li Calvin K | Semiconductor structures |
JP2016092082A (ja) * | 2014-10-30 | 2016-05-23 | キヤノン株式会社 | リソグラフィ装置、リソグラフィ方法、および物品の製造方法 |
KR102303676B1 (ko) * | 2014-12-30 | 2021-09-23 | 삼성전자주식회사 | 이젝터 및 이를 갖는 냉동장치 |
TW201640228A (zh) * | 2015-05-12 | 2016-11-16 | 聯華電子股份有限公司 | 疊對標記與疊對誤差的校正方法 |
KR20180070793A (ko) | 2016-12-16 | 2018-06-27 | 삼성전자주식회사 | 오버레이 패턴들을 포함하는 반도체 소자 |
TWI742148B (zh) * | 2017-08-28 | 2021-10-11 | 聯華電子股份有限公司 | 對準標記及其測量方法 |
CN114200796B (zh) * | 2020-09-02 | 2024-01-26 | 中芯国际集成电路制造(上海)有限公司 | 对准标记及其形成方法 |
TWI831502B (zh) * | 2022-12-02 | 2024-02-01 | 鴻揚半導體股份有限公司 | 具有對準標記的板材及其製造方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0574769A (ja) * | 1991-09-13 | 1993-03-26 | Nec Corp | 半導体装置 |
JPH09232207A (ja) * | 1996-02-23 | 1997-09-05 | Fujitsu Ltd | アライメント・マークの形成方法 |
JPH10209015A (ja) * | 1997-01-23 | 1998-08-07 | Nec Corp | 半導体基板および半導体装置の製造方法 |
JP2006019658A (ja) * | 2004-07-05 | 2006-01-19 | Toshiba Corp | 露光システム及び半導体装置の製造方法 |
JP2006093606A (ja) * | 2004-09-27 | 2006-04-06 | Seiko Epson Corp | 露光マスクの位置合わせ方法、及び薄膜素子基板の製造方法 |
JP2006128709A (ja) * | 1997-03-31 | 2006-05-18 | Renesas Technology Corp | 半導体集積回路装置およびその製造方法 |
JP2006140300A (ja) * | 2004-11-11 | 2006-06-01 | Sony Corp | 半導体装置、ウェーハ及び半導体装置の製造方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6087733A (en) * | 1998-06-12 | 2000-07-11 | Intel Corporation | Sacrificial erosion control features for chemical-mechanical polishing process |
JP2002208676A (ja) * | 2001-01-10 | 2002-07-26 | Mitsubishi Electric Corp | 半導体装置、半導体装置の製造方法及び半導体装置の設計方法 |
JP4005873B2 (ja) | 2002-08-15 | 2007-11-14 | 株式会社東芝 | 半導体装置 |
KR100519252B1 (ko) * | 2003-11-24 | 2005-10-06 | 삼성전자주식회사 | 오버레이 마크, 오버레이 마크 형성방법 및 오버레이측정방법 |
US7566516B2 (en) * | 2005-06-09 | 2009-07-28 | Macronix International Co., Ltd. | Photomask and method of manufacturing the same |
US7486408B2 (en) * | 2006-03-21 | 2009-02-03 | Asml Netherlands B.V. | Lithographic apparatus and device manufacturing method with reduced scribe lane usage for substrate measurement |
-
2007
- 2007-07-20 JP JP2007189819A patent/JP2009027028A/ja active Pending
-
2008
- 2008-07-15 TW TW097126820A patent/TW200919548A/zh unknown
- 2008-07-17 US US12/174,780 patent/US7998827B2/en not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0574769A (ja) * | 1991-09-13 | 1993-03-26 | Nec Corp | 半導体装置 |
JPH09232207A (ja) * | 1996-02-23 | 1997-09-05 | Fujitsu Ltd | アライメント・マークの形成方法 |
JPH10209015A (ja) * | 1997-01-23 | 1998-08-07 | Nec Corp | 半導体基板および半導体装置の製造方法 |
JP2006128709A (ja) * | 1997-03-31 | 2006-05-18 | Renesas Technology Corp | 半導体集積回路装置およびその製造方法 |
JP2006019658A (ja) * | 2004-07-05 | 2006-01-19 | Toshiba Corp | 露光システム及び半導体装置の製造方法 |
JP2006093606A (ja) * | 2004-09-27 | 2006-04-06 | Seiko Epson Corp | 露光マスクの位置合わせ方法、及び薄膜素子基板の製造方法 |
JP2006140300A (ja) * | 2004-11-11 | 2006-06-01 | Sony Corp | 半導体装置、ウェーハ及び半導体装置の製造方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009054817A (ja) * | 2007-08-28 | 2009-03-12 | Kawasaki Microelectronics Kk | 半導体集積回路およびダミーパターンの配置方法 |
JP2010109159A (ja) * | 2008-10-30 | 2010-05-13 | Elpida Memory Inc | 半導体装置及びその製造方法 |
US8736063B2 (en) | 2008-10-30 | 2014-05-27 | Elpida Memory, Inc. | Semiconductor device and manufacturing method thereof |
Also Published As
Publication number | Publication date |
---|---|
US20090023266A1 (en) | 2009-01-22 |
TW200919548A (en) | 2009-05-01 |
US7998827B2 (en) | 2011-08-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2009027028A (ja) | 半導体装置の製造方法 | |
TWI607326B (zh) | 半導體元件的製作方法 | |
US7794897B2 (en) | Mask pattern correcting method, mask pattern inspecting method, photo mask manufacturing method, and semiconductor device manufacturing method | |
JP4864776B2 (ja) | フォトマスク | |
US8281262B2 (en) | Partitioning features of a single IC layer onto multiple photolithographic masks | |
US20090040536A1 (en) | Mark for alignment and overlay, mask having the same, and method of using the same | |
US7405025B2 (en) | Reticle and method of fabricating semiconductor device | |
US7952213B2 (en) | Overlay mark arrangement for reducing overlay shift | |
JP2011119646A (ja) | オーバーレイの方法及びその装置 | |
US20050179134A1 (en) | Semiconductor device having multilayer structure and method for manufacturing thereof | |
JP2010175733A (ja) | パターンレイアウト作成方法 | |
US8084872B2 (en) | Overlay mark, method of checking local aligmnent using the same and method of controlling overlay based on the same | |
CN103186031A (zh) | 修正布局图案的方法以及制作光掩膜的方法 | |
US20070082472A1 (en) | Method of manufacturing contact hole | |
US6479904B1 (en) | Semiconductor device with registration accuracy measurement mark | |
JP2006332177A (ja) | 半導体ウエハ、その製造方法及びマスク | |
US20120135341A1 (en) | Method for double patterning lithography and photomask layout | |
US7136520B2 (en) | Method of checking alignment accuracy of patterns on stacked semiconductor layers | |
TWI447517B (zh) | 疊對標記組與定位兩種佈局圖案的方法 | |
TWI518446B (zh) | 修正佈局圖案的方法以及製作光罩的方法 | |
JP4891962B2 (ja) | 半導体装置の製造方法 | |
US8031329B2 (en) | Overlay mark, and fabrication and application of the same | |
JP2970473B2 (ja) | アライメント方法およびアライメント誤差検査方法 | |
US8954919B1 (en) | Calculation method for generating layout pattern in photomask | |
JP2004247625A (ja) | 露光方法、半導体装置の製造方法、マスクパターンおよび位置ずれ測定方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090901 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120412 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120424 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20120529 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120615 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120911 |