TW201640228A

TW201640228A - 疊對標記與疊對誤差的校正方法

Info

Publication number: TW201640228A
Application number: TW104114964A
Authority: TW
Inventors: 劉恩銓; 童宇誠; 王怡靜
Original assignee: 聯華電子股份有限公司
Priority date: 2015-05-12
Filing date: 2015-05-12
Publication date: 2016-11-16
Also published as: US20160334208A1

Abstract

本發明提供一種疊對標記，包括：至少一對第一標記圖案位於一第一層中，各第一標圖案列由複數個第一標記單元組成，且沿著一第一方向排列，其中每一個第一標記元件都包含有至少一第一圖案以及至少一第二圖案，且該第一圖案與該第二圖案具有不同尺寸；以及至少一對第二標記圖案位於該第一層中，各第二標記圖案由複數個第二標記單元組成，且沿著該第一方向排列，其中每一個第二標記單元的圖案與該第一標記單元的圖案旋轉180度後相同。

Description

疊對標記與疊對誤差的校正方法

本發明係關於一種半導體製程領域，特別是關於一種用於半導體光微影製程中的疊對誤差的校正方法。

在半導體製程中，光微影製程是將積體電路佈局圖轉移至半導體晶片上的重要步驟。一般而言，在半導體製程中，由積體電路設計公司(IC design house)所提供之電路佈局圖必須先被分割成多層的設計佈局，並被分別製作在對應的光罩上以形成光罩佈局圖。各光罩佈局圖的圖案可以藉由光微影製程而被轉移到半導體晶片上的光阻層內，並經由相對應的蝕刻、沉積、摻雜等製程，以製得所需的半導體元件。

隨著積體電路的積集度(integration)不斷提昇，關於各光罩佈局圖間的疊對量測也愈加受到重視。舉例來說，為了連接位於晶片上不同階層的內連線（interconnection），一般會利用通孔插塞(via)或接觸結構(contact)等互連結構來達成。由於內連線和插塞或接觸結構一般係位於不同階層，為了使上、下層結構能準確設置在預定之位置，因此在光微影製程時必須進行上、下層結構之疊對（overlay）。

然而，現有疊對量測技術仍有待改善之處。舉例來說，受限於量測偏差，其所得之數值往往會偏離於上、下層結構間的實際相對位置數值，使得量測結果具有疊對誤差（overlay error）。

有鑑於此，有必要提供一種改良式的疊對誤差的校正方法，以提升量測結果的準確度。

本發明另提供一種疊對誤差的校正方法，其特徵在於，包括：首先，偵測一基板上的一疊對標記，以產生一疊對標記資訊，其中該疊對標記資訊包含有：至少一對第一標記圖案位於一第一層中，各第一標記圖案由複數個第一標記單元組成，且沿著一第一方向排列，其中每一個第一標記元件都包含有至少一第一圖案以及至少一第二圖案，且該第一圖案與該第二圖案具有不同尺寸；以及至少一對第二標記圖案位於該第一層中，各第二標記圖案由複數個第二標記單元組成，且沿著該第一方向排列，其中每一個第二標記單元的圖案與該第一標記單元的圖案旋轉180度後相同，接著計算該疊對標記資訊，以獲得該第一標記圖案與該第二標記圖案之間的偏移數值(deviation value) AB，以及利用所述偏移數值AB，計算出一偏差數值(bias value)，其中該偏差數值等於AB/2。

為了使本領域通常知識者能理解並實施本發明，下文中將配合圖式，詳細說明本發明疊對誤差之校正方法。需注意的是，本發明之保護範圍當以後附之申請專利範圍所界定者為準，而非以揭露於下文之實施例為限。因此，在不違背本發明之發明精神和範圍之狀況下，當可對下述實施例作變化與修飾。此外，為了簡潔與清晰起見，相同或類似之元件或結構係以相同之元件符號表示，且部分習知的結構和製程細節將不會被揭露於下文中。需注意的是，圖式係以說明為目的，並未完全依照原尺寸繪製。

首先請參照第1圖，其係根據本發明之一實施例所繪製的光罩上的疊對標記(overlay mark)。如第1圖所示，疊對標記12包含有至少一對第一標記列14(分別為14a、14b)、一對第二標記列16(分別為16a、16b)，以及較佳再選擇性包含一對第三標記列18(分別為18a、18b)。第一標記列14a、14b被設置在第一光罩10上，而第二標記列16a、16b也被設置在第一光罩10上。第三標記列18a、18b則被設置在第二光罩11上。其中，第一、第二、第三標記列14、16、18均可以沿著一第一方向設置(例如Y軸)。可再參考第2圖與第3圖，其分別繪示第一光罩10上的圖案以及第二光罩11上的圖案。第2圖與第3圖上的圖案共同組成第1圖的疊對標記。

此外，本實施例中，每一第一標記列14皆由複數個第一標記單元24所組成，各第一標記單元24沿著第一方向設置(例如為Y軸)，而每一個第一標記單元24又包含有至少一第一圖案32以及至少第二圖案34，其中較佳地，第一圖案32與第二圖案34的尺寸大小不同。以本實施例為例，第一圖案32為一長方形圖案，而第二圖案34則為多組平行排列的柵狀圖案。因此在每一個第一標記列14中，第一圖案32與第二圖案34沿著第一方向交錯排列。每一個第二標記列16皆由複數個第二標記單元26所組成，同樣沿著第一方向設置(例如Y軸)，而每個第二標記單元26與各第一標記單元24旋轉180度之後的圖案相等(在XY平面上)。更詳細說明，以本實施例為例，每一個第一標記單元24包含有至少一第一圖案32以及至少一第二圖案34，其中在XY平面上，第一圖案32位於第二圖案34上方(朝正Y軸方向)，而每一個第二標記單元26也會同樣包含有至少一第一圖案32以及至少一第二圖案34，但是其中第一圖案32位於第二圖案34下方(朝負Y軸方向)。

另外還有值得注意的一點，就是本實施例中設置在光罩10上的第一標記列14a、14b、第二標記列16a、16b與第三標記列18a、18b，分別位於疊對標記12的兩個不同區塊，例如位於第1圖中的左上角的第一區塊1以及右下角的第二區塊2。值得注意的是，第一區塊1與第二區塊2不一定要如同第1圖所示的分別位於整個疊對標記的左上角與右下角，可依照實際需求而調整，較佳以光罩上設定的一原點O為中心，呈現對稱分布。

一般而言，疊對標記12係設置於切割道(scribe line)內，可用以確認設計於不同層內的電路佈局圖案在後續製程中彼此間是否會產生疊對偏移。具體來說，第一、第二標記列14、16可經由一半導體製程而被轉移至半導體基板上的同層內，而第三標記列18則被轉移至半導體基板上的不同層內，並經由量測形成在半導體基板上的第一、第二、第三標記列之間的相對位置，以確認相對應電路佈局圖案的對準程度。

請參照第4圖，其繪示了第一、第二標記列被轉移至半導體基板上的同一層內之結構，而第三標記列則被轉移至半導體基板上的另外一層結構內。需注意的是，第4圖主要係用以表示半導體基板上不同層內的標記圖案之相對位置，因此所示之剖面非直接取自第1圖所得之結構。如第4圖所示，經過適當的光微影、蝕刻、沉積以及平坦化等製程後，可依序將第二光罩11上的第三標記列18轉移至半導體基板20上，以及將第一光罩10上的第一標記列14與第二標記列16也轉移至半導體基板20上，轉移後的圖案分別為相對應的第三標記圖案48、第一標記圖案44與第二標記圖案46。其中第三標記圖案48則位於一底層20a內，而第一標記圖案44以及第二標記圖案46都位於底層20a上，也就是說，第一標記圖案44以及第二標記圖案46位於同一水平面，在後續於底層20a上形成其他層結構後，第一標記圖案44以及第二標記圖案46位於同一層內。詳細而言，藉由相同的光罩與製作程序，形成於半導體基板20的切割道上的第三標記圖案48可用以校正晶粒區的元件區域內閘極結構(圖未示)之位置，而第一標記圖案44與第二標記圖案46即可用以校正元件區域內接觸結構(圖未示)之位置，因此可藉由第一標記圖案44、第二標記圖案46與第三標記圖案48的位置相對關係判別元件區域內閘極結構和接觸結構的對準程度。在此需注意的是，上述第一、第二、第三標記圖案不限定形成於半導體基板上，其也可以被形成在其他合適材質的基板上，例如塑膠基板、玻璃基板等合適的基板。於此實施例中，底層20a例如為底層間介電層(ILD)。第一標記圖案44與第二標記圖案46即為校正元件區域內之接觸結構或其光阻層。此外，在本發明的另外一實施例中，例如第4A圖所示，先將第一光罩10上的第一標記列14與第二標記列16轉移至半導體基板20上，然後再將第二光罩11上的第三標記列18也轉移至半導體基板20上，因此第一標記圖案44與第二標記圖案46位於底層20a內，而第三標記圖案48則位於底層20a上。上述結構也屬於本發明的涵蓋範圍內，為了簡化說明，底下段落的描述仍以第4圖繼續說明。

在獲得如第4圖所示之結構後，可接著對半導體基板18上的第一標記圖案44、第二標記圖案46、第三標記圖案48進行一偵測步驟50，例如繞射疊對(diffraction based overly, DBO)偵測步驟或是影像疊對(image based overlay, IBO)偵測步驟，以產生對應之疊對標記資訊。以下就疊對標記資訊加以敘述。

請參照第5圖。第5圖繪示了透過偵測基板上的第一標記圖案、第二標記圖案與第三標記圖案而獲得之疊對標記資訊。在獲得疊對標記資訊52後。疊對標記資訊52可以是包括第一標記圖案44a、44b、第二標記圖案46a、46b、第三標記圖案48a、48b的影像檔案，其可藉由電子檔案之形式儲存在電腦可讀取式媒介中。一般而言，可經由量測及計算第一標記圖案44a、44b、第二標記圖案46a、46b與第三標記圖案48a、48b之中心位置偏移量，而確認不同層內的相對應電路佈局圖案彼此間的疊對偏移程度，以作為校正相對應光罩位置之基礎。

實際做法如下所述，由於本實施例中每一第一標記單元24皆包含有第一圖案32與第二圖案34，當進行偵測步驟50產生疊對標記資訊52時，可能產生一些誤差(例如由介電層折射率差異等所引發的偵測誤差)將會導致第一區塊1內的每一個第一標記單元24產生一定的偏差位移(offset)，由於第一圖案32與第二圖案34的尺寸大小、或形狀不同，造成每一個第一標記單元24上下兩端的邊界條件不同，因此偵測到的第一標記圖案44a可能會往一固定方向偏移(例如往正Y軸方向偏移)。同樣地，偵測之位於右下角第二區塊2內的第一標記圖案44b也會往同樣的方向偏移(例如往正Y軸方向)。另外，由於第二標記列16的圖案與第一標記列14旋轉180度後相等，因此若偵測後的第一標記圖案44a、44b皆是往正Y軸方向偏移，則第二標記圖案46a、46b應往下(往負Y軸方向)偏移，可參考第5圖上所繪示的箭頭方向表示偏移方向，值得注意的是，第5圖所繪示的偏移方向僅為一可能的情況，但實際上的偏移方向不一定如第5圖所示，但本發明應滿足第一標記圖案44與第二標記圖案46的偏移方向互相相反的條件。

接著，根據獲得的疊對標記資訊52，計算出各第一標記圖案44、各第二標記圖案46以及各第三標記圖案48的中心位置，進而計算出各個中心位置之間的偏移量。值得注意的是，在第一光罩10、11上預設的圖案(包括第一標記列14、第二標記列16、第三標記列18)未有任何偏移，因此第一標記列14、第二標記列16與第三標記列18的中心位置應位於同一水平座標上。然而如上所述，當進行偵測步驟50產生疊對標記資訊52時，可能產生一些誤差，將可能導致各個影像包含第一標記圖案44、第二標記圖案46以及第三標記圖案48位置產生偏移，例如，在獲得的疊對標記資訊52中，位於第一區域1內，第一標記圖案44a的中心位置為A1、第二標記圖案46a的中心位置為B1、第三標記圖案48a的位置為C1；位於第二區域2內，第一標記圖案44b的中心位置為A2、第二標記圖案46b的中心位置為B2、第三標記圖案48b的位置為C2。本發明可先分別計算中心位置A1與A2的平均值，獲得中心位置A；計算中心位置B1與B2的平均值，獲得中心位置B；計算中心位置C1與C2的平均值，獲得中心位置C。之後分別量測中心位置A、中心位置B、中心位置C彼此之間在Y軸上的垂直距離，並且得到長度AB、長度BC以及長度AC。

接下來，可計算出一偏差數值(bias value)，其中：

偏差數值=(AB/2) ……………………….……....式1

偏差數值代表在疊對標記資訊52中，第一標記圖案44與第二標記圖案46之間的偏移(offset)，由於第一標記圖案44與第二標記圖案46分別是由第一光罩10上的第一標記列14與第二標記列16所轉移圖案形成，而第一標記列14的圖案與第二標記列16的圖案旋轉180度之後相等，因此本發明的特徵之一在於，排列方向相反的兩種圖案轉印在半導體基板的同一層結構內。由於偵測步驟產生誤差時，上述兩種圖案會分別朝向兩個相反方向偏移，因此計算上述兩種圖案之間的偏移量，可修正因圖案邊界條件不同而造成的誤差，甚至可達到誤差過大時產生警訊的目的。

此外值得注意的是，本實施例中，左上角第一區塊1內，第一標記圖案44a位於第二標記圖案46a的左側(往負X軸方向)，而右下角第二區塊2內，第一標記圖案44b則位於第二標記列46b的右側(往正X軸方向)。如此排列方式，第一標記圖案44a與第一標記圖案44b配對，從而共同計算出一中心位置A，因為兩者的偏移方向相同，因此可較為精確地得到偏離後的中心位置A；同樣地，第二標記圖案46a與第二標記圖案46b配對，從而共同計算出一中心位置B，因為兩者的偏移方向相同，因此可較為精確地得到偏離後的中心位置B，增加計算偏差數值時的精確程度。

另外，本發明可藉由長度AC與長度BC計算出一真實疊對數值(real overlay value)，其中：

真實疊對數值=(AC+BC)之平均值….…….....式2

較佳而言，為取得AC與BC之平均值，可將(AC+BC)值除以一特定權重，例如除以2，而得到

真實疊對數值=(AC+BC)/2………….……......式3

上述的真實疊對數值，由於第三標記圖案48與第一標記圖案44位於不同層內，第三標記圖案48也與第二標記圖案46位於不同層內，用於校正上層、下層標記圖案間的偏移數值，消除因折射率甚或是偏軸照明技術(off axis illumination, OAI)等差異所引起的偵測誤差，進而提升疊對量測的準確度。

為了易於描述起見，上述係以標記圖案的中心位置作為參考點，以量測疊對偏移程度。然而本實施例不限定於此，其亦可以採用其他方式以量測疊對偏移程度。具體來說，可以利用繞射儀器對形成在半導體基板上的第一、第二、第三標記圖案進行量測，以取得相對應的繞射光譜。之後藉由分析繞射光譜，以確認相對應於第一、第二、第三標記圖案的繞射級數，並進而計算出不同層內的佈局圖案彼此間的疊對偏移程度。

以下段落說明本發明的其他較佳實施例，為簡化說明，以下較佳實施例僅特別針對光罩上的圖案進行說明，而至於偏差數值(bias value)與真實疊對數值(real overlay value)的獲得與計算方式皆與第一較佳實施例相同而不另外贅述。

本發明的第二較佳實施例，可參考第6圖所示，本實施例中疊對標記同樣具有包含有至少一對第一標記列114(分別為114a、114b)、一對第二標記列116(分別為116a、116b)，以及較佳再選擇性包含一對第三標記列118(分別為118a、118b)，其中，第一標記列114a、114b會被設置在第一光罩10’上，而第二標記圖案116a、116b也被設置在第一光罩110上。第三標記列118a、118b則被設置在第二光罩11’上。

與本發明第一較佳實施例不同處在於，本實施例中各第一標記列114與各第二標記列116更包含有至少一虛置圖案136，其中較佳虛置圖案136可能位於每一個第一標記單元124與每一個第二標記單元126中。然而，具有虛置圖案的本實施例仍然需滿足各個第一標記單元124與第二標記單元126旋轉180度(在XY平面)以後的圖案相等。本實施例其他特徵與第一較佳實施例相同而不再贅述。本實施例中，虛置圖案可用來調節光學接近效應、微負載效應等，在此不多加贅述。

本發明的第三較佳實施例，可參考第7圖所示，本實施例中疊對標記同樣具有包含有至少一對第一標記列214(分別為214a、214b)、一對第二標記列216(分別為216a、216b)，以及較佳再選擇性包含一對第三標記列218(分別為218a、218b)。

其中，第一標記列214係由複數個第一標記單元224組成，而每一個第一標記單元224則包含有一第一圖案232以及一第二圖案234。第二標記列216係由複數個第二標記單元226組成，每一個第二標記單元226則同樣包含有一第一圖案232以及一第二圖案234。

各第一標記單元224的圖案與第二標記圖案226旋轉180度(XY平面)後相等，因此，本實施例與第一較佳實施例不同處在於，各第一圖案232係藉由一第一微影步驟所形成，而各第二圖案則是由一第二微影步驟所形成。因此各第一圖案232可藉由一光罩所形成；而各第二圖案234可藉由另外一光罩形成，各第三標記列218則位於另外一光罩上。上述各第一圖案232與各第二圖案234在經過第一微影步驟以及第二微影步驟之後，將會形成於半導體基板的同一層中。

同樣地，第一圖案232與第二圖案234由於使用不同光罩進行各別的微影步驟，將可能因為誤差而導致第一標記圖案與第二標記圖案產生圖案偏移，但由於本實施例仍滿足第一標記圖案224與第二標記圖案226呈現上下顛倒(旋轉180度後相等)的排列，因此在獲得疊對標記資訊後，第一標記圖案與第二標記圖案將會朝向相反方向偏移。因此仍可利用第一較佳實施例所述的方式，來計算偏差數值與真實疊對數值，本實施例其他特徵與第一較佳實施例相同而不再贅述。

上述各實施例所述的疊對標記，都僅沿著單一方向(例如Y軸)所產生的疊對誤差進行校正。然而本發明也包含沿著兩個不同方向進行疊對校正的疊對標記。例如第8圖所示，其中所繪示的疊對標記與第1圖所示的疊對標記特徵大致相同，但是其中第三區塊3與第四區塊4內所包含的疊對標記則針對X軸方向進行疊對誤差的校正。同樣地，本發明的第二或第三較佳實施例也可以與本實施例組合，其他特徵在此不再贅述。

綜上所述，本發明提供一種疊對標記以及一種疊對誤差的校正方法，特徵在於經由光罩轉移至半導體基板上的第一標記圖案與第二標記圖案位於同一層內，第三標記圖案則可位於不同層或同一層內，且第一標記圖案與第二標記圖案互為旋轉180度後的圖案。經過偵測步驟後，由於第一標記圖案與第二標記圖案具有相反的偏移方向，因此可計算出兩者間因邊界條件不同而產生的偏移誤差，達到修正誤差或是產生警示的目的。以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

1‧‧‧第一區塊
2‧‧‧第二區塊
3‧‧‧第三區塊
4‧‧‧第四區塊
10‧‧‧光罩
11‧‧‧光罩
12‧‧‧疊對標記
14、14a、14b‧‧‧第一標記列
16、16a、16b‧‧‧第二標記列
18、18a、18b‧‧‧第三標記列
20‧‧‧半導體基板
20a‧‧‧底層
24‧‧‧第一標記單元
26‧‧‧第二標記單元
32‧‧‧第一圖案
34‧‧‧第二圖案
44、44a、44b‧‧‧第一標記圖案
46、46a、46b‧‧‧第二標記圖案
48、48a、48b‧‧‧第三標記圖案
50‧‧‧偵測步驟
52‧‧‧疊對標記資訊
114、114a、114b‧‧‧第一標記列
116、116a、116b‧‧‧第二標記列
118、118a、118b‧‧‧第三標記列
124‧‧‧第一標記單元
126‧‧‧第二標記單元
136‧‧‧虛置圖案
214、214a、214b‧‧‧第一標記列
216、216a、216b‧‧‧第二標記列
218、218a、218b‧‧‧第三標記列
224‧‧‧第一標記單元
226‧‧‧第二標記單元
232‧‧‧第一圖案
234‧‧‧第二圖案
A1、B1、C1‧‧‧中心位置
A2、B2、C2‧‧‧中心位置
A、B、C‧‧‧中心位置
AB、BC、AC‧‧‧長度

第1圖係根據本發明之第一較佳實施例所繪製的光罩上的疊對標記俯視示意圖。第2圖繪示第一光罩上的圖案。第3圖繪示第二光罩上的圖案。第4圖繪示了第一、第二標記圖案被轉移至半導體基板上的不同層內之剖面示意圖。第4A圖繪示了本發明的另外一實施例。第5圖繪示了透過偵測步驟所獲得之疊對標記資訊。第6圖係根據本發明之第二較佳實施例所繪製的光罩上的疊對標記俯視示意圖。第7圖係根據本發明之第三較佳實施例所繪製的光罩上的疊對標記俯視示意圖。第8圖係根據本發明之第四較佳實施例所繪製的光罩上的疊對標記俯視示意圖。

44、44a、44b‧‧‧第一標記圖案

46、46a、46b‧‧‧第二標記圖案

48、48a、48b‧‧‧第三標記圖案

52‧‧‧疊對標記資訊

A1、B1、C1‧‧‧中心位置

A2、B2、C2‧‧‧中心位置

A、B、C‧‧‧中心位置

AB、BC、AC‧‧‧長度

Claims

一種疊對標記，包括：至少一對第一標記圖案位於一第一層中，各第一標圖案列由複數個第一標記單元組成，且沿著一第一方向排列，其中每一個第一標記元件都包含有至少一第一圖案以及至少一第二圖案，且該第一圖案與該第二圖案具有不同尺寸；以及至少一對第二標記圖案位於該第一層中，各第二標記圖案由複數個第二標記單元組成，且沿著該第一方向排列，其中每一個第二標記單元的圖案與該第一標記單元的圖案旋轉180度後相同。
如申請專利範圍第1項的疊對標記，其中更包含一對第三標記圖案，位於一第二層內，各第三標記圖案由複數個第三標記單元組成，且沿著該第一方向排列。
如申請專利範圍第1項的疊對標記，其中各該第一標記單元的該第一圖案為長方形，且該第一標記單元包含有複數個第二圖案，各該第二圖案皆為柵狀。
如申請專利範圍第3項的疊對標記，其中各該第二圖案相互平行排列。
如申請專利範圍第4項的疊對標記，其中各該第一標記單元更包含複數個虛置圖案。
如申請專利範圍第5項的疊對標記，其中該第一圖案位於該第二圖案以及該虛置圖案之間。
如申請專利範圍第1項的疊對標記，其中各第一標記單元僅包含有一個第一圖案以及一個第二圖案。
如申請專利範圍第7項的疊對標記，其中該第一圖案係藉由一第一微影步驟所形成，該第二圖案係藉由一第二微影步驟所形成。
如申請專利範圍第8項的疊對標記，其中更包含一對第三標記圖案，位於一第二層內。
如申請專利範圍第9項的疊對標記，其中各第三標記圖案由複數個第三標記單元組成，且沿著該第一方向排列。
一種疊對誤差的校正方法，其特徵在於，包括：偵測一基板上的一疊對標記，以產生一疊對標記資訊，其中該疊對標記資訊包含有：至少一對第一標記圖案位於一第一層中，各第一標記圖案由複數個第一標記單元組成，且沿著一第一方向排列，其中每一個第一標記元件都包含有至少一第一圖案以及至少一第二圖案，且該第一圖案與該第二圖案具有不同尺寸；至少一對第二標記圖案位於該第一層中，各第二標記圖案由複數個第二標記單元組成，且沿著該第一方向排列，其中每一個第二標記單元的圖案與該第一標記單元的圖案旋轉180度後相同；計算該疊對標記資訊，以獲得該第一標記圖案與該第二標記圖案之間的偏移數值(deviation value) AB；以及利用所述偏移數值AB，計算出一偏差數值(bias value)，其中該偏差數值等於AB/2。
如申請專利範圍第11項的校正方法，其中獲得該第一標記圖案與該第二標記圖案之間的偏移數值AB的方法包含：獲得各所述第一標記圖案的影像，其中各所述影像具有一中心位置A；獲得各所述第二標記圖案的影像，其中各所述影像具有一中心位置B；以及量測所述中心位置A與所述中心位置B間的距離。
如申請專利範圍第11項的校正方法，其中更包含一對第三標記圖案，位於一第二層內，各第三標記圖案由複數個第三標記單元組成，且沿著該第一方向排列。
如申請專利範圍第13項的校正方法，其中更包含：獲得該第一標記圖案與該第三標記圖案之間的偏差數值AC；獲得該第二標記圖案與該第三標記圖案之間的偏差數值BC；以及利用所述偏移數值AB與偏差數值BC，計算出一真實疊對數值，其中該真實疊對數值等於(AC+BC)的平均值。
如申請專利範圍第14項的校正方法，其中獲得該第一標記圖案與該第三標記圖案之間的偏差數值AC的方法包含：獲得各所述第一標記圖案的影像，其中各所述影像具有一中心位置A；獲得各所述第三標記圖案的影像，其中各所述影像具有一中心位置C；以及量測所述中心位置A與所述中心位置C間的距離。
如申請專利範圍第14項的校正方法，其中獲得該第二標記圖案與該第三標記圖案之間的偏差數值BC的方法包含：獲得各所述第一標記圖案的影像，其中各所述影像具有一中心位置B；獲得各所述第三標記圖案的影像，其中各所述影像具有一中心位置C；以及量測所述中心位置B與所述中心位置C間的距離。