CN103515357A - 重合标记及其测量方法 - Google Patents

重合标记及其测量方法 Download PDF

Info

Publication number
CN103515357A
CN103515357A CN201210350981.3A CN201210350981A CN103515357A CN 103515357 A CN103515357 A CN 103515357A CN 201210350981 A CN201210350981 A CN 201210350981A CN 103515357 A CN103515357 A CN 103515357A
Authority
CN
China
Prior art keywords
component
layer
alignment portion
directions
registration mark
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201210350981.3A
Other languages
English (en)
Other versions
CN103515357B (zh
Inventor
陈贞妤
谢铭峰
张庆裕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN103515357A publication Critical patent/CN103515357A/zh
Application granted granted Critical
Publication of CN103515357B publication Critical patent/CN103515357B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70681—Metrology strategies
    • G03F7/70683—Mark designs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

本发明公开了一种具有位于衬底上方的重合标记的器件，以及使用重合标记调节多层重合对准的方法。重合标记包括位于第一层中的第一部件，该第一部件具有仅沿X方向延伸的基本上相互平行的多个第一对准部分；在位于第一层上方的第二层中的第二部件，该第二部件具有沿与X方向不同的Y方向延伸的基本上相互平行的多个第二对准部分；在位于第二层上方的第三层中的第三部件，第三部件包括沿X方向延伸的基本上相互平行的多个第三对准部分，以及沿Y方向延伸的基本上相互平行的多个第四对准部分。本发明还提供了重合标记的测量方法。

Description

重合标记及其测量方法
技术领域
本发明一般地涉半导体技术领域，更具体地涉及重合标记及其测量方法。
背景技术
半导体集成电路(IC)产业已经经历了快速增长。IC材料和设计中的技术发展已经产生了多个IC时代，每个时代IC都比前一代具有更小和更复杂的电路。如今，半导体器件和集成电路包括具有小于一微米的尺寸的多层结构。如本领域已知的，光刻工艺是在半导体集成电路器件的制造中确定临界尺寸(CD)的步骤。在光刻工艺中通过首先将光掩模上的图案转印至光刻胶层，然后将图案从光刻胶层转印至下面的材料层(例如，后续蚀刻工艺中的介电层或者金属层)来形成电路图案。
除了控制CD以外，晶圆上的成功光刻工艺包括对准精度(AA)。随着尺寸减小继续至尤其低于20nm，精确对准多层已经变得越来越困难。因而，精度的测量(即，重合误差的测量)对半导体制造工艺很至关重要。重合标记被用作用于测量重合误差的工具并且在光刻工艺之后确定光刻胶图案是否与晶圆上的之前的层精确对准。
如果所有或者部分掩模不完全对准，则生成的部件可以不与相邻层准确对准。这可以导致降低器件性能或者彻底器件失效。尽管现有的重合标记已经用于防止这种不对准，但是它们不能完全满足小尺寸器件。
发明内容
为了解决现有技术中所存在的缺陷，根据本发明的一方面，提供了一种重合标记，包括：第一部件，仅沿第一纵向延伸；第二部件，沿与所述第一纵向不同的第二纵向延伸；以及第三部件，沿所述第一纵向和所述第二纵向延伸；其中，所述第一部件位于第一层中，所述第二部件位于所述第一层上方的第二层中，并且所述第三部件位于所述第二层上方的第三层中。
在该重合标记中，所述第一纵向与所述第二纵向基本垂直。
在该重合标记中，所述第一部件包括：基本上相互平行的多个对准部分。
在该重合标记中，所述第二部件包括：基本上相互平行的多个对准部分。
在该重合标记中，所述第三部件包括：沿所述第一纵向延伸的基本上相互平行的多个对准部分以及沿所述第二纵向延伸的基本上相互平行的多个对准部分。
在该重合标记中，所述第三部件包括形成矩形图案或者正方形图案的四个对准部分。
在该重合标记中，所述第一部件包括隔离结构。
在该重合标记中，所述第二部件包括栅电极。
在该重合标记中，所述第三部件包括位于掩模中的开口。
根据本发明的另一方面，提供了一种器件，包括：衬底；以及重合标记，位于所述衬底上方，其中，所述重合标记包括：第一部件，仅沿第一纵向延伸；第二部件，沿与所述第一纵向不同的第二纵向延伸；和第三部件，沿所述第一纵向和所述第二纵向延伸；其中，所述第一部件位于第一层中，所述第二部件位于所述第一层上方的第二层中，并且所述第三部件位于所述第二层上方的第三层中。
在该器件中，所述第一纵向与所述第二纵向基本垂直。
在该器件中，所述第一部件包括：基本上相互平行的多个对准部分。
在该器件中，所述第二部件包括：基本上相互平行的多个对准部分。
在该器件中，所述第三部件包括：沿所述第一纵向延伸的基本上相互平行的多个对准部分以及沿所述第二纵向延伸的基本上相互平行的多个对准部分。
根据本发明的又一方面，提供了一种调节多层重合对准的方法，包括：提供位于衬底上方的第一层中的第一部件，其中，所述第一部件包括仅沿X方向延伸的基本上相互平行的多个第一对准部分；提供位于所述第一层上方的第二层中的第二部件，其中，所述第二部件包括沿与X方向不同的Y方向延伸的基本上相互平行的多个第二对准部分；提供位于所述第二层上方的第三层中的第三部件，其中，所述第三部件包括沿X方向延伸的基本上相互平行的多个第三对准部分以及沿Y方向延伸的基本上相互平行的多个第四对准部分；测量所述第四对准部分和所述第二对准部分之间的X方向偏差；通过所述X方向偏差计算X方向偏移值；测量所述第三对准部分和所述第一对准部分之间的Y方向偏差；通过所述Y方向偏差计算Y方向偏移值；以及使用所述X方向偏移值或所述Y方向偏移值来补偿重合误差。
在该方法中，测量所述第四对准部分和所述第二对准部分之间的所述X方向偏差的步骤包括：限定与所述第四对准部分平行的中心线X1；限定与所述第二对准部分平行的中心线X2；以及计算所述中心线X1和所述中心线X2之间的所述X方向偏差。
在该方法中，测量所述第三对准部分和所述第一对准部分之间的所述Y方向偏差的步骤包括：限定与所述第三对准部分平行的中心线Y1；限定与所述第一对准部分平行的中心线Y2；以及计算所述中心线Y1和所述中心线Y2之间的所述Y方向偏差。
在该方法中，测量所述第四对准部分和所述第二对准部分之间的所述X方向偏差的步骤包括：检测所述第四对准部分和所述第二对准部分的光栅上的正向一阶衍射的强度I1；检测所述第四对准部分和所述第二对准部分的光栅上的负向一阶衍射的强度I2；计算所述第四对准部分和所述第二对准部分的光栅上的I1和I2的强度差，其中，所述X方向偏差与所述强度差成比例。
在该方法中，测量所述第三对准部分和所述第一对准部分之间的所述Y方向偏差的步骤包括：检测所述第三对准部分和所述第一对准部分的光栅上的正向一阶衍射的强度I3；检测所述第三对准部分和所述第一对准部分的光栅上的负向一阶衍射的强度I4；计算所述第三对准部分和所述第一对准部分的光栅上的I3和I4的强度差，其中，所述Y方向偏差与所述强度差成比例。
该方法进一步包括：如果所述重合误差大于可接受的偏差，则重复光刻工艺。
附图说明
当结合附图进行阅读时，根据下面详细的描述可以更好地理解本发明的多个方面。应该强调的是，根据工业中的标准实践，各种部件没有被按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增加或减少。
图1是根据本发明的各个方面示出重合标记的位置的晶圆的俯视图。
图2是图1中的虚线区域的放大俯视图。
图3是根据本发明的各个方面用于对准衬底上方的不同层的重合标记的俯视图。
图4A是沿图3的切线A-A’截取的截面图。
图4B是沿图3的切线B-B’截取的截面图。
图5是根据本发明的各个方面用于对准衬底上方的不同层的重合标记的俯视图。
图6A是沿图5的切线C-C’截取的截面图。
图6B是沿图5的切线D-D’截取的截面图。
图6C是沿图5的切线E-E’截取的截面图。
图6D是沿图5的切线F-F’截取的截面图。
图7是根据本发明的各个方面用于对准衬底上方的不同层的重合标记的俯视图。
图8A是沿图7的切线G-G’截取的截面图。
图8B是沿图7的切线H-H’截取的截面图。
图9是根据本发明的各个方面用于对准衬底上方的不同层的重合标记的俯视图。
图10A是沿图9的切线K-K’截取的截面图。
图10B是沿图9的切线L-L’截取的截面图。
图11是根据本发明的各个方面调节多层重合对准的方法的流程图。
图12A是沿图3的切线A-A’截取的包括两条中心线Y1和Y2的截面图。
图12B是沿图3的切线B-B’截取的包括两条中心线X1和X2的截面图。
图13A是从图12A中的重合标记测量的信号波形。
图13B是从图12B中的重合标记测量的信号波形。
图14A示出了图11中的步骤412的子步骤412a、412b和412c的具体细节。
图14B示出了图11中步骤408的子步骤408a、408b和408c的具体细节。
图15A是沿图5中的切线C-C’截取的包括中心线Y2的截面图。
图15B是沿图5中的切线D-D’截取的包括中心线X2的截面图。
图15C是沿图5中的切线E-E’截取的包括中心线Y1的截面图。
图15D是沿图5中的切线F-F’截取的包括中心线X1的截面图。
图16A是从图15A中的重合标记测量的信号波形。
图16B是从图15B中的重合标记测量的信号波形。
图16C是从图15C中的重合标记测量的信号波形。
图16D是从图15D中的重合标记测量的信号波形。
图17A是沿图7的切线G-G’截取的包括入射光的强度I以及一阶衍射的强度I3和I4的截面图。
图17B是沿图7的切线H-H’截取的包括入射光的强度I以及一阶衍射的强度I1和I2的截面图。
图18A示出了图11中的步骤412的子步骤412d、412e和412f的具体细节。
图18B示出了图11中的步骤408的子步骤408d、408e和408f的具体细节。
具体实施方式
本发明总体上涉及用于检查对准精度的重合标记，并且更具体地涉及用于对准衬底上的不同层的重合标记以及用于调节多层重合对准的方法。
应该理解，以下本发明提供了用于实现各个实施例的不同特征的多个不同的实施例或实例。以下描述部件和布置的特定实例以简化本发明。当然，这些仅是实例并且不旨在限制本发明。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括以直接接触的方式形成第一部件和第二部件的实施例，并且也可以包括附加部件可以形成在第一部件和第二部件之间使得第一部件和第二部件可以不直接接触的实施例。另外，本发明可以在各种实例中重复标号和/或字符。这种重复是为了简化和清楚目的，并且其本身并没有指定所述各种实施例和/或结构之间的关系。
此外，为了容易描述，本文中可以使用诸如“在...之下”，“在...下面”，“下部的”、“在...上面”以及“上部的”等的空间相对位置的术语，以描述如图所示的一个元件或部件与另一个(一些)元件或部件的关系。除了附图所示的定向之外，空间相对位置的术语旨在包括使用或操作的装置的各种不同的定向。例如，如果翻转图中所示的装置，则被描述为位于其他元件或部件“下面”或“之下”的元件将被定位为位于其他元件或部件的“上面”。因此，示例性术语“在...下面”可以包括在上面和在下面的定向。装置可以以其它方式进行定向(旋转90度或处于其他定向)，并且可以进行相应地解释本文中使用的空间相对位置的描述符。
图1是根据本发明的各个方面示出重合标记的位置的晶圆20的俯视图。图2是图1中的虚线区域的放大俯视图。如图1和图2所示，沿划线60将晶圆20切割为多个芯片和管芯40。通常，重合标记80位于每个芯片40的边缘的四个角部处的划线60上或者位于每个芯片40内部以测量制造工艺中当前层(例如，光刻胶层的开口)是否与前层精确对准。
尽管根据现有方法使用重合标记测量重合误差，但是在重合标记的X方向上沿直线测量X方向的偏差。在重合标记的Y方向上沿直线进一步测量Y方向的偏差。一个单重合标记可以仅用于测量衬底上的两层之间的一个X和一个Y方向的偏差。当使用该方法测量所有的重合标记时，可以根据X和Y方向偏差计算当前层和前层是否精确对准。
为了检查三层之间的对准精度，现有方法使用衬底上的两个分离的重合标记。根据现有方法，一个重合标记用于检查第一前层和当前层之间的对准精度，并且其他重合标记用于检查第二前层和当前层之间的对准精度。面积成本对于位于衬底的不同区域上的两个重合标记很高。由于设计规则缩小以及集成电路的制造趋于使用多层设计，重合标记的面积成本问题变得很高。另外，为了检查第一前层和当前层之间的对准精度，Y方向偏差可以比X方向偏差更相关。为了检查第二前层和当前层之间的对准精度，X方向偏差可以比Y方向偏差更相关。然而，根据现有方法用于测量重合误差的方法收集第一前层和当前层之间所有X方向偏差和Y方向偏差，以及第二前层和当前层之间的所有X方向偏差和Y方向偏差。收集和分析一些不相关的数据会耗费时间。
图3是根据本发明的各个方面用于对准位于衬底160上方的不同层的重合标记100的俯视图。如图3所示，器件(未示出)包括位于衬底160上方的重合标记100。器件可以包括各种器件或者元件，例如，半导体器件、双极结型晶体管、电阻器、电容器、二极管、熔丝等，但是为了更好理解本发明的概念，简化了该器件。衬底160通常可以为硅衬底。根据如本领域中已知的设计要求，衬底160可以包括各种掺杂结构。衬底160还可以包括其他元素半导体，例如，锗和金刚石。可选地，衬底160可以包括化合物半导体和/或合金半导体。此外，衬底160可以任选地包括外延层(epi层)，可以产生应变以增强性能，可以包括绝缘体上硅(SOI)结构，和/或具有其他合适的增强元件。重合标记100包括位于衬底160上方的各种部件，例如，第一部件130、第二部件140、第三部件120。第一部件130表示第一前层(下文中，第一层170)的图案，第二部件140表示第二前层(下文中，第二层180)的图案，并且第三部件120表示当前层(下文中，第三层190)的图案，例如，掩模110的开口。
图4A是沿图3的切线A-A’截取的截面图。如图3和图4A所示，第一部件130设置在衬底160上方的第一层170中，并且第一部件130仅沿第一纵向方向延伸。第一部件130包括基本上相互平行的多个对准部分130a、130b。第一部件130可以包括例如浅沟槽隔离件(STI)、场氧化层(FOX)、局部硅氧化(LOCOS)部件的隔离结构和/或其他合适的隔离元件。隔离部件可以包括例如，二氧化硅、氮化硅、氮氧化硅、掺氟硅酸盐(FSG)、低k介电材料、它们的组合的介电材料和/或其他合适的材料。在一些实施例中，第一纵向方向为X方向。
图4B是沿图3的切线B-B’截取的截面图。如图3和图4B所示，第二部件140设置在位于第一层170上方的第二层180中，并且第二部件140沿与第一纵向方向不同的第二纵向方向延伸。第二部件140包括基本上相互平行的多个对准部分140a、140b。第二部件140可以包括栅电极。栅电极可以为诸如在替换栅极工艺中形成牺牲栅电极。在一些实施例中，栅电极包括多晶硅。多晶硅可以由诸如低压化学汽相沉积(LPCVD)和等离子体增强CVD(PECVD)的合适沉积工艺形成。在一些实施例中，栅电极包括诸如金属的导电材料。在一些实施例中，第二纵向方向为与X方向基本上垂直的Y方向。
如图3、图4A和图4B所示的，第三部件120设置在位于第二层180上方的第三层190中，并且第三部件120沿第一纵向方向和第二纵向方向延伸。第三部件120包括沿第一纵向方向延伸的基本上相互平行的多个对准部分120a、120b以及沿第二纵向方向延伸的基本上相互平行的多个对准部分120c、120d。第三部件120可以包括位于掩模110中的连续开口或者多个开口120a至120d。掩模110可以包括诸如聚合物的正性或者负性光刻胶或者诸如氮化硅或者氮氧化硅的硬掩模。可以使用诸如如，形成光刻胶层，将光刻胶层曝光为图案，烘焙和显影光刻胶的合适的光刻工艺来图案化第三层190以形成掩模110。然后掩模110可以用于将图案(例如，接触件)蚀刻到介电层150(例如，设置在掩模110下面的二氧化硅)中。在一些实施例中，第三部件120包括形成矩形图案或者正方形图案的四个对准部分120a至120d。在一些实施例中，第一纵向方向与第二纵向方向基本上垂直。在一些实施例中，第一纵向方向为X方向并且第二纵向方向为与X方向基本上垂直的Y方向。
图5是根据本发明的各个方面用于对准衬底260上方的不同层的重合标记200的俯视图。如图5所示，器件(未示出)包括衬底260上方的重合标记200。该器件可以包括各种器件或者元件，例如，半导体器件、双极结型晶体管、电阻器、电容器、二极管、熔丝等，但是为了更好理解本发明的内容，简化了该器件。衬底260通常可以为硅衬底。根据如本领域中已知的设计要求，衬底260可以包括各种掺杂结构。衬底260还可以包括诸如锗和金刚石的其他元素半导体。可选地，衬底260可以包括化合物半导体和/或合金半导体。此外，衬底260可以任选地包括外延层(epi层)，可以产生应变以增强性能，可以包括绝缘体上硅(SOI)结构，和/或具有其他合适的增强元件。重合标记200包括位于衬底260上方的各种部件，例如，第一部件230、第二部件240、第三部件220。第一部件230表示第一前层(下文中，第一层270)的图案，第二部件240表示第二前层(下文中，第二层280)的图案，并且第三部件220表示当前层(下文中，第三层290)的图案，例如，掩模210的开口。
图6A是沿图5的切线C-C’截取的截面图。请注意，图6A中的截面图仅示出了图5中的切线C-C’的虚线部分，而未示出点线部分。换句话说，切线C-C’的虚线部分的截面图在图6A中连接在一起。如图5和图6A所示，第一部件230设置在位于衬底260上方的第一层270中，并且第一部件230仅沿第一纵向方向延伸。第一部件230包括基本上相互平行的多个对准部分230a至230t。第一部件230可以包括例如浅沟槽隔离件(STI)、场氧化层(FOX)、局部硅氧化(LOCOS)部件的隔离结构和/或其他合适的隔离元件。隔离部件可以包括诸如二氧化硅、氮化硅、氮氧化硅、掺氟硅酸盐(FSG)、低k介电材料、它们的组合的介电材料和/或其他合适的材料。在一些实施例中，第一纵向方向为X方向。
图6B是沿图5的切线D-D’截取的截面图。类似地，6B中的截面图仅示出了图5中切线D-D’的虚线部分，而未示出点线部分。如图5和图6B所示，第二部件240设置在位于第一层270上方的第二层280中，并且第二部件240仅沿与第一纵向方向不同的第二纵向方向延伸。第二部件240包括基本上相互平行的多个对准部分240a至240t。第二部件240可以包括栅电极。栅电极可以为诸如在替换栅极工艺中形成的牺牲栅电极。在一些实施例中，栅电极包括多晶硅。多晶硅可以由诸如低压化学汽相沉积(LPCVD)和等离子体增强CVD(PECVD)的合适的沉积工艺形成。在一些实施例中，栅电极包括诸如金属的导电材料。在一些实施例中，第二纵向方向为与X方向基本上垂直的Y方向。
图6C是沿图5的切线E-E’截取的截面图。6C中的截面图仅示出了图5中的切线E-E’的虚线部分，而未示出点线部分。图6D是沿图5的切线F-F’截取的截面图。6D中的截面图仅示出了图5中的切线F-F’的虚线部分，而未示出点线部分。如图5、图6C和6D所示，第三部件220设置在位于第二层280上方的第三层290中，并且第三部件220沿第一纵向方向和第二纵向方向延伸。第三部件220包括沿第一纵向方向延伸的基本上相互平行的多个对准部分220a至220t，以及沿第二纵向方向延伸的基本上相互平行的多个对准部分220a’至220t’。第三部件220可以包括位于掩模210中的多个开口220a至220t和220a’至220t’。掩模210可以包括诸如聚合物的正性或者负性光刻胶，或者诸如氮化硅或者氮氧化硅的硬掩模。可以使用诸如形成光刻胶层，将光刻胶层曝光为图案，烘焙和显影光刻胶的合适的光刻工艺来图案化第三层290以形成掩模210。然后掩模210可以用于将图案(例如，接触件)蚀刻到介电层250(例如，设置在掩模210下面的二氧化硅)中。在一些实施例中，第一纵向方向与第二纵向方向基本上垂直。在一些实施例中，第一纵向方向为X方向并且第二纵向方向为与X方向基本上垂直的Y方向。
图7是根据本发明的各个方面用于对准位于衬底360上方的不同层的重合标记300的俯视图。如图7所示，器件(未示出)包括位于衬底360上方的重合标记300。该器件可以包括各种器件或者元件，例如，半导体器件、双极结型晶体管、电阻器、电容器、二极管、熔丝等，但是为了更好理解本发明的内容，简化了该器件。衬底360通常可以为硅衬底。根据如本领域中已知的设计要求，衬底360可以包括各种掺杂结构。衬底360还可以包括诸如锗和金刚石的其他元素半导体。可选地，衬底360可以包括化合物半导体和/或合金半导体。此外，衬底360可以任选地包括外延层(epi层)，可以产生应变以增强性能，可以包括绝缘体上硅(SOI)结构，和/或具有其他合适的增强元件。重合标记300包括位于衬底360上方的各种部件，例如，第一部件330、第二部件340、第三部件320。第一部件330表示第一前层(下文中，第一层370)的图案，第二部件340表示第二前层(下文中，第二层380)的图案，并且第三部件320表示当前层(下文中，第三层390)的图案，例如，掩模310的开口。
图8A是沿图7的切线G-G’截取的截面图。8A中的截面图仅示出了图7中的切线G-G’的虚线部分，而未示出点线部分。如图7和图8A所示，第一部件330设置在位于衬底360上方的第一层370中，并且第一部件330仅沿第一纵向方向延伸。第一部件330包括基本上相互平行的多个对准部分330a至330j。第一部件330可以包括例如浅沟槽隔离件(STI)、场氧化层(FOX)、局部硅氧化(LOCOS)部件的隔离结构和/或其他合适的隔离元件。隔离结构可以包括例如二氧化硅、氮化硅、氮氧化硅、掺氟硅酸盐(FSG)、低k介电材料，它们的组合的介电材料和/或其他合适的材料。在一些实施例中，第一纵向方向为X方向。
图8B是沿图7的切线H-H’截取的截面图。8B中的截面图仅示出了图7中切线H-H’的虚线部分，而未示出点线部分。如图7和图8B所示，第二部件340设置在位于第一层370上方的第二层380中，并且第二部件340沿与第一纵向方向不同的第二纵向方向延伸。第二部件340包括基本上相互平行的多个对准部分340a至340j。第二部件340可以包括栅电极。该栅电极可以为诸如在替换栅极工艺中形成的牺牲栅电极。在一些实施例中，栅电极包括多晶硅。该多晶硅可以由诸如低压化学汽相沉积(LPCVD)和等离子体增强CVD(PECVD)的合适的沉积工艺形成。在一些实施例中，栅电极包括诸如金属的导电材料。在一些实施例中，第二纵向方向为与X方向基本上垂直的Y方向。
如图7、图8A和图8B所示的，第三部件320设置在位于第二层380上方的第三层390中，并且第三部件320沿第一纵向方向和第二纵向方向延伸。第三部件320包括沿第一纵向方向延伸的基本上相互平行的多个对准部分320a至320j以及沿第二纵向方向延伸的基本上相互平行的多个对准部分320a’至320j’。第三部件320可以包括位于掩模310中的多个开口320a至320j和320a’至320j’。掩模310可以包括诸如聚合物的正性或者负性光刻胶或者诸如氮化硅或者氮氧化硅的硬掩模。可以使用诸如形成光刻胶层、将光刻胶层曝光为图案、烘焙和显影光刻胶的合适的光刻工艺来图案化第三层390以形成掩模330。然后掩模310可以用于将图案(例如，接触件)蚀刻到介电层350(例如，设置在掩模310下面的二氧化硅)中。在一些实施例中，第一纵向方向与第二纵向方向基本上垂直。在一些实施例中，第一纵向方向为X方向并且第二纵向方向为与X方向基本垂直的Y方向。
本发明的重合标记并不限于上述的实施例，并且可以具有其他不同的实施例。为了简化说明和便于本发明的每个实施例之间的比较，以下实施例的每个中的相同部件标记有相同的标号。为了更容易比较实施例之间的区别，下面的说明书将详细描述不同实施例中的不同点并且相同的部件不再赘述。
图9是根据本发明的各个方面用于对准位于衬底360上方的不同层的重合标记305的俯视图。除了与重合标记300的形状为正方形相比，重合标记305的形状为矩形之外，图9类似于图7。重合标记305可以位于在每个芯片边缘的四个角部处的划线上以节省面积，或者位于每个芯片内。图10A是沿图9的切线K-K’截取的截面图。图10A类似于图8A，并且图10A中的截面图仅仅示出了图9中的切线K-K’的虚线部分，而未示出点线部分。图10B是沿图9的切线L-L’截取的截面图。图10B类似于图8B，并且图10B中的截面图仅示出了图9中的切线L-L’的虚线部分，而未示出点线部分。用于重合标记305的图9、图10A和图10B的详细描述可以参考用于重合标记300的图7、图8A和图8B的详细描述。
图11是根据本发明的各个方面调节多层重合对准的方法400的流程图。应该理解，可以在方法400之前、期间以及之后，提供附加步骤并且对于方法的其他实施例，可以替换或者去掉所述的一些步骤。方法400开始于步骤402，在该步骤中提供了在位于衬底上方的第一层中的第一部件，其中，第一部件包括仅沿X方向延伸的基本上相互平行的多个第一对准部分。方法400进行到步骤404，在该步骤中提供了在位于第一层上方的第二层中的第二部件，其中，第二部件包括沿与X方向不同的Y方向延伸的基本上相互平行的多个第二对准部分。方法400进行到步骤406，在该步骤中提供了在位于第二层上方的第三层中的第三部件，其中，第三部件包括沿X方向延伸的基本上相互平行的多个第三对准部分以及沿Y方向延伸的基本上相互平行的多个第四对准部分。方法400进行到步骤408，在该步骤中测量第四对准部分和第二对准部分之间的X方向偏差。方法400进行到步骤410，在该步骤中根据X方向偏差计算X方向偏移值。方法400进行到步骤412，在该步骤中测量第三对准部分和第一对准部分之间的Y方向偏差。方法400进行到步骤414，在步骤414中根据Y方向偏差计算Y方向偏移值。方法400进行到步骤416，在该步骤中X方向偏移值或者Y方向偏移值用于补偿重合误差。如果重合误差大于可接受的偏差，则方法400进一步包括重复光刻工艺。下面的论述示出了可以根据图11的方法400测量的重合标记的实施例。
如图3和图4A以及图11中的步骤402所示，方法400开始于步骤402，在该步骤中提供位于在衬底160上方的第一层170中的第一部件130，其中，第一部件130包括仅沿X方向延伸的基本上相互平行的多个第一对准部分130a、130b。第一部件130可以包括例如浅沟槽隔离件(STI)、场氧化层(FOX)、局部硅氧化(LOCOS)部件的隔离结构和/或其他合适的隔离元件。隔离结构可以包括例如二氧化硅、氮化硅、氮氧化硅、掺氟硅酸盐(FSG)、低k介电材料、它们的组合的介电材料和/或其他合适的材料。
如图3和图4B以及图11中的步骤404所示，方法400进行到步骤404，在该步骤中提供了在位于第一层170上方的第二层180中的第二部件140，其中，第二部件140包括沿与X方向不同的Y方向延伸的基本上相互平行的多个第二对准部分140a、140b。第二部件140可以包括栅电极。栅电极可以为诸如在替换栅极工艺中形成的牺牲栅电极。在一些实施例中，栅电极包括多晶硅。多晶硅可以通过诸如低压化学汽相沉积(LPCVD)和等离子体增强CVD(PECVD)的合适的沉积工艺形成。在一些实施例中，栅电极包括诸如金属的导电材料。在一些实施例中，Y方向与X方向基本上垂直。
如图3A、图4A和图4B以及图11中的步骤406所示，方法400进行到步骤406，在该步骤中提供了在位于第二层180上方的第三层190中的第三部件120，其中，第三部件120包括沿X方向延伸的基本上相互平行的多个第三对准部分120a、120b以及沿Y方向延伸的基本上相互平行的多个第四对准部分120c、120d。第三部件120可以包括位于掩模110中的连续开口或者多个开口120a至120d。掩模110可以包括诸如聚合物的正性或者负性光刻胶或者诸如氮化硅或者氮氧化硅的硬掩模。可以使用例如形成光刻胶层、将光刻胶层曝光为图案、烘焙和显影光刻胶的合适的光刻工艺来图案化第三层190以形成掩模110。然后掩模110可以用于将图案(例如，接触件)蚀刻到介电层150(例如，设置在掩模110下面的二氧化硅)中。在一些实施例中，第三部件120包括形成矩形图案或者正方形图案的四个对准部分120a至120d。在一些实施例中，X方向与Y方向基本上垂直。
图12B是沿图3的切线B-B’截取的包括两条中心线X1和X2的截面图。图13B是从图12B中的重合标记100测量的信号波形。如图12B和图13B以及图11中的步骤408所示，方法400进行到步骤408，其中，测量第四对准部分120c、120d和第二对准部分140a、140b之间的X方向偏差(ΔX)。图12B中的第二对准部分140a、140b的峰值信号在图13B中表示为142a和142b，并且图12B中的第四对准部分120c、120d的峰值信号在图13B中表示为122c、122d。使用重合标记100来测量对准精度，获得峰值信号122c、122d的第一平均值122’。还获得峰值信号142a和142b的第二平均值142。计算第一平均值122’和第二平均值142之间的差值作为第四对准部分120c、120d和第二对准部分140a、140b之间的X方向偏差(ΔX)。
在一些实施例中，步骤408可以包括若干子步骤408a、408b和408c。图14B示出了图11中的步骤408的子步骤408a、408b和408c的具体细节。如图12B和图13B以及图14B中的子步骤408a-408c所示，第一平均值122’限定与第四对准部分120c，120d平行的中心线X1。第二平均值142限定与第二对准部分140a，140b平行的中心线X2。计算第一平均值122’和第二平均值142之间的差值作为中心线X1和中心线X2之间的X方向偏差(ΔX)。如图11中的步骤410所示，方法400进行到步骤410，其中，通过X方向偏差(ΔX)计算X方向偏移值。X方向偏移值与X方向偏差(ΔX)反向，或者适于调节X方向偏差(ΔX)的任何数值。
图12A是沿图3的切线A-A’截取的包括两条中心线Y1和Y2的截面图。图13A是从图12A中的重合标记100测量的信号波形。如图12A和图13A以及图11中的步骤412所示，方法400进行到步骤412，其中，测量第三对准部分120a、120b和第一对准部分130a、130b之间的Y方向偏差(ΔY)。图12A中的第一对准部分130a、130b的峰值信号在图13A中表示为132a和132b，并且图12A中的第三对准部分120a、120b的峰值信号在图13A中表示为122a和122b。使用重合标记100来测量对准精度，获得峰值信号122a、122b的第三平均值122。还获得峰值信号132a和132b的第四平均值132。计算第三平均值122和第四平均值132之间的差值作为第三对准部分120a、120b和第一对准部分130a、130b之间的Y方向偏差(ΔY)。
在一些实施例中，步骤412可以包括若干子步骤412a、412b和412c。图14A示出了图11中的步骤412的子步骤412a至412c的具体细节。如图12A和图13A，以及图14A中的子步骤412a至412c所示，第三平均值122限定平行于第三对准部分120a、120b的中心线Y1。第四平均值132限定平行于第一对准部分130a、130b的中心线Y2。计算第三平均值122和第四平均值132之间的差值作为中心线Y1和中心线Y2之间的Y方向偏差(ΔY)。如图11中的步骤414中所示，方法400进行到步骤414，其中，通过Y方向偏差(ΔY)计算Y方向偏移值。Y方向偏移值与Y方向偏差(ΔY)反向，或者适于调节Y方向偏差(ΔY)的任何数值。
如图11中的步骤416所示，方法400进行到步骤416，其中，使用X方向偏移值和/或Y方向偏移值来补偿重合误差。重合误差可以包括X方向偏差(ΔX)、Y方向偏差(ΔY)或者它们的组合。在补偿重合误差之后，在下一次光刻工艺中调节和实施多层重合对准精度(AA)。在一些实施例中，如果重合误差大于可接受的偏差，则方法400可以进一步包括重复光刻工艺。如果重合误差大于可接受的偏差，则第三部件120和第一部件130之间的对准，和/或第三部件120和第二部件140之间的对准达不到要求的精度。因而，必须去除第三部件120，并且必须重复光刻工艺直到重合误差不大于可接受的偏差。
在各种实施例中，可以通过图5和图6A至图6D的重合标记200使用方法400。如图5和图6A以及图11中的步骤402所示，方法400开始于步骤402，在该步骤中提供在位于衬底260上方的第一层270中的第一部件230，其中，第一部件230包括仅沿X方向延伸的基本上相互平行的多个第一对准部分230a至230t。第一部件230可以包括诸如浅沟槽隔离件(STI)、场氧化层(FOX)、局部硅氧化(LOCOS)部件的隔离结构和/或其他合适的隔离元件。隔离结构可以包括例如的二氧化硅、氮化硅、氮氧化硅、掺氟硅酸盐(FSG)、低k介电材料、它们的组合的介电材料和/或其他合适的材料。
如图5和图6B以及图11中的步骤404所示，该方法400进行到步骤404，在该步骤中提供在位于第一层270上方的第二层280中的第二部件240，其中，第二部件240包括沿与X方向不同的Y方向延伸的基本上相互平行的多个第二对准部分240a至240t。第二部件240可以包括栅电极。栅电极可以为诸如在替换栅极工艺中形成的牺牲栅电极。在一些实施例中，栅电极包括多晶硅。可以通过诸如低压化学汽相沉积(LPCVD)和等离子体增强CVD(PECVD)的合适的沉积工艺形成多晶硅。在一些实施例中，栅电极包括诸如金属的导电材料。在一些实施例中，Y方向与X方向基本上垂直。
如图5、图6C和图6D，以及图11中的步骤406所示，方法400进行到步骤406，在该步骤中提供在位于第二层280上方的第三层290中的第三部件220，其中，第三部件220包括沿X方向延伸的基本上相互平行的多个第三对准部分220a至220t以及沿Y方向延伸的基本上相互平行的多个第四对准部分220a’至220t’。第三部件220可以包括位于掩模210中的多个开口220a至220t和220a’至220t’。掩模210可以包括诸如聚合物的正性或者负性光刻胶或者诸如氮化硅或者氮氧化硅的硬掩模。可以使用例如形成光刻胶层、将光刻胶层曝光为图案、烘焙和显影光刻胶的合适的光刻工艺来图案化第三层290以形成掩模210。然后掩模210可以用于将图案(例如，接触件)蚀刻到介电层250(例如，设置在掩模210下面的二氧化硅)中。在一些实施例中，X方向与Y方向基本上垂直。
图15B是沿图5中的切线D-D’截取的包括中心线X2的截面图，并且图16B是从图15B中的重合标记200测量的信号波形。图15D是沿图5中切线F-F’截取的包括中心线X1的截面图，并且图16D是从图15D中的重合标记200测量的信号波形。如图15B、图15D、图16B和图16D，以及图11中的步骤408所示，方法400进行到步骤408，其中，测量第四对准部分220a’-220t’和第二对准部分240a至240t之间的X方向偏差(ΔX)。图15B中的第二对准部分240a至240t的峰值信号在图16B中表示为242a至242t，并且图15D中的第四对准部分220a’至220t’的峰值信号在图16D中表示为222a’至222t’。使用重合标记200来测量对准精度，获得峰值信号222a’至222t’的第一平均值222’。还获得峰值信号242a至242t的第二平均值242。计算第一平均值222’和第二平均值242之间的差值作为第四对准部分220a’至220t’和第二对准部分240a至240t之间的X方向偏差(ΔX)。
在一些实施例中，步骤408可以包括若干子步骤408a、408b和408c。图14B示出了图11中的步骤408的子步骤408a至408c的具体细节。如图15B、图15D、图16B和图16D，以及图14B中的子步骤408a至408c所示，第一平均值222’限定平行于第四对准部分220a’至220t’的中心线X1。第二平均值242限定平行于第二对准部分240a-240t的中心线X2。计算第一平均值222’和第二平均值242之间的差值作为中心线X1和中心线X2之间的X方向偏差(ΔX)。如图11中的步骤410中所示，方法400进行到步骤410，其中，通过X方向偏差(ΔX)计算X方向偏移值。X方向偏移值与X方向偏差(ΔX)反向，或者适于调节X方向偏差(ΔX)的任何数值。
图15A是沿图5中切线C-C’截取的包括中心线Y2的截面图，并且图16A是从图15A中的重合标记200测量的信号波形。图15C是沿图5中的切线E-E’截取的包括中心线Y1的截面图，并且图16C是从图15C中的重合标记200测量的信号波形。如图15A、图15C、图16A和图16C所示，方法400进行到步骤412，其中，测量第三对准部分220a至220t和第一对准部分230a至230t之间的Y方向偏差(ΔY)。图15A中的第一对准部分230a至230t的峰值信号在图16A中表示为232a至232t，并且图15C中的第三对准部分220a至220t的峰值信号在图16C中表示为222a至222t。使用重合标记200来测量对准精度，获得峰值信号222a至222t的第三平均值222。还获得峰值信号232a至232t的第四平均值232。计算第三平均值222和第四平均值232之间的差值作为第三对准部分220a至220t和第一对准部分230a至230t之间的Y方向偏差(ΔY)。
在一些实施例中，步骤412可以包括若干子步骤412a、412b和412c。图14A表示图11中步骤412的子步骤412a-412c的具体细节。如图15A、图15C、图16A和图16C以及图14A中的子步骤412a-412c所示，第三平均值222限定平行于第三对准部分220a至220t的中心线Y1。第四平均值232限定平行于第一对准部分230a至230t的中心线Y2。计算第三平均值222和第四平均值232之间的差值作为中心线Y1和中心线Y2之间的Y方向偏差(ΔY)。如图11中的步骤414中所示，方法400进行到步骤414，其中，通过Y方向偏差(ΔY)计算Y方向偏移值。Y方向偏移值与Y方向偏差(ΔY)反向，或者适于调节Y方向偏差(ΔY)的任何数值。
如图11中的步骤416所示，方法400进行到步骤416，其中，使用X方向偏移值和/或Y方向偏移值来补偿重合误差。重合误差可以包括X方向偏差(ΔX)、Y方向偏差(ΔY)或者它们的组合。在补偿重合误差之后，在下一次光刻工艺中调节和实施多层重合对准精度(AA)。在一些实施例中，如果重合误差大于可接受的偏差，则方法400可以进一步包括重复光刻工艺。如果重合误差大于可接受的偏差，则第三部件220和第一部件230之间的对准和/或第三部件220和第二部件240之间的对准达不到要求的精度。因而，必须去除第三部件220，并且必须重复光刻工艺直到重合误差不大于可接受的偏差。
在各种实施例中，可以通过图7、图8A和8B的重合标记300使用方法400。如图7和图8A，以及图11中的步骤402所示，方法400开始于步骤402，在该步骤中提供在位于衬底360上方的第一层370中的第一部件330，其中，第一部件330包括仅沿X方向延伸的基本上相互平行的多个第一对准部分330a至330j。第一部件330可以包括诸如浅沟槽隔离件(STI)、场氧化层(FOX)、局部硅氧化(LOCOS)部件的隔离结构和/或其他合适的隔离元件。隔离结构可以包括诸如二氧化硅、氮化硅、氮氧化硅、掺氟硅酸盐(FSG)、低k介电材料、它们的组合的介电材料和/或其他合适的材料。
如图7和图8B，以及图11中的步骤404所示，方法400进行到步骤404，在该步骤中，提供在位于第一层370上方的第二层380中的第二部件340，其中，第二部件340包括沿与X方向不同的Y方向延伸的基本上相互平行的多个第二对准部分340a至340j。第二部件340可以包括栅电极。栅电极可为诸如在替换栅极工艺中形成的牺牲栅电极。在一些实施例中，栅电极包括多晶硅。可以通过诸如低压化学汽相沉积(LPCVD)和等离子体增强CVD(PECVD)的合适的沉积工艺形成多晶硅。在一些实施例中，栅电极包括诸如金属的导电材料。在一些实施例中，Y方向与X方向基本上垂直。
如图7、图8A和图8B以及图11中的步骤406所示，方法400进行到步骤406，提供在位于第二层380上方的第三层390中的第三部件320，其中，第三部件320包括沿X方向延伸的基本上相互平行的多个第三对准部分320a至320j以及沿Y方向延伸的基本上相互平行的多个第四对准部分320a’至320j’。第三部件320可以包括位于掩模310中的多个开口320a至320j和320a’至320j’。掩模310可以包括诸如聚合物的正性或者负性光刻胶或者诸如氮化硅或者氮氧化硅的硬掩模。可以使用例如形成光刻胶层、将光刻胶层曝光到图案、烘焙和显影光刻胶的合适的光刻工艺来图案化第三层390以形成掩模310。然后掩模310可以用于将图案(例如，接触件)蚀刻到介电层350(例如，设置在掩模310下面的二氧化硅)中。在一些实施例中，X方向与Y方向基本上垂直。
图17B是沿图7的切线H-H’截取的包括入射光的强度I以及一阶衍射的强度I1和I2的截面图。如图17B以及图11中的步骤408所示，方法400进行到步骤408，其中，测量第四对准部分320a’至320j’和第二对准部分340a至340j之间的X方向偏差(ΔX)。这里使用的重合测量原理基于经由一阶或者更高阶衍射检测测量非对称性。在一些实施例中，步骤408可以包括若干个子步骤408d、408e和408f。图18B示出了图11中的步骤408的子步骤408d至408f的具体细节。如图17B以及图18B中的子步骤408d至408f所示，检测第四对准部分320a’-320j’和第二对准部分340a-340j的光栅上的正向一阶衍射的强度I1。也检测第四对准部分320a’至320j’和第二对准部分340a至340j的光栅上的负向一阶衍射的强度I2。计算第四对准部分320a’至320j’和第二对准部分340a至340j的光栅上的I1和I2的强度差，其中，X方向偏差(ΔX)与强度差成比例。
如果第四对准部分320a’至320j’和第二对准部分340a至340j的光栅在彼此的顶部上形成一个光栅，正向一阶衍射的强度I1和负向一阶衍射的强度I2相同，则在第四对准部分320a’至320j’和第二对准部分340a至340j之间不存在X方向偏差(ΔX)。如果在这些两个光栅之间存在任何不对准，则这会导致强度I1和I2之间的非对称性A(即，强度差)，该非对称性A与X方向偏差(ΔX)成比例。这种关系可以表示为一个方程A＝I1-I2＝K*ΔX。为了确定ΔX，需要首先确定比例因子K。为了解决这个问题，光栅相对于彼此平移距离d。如果不存在ΔX，则具有相对位移+d的光栅产生非对称性A1＝K*d以及具有相对的位移-d的光栅产生非对称性A2＝-K*d。在ΔX存在的情况下，光栅的相对位移量ΔX+d和ΔX-d产生非对称性A1＝K*(ΔX+d)和A2＝K*(ΔX-d)。通过这两个方程，可以发现ΔX＝d*(A1+A2)/(A1-A2)。因此获得X方向偏差(ΔX)。如图11中的步骤410中所示，方法400进行到步骤410，其中，通过X方向偏差(ΔX)计算X方向偏移值。X方向偏移值与X方向偏差(ΔX)反向，或者为适于调节X方向偏差(ΔX)的任何数值。
图17A是沿图7的切线G-G’截取的包括入射光的强度I以及一阶衍射的强度I3和I4的截面图。如图17A和图11中的步骤412所示，方法400进行到步骤412，其中，测量第三对准部分320a至320j和第一对准部分330a至330j之间的Y方向偏差(ΔY)。这里使用的重合测量原理基于经由一阶或者更高阶衍射的检测的测量非对称性。在一些实施例中，步骤412包括若干个子步骤412d、412e和412f。图18A示出了图11中的步骤412的子步骤412d至412f的具体细节。如图17A以及图18A中的子步骤412d-412f所示，检测第三对准部分320a至320j和第一对准部分330a至330j的光栅上的正向一阶衍射的强度I3。还检测第三对准部分320a至320j和第一对准部分330a至330j的光栅上的负向一阶衍射的强度I4。计算第三对准部分320a至320j和第一对准部分330a至330j的光栅上的I3和I4的强度差，其中，Y方向偏差(ΔY)与强度差成比例。
如果第三对准部分320a至320j和第一对准部分330a至330j的光栅在彼此的顶部上形成一个光栅，正向一阶衍射的强度I3和负向一阶衍射的强度I4相同，则在第三对准部分320a至320j和第一对准部分330a至330j之间没有Y方向偏差(ΔY)。如果在这些两个光栅之间存在任何非对准，则这将导致强度I3和I4之间的非对称性A’(即，强度差)，该非对称性A’与Y方向偏差(ΔY)成比例。这种关系可以表示为一个方程A’＝I3-I4＝K*ΔY。为了确定ΔY，需要首先确定比例因子K’。为了解决这个问题，光栅相对于彼此平移距离d’。如果不存在ΔY，将会具有相对位移+d’的光栅产生非对称性A3＝K’*d’以及具有相对位移-d的光栅产生非对称性的A4＝-K’*d’。在ΔY存在的情况下，光栅的相对位移量ΔY+d’和ΔY-d’产生非对称性A3＝K’*(ΔY+d’)和A4＝K’*(ΔY-d’)。通过这两个方程，可以发现ΔY＝d’*(A3+A4)/(A3-A4)。因此获得Y方向偏差(ΔY)。如图11中的步骤414中所示，方法400进行到步骤414，其中，通过Y方向偏差(ΔY)计算Y方向偏移值。Y方向偏移值与Y方向偏差(ΔY)反向，或者为适于调节Y方向偏差(ΔY)的任何数值。
如图11中的步骤416所示，方法400进行到步骤416，其中，使用X方向偏移值和/或Y方向偏移值来补偿重合误差。重合误差可以包括X方向偏差(ΔX)、Y方向偏差(ΔY)或者它们的组合。在补偿重合误差之后，在下一次光刻工艺中调节和实施多层重合对准精度(AA)。在一些实施例中，如果重合误差大于可接受的偏差，则方法400可以进一步包括重复光刻工艺。如果重合误差大于可接受的偏差，则第三部件320和第一部件330之间的对准和/或第三部件320和第二部件340之间的对准达不到要求的精度。因此，必须去除第三部件320，并且必须重复光刻工艺直到重合误差不大于可接受的偏差。
在各种实施例中，可以通过图9、图10A和图10B的重合标记305使用方法400。如稍前所述的，用于重合标记305的图9、图10A和图10B的详细描述可以参考用于重合标记300的图7、图8A和图8B的详细描述，因此，通过重合标记305使用的方法400还可以参考通过重合标记300使用的方法400。
本发明的重合标记和方法不限于用于衬底上的平面器件并且还可应用于非平面器件，例如，鳍式场效应晶体管(FinFET)。通过使用本发明的重合标记和方法，提高了多层重合对准的精度。由于用于检查对准精度的不同层的部件位于衬底的相同区域上，所以本发明重合标记所需要的面积成本低于现有方法的面积成本。此外，因此该方法收集和分析真正相关的数据，本发明的方法所消耗的时间小于现有方法所消耗的时间。例如，对于检查第一层和第三层之间的对准精度，Y方向偏差可以比X方向偏差更相关，而对于检查第二层和第三层之间的对准精度，X方向偏差可以比Y方向偏差更相关。因此，该方法更趋于集中于第二层和第三层之间的X方向偏差，以及第一层和第三层之间的Y方向偏差。结果，可以通过使用本发明的重合标记和方法降低面积成本和时间消耗。
本发明的一种更广泛的形式涉及一种重合标记。该重合标记包括仅沿第一纵向方向延伸的第一部件；沿与第一纵向方向不同的第二纵向方向延伸的第二部件；以及沿与所述第一纵向方向和所述第二纵向方向延伸的第三部件；其中，所述第一部件位于第一层中，所述第二部件在位于所述第一层上方的第二层中，并且所述第三部件在位于所述第二层上方的第三层中。
在一些实施例中，第一纵向方向与所述第二纵向方向基本上垂直。
在一些实施例中，第一部件包括基本上相互平行的多个对准部分。
在一些实施例中，第二部件包括基本上相互平行的多个对准部分。
在一些实施例中，第三部件包括沿所述第一纵向方向延伸的基本上相互平行的多个对准部分以及沿第二纵向方向延伸的基本上相互平行的多个对准部分。
在一些实施例中，第三部件包括形成矩形图案或者正方形图案的四个对准部分。
在一些实施例中，第一部件包括隔离结构。
在一些实施例中，第二部件包括栅电极。
在一些实施例中，第三部件包括位于掩模中的开口。
本发明另一种更广泛的形式涉及一种器件。器件包括衬底；以及位于衬底上方的重合标记，其中所述重合标记包括：仅沿第一纵向方向延伸第一部件；沿与第一纵向方向不同的第二纵向方向延伸的第二部件；以及沿第一纵向方向和第二纵向方向延伸的第三部件；其中，第一部件位于第一层中，第二部件在位于第一层上方的第二层中，并且第三部件在位于第二层上方的第三层中。
在一些实施例中，第一纵向方向与第二纵向方向基本上垂直。
在一些实施例中，第一部件包括基本上相互平行的多个对准部分。
在一些实施例中，第二部件包括基本上相互平行的多个对准部分。
在一些实施例中，第三部件包括沿第一纵向方向延伸的基本相互平行的多个对准部分以及沿所述第二纵向方向延伸的基本上相互平行的多个对准部分。
本发明又一种更广泛的形式涉及一种调节多层重合对准的方法。方法包括：提供在位于衬底上方的第一层中的第一部件，其中，第一部件包括仅沿X方向延伸的基本上相互平行的多个第一对准部分；提供在位于第一层上方的第二层中的第二部件，其中，第二部件包括沿与X方向不同的Y方向延伸的基本上相互平行的多个第二对准部分；提供在位于第二层上方的第三层中的第三部件，其中，第三部件包括沿X方向延伸的基本上相互平行的多个第三对准部分，以及沿Y方向延伸的基本上相互平行的多个第四对准部分；测量第四对准部分和第二对准部分之间的X方向偏差；通过X-方向偏差计算X-方向偏移值；测量第三对准部分和第一对准部分之间的Y-方向偏差；通过Y-方向偏差计算Y-方向偏移值；以及使用X-方向偏移值或者Y-方向偏移值来补偿重合误差。
在一些实施例中，测量第四对准部分和第二对准部分之间的X-方向偏差的步骤包括：限定平行于第四对准部分的中心线X1；限定平行于所述第二对准部分的中心线X2；以及计算中心线X1和X2之间的X-方向偏差。
在一些实施例中，测量第三对准部分和第一对准部分之间的Y-方向偏差的步骤包括：限定平行于第三对准部分的中心线Y1；限定平行于第一对准部分的中心线Y2；以及计算中心线Y1和Y2之间的Y-方向偏差。
在一些实施例中，测量第四对准部分和第二对准部分之间的X-方向偏差的步骤包括：检测第四对准部分和第二对准部分的光栅上的正向一阶衍射的强度I1；检测第四对准部分和第二对准部分的光栅上的负向一阶衍射的强度I2；以及计算第四对准部分和第二对准部分的光栅上的I1和I2的强度差，其中，X-方向偏差与强度差成比例。
在一些实施例中，测量第三对准部分和第一对准部分之间的Y-方向偏差的步骤包括：检测第三对准部分和第一对准部分的光栅上的正向一阶衍射的强度I3；检测第三对准部分和第一对准部分的光栅上的负向一阶衍射的强度I4；以及计算第三对准部分和第一对准部分的光栅上的I3和I4强度差，其中，所述Y-方向偏差与强度差成比例。
在一些实施例中，方法进一步包括：如果重合误差大于可接受的偏差，则重复光刻工艺。
上文概述了若干实施例的部件，使得本领域普通技术人员可以更好地理解本发明的各个方面。本领域普通技术人员应该理解，可以很容易地使用本发明作为基础来设计或修改用于达到与这里所介绍实施例相同的目的和/或实现相同优点的其他工艺和结构。本领域普通技术人员也应该意识到，这种等效构造并没有背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，可以进行各种变化、替换以及改变。

Claims (10)

1.一种重合标记，包括：
第一部件，仅沿第一纵向延伸；
第二部件，沿与所述第一纵向不同的第二纵向延伸；以及
第三部件，沿所述第一纵向和所述第二纵向延伸；
其中，所述第一部件位于第一层中，所述第二部件位于所述第一层上方的第二层中，并且所述第三部件位于所述第二层上方的第三层中。
2.根据权利要求1所述的重合标记，其中，所述第一纵向与所述第二纵向基本垂直。
3.根据权利要求1所述的重合标记，其中，所述第一部件包括：基本上相互平行的多个对准部分。
4.根据权利要求1所述的重合标记，其中，所述第二部件包括：基本上相互平行的多个对准部分。
5.根据权利要求1所述的重合标记，其中，所述第三部件包括：沿所述第一纵向延伸的基本上相互平行的多个对准部分以及沿所述第二纵向延伸的基本上相互平行的多个对准部分。
6.根据权利要求1所述的重合标记，其中，所述第三部件包括形成矩形图案或者正方形图案的四个对准部分。
7.根据权利要求1所述的重合标记，其中，所述第一部件包括隔离结构。
8.根据权利要求1所述的重合标记，其中，所述第二部件包括栅电极。
9.一种器件，包括：
衬底；以及
重合标记，位于所述衬底上方，其中，所述重合标记包括：
第一部件，仅沿第一纵向延伸；
第二部件，沿与所述第一纵向不同的第二纵向延伸；和
第三部件，沿所述第一纵向和所述第二纵向延伸；
其中，所述第一部件位于第一层中，所述第二部件位于所述第一层上方的第二层中，并且所述第三部件位于所述第二层上方的第三层中。
10.一种调节多层重合对准的方法，包括：
提供位于衬底上方的第一层中的第一部件，其中，所述第一部件包括仅沿X方向延伸的基本上相互平行的多个第一对准部分；
提供位于所述第一层上方的第二层中的第二部件，其中，所述第二部件包括沿与X方向不同的Y方向延伸的基本上相互平行的多个第二对准部分；
提供位于所述第二层上方的第三层中的第三部件，其中，所述第三部件包括沿X方向延伸的基本上相互平行的多个第三对准部分以及沿Y方向延伸的基本上相互平行的多个第四对准部分；
测量所述第四对准部分和所述第二对准部分之间的X方向偏差；
通过所述X方向偏差计算X方向偏移值；
测量所述第三对准部分和所述第一对准部分之间的Y方向偏差；
通过所述Y方向偏差计算Y方向偏移值；以及
使用所述X方向偏移值或所述Y方向偏移值来补偿重合误差。
CN201210350981.3A 2012-06-28 2012-09-19 重合标记及其测量方法 Active CN103515357B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/536,855 US8908181B2 (en) 2012-06-28 2012-06-28 Overlay mark and method of measuring the same
US13/536,855 2012-06-28

Publications (2)

Publication Number Publication Date
CN103515357A true CN103515357A (zh) 2014-01-15
CN103515357B CN103515357B (zh) 2016-05-25

Family

ID=49777831

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210350981.3A Active CN103515357B (zh) 2012-06-28 2012-09-19 重合标记及其测量方法

Country Status (2)

Country Link
US (6) US8908181B2 (zh)
CN (1) CN103515357B (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106981435A (zh) * 2016-01-15 2017-07-25 无锡华润上华半导体有限公司 一种光刻检查图形结构
CN108962776A (zh) * 2017-05-26 2018-12-07 台湾积体电路制造股份有限公司 半导体装置及其制造方法和覆盖误差的测量方法
CN109994393A (zh) * 2017-12-29 2019-07-09 长鑫存储技术有限公司 测量点补偿值的计算方法、装置及设备
CN110534501A (zh) * 2019-08-30 2019-12-03 合肥维信诺科技有限公司 一种显示面板及套刻精度测量方法、显示装置
CN111149062A (zh) * 2017-09-28 2020-05-12 Asml控股股份有限公司 量测方法和装置
CN111508932A (zh) * 2020-04-27 2020-08-07 深圳中科飞测科技有限公司 套刻标记及套刻误差的测量方法
CN113270392A (zh) * 2021-06-22 2021-08-17 福建省晋华集成电路有限公司 一种对准标记结构以及半导体器件
CN114200780A (zh) * 2020-05-29 2022-03-18 长江存储科技有限责任公司 一种套刻对准标记结构及相关方法和器件
CN115769045A (zh) * 2020-06-25 2023-03-07 软件2技术有限责任公司 用于标记的方向和位置检测的装置以及计算机程序产品

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160011947A (ko) * 2014-07-23 2016-02-02 삼성전자주식회사 오버레이 측정 장치와 방법 및 오버레이 패턴 형성 방법
WO2016030255A2 (en) * 2014-08-29 2016-03-03 Asml Netherlands B.V. Metrology method, target and substrate
WO2016123552A1 (en) 2015-01-30 2016-08-04 Kla-Tencor Corporation Device metrology targets and methods
KR20180070793A (ko) * 2016-12-16 2018-06-27 삼성전자주식회사 오버레이 패턴들을 포함하는 반도체 소자
US10082471B2 (en) * 2017-01-02 2018-09-25 United Microelectronics Corp. Semiconductor structure and method for reviewing defects
DE102017106202B4 (de) * 2017-03-22 2018-11-29 Infineon Technologies Ag Verfahren zum herstellen einer halbleitervorrichtung, umfassend eine ätzung eines halbleitermaterials
WO2018226215A1 (en) * 2017-06-06 2018-12-13 Kla-Tencor Corporation Reticle optimization algorithms and optimal target design
WO2019066827A1 (en) * 2017-09-27 2019-04-04 Intel Corporation CHARACTERISTICS AND APPROACHES TO GRID ASSISTANCE FOR ELECTRON BEAM DIRECT WRITE LITHOGRAPHY (EBDW)
US11294293B2 (en) * 2018-09-19 2022-04-05 Taiwan Semiconductor Manufacturing Co., Ltd. Overlay marks for reducing effect of bottom layer asymmetry
US10969697B1 (en) 2019-10-18 2021-04-06 Taiwan Semiconductor Manufacturing Company, Ltd. Overlay metrology tool and methods of performing overlay measurements
CN112034677B (zh) * 2020-09-17 2024-02-06 合肥晶合集成电路股份有限公司 一种套刻标记、套刻标记方法及套刻测量方法
CN113703278B (zh) * 2021-07-14 2024-05-14 长鑫存储技术有限公司 具有套刻标记的掩膜版

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5498500A (en) * 1993-12-27 1996-03-12 Hyundai Electronics Industries Co., Ltd. Overlay measurement mark and method of measuring an overlay error between multi patterns in a semiconductor device using the measurement mark
US5952132A (en) * 1997-09-12 1999-09-14 Taiwan Semiconductor Mfg. Co. Method for forming a stepper focus pattern through determination of overlay error
US6128089A (en) * 1998-07-28 2000-10-03 International Business Machines Corporation Combined segmented and nonsegmented bar-in-bar targets
TW530361B (en) * 2000-07-14 2003-05-01 Motorola Inc Multi-layer registration control for photolithography processes
TW200302538A (en) * 2002-01-31 2003-08-01 Timbre Tech Inc Overlay measurements using periodic gratings
CN1567532A (zh) * 2003-07-03 2005-01-19 旺宏电子股份有限公司 叠合标记的结构以及其形成方法
CN1641834A (zh) * 2004-01-05 2005-07-20 旺宏电子股份有限公司 改善半导体组件不同图案间关键尺寸的一致性的方法及装置

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5545593A (en) 1993-09-30 1996-08-13 Texas Instruments Incorporated Method of aligning layers in an integrated circuit device
US6759112B2 (en) 2000-12-30 2004-07-06 Intel Corporation Exposed and embedded overlay structure
US6751485B2 (en) 2001-06-28 2004-06-15 Nokia Corporation Sounding alert for recent calls
US6571485B1 (en) 2001-11-30 2003-06-03 United Microelectronics Corp. Structure of an overlay mark and its dosimetry application
US7190823B2 (en) 2002-03-17 2007-03-13 United Microelectronics Corp. Overlay vernier pattern for measuring multi-layer overlay alignment accuracy and method for measuring the same
KR100472411B1 (ko) * 2002-08-09 2005-03-10 삼성전자주식회사 반도체 장치의 제조방법 및 오버레이 검사마크를 가진반도체 장치
US7180593B2 (en) 2003-11-05 2007-02-20 Macronix International Co., Ltd. Overlay mark for aligning different layers on a semiconductor wafer
US7065737B2 (en) * 2004-03-01 2006-06-20 Advanced Micro Devices, Inc Multi-layer overlay measurement and correction technique for IC manufacturing
US7192845B2 (en) * 2004-06-08 2007-03-20 Macronix International Co., Ltd. Method of reducing alignment measurement errors between device layers
US6951784B1 (en) * 2004-08-05 2005-10-04 International Business Machines Corporation Three-mask method of constructing the final hard mask used for etching the silicon fins for FinFETs
KR100689709B1 (ko) * 2005-08-10 2007-03-08 삼성전자주식회사 반도체 디바이스 제조를 위한 오버레이 마크 및 이를이용한 오버레이 측정방법
US7408642B1 (en) * 2006-02-17 2008-08-05 Kla-Tencor Technologies Corporation Registration target design for managing both reticle grid error and wafer overlay
TWI302341B (en) * 2006-08-04 2008-10-21 Nanya Technology Corp Improved overlay mark
US7927960B2 (en) 2006-12-11 2011-04-19 Macronix International Co., Ltd. Method of improving overlay performance in semiconductor manufacture
US7998826B2 (en) * 2007-09-07 2011-08-16 Macronix International Co., Ltd. Method of forming mark in IC-fabricating process
DE102007046850B4 (de) * 2007-09-29 2014-05-22 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Verfahren zum Bestimmen einer Überlagerungsgenauigkeit
US8143731B2 (en) 2009-07-14 2012-03-27 Nanya Technology Corp. Integrated alignment and overlay mark
US8329360B2 (en) * 2009-12-04 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus of providing overlay
US8884402B2 (en) * 2010-04-28 2014-11-11 United Microelectronics Corp. Circuit layout structure
US8513821B2 (en) * 2010-05-21 2013-08-20 Taiwan Semiconductor Manufacturing Company, Ltd. Overlay mark assistant feature
US20120237857A1 (en) * 2011-03-16 2012-09-20 Nanya Technology Corp. Photomask and method for forming overlay mark using the same
US9709903B2 (en) * 2011-11-01 2017-07-18 Kla-Tencor Corporation Overlay target geometry for measuring multiple pitches
US8736084B2 (en) * 2011-12-08 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for E-beam in-chip overlay mark
KR102094974B1 (ko) * 2013-03-08 2020-03-30 삼성전자주식회사 오버레이 계측 방법
JP2015095631A (ja) * 2013-11-14 2015-05-18 マイクロン テクノロジー， インク． 半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5498500A (en) * 1993-12-27 1996-03-12 Hyundai Electronics Industries Co., Ltd. Overlay measurement mark and method of measuring an overlay error between multi patterns in a semiconductor device using the measurement mark
US5952132A (en) * 1997-09-12 1999-09-14 Taiwan Semiconductor Mfg. Co. Method for forming a stepper focus pattern through determination of overlay error
US6128089A (en) * 1998-07-28 2000-10-03 International Business Machines Corporation Combined segmented and nonsegmented bar-in-bar targets
TW530361B (en) * 2000-07-14 2003-05-01 Motorola Inc Multi-layer registration control for photolithography processes
TW200302538A (en) * 2002-01-31 2003-08-01 Timbre Tech Inc Overlay measurements using periodic gratings
CN1567532A (zh) * 2003-07-03 2005-01-19 旺宏电子股份有限公司 叠合标记的结构以及其形成方法
CN1641834A (zh) * 2004-01-05 2005-07-20 旺宏电子股份有限公司 改善半导体组件不同图案间关键尺寸的一致性的方法及装置

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106981435B (zh) * 2016-01-15 2019-12-03 无锡华润上华科技有限公司 一种光刻检查图形结构
CN106981435A (zh) * 2016-01-15 2017-07-25 无锡华润上华半导体有限公司 一种光刻检查图形结构
CN108962776B (zh) * 2017-05-26 2021-05-18 台湾积体电路制造股份有限公司 半导体装置及其制造方法和覆盖误差的测量方法
CN108962776A (zh) * 2017-05-26 2018-12-07 台湾积体电路制造股份有限公司 半导体装置及其制造方法和覆盖误差的测量方法
CN111149062B (zh) * 2017-09-28 2022-11-04 Asml控股股份有限公司 量测方法和装置
CN111149062A (zh) * 2017-09-28 2020-05-12 Asml控股股份有限公司 量测方法和装置
CN109994393B (zh) * 2017-12-29 2021-07-13 长鑫存储技术有限公司 测量点补偿值的计算方法、装置及设备
CN109994393A (zh) * 2017-12-29 2019-07-09 长鑫存储技术有限公司 测量点补偿值的计算方法、装置及设备
CN110534501A (zh) * 2019-08-30 2019-12-03 合肥维信诺科技有限公司 一种显示面板及套刻精度测量方法、显示装置
CN111508932A (zh) * 2020-04-27 2020-08-07 深圳中科飞测科技有限公司 套刻标记及套刻误差的测量方法
CN111508932B (zh) * 2020-04-27 2021-12-14 深圳中科飞测科技股份有限公司 套刻标记及套刻误差的测量方法
CN114200780A (zh) * 2020-05-29 2022-03-18 长江存储科技有限责任公司 一种套刻对准标记结构及相关方法和器件
CN114200780B (zh) * 2020-05-29 2023-07-04 长江存储科技有限责任公司 一种套刻对准标记结构及相关方法和器件
CN115769045A (zh) * 2020-06-25 2023-03-07 软件2技术有限责任公司 用于标记的方向和位置检测的装置以及计算机程序产品
CN115769045B (zh) * 2020-06-25 2024-05-17 软件2技术有限责任公司 用于标记的方向和位置检测的装置
CN113270392A (zh) * 2021-06-22 2021-08-17 福建省晋华集成电路有限公司 一种对准标记结构以及半导体器件

Also Published As

Publication number Publication date
CN103515357B (zh) 2016-05-25
US11037882B2 (en) 2021-06-15
US10424543B2 (en) 2019-09-24
US11876054B2 (en) 2024-01-16
US20180350750A1 (en) 2018-12-06
US8908181B2 (en) 2014-12-09
US20150076613A1 (en) 2015-03-19
US20210272911A1 (en) 2021-09-02
US20190115303A1 (en) 2019-04-18
US20140002822A1 (en) 2014-01-02
US10249570B2 (en) 2019-04-02
US20190378800A1 (en) 2019-12-12
US10043759B2 (en) 2018-08-07

Similar Documents

Publication Publication Date Title
CN103515357B (zh) 重合标记及其测量方法
US7190823B2 (en) Overlay vernier pattern for measuring multi-layer overlay alignment accuracy and method for measuring the same
CN101005061B (zh) 覆盖键标,其形成方法及使用其测量覆盖精确度的方法
US6368980B1 (en) Resist mark having measurement marks for measuring the accuracy of overlay of a photomask disposed on semiconductor wafer and method for manufacturing semiconductor wafer having it
JP5880243B2 (ja) 半導体装置とその製造方法
US20070035039A1 (en) Overlay marker for use in fabricating a semiconductor device and related method of measuring overlay accuracy
US10811362B2 (en) Overlay mark structure and measurement method thereof
KR100427501B1 (ko) 반도체 제조방법
KR20100079145A (ko) 오버레이 마크의 디싱 방지를 위한 더미 패턴
KR100392744B1 (ko) 반도체 장치, 그 제조에 이용하는 포토마스크, 및 그 중첩정밀도 향상 방법
JP2006049565A (ja) 半導体装置、半導体基板および半導体装置の製造方法
KR100831680B1 (ko) 노광 포커스 계측 패턴을 가지는 마스크 및 이를 이용한계측 방법
US7136520B2 (en) Method of checking alignment accuracy of patterns on stacked semiconductor layers
JP4794377B2 (ja) 半導体装置の製造方法
JP2004273612A (ja) 半導体装置及びその製造方法、フォトマスク
KR100866747B1 (ko) 반도체 소자의 오버레이 버니어 및 그 형성 방법
KR20090121562A (ko) 반도체 소자의 오버레이 패턴 및 그의 제조 방법
JP4845005B2 (ja) 半導体装置及びその製造方法
KR100919581B1 (ko) 오버레이 버니어를 포함하는 반도체 소자
JP4146827B2 (ja) 基準値設定方法、パターン判定方法、アライメント検査装置、半導体装置製造システム、半導体製造工場および半導体装置の製造方法
JP2007149901A (ja) 半導体装置の製造方法及び半導体装置
KR20090067922A (ko) 얼라인먼트 키용 노광 마스크 및 얼라인먼트 측정 방법
KR20100001661A (ko) 반도체 소자의 오버레이 버니어 형성 방법
KR20100039037A (ko) 반도체 소자의 오버레이 버니어

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant