CN114200780B - 一种套刻对准标记结构及相关方法和器件 - Google Patents

一种套刻对准标记结构及相关方法和器件 Download PDF

Info

Publication number
CN114200780B
CN114200780B CN202111347473.5A CN202111347473A CN114200780B CN 114200780 B CN114200780 B CN 114200780B CN 202111347473 A CN202111347473 A CN 202111347473A CN 114200780 B CN114200780 B CN 114200780B
Authority
CN
China
Prior art keywords
mark
extending
extension
reference mark
overlapping area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111347473.5A
Other languages
English (en)
Other versions
CN114200780A (zh
Inventor
方超
高志虎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202111347473.5A priority Critical patent/CN114200780B/zh
Publication of CN114200780A publication Critical patent/CN114200780A/zh
Application granted granted Critical
Publication of CN114200780B publication Critical patent/CN114200780B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

本发明提供了一种套刻对准标记结构及其制作方法、套刻精度测量方法及半导体器件，包括：基底；位于基底一侧表面的实体参考标记；以及，覆盖实体参考标记背离基底一侧的薄膜覆盖层，薄膜覆盖层背离基底一侧包括凹槽测量标记，实体参考标记与凹槽测量标记组合为套刻对准标记；凹槽测量标记与实体参考标记之间具有至少一个交叠区域，且在交叠区域裸露实体参考标记的至少一侧边。由于凹槽测量标记与实体参考标记之间具有至少一个交叠区域，且交叠区域裸露实体参考标记的至少一侧边，能够通过CDSEM测量机台获取更为清晰且精确的实体参考标记和凹槽测量标记在交叠区域处的形貌，进而对该清晰且精确的形貌进行套刻精度测量，能够保证套刻精度的测量误差小。

Description

一种套刻对准标记结构及相关方法和器件
本申请是针对申请日为2020年05月29日，申请号为202010472791.3，发明名称为一种套刻对准标记结构及相关方法和器件的专利的分案申请。
技术领域
本发明涉及半导体器件技术领域，更为具体地说，涉及一种套刻对准标记结构及其制作方法、套刻精度测量方法及半导体器件。
背景技术
随着光刻特征尺寸的不断减小，对光刻机的套刻精度与临界尺寸均匀性的要求也不断提高。半导体器件的制造通常包括几十道光刻工序，为了确保各个层次的对应关系，必须要求与光刻特征尺寸相匹配的套刻精度。曝光图形与实际位置的差异，即图形位置偏移量，是影响光刻机套刻精度的重要因素，也是影响器件的重要因子。现有的半导体器件在制作过程中，套刻精度的测量误差较大。
发明内容
有鉴于此，本发明提供了一种套刻对准标记结构及其制作方法、套刻精度测量方法及半导体器件，有效解决了现有技术存在的技术问题，保证套刻精度的测量误差小。
为实现上述目的，本发明提供的技术方案如下：
一种套刻对准标记结构，包括：套刻区域，所述套刻区域包括：
位于基底一侧表面的实体参考标记，所述实体参考标记包括平行设置的多个第一延伸部；
以及，覆盖所述实体参考标记背离所述基底一侧的薄膜覆盖层，所述薄膜覆盖层背离所述基底一侧包括凹槽测量标记，所述凹槽测量标记包括平行设置的多个第二延伸部；所述凹槽测量标记与所述实体参考标记之间具有至少一个交叠区域，且所述交叠区域裸露所述实体参考标记的至少一侧边；
其中，所述第一延伸部和所述第二延伸部的延伸方向相同，且所述第一延伸部和所述第二延伸部在所述延伸方向上一一对应设置；
与所述第一延伸部之间具有交叠区域的第二延伸部包括：条形状延伸部和辅助延伸部；在垂直所述延伸方向，所述辅助延伸部的宽度大于所述条形状延伸部的宽度，且所述辅助延伸部位于所述交叠区域处；
未与所述第一延伸部之间具有交叠区域的第二延伸部，与所述辅助延伸部在垂直所述延伸方向的方向上不交叠。
可选的，所述套刻对准标记结构包括：
呈两行及两列的阵列设置的四个套刻区域；
在所述两行及两列的阵列的行方向及列方向上，相邻两个所述套刻区域各自相应的延伸部的延伸方向相垂直；
在任意一套刻区域处且沿所述延伸方向，所述第二延伸部设置于靠近相邻的所述套刻区域一侧。
可选的，在所述第二延伸部与所述第一延伸部之间具有交叠区域时，所述第一延伸部的端部与其相对的所述第二延伸部的端部之间具有所述交叠区域；
且在垂直所述延伸方向，所述第二延伸部的端部的宽度大于所述第一延伸部的端部的宽度，且所述交叠区域裸露所述第一延伸部的端部在所述延伸方向的侧边及垂直所述延伸方向的侧边。
可选的，所述第一延伸部及未与所述第一延伸部之间具有交叠区域的第二延伸部均为条形状延伸部。
相应的，本发明还提供了一种套刻对准标记结构的制作方法，包括：
在基底一侧表面上形成实体参考标记；其中，所述实体参考标记包括平行设置的多个第一延伸部；
形成覆盖所述实体参考标记背离所述基底一侧的薄膜覆盖层；
对所述薄膜覆盖层背离所述基底一侧进行刻蚀形成凹槽测量标记；其中，所述凹槽测量标记包括平行设置的多个第二延伸部；所述凹槽测量标记与所述实体参考标记之间具有至少一个交叠区域，且所述交叠区域裸露所述实体参考标记的至少一侧边；
其中，所述第一延伸部和所述第二延伸部的延伸方向相同，且所述第一延伸部和所述第二延伸部在所述延伸方向上一一对应设置；
与所述第一延伸部之间具有交叠区域的第二延伸部包括：条形状延伸部和辅助延伸部；在垂直所述延伸方向，所述辅助延伸部的宽度大于所述条形状延伸部的宽度，且所述辅助延伸部位于所述交叠区域处，未与所述第一延伸部之间具有交叠区域的第二延伸部，与所述辅助延伸部在垂直所述延伸方向的方向上不交叠。
相应的，本发明还提供了一种套刻精度测量方法，应用于上述的套刻对准标记结构，包括：
采用CDSEM(Critical Dimension-Scanning Electron Microscope，特征尺寸测量用扫描电子显微镜)测量机台获取所述实体参考标记和所述凹槽测量标记在交叠区域处的形貌；
计算在交叠区域裸露的所述实体参考标记的侧边与所述凹槽测量标记的预设侧边之间偏差数据，来确定所述套刻精度。
可选的，在采用CDSEM测量机台获取所述实体参考标记和所述凹槽测量标记在交叠区域处的形貌前还包括：
判断所述套刻对准标记结构是否能够采用IBO(image base overlay，基于成像和图像识别的套刻测量技术)测量方式确定套刻精度，若否，则采用CDSEM测量机台获取所述实体参考标记和所述凹槽测量标记在交叠区域处的形貌。
相应的，本发明还提供了一种半导体器件，所述半导体器件包括上述的套刻对准标记结构。
相较于现有技术，本发明提供的技术方案至少具有以下优点：
本发明提供了一种套刻对准标记结构及其制作方法、套刻精度测量方法及半导体器件，包括：基底；位于所述基底一侧表面的实体参考标记；以及，覆盖所述实体参考标记背离所述基底一侧的薄膜覆盖层，所述薄膜覆盖层背离所述基底一侧包括凹槽测量标记，所述实体参考标记与所述凹槽测量标记组合为套刻对准标记；所述凹槽测量标记与所述实体参考标记之间具有至少一个交叠区域，且在交叠区域裸露所述实体参考标记的至少一侧边。
由上述内容可知，本发明提供的技术方案，由于凹槽测量标记与实体参考标记之间具有至少一个交叠区域，且在交叠区域裸露实体参考标记的至少一侧边，能够通过CDSEM测量机台获取更为清晰且精确的实体参考标记和凹槽测量标记在交叠区域处的形貌，进而对该清晰且精确的形貌进行套刻精度的测量，能够保证套刻精度的测量误差小。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本发明实施例提供的一种套刻对准标记结构的结构示意图；
图2为图1中AA’方向的切面图；
图3为图1中BB’方向的切面图；
图4为本发明实施例提供的一种套刻精度测量方法的流程图；
图5为本发明实施例提供的另一种套刻精度测量方法的流程图；
图6为本发明实施例提供的一种套刻对准标记结构的制作方法的流程图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
正如背景技术所述，随着光刻特征尺寸的不断减小，对光刻机的套刻精度与临界尺寸均匀性的要求也不断提高。半导体器件的制造通常包括几十道光刻工序，为了确保各个层次的对应关系，必须要求与光刻特征尺寸相匹配的套刻精度。曝光图形与实际位置的差异，即图形位置偏移量，是影响光刻机套刻精度的重要因素，也是影响器件的重要因子。现有的半导体器件在制作过程中，套刻精度的测量误差较大。
基于此，本发明提供了一种套刻对准标记结构及其制作方法、套刻精度测量方法及半导体器件，有效解决了现有技术存在的技术问题，保证套刻精度的测量误差小。
为实现上述目的，本发明提供的技术方案如下，具体结合图1至图6对本发明实施例提供的技术方案进行详细的描述。
结合图1-图3所示，图1为本发明实施例提供的一种套刻对准标记结构的结构示意图，图2为图1中AA’方向的切面图，图3为图1中BB’方向的切面图其中，套刻对准标记结构包括：
基底100；
位于所述基底100一侧表面的实体参考标记200；
以及，覆盖所述实体参考标记200背离所述基底100一侧的薄膜覆盖层300，所述薄膜覆盖层300背离所述基底一侧包括凹槽测量标记400，所述实体参考标记200与所述凹槽测量标记400组合为套刻对准标记；所述凹槽测量标记400与所述实体参考标记200之间具有至少一个交叠区域，且在交叠区域裸露所述实体参考标记200的至少一侧边。
参考图4所示，为本发明实施例提供的一种套刻精度测量方法的流程图，其中，套刻精度测量方法应用于上述实施例提供的套刻对准标记结构，包括：
S1、采用CDSEM测量机台获取所述实体参考标记和所述凹槽测量标记在交叠区域处的形貌；
S2、计算在交叠区域裸露的所述实体参考标记的侧边与所述凹槽测量标记的预设侧边之间偏差数据，来确定所述套刻精度。
可以理解的，本发明实施例提供的实体参考标记和凹槽测量标记在交叠区域处，实体参考标记裸露的一侧边与凹槽测量标记一预设侧边之间具有预设的参数数据，进而通过该参数数据的变化范围来确定套刻精度。如图3所示，在实体参考标记200和凹槽测量标记400交叠区域处，实体参考标记200裸露的一侧边与其相对的凹槽测量标记400的侧边之间具有设定间距a1，进而，通过对该设定间距a1进行偏差的测量，能够得到实体参考标记200和凹槽测量标记400之间的偏差，以此原理来最终确定套刻对准标记结构的套刻精度。
由上述内容可知，本发明提供的技术方案，由于凹槽测量标记与实体参考标记之间具有至少一个交叠区域，且在交叠区域裸露实体参考标记的至少一侧边，能够通过CDSEM测量机台获取更为清晰且精确的实体参考标记和凹槽测量标记在交叠区域处的形貌，进而对该清晰且精确的形貌进行套刻精度的测量，能够保证套刻精度的测量误差小。
进一步的，由于采用CDSEM测量机来测量套刻精度的方法较为复杂，故而本发明还可以在采用CDSEM测量机来测量套刻精度前，采用IBO测量方式进行套刻精度的测量，即在采用CDSEM测量机台获取所述实体参考标记和所述凹槽测量标记在交叠区域处的形貌前还包括：
判断所述套刻对准标记结构是否能够采用IBO测量方式确定套刻精度，若否，则采用CDSEM测量机台获取所述实体参考标记和所述凹槽测量标记在交叠区域处的形貌；若是，则采用IBO测量方式来确定套刻精度。
具体参考图5所示，为本发明实施例提供的另一种套刻精度的测量方法的流程图，该套刻精度的测量方法包括：
S1’、判断所述套刻对准标记结构是否能够采用IBO测量方式确定套刻精度，若否，则进入步骤S1；若是，则采用IBO测量方式来确定套刻精度；
S1、采用CDSEM测量机台获取所述实体参考标记和所述凹槽测量标记在交叠区域处的形貌；
S2、计算在交叠区域裸露的所述实体参考标记的侧边与所述凹槽测量标记的预设侧边之间偏差数据，来确定所述套刻精度。
可以理解的，本发明实施例提供的技术方案在决定是否采用CDSEM测量方式确定套刻精度之前，首先验证是否能够通过更为便捷的IBO测量方式来确定套刻精度，便于套刻精度的测量且能够提高套刻精度的测量效率。其中，在出现套刻对准标记出现损坏等情况而无法采用IBO测量方式确定套刻精度时，进而选取CDSEM测量方式确定套刻精度，保证最终测量的套刻精度误差小，提高测量的套刻精度的准确度。
本发明实施例对提供的实体参考标记和凹槽测量标记的具体形状不做限定，对此需要根据实际应用进行具体设计。结合图1所示，在本发明一实施例中，本发明提供的所述套刻对准标记可以包括：
呈两行及两列的阵列设置的四个套刻区域500，每一所述套刻区域500包括平行设置的多个第一延伸部210及平行设置的多个第二延伸部410，所述第一延伸部210和所述第二延伸部410的延伸方向相同，且所述第一延伸部210和所述第二延伸部410在所述延伸方向上一一对应设置，其中，至少一个所述第一延伸部210的端部与其相对的所述第二延伸部410的端部之间具有交叠区域；
在所述两行及两列的阵列的行方向及列方向上，相邻两个所述套刻区域500各自相应的延伸部的延伸方向相垂直，其中，所有所述套刻区域500的第一延伸部210组成为所述实体参考标记200，且所有所述套刻区域500的第二延伸部410组成为所述凹槽测量标记400。
需要说明的是，本发明实施例上述的延伸方向为套刻区域中的延伸部的延伸方向，其中，不同套刻区域的延伸部的延伸方向可以相同或不同。
可以理解的，本发明实施例提供的上述具有呈两行及两列的阵列设置的四个套刻区域的套刻对准标记，由于在两行及两列的阵列的行方向及列方向上，相邻两个套刻区域各自相应的延伸部的延伸方向相垂直(如将四个套刻区域定义于直角坐标系中，相邻两个套刻区域各自相应的延伸部的延伸方向分别为x方向和y方向)，进而能够通过该四个套刻区域来确定实体参考标记和凹槽测量标记在x方向和y方向上的偏差，而最终确定套刻对准标记的套刻精度。
在本发明一实施例中，为了便于获取且区别第一延伸部和第二延伸部分别在交叠区域处的端部，本发明实施例提供的在所述第一延伸部的端部和所述第二延伸部的端部的交叠区域处，且在垂直所述延伸方向，所述第二延伸部的端部的宽度大于所述第一延伸部的端部的宽度，且在交叠区域裸露所述第一延伸部的端部在所述延伸方向及垂直所述延伸方向的侧边。
结合图1和图3所示，本发明实施例提供的与所述第一延伸部210之间具有交叠区域的第二延伸部410包括：条形状延伸部411和辅助延伸部412；
在垂直所述延伸方向，所述辅助延伸部412的宽度D2大于所述条形状延伸部411的宽度D1，且所述辅助延伸部412位于所述第一延伸部210与所述第二延伸部410的交叠区域处。
及，本发明实施例提供的所述第一延伸部210及未与所述第一延伸部210之间具有交叠区域的第二延伸410部均为条形状延伸部。
可以理解的，本发明实施例提供的与第一延伸部之间具有交叠区域的第二延伸部可以为T型结构，该第二延伸部包括条形状延伸部和辅助延伸部，其中，本发明实施例提供的辅助延伸部的即为第二延伸部与第一延伸部的端部相交叠的端部，该辅助延伸部与第一延伸部的端部具有交叠区域，且辅助延伸部的宽度大于第一延伸部的端部的宽度。由于本发明实施例提供的第二延伸部特殊形状的设计，在采用CDSEM获取实体参考标记和凹槽测量标记的形貌后，可以便于确定该第一延伸部和第二延伸部的交叠区域位置，提高测量效率。
参考图6所示，为本发明实施例提供的一种套刻对准标记结构的制作方法的流程图，由于制作上述任意一实施例所提供的套刻对准标记结构，其中，本发明提供的套刻对准标记结构的制作方法包括：
S11、提供一基底。
S12、在所述基底一侧表面上形成实体参考标记。
S13、形成覆盖所述实体参考标记背离所述基底一侧的薄膜覆盖层。
S14、对所述薄膜覆盖层背离所述基底一侧进行刻蚀形成凹槽测量标记，所述实体参考标记与所述凹槽测量标记组合为套刻对准标记；所述凹槽测量标记与所述实体参考标记之间具有至少一个交叠区域，且在交叠区域裸露所述实体参考标记的至少一侧边。
相应的，本发明还提供了一种半导体器件，所述半导体器件包括上述任意一实施例所提供的套刻对准标记结构。
可选的，本发明实施例提供的半导体器件可以为半导体存储器，对此本发明不做具体限制。
本发明提供了一种套刻对准标记结构及其制作方法、套刻精度测量方法及半导体器件，包括：基底；位于所述基底一侧表面的实体参考标记；以及，覆盖所述实体参考标记背离所述基底一侧的薄膜覆盖层，所述薄膜覆盖层背离所述基底一侧包括凹槽测量标记，所述实体参考标记与所述凹槽测量标记组合为套刻对准标记；所述凹槽测量标记与所述实体参考标记之间具有至少一个交叠区域，且在交叠区域裸露所述实体参考标记的至少一侧边。
由上述内容可知，本发明提供的技术方案，由于凹槽测量标记与实体参考标记之间具有至少一个交叠区域，且在交叠区域裸露实体参考标记的至少一侧边，能够通过CDSEM测量机台获取更为清晰且精确的实体参考标记和凹槽测量标记在交叠区域处的形貌，进而对该清晰且精确的形貌进行套刻精度的测量，能够保证套刻精度的测量误差小。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (8)

1.一种套刻对准标记结构，其特征在于，包括：套刻区域，所述套刻区域包括：
位于基底一侧表面的实体参考标记，所述实体参考标记包括平行设置的多个第一延伸部；
以及，覆盖所述实体参考标记背离所述基底一侧的薄膜覆盖层，所述薄膜覆盖层背离所述基底一侧包括凹槽测量标记，所述凹槽测量标记包括平行设置的多个第二延伸部；
所述凹槽测量标记与所述实体参考标记之间具有至少一个交叠区域，且所述交叠区域裸露所述实体参考标记的至少一侧边；
其中，所述第一延伸部和所述第二延伸部的延伸方向相同，且所述第一延伸部和所述第二延伸部在所述延伸方向上一一对应设置；
与所述第一延伸部之间具有交叠区域的第二延伸部包括：条形状延伸部和辅助延伸部；在垂直所述延伸方向，所述辅助延伸部的宽度大于所述条形状延伸部的宽度，且所述辅助延伸部位于所述交叠区域处；
未与所述第一延伸部之间具有交叠区域的第二延伸部，与所述辅助延伸部在垂直所述延伸方向的方向上不交叠。
2.根据权利要求1所述的套刻对准标记结构，其特征在于，所述套刻对准标记结构包括：
呈两行及两列的阵列设置的四个套刻区域；
在所述两行及两列的阵列的行方向及列方向上，相邻两个所述套刻区域各自相应的延伸部的延伸方向相垂直；
在任意一套刻区域处且沿所述延伸方向，所述第二延伸部设置于靠近相邻的所述套刻区域一侧。
3.根据权利要求1所述的套刻对准标记结构，其特征在于，在所述第二延伸部与所述第一延伸部之间具有交叠区域时，
所述第一延伸部的端部与其相对的所述第二延伸部的端部之间具有所述交叠区域；
且在垂直所述延伸方向，所述第二延伸部的端部的宽度大于所述第一延伸部的端部的宽度，且所述交叠区域裸露所述第一延伸部的端部在所述延伸方向的侧边及垂直所述延伸方向的侧边。
4.根据权利要求1所述的套刻对准标记结构，其特征在于，所述第一延伸部及未与所述第一延伸部之间具有交叠区域的第二延伸部均为条形状延伸部。
5.一种套刻对准标记结构的制作方法，其特征在于，包括：
在基底一侧表面上形成实体参考标记；其中，所述实体参考标记包括平行设置的多个第一延伸部；
形成覆盖所述实体参考标记背离所述基底一侧的薄膜覆盖层；
对所述薄膜覆盖层背离所述基底一侧进行刻蚀形成凹槽测量标记；其中，所述凹槽测量标记包括平行设置的多个第二延伸部；所述凹槽测量标记与所述实体参考标记之间具有至少一个交叠区域，且所述交叠区域裸露所述实体参考标记的至少一侧边；其中，所述第一延伸部和所述第二延伸部的延伸方向相同，且所述第一延伸部和所述第二延伸部在所述延伸方向上一一对应设置；
与所述第一延伸部之间具有交叠区域的第二延伸部包括：条形状延伸部和辅助延伸部；在垂直所述延伸方向，所述辅助延伸部的宽度大于所述条形状延伸部的宽度，且所述辅助延伸部位于所述交叠区域处，未与所述第一延伸部之间具有交叠区域的第二延伸部，与所述辅助延伸部在垂直所述延伸方向的方向上不交叠。
6.一种套刻精度测量方法，其特征在于，应用于权利要求1-4任意一项所述的套刻对准标记结构，包括：
采用CDSEM测量机台获取所述实体参考标记和所述凹槽测量标记在交叠区域处的形貌；
计算在交叠区域裸露的所述实体参考标记的侧边与所述凹槽测量标记的预设侧边之间偏差数据，来确定所述套刻精度。
7.根据权利要求6所述的套刻精度测量方法，其特征在于，在采用CDSEM测量机台获取所述实体参考标记和所述凹槽测量标记在交叠区域处的形貌前还包括：
判断所述套刻对准标记结构是否能够采用IBO测量方式确定套刻精度，若否，则采用CDSEM测量机台获取所述实体参考标记和所述凹槽测量标记在交叠区域处的形貌。
8.一种半导体器件，其特征在于，所述半导体器件包括权利要求1-4任意一项所述的套刻对准标记结构。
CN202111347473.5A 2020-05-29 2020-05-29 一种套刻对准标记结构及相关方法和器件 Active CN114200780B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111347473.5A CN114200780B (zh) 2020-05-29 2020-05-29 一种套刻对准标记结构及相关方法和器件

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202111347473.5A CN114200780B (zh) 2020-05-29 2020-05-29 一种套刻对准标记结构及相关方法和器件
CN202010472791.3A CN111580351B (zh) 2020-05-29 2020-05-29 一种套刻对准标记结构及相关方法和器件

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN202010472791.3A Division CN111580351B (zh) 2020-05-29 2020-05-29 一种套刻对准标记结构及相关方法和器件

Publications (2)

Publication Number Publication Date
CN114200780A CN114200780A (zh) 2022-03-18
CN114200780B true CN114200780B (zh) 2023-07-04

Family

ID=72111200

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202111347473.5A Active CN114200780B (zh) 2020-05-29 2020-05-29 一种套刻对准标记结构及相关方法和器件
CN202010472791.3A Active CN111580351B (zh) 2020-05-29 2020-05-29 一种套刻对准标记结构及相关方法和器件

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202010472791.3A Active CN111580351B (zh) 2020-05-29 2020-05-29 一种套刻对准标记结构及相关方法和器件

Country Status (1)

Country Link
CN (2) CN114200780B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113725113B (zh) * 2021-08-30 2023-11-10 长江存储科技有限责任公司 半导体器件测量方法及装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100117799A (ko) * 2009-04-27 2010-11-04 주식회사 동부하이텍 오버레이 패턴 및 이를 이용한 오버레이 측정방법
CN102314074A (zh) * 2010-06-30 2012-01-11 上海微电子装备有限公司 掩模版和掩模版制作方法
CN103165582A (zh) * 2011-12-08 2013-06-19 台湾积体电路制造股份有限公司 用于电子束芯片中重叠标记的结构和方法
CN103515357A (zh) * 2012-06-28 2014-01-15 台湾积体电路制造股份有限公司 重合标记及其测量方法
CN109786221A (zh) * 2017-11-15 2019-05-21 台湾积体电路制造股份有限公司 于基板上制造结构的方法
CN110034097A (zh) * 2018-01-12 2019-07-19 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN111312691A (zh) * 2020-03-02 2020-06-19 长江存储科技有限责任公司 一种套刻对准标记结构、套刻对准测量方法及半导体器件

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7084427B2 (en) * 2003-06-10 2006-08-01 International Business Machines Corporation Systems and methods for overlay shift determination
KR100741989B1 (ko) * 2006-06-23 2007-07-23 삼성전자주식회사 오버레이 마크 및 이를 이용한 오버레이 측정 방법
US9007571B2 (en) * 2013-08-20 2015-04-14 United Microelectronics Corp. Measurement method of overlay mark

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100117799A (ko) * 2009-04-27 2010-11-04 주식회사 동부하이텍 오버레이 패턴 및 이를 이용한 오버레이 측정방법
CN102314074A (zh) * 2010-06-30 2012-01-11 上海微电子装备有限公司 掩模版和掩模版制作方法
CN103165582A (zh) * 2011-12-08 2013-06-19 台湾积体电路制造股份有限公司 用于电子束芯片中重叠标记的结构和方法
CN103515357A (zh) * 2012-06-28 2014-01-15 台湾积体电路制造股份有限公司 重合标记及其测量方法
CN109786221A (zh) * 2017-11-15 2019-05-21 台湾积体电路制造股份有限公司 于基板上制造结构的方法
CN110034097A (zh) * 2018-01-12 2019-07-19 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN111312691A (zh) * 2020-03-02 2020-06-19 长江存储科技有限责任公司 一种套刻对准标记结构、套刻对准测量方法及半导体器件

Also Published As

Publication number Publication date
CN111580351B (zh) 2021-11-05
CN114200780A (zh) 2022-03-18
CN111580351A (zh) 2020-08-25

Similar Documents

Publication Publication Date Title
CN111312691B (zh) 一种套刻对准标记结构、套刻对准测量方法及半导体器件
US7933015B2 (en) Mark for alignment and overlay, mask having the same, and method of using the same
CN109828440B (zh) 基于衍射的套刻标识以及套刻误差测量方法
US20210296392A1 (en) Flat Panel Array with the Alignment Marks in Active Area
US7288848B2 (en) Overlay mark for measuring and correcting alignment errors
CN106154741B (zh) 掩模板、散焦量的测试方法及其测试系统
CN112631090B (zh) 套刻标记和套刻误差测试方法
EP0997782A1 (en) Reticle having mark for detecting alignment and method for detected alignment
JP3558511B2 (ja) 重ね合わせ精度測定パターン及び重ね合わせ精度測定方法
CN114200780B (zh) 一种套刻对准标记结构及相关方法和器件
CN112631069A (zh) 掩膜板和修正套刻精度的方法
CN111128829B (zh) 对准方法及校准方法
CN114167694A (zh) 一种组合式套刻标记、使用套刻标记测量套刻误差的方法
US5985494A (en) Metrological structures particularly for direct measurement of errors introduced by alignment systems
US6596603B1 (en) Semiconductor device and manufacturing method thereof, and registration accuracy measurement enhancement method
KR100904732B1 (ko) 오정렬 가늠 마크를 이용한 정렬도 측정 방법
CN111508825B (zh) 一种器件偏移监测方法、半导体器件及其制作方法
CN114623787B (zh) 用于校准套刻量测准确性的校准标记及测量方法、校准方法
JP3196721B2 (ja) 半導体装置の製造方法と測定装置
CN213184286U (zh) 基板及显示面板
CN216648298U (zh) 一种光刻对准标记和包括其的半导体结构
CN114253092A (zh) 用于套刻精度测量的标记系统及量测方法
CN114167693A (zh) 用于套刻精度测量的标记系统及量测方法
US20060266953A1 (en) Method and system for determining a positioning error of an electron beam of a scanning electron microscope
KR100278919B1 (ko) 반도체 장치 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant