CN109786221A - 于基板上制造结构的方法 - Google Patents

于基板上制造结构的方法 Download PDF

Info

Publication number
CN109786221A
CN109786221A CN201811313606.5A CN201811313606A CN109786221A CN 109786221 A CN109786221 A CN 109786221A CN 201811313606 A CN201811313606 A CN 201811313606A CN 109786221 A CN109786221 A CN 109786221A
Authority
CN
China
Prior art keywords
overlay
alignment
substrate
measurement markers
overlay measurement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811313606.5A
Other languages
English (en)
Inventor
王文昀
林华泰
刘家助
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN109786221A publication Critical patent/CN109786221A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/705—Modelling or simulating from physical phenomena up to complete wafer processes or whole workflow in wafer productions
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7003—Alignment type or strategy, e.g. leveling, global alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)

Abstract

一种于基板上制造结构的方法。此方法包含：将参考图案的图像投影到具有第一图案化层的基板上，此第一图案化层包含多个第一对准标记和多个第一叠对测量标记，且参考图案包含多个第二对准标记和多个第二叠对测量标记；基于这些第一对准标记和这些第二对准标记，将第一图案化层对准参考图案的图像，获得这些第一叠对测量标记与这些第二叠对测量标记的预叠对建图(pre‑overlay mapping)；以及决定补偿数据，此补偿数据指出这些第一叠对测量标记和这些第二叠对测量标记的预叠对建图的信息。

Description

于基板上制造结构的方法
技术领域
本公开涉及一种半导体技术，特别涉及一种于基板上制造结构的方法。
背景技术
随着半导体科技的进步，具有更小尺寸且更复杂的电路/结构已整合至半导体装置中。在半导体装置的演进过程中，通常功能密度(即，每芯片面积所具有的内连元件数)已随着几何尺寸(即，使用制程所能制作的最小组件(或线))的缩减而增加。此微缩化制程普遍提供增加产品效率及降低相关成本的好处。然而，这样的微缩化亦增加了制造制程的复杂度。举例来说，随着先进光刻技术一起降低光刻图案引起的叠对误差是有挑战性的。
发明内容
本公开实施例提供一种于基板上制造结构的方法，包含将参考图案的图像投影到具有第一图案化层的基板上，此第一图案化层包含多个第一对准标记和多个第一叠对测量标记，且参考图案包含多个第二对准标记和多个第二叠对测量标记；基于这些第一对准标记和这些第二对准标记，将第一图案化层对准参考图案的图像，获得这些第一叠对测量标记与这些第二叠对测量标记的预叠对建图(pre-overlay mapping)；以及决定补偿数据，此补偿数据指出这些第一叠对测量标记和这些第二叠对测量标记的预叠对建图的信息。
本公开实施例提供一种半导体制造工具，包含对准工具、叠对测量工具、基板台、处理器、以及存储指令的非暂态存储媒体，其中于基板台上设置有具有图案化层的基板。当存储指令的非暂态存储媒体执行指令时，使处理器将信号传输到对准工具以使对准工具将参考图案的图像投影于基板上、基于图案化层中的第一对准标记与由所投影图像提供的第二对准标记，使对准工具进行图案化层对所投影图像的对准、使叠对测量工具获得图案化层中的第一叠对测量标记与所投影图像提供的第二叠对测量标记的预叠对建图、以及决定指出第一叠对测量标记与第二叠对测量标记的预叠对建图的信息的补偿数据。
本公开实施例提供一种半导体制造系统，包含虚拟对准与预叠对测量工具、对准与曝光工具、以及显影工具。虚拟对准与预叠对测量工具配置为将参考图案的图像投影到基板上、基于第一图案化层中的第一对准标记与所投影图像提供的第二对准标记，将第一图案化层虚拟对准所投影图像、获得第一叠对测量标记与第二叠对测量标记的预叠对建图、以及决定指出第一叠对测量标记与第二叠对测量标记的预叠对建图的信息的补偿数据。对准与曝光工具配置为基于补偿数据将掩模对准第一图案化层，以及曝光涂覆于第一图案化层上的光刻胶层。显影工具配置为显影已曝光的光刻胶层。
附图说明
根据以下详细描述并结合附图阅读时，可最佳地理解本公开的各面向。应注意的是，依照在业界的标准做法，各种特征(feature)并非依比例绘制。事实上，为了论述的明确性，各种特征的尺寸可能任意放大或缩小。
图1示出根据一些实施例的具有已制造结构的一基板的一部分的剖面图，基于此已制造结构的基板以一方法来制造一半导体装置。
图2为示出于制造半导体装置期间改善对准准确度的制程流程图。
图3A、图3B、图3C为依据一些实施例，示出在基板上的第一图案化层中的第一叠对测量标记的各种范例。
图4A、图4B、图4C为示出于依据一些实施例制造半导体装置的期间，第一叠对测量标记与对准模型的第二叠对测量标记或图案化光刻胶层的第三叠对测量标记叠对的各种范例。
图5A、图5B、图5C为示出依据一些实施例于基板上制造半导体结构的方法的示意图。
图6为示出依据一些实施例的对准与预叠对测量工具的示意图。
图7为示出于一些实施例中粗略和精细对准标记的位置与失准信息的概念图。
图8为示出于依据一些实施例制造半导体装置的期间，第一图案化层中的第一叠对测量标记与投影到光刻胶层上的虚拟遮罩的第二叠对测量标记的叠对建图。
图9为示出依据一些实施例的对准与曝光工具的示意图。
图10为示出通过依据一些实施例的方法制造的在基板上方的图案化光刻胶的剖面图。
图11为依据一些实施例，示出于基板上制造结构的系统的示意图。
其中，附图标记说明如下：
61A～第一主图案；
61C～第三主图案；
62A～第一对准标记；
62C～第三对准标记；
63A～第一粗略对准标记；
63C～第三粗略对准标记；
64A～第一精细对准标记；
64C～第三精细对准标记；
65A～第一叠对测量标记；
65B～第二叠对测量标记；
65C～第三叠对测量标记；
100～系统；
101～第一图案化层；
102～第二材料层；
103～光刻胶层；
103’～图案化光刻胶层；
110～涂覆工具；
120～虚拟对准与预叠对测量工具；
121～投影工具；
122～点光束源；
123、132～照射模块；
124、134～投影模块；
125～对准工具；
126～影像截取装置；
127～处理器；
127A～存储器；
128～基板台；
129～移动工具；
130～对准与曝光工具；
131～辐射源；
133～遮罩台；
140～显影工具；
150～叠对测量工具；
160～图案数据库；
170～转移工具；
180～主控制器；
190～网络；
S210、S215、S220、S225、S230、S235、S240、S245、S250、S255、S260、S265、S270、S510、S520、S530、S540、S550～步骤；
C1、C2、Cn～第一叠对标记的中心；
D1、D2、Dn～第二叠对标记的中心；
M～遮罩；
VM～虚拟遮罩；
W、W1、W2、W3、W4、W5、W6～基板。
具体实施方式
以下的公开内容提供许多不同的实施例或范例，以实施所提供的标的的不同特征。组件和配置的具体范例描述如下，以简化本公开。当然，这些说明仅为范例而非用以限定本公开。举例来说，叙述中若提及第一特征形成于第二特征上方或之上，可能包含所形成第一特征与第二特征是直接接触的实施例，亦可能包含额外的特征形成于第一特征与第二特征之间，而使第一特征与第二特征不直接接触的实施例。此外，本公开可能在各种范例中使用重复的参考数字及/或字母，此重复是为了简化和明确的目的，并未指示不同的实施例及/或所论述的组态之间的关系。
此外，为易于描述，本文中可使用诸如“在...下方”、“在...之下”、“下部”、“在...上方”、“上部”及其类似的空间相对用语，以描述如图所示的一个(些)元件或特征相对于另一个(些)元件或特征的关系。除附图中所描绘的方向以外，空间相对用语亦意欲涵盖装置在使用或操作中的不同方向。设备可转向至其他方位(旋转90度或在其他方向)，且本文中所使用的空间相对描述可同样相应地解读。
尽管为了易于呈现，以特定的顺序次序描述了一些所公开的方法、设备及系统的操作，应理解的是，这种描述方式包括重新排列，除非下文中以具体的语言阐述特定的次序。举例来说，顺序地描述的操作在一些情况下可以重新排列或同时执行。
图1示出根据一些实施例的具有已制造结构的一基板的一部分的剖面图，基于此已制造结构的基板以一方法来制造一半导体装置。
如图1所示，基板W具有包含第一图案化层101的制造结构。第一图案化层101形成于第一材料层中并包含多个第一图案，这些第一图案包含但不限于第一主图案61A、包含用于对准的第一粗略对准标记63A及第一精细对准标记64A的一组第一对准标记62A、以及用于预叠对(pre-overlay)测量及叠对测量的第一叠对测量标记65A。基板W可以是由例如硅(Si)、锗(Ge)、硅锗(SiGe)、碳化硅(SiC)、磷化硅(SiP)、碳磷化硅(SiPC)、磷化铟(InP)、砷化铟(InAs)、砷化镓(GaAs)、砷化铟铝(AlInAs)、磷化铟镓(InGaP)、砷化铟镓(InGaAs)、锑化砷镓(GaAsSb)、氮磷化镓(GaPN)、氮磷化铝(AlPN)、及任何其他合适的材料的一形成的半导体基板。
第一主图案61A构成将在基板W上制造的半导体装置的集成电路的多个膜层中的一个。于一些实施例中，基于第一材料层制造的第一图案化层101，此第一材料层可包含半导体材料层(如硅层、锗层、或硅锗层)、介电材料(如层间介电质)、或导电材料(如金属层或掺杂的多晶硅层)。通过合适的技术(例如光刻制程，随后使用图案化光刻胶作为蚀刻遮罩以移除被光刻制程暴露的部分的第一材料层)图案化第一材料层以形成第一图案化层101。在各种实施例中，第一图案化层101的第一主图案61A包含掺杂图案(如在半导体材料层中形成的各种源极和漏极特征)、栅极电极图案(具有多个多晶硅或金属的栅极电极)、或者具有多个导电特征(例如接触件、导孔或金属线)的内连线(interconnect)图案。
尽管在图1中仅描绘了一组第一对准标记62A，本公开不限于此。举例来说，第一对准标记62A的组数可以是两组或更多组，且被设计为从场域到场域及/或芯片到芯片具有足够的基板覆盖率，以允许对准工具有效地进行对准。于一些实施例中，包含第一图案化层101中的第一粗略对准标记63A及第一精细对准标记64A的第一对准标记62A形成在基板W上具有芯片形成的区域，及/或形成在将被切割机切割以单体化在基板W上形成的芯片的切割通道/切割线上。第一对准标记62A的位置不受限制，且可以依据设计细节进行修改。
依据一些实施例，每个第一粗略对准标记63A占有一面积，举例来说，在约100μm×100μm到约1000μm×1000μm之间。对准工具可以从第一图案化层101中的各种图案定位及辨识第一粗略对准标记63A，并在对应于第一粗略对准标记63A的掩模中定位和辨识第二粗略对准标记，以使掩模对准第一图案化层101。于一些实施例中，基于第一图案化层101中的第一粗略对准标记63A和掩模中的第二粗略对准标记，能够在粗略对准模式下截取尺寸为约40μm×40μm至约50μm×50μm的图像的对准工具可以使对准步骤具有约250nm的对准准确度。
于此，对准(或叠对)准确度指的是对准(或叠对)误差、对准(或叠对)差距(margin)、对准(或叠对)公差或失准(misalignment)。于一些实施例中这些用语是可交换的。在使用N nm(N是数字)来描述这些用语之一的范围的例子中，一膜层的图案倾向与另一膜层的图案彼此之间具有N nm或更小偏移的理想或完美对准。
粗略对准的250nm的对准准确度可能不合适制造集成电路。依据一些实施例，对准工具可以使用第一精细对准标记64A以更进一步改善对准准确度，此第一精细对准标记64A每个占有例如约30μm×50μm至约140μm×250μm的一面积。举例来说，基于第一图案化层101中的第一精细对准标记64A与对应于第一精细对准标记64A的掩模中的第二精细对准标记，能够在精细对准模式下截取尺寸为约1μm×1μm至约50μm×50μm的图像的对准工具，可以使对准步骤具有约20nm或更小的对准准确度。
然而，当临界尺寸(critical dimension，CD)变得越来越小时，精细对准的20nm的对准准确度仍可能不合适制造集成电路。通过图2所示的一系列制程可以进一步改善20nm的对准准确度。
参考图2，进一步改善对准准确度的一系列工艺可包含：在具有对准标记的已制造膜层上涂覆第一光刻胶层(S210)；通过对准工具并使用掩模中的粗略及精细对准标记与已制造膜层中的粗略及精细对准标记进行第一对准，以将掩模对准已制造膜层(S215)；于第一对准之后曝光第一光刻胶层(S220)；显影曝光的第一光刻胶层以在第一光刻胶层中形成图案(S225)；通过叠对测量计量工具获得已制造膜层中的粗略及/或精细对准标记与图案化的第一光刻胶层中的粗略及/或精细对准标记之间的叠对数据(S230)；通过分析叠对数据决定补偿数据，此补偿数据包含将在后续对准步骤中使用以消除或减少叠对误差的一或多个参数(S235)；移除图案化的第一光刻胶层(S240)；基于补偿数据调整对准工具的对准参数(S245)；涂覆第二光刻胶层(S250)；以于第一对准步骤中使用的相同掩模进行第二对准，通过使用遮罩及已制造膜层中的粗略及精细对准标记将掩模对准已制造膜层(S255)；于第二对准之后曝光第二光刻胶层(S260)；显影已曝光的第二光刻胶层以在第二光刻胶层中形成图案(S265)；以及通过叠对测量计量工具获得已制造膜层中的对准标记与图案化的第二光刻胶层中的对准标记之间的叠对数据(S270)。如果步骤S230中测量的叠对数据指出彼此对准的第一光刻胶层与第一图案化层101具有在预定范围内的偏移，则可省略步骤S235-S270。
于一些实施例中，此一系列制程使用叠对测量计测工具以获得图案化的第一光刻胶层与已制造膜层的叠对数据，以决定用于调整一或多个对准参数的补偿数据，以改善后续在曝光第二光刻胶层之前掩模与已制造膜层之间的对准。然而至少由于对第一光刻胶层进行的制程或测量，此一系列制程是耗时且昂贵的，其中第一光刻胶层的图案未用来转移至例如图1所示的第二材料层102的下方膜层。
回头参考图1，依据一些实施例，第一图案化层101还包含用于预叠对测量及/或叠对测量的第一叠对测量标记65A。
于一些实施例中，关于已制造膜层中的叠对测量标记，预叠对测量或计测是指在对准模型中对叠对测量标记进行的测量或计测(例如，将于后续描述的虚拟遮罩的叠对测量标记)；以及关于已制造膜层中的叠对测量标记，叠对测量或计测或后叠对测量或计测是指对后续的图案化层(如光刻胶层)中叠对测量标记进行的测量或计测。
于一些实施例中，预叠对测量或计测的进行可在进行虚拟对准(将于后文描述)之后但于涂覆光刻胶层之前，或于涂覆光刻胶层及进行虚拟对准之后但于曝光此涂覆的光刻胶层之前。于一些实施例中，叠对测量或计测可于将真实遮罩对准已制造膜层及曝光与显影此涂覆的光刻胶层之后进行。
依据一些实施例，至于第一叠对测量标记65A的位置，第一图案化层101的第一叠对测量标记65A可形成在基板W将形成芯片的区域上，及/或形成在将被切割机切割以单体化在基板W上形成的芯片的切割通道/切割线上。于一些实施例中，第一叠对测量标记65A可具有小于第一精细对准标记64A的尺寸，使得与使用第一精细对准标记64A作为叠对测量标记的范例相比，可使用较小的区域来实现一个第一叠对测量标记65A。因此，对于在基板W中可供施行叠对测量标记的有限区域，可实现更多第一叠对测量标记65A，从而具有更多叠对数据，以便于改善预叠对测量及/或叠对测量的可靠度或准确度。本公开不应限于此。于一些实施例中，第一叠对测量标记65A可具有等于或大于第一精细对准标记64A的尺寸。
依据一些实施例，第一叠对测量标记65A可横跨基板W平均地或随机地分布，因此叠对数据可有效地代表整体叠对测量以改善预叠对测量及/或叠对测量的可靠度或准确度。
于一些实施例中，于第一区域为关键(critical)半导体装置所在的关注点(POI)且第二区域为如虚设装置的较少关键半导体装置的所在位置的例子中，可在基板W的第一区域中以比基板W的第二区域更高的密度分布有第一叠对测量标记65A。如此，与第二区域相比，作为关注点的第一区域可以具有更高的预叠对测量及/或叠对测量的可靠度或准确度。本公开不应限于此。于一些实施例中，第一叠对测量标记65A可以位于作为虚设/测试区域的区域上，以便不占用或浪费用于制造实际半导体装置的基板W中的区域。
于一些实施例中，第一叠对测量标记65A的关键尺寸(critical dimension，CD)可等同于或接近于第一主图案61A的关键尺寸(CD)(例如，于第一主图案61A的关键尺寸的80-120％的范围中)，使得叠对数据可代表第一主图案61A的整体叠对数据。
无论第一叠对测量标记65A位于基板W中的何处，一旦基板W或第一图案化层101的参考位置被预叠对测量工具或叠对测量工具辨识到，存有整个第一叠对测量标记65A的位置信息的预叠对测量工具或叠对测量工具可辨识整个第一叠对测量标记65A，此位置信息为基于遮罩设计工具(例如，以电子设计自动化(electronic design automation，EDA)软件/工具实现的一个或多个电脑)的输出。
图3A-图3C为依据一些实施例，示出第一叠对测量标记65A的各种范例。图4A-图4C为示出了第一叠对测量标记65A叠对于对准模型的第二叠对测量标记65B(例如，将于后文描述的虚拟遮罩)或图案化的光刻胶层的第三叠对测量标记65C的各种范例。
参考图3A和图4A，第一叠对测量标记65A和对准模型的第二叠对测量标记65B或图案化光刻胶层的第三叠对测量标记65C构成一组盒中盒(boxin box，BIB)图案。
参考图3B和图4B，第一叠对测量标记65A和对准模型的第二叠对测量标记65B或图案化光刻胶层的第三叠对测量标记65C构成一组先进图像计量(advanced imagingmetrology，AIM)标记。
参考图3C和图4C，第一叠对测量标记65A和对准模型的第二叠对测量标记65B或图案化光刻胶层的第三叠对测量标记65C构成一组基于微绕射的叠对(micro diffractionbased overlay，μDBO)标记。
依据一些实施例，基于在计量工具(例如，将于后文描述的虚拟对准与预叠对测量工具120或虚拟对准与预叠对测量工具120的一或多个元件)中施行的基于图像或基于绕射的图案辨识演算法(pattern recognition algorithm)，预叠对测量数据或叠对测量数据指出第一叠对测量标记65A和对准模型的第二叠对测量标记65B或图案化光刻胶层的第三叠对测量标记65C的中心之间的对准准确度。
本技术领域中技术人员应理解图3A-图4C仅示出叠对测量标记的结构范例，且可使用任何其他具有不同结构的合适的叠对测量标记。
再次参考图1，于一些实施例中，第二材料层102设置于第一图案化层101上。第二材料层102包含半导体材料层(如硅层或硅锗层)、介电材料(如氧化硅，氮化硅或低介电常数介电材料层)或导电材料(如掺杂的多晶硅层、铜层、或铝层)。于一实施例中，第一图案化层101的第一主图案61A包含源极和漏极特征，且将在第二材料层102中形成的第二主图案包含设计为落在源极和漏极特征上的接触件。于另一实施例中，第一图案化层101的第一主图案61A包含多个金属线，且将在第二材料层102中形成的第二主图案包含设计为落在金属线上的贯孔特征。
于替代实施例中，将形成的第二主图案可以为减小第一主图案61A的间距的双重图案化(double patterning)。于此例子中，可以省略第二材料层102。
于其他实施例中，可直接使用形成于涂覆在第一图案化层101上的光刻胶层中的图案，举例来说，作为离子布植遮罩，而不通过对下方层进行蚀刻制程以将光刻胶层中的图案转移至下方层。于此例子中，可以省略如第二材料层102的下方层。
于下文中，作为范例的基板被描述为包含第一图案化层101及具有平坦的外表面的未图案化的第二材料层102。
图5A-图5C为示出于基板上制造半导体结构的方法的示意图。
于图5A中示出的参考字符W1、W2和W3代表基板，其可以与前述的基板W相同或相似。于一些实施例中，基板W1、W2和W3各自具有设置于其上的第一图案化层101和第二材料层102，以及将通过依据一些实施例的方法制造的基板W1、W2和W3。
每个基板W1，W2和W3被分成由图中的实线边界线定义的多个场域。于后文描述的光刻图案化制程期间，掩模(也被称为掩模或倍缩掩模)被重复地转移到每个基板的每个场域。特别地，光刻图案化制程包含于适当模式下的曝光制程，如步进及扫描。掩模相对地步进到基板的一场域且相应的遮罩图案被转移到此场域，然后遮罩步进到下一场域且将遮罩图案转移到该场域，依此类推，直到基板场域耗尽。于一些实施例中，每个场域包含一个芯片或可选地多个芯片。于一些实施例中，对准标记形成在每个场域上。举例来说，对准遮罩形成在芯片区域和切割线上。对准标记的数量和对准标记的位置设计为从场域到场域及/或从芯片到芯片间具有足够的基板覆盖率。
于图5A及图5B中示出的参考字符W代表通过依据一些实施例的方法所制造的具有设置在其上的第一图案化层101的基板的各种状态。本技术领域中技术人员应该理解，尽管由参考数字110、120、130、140及150代表的多个阶段/工具仅处理或制造由参考字符W所代表的一个基板，但两个或更多的基板可以同时、由不同的工具分别处理。如此，在一个决定的时段内，可以通过依据一些实施例的方法制造更多的基板。本技术领域中技术人员亦应该理解，尽管在每个制程步骤中只说明了一个工具，相较于使用其后的工具或在前的工具，在一制程步骤中可以使用具有相同或类似功能的两个或更多的工具同时处理两个或更多个基板，其花费制程时间较长。如此，可有效地利用多个阶段/工具来改善制造效率。
于图5B中示出的参考字符W4、W5和W6代表基板，此基板在通过依据一些实施例的方法制造之后，具有形成在第二材料层102上并对准第一图案化层101的图案化光刻胶。
参照附图，于基板上制造半导体结构的方法开始于基板W，其上按序设置第一图案化层101和第二材料层102。此方法包含步骤S510，步骤S510中是通过如旋转涂覆的适当技术将光刻胶层103涂覆在第二材料层102上。
光刻胶层103于光刻曝光制程期间对射线敏感，并且对后续制程(如蚀刻或离子布植)具有抵抗性。于一些实施例中，光刻胶层103包含作为基质的具抵抗性的聚合物材料、辐射敏感性成分(如光酸产生剂或PAG)、以及溶剂。光刻胶层103可以是正性光刻胶或负性光刻胶。步骤S510还可以包含其他制程步骤，如热烘烤(thermal baking)步骤，以在旋转涂覆后减少光刻胶层103的溶剂。
于基板上制造半导体结构的方法包含步骤S520，其中通过虚拟对准与预叠对测量工具120进行虚拟对准、进行预叠对测量、以及决定补偿数据。通过虚拟对准与预叠对测量工具120执行的操作以及此工具的配置细节将参考图6来描述。
如图6所示，于一些实施例中，虚拟对准与预叠对测量工具120包含投影工具121、对准工具125、影像截取装置126、处理器127、以及存储器127A。
投影工具121配置以生成虚拟遮罩VM。虚拟遮罩VM并非物理性的存在，且可通过点光束源122或任何合适光源的开/关操作引起的图案来生成，此光源因应于指出从图案数据库160或任何其他合适的技术接收的图案数据信息的控制信号。于一些实施例中，图案数据库160存储图案数据，此图案数据为如由国际半导体设备暨材料协会(SemiconductorEquipment andMaterials International，SEMI)提出的开放图稿系统交换标准(openartwork system interchange standard(OASIS或OAS))和图形数据系统(graphic datasystem(GDS或GDSII))的格式。本技术领域中技术人员应理解，图案数据可以通过施行电子设计自动化(electronic design automation，EDA)软件/工具的一或多台电脑生成，并且可以用于制造掩模。因此，基于图案数据所制造的掩模中的图案包含如图案的位置、以及图案的特性的信息，此信息指出是否通过使用掩模的光刻制程保持或移除光刻胶材料。遮罩中的图案的信息可以通过图案数据库中存储的图案数据中含有的相应部分信息代表，反之亦然。也就是说，投影工具121基于来自如虚拟对准与预叠对测量工具120的处理器127的控制器的控制信号生成虚拟遮罩VM，其可模拟将用于图案化光刻胶层103的真实掩模或真实掩模的一部分。
投影工具121包含照射模块(例如，聚光器)123。照射模块123包含单一透镜或具有多个透镜及/或其他透镜元件的透镜模块。举例来说，照射模块123可包含微透镜阵列、阴影遮罩、及/或其他结构，照射模块123被设计为协助将来自点光束源122的入射光引导至投影工具121的投影模块124上。投影模块124可具有单一透镜元件或多个透镜元件，配置为将穿过照射模块123的光引导至基板W上。投影模块124的每个透镜元件可包含透明基板且可进一步包含多个涂覆膜层。照射模块123和投影模块124统称为光学子系统。光学子系统可进一步包含如入射瞳(entrance pupil)和出射瞳(exit pupil)的附加部件(未示出)。
于一些实施例中，可于点光束源122、照射模块123、投影模块124及投影工具121的附加元件中的一或多个，或者夹持基板W的基板台128上设置各别的位置调整工具，其包含，举例来说，马达或致动器；使得具有位置调整工具的各别的元件可以在对准工具125的控制下以平移和旋转的模式移动。于图6中示出的移动工具129为调整基板台128的位置的位置调整工具的范例，使得虚拟遮罩VM与基板W之间的相对位置可于进行虚拟遮罩VM与基板W对准的制程的期间通过对准工具125的控制来调整。
于一些实施例中，虚拟遮罩VM可因应于移动部件之间沿第一扫描方向上的相对移动而进行基板W的扫描，以及于次扫描方向上(举例来说，垂直于第一扫描方向的方向)进行基板的步进；使得虚拟遮罩VM的虚拟图案可投影至基板W上，模拟图案化光刻胶于第一图案化层101上方的叠对现象。
于一些实施例中，虚拟对准与预叠对测量工具120可进行虚拟遮罩VM与基板之间的对准。
举例来说，至少基于接收自图案数据库160的图案数据，虚拟对准与预叠对测量工具120的控制器生成指出将两个或多个虚拟遮罩VM的粗略对准标记对准两个或多个第一图案化层101中的第一粗略对准标记63A的位置信息的控制信号。于其他实施例中，亦基于在光刻制程中使用的真实掩模的测量结果生成或调整虚拟标记。因应于控制信号，自虚拟遮罩VM发射代表两个或多个虚拟遮罩VM的粗略对准标记的位置信息的光，在穿过设置在点光束源122与基板W之间的投影工具121的光学系统之后，最终投影至设置在第一图案化层101上的光刻胶层103的表面上。因此，两个或多个虚拟遮罩VM的粗略对准标记出现在光刻胶层103上。
位于对准工具125上方的影像截取装置126截取第一图案化层101中的第一粗略对准标记63A与投影至光刻胶层103上的虚拟遮罩VM的粗略对准标记的当前位置的图像。虚拟对准与预叠对测量工具120的控制器基于所截取到的图像决定第一图案化层101中的第一粗略对准标记63A与投影至光刻胶层103上的虚拟遮罩VM的粗略对准标记的叠对相关联的相对位置及/或位态(attitude)、生成一数量的补偿以减少相对位置的数量、以及随后通过控制与投影工具121及/或基板台128的单元相关联的一或多个位置调整工具进行虚拟遮罩VM与基板的对准。
通过重复在上述的影像截取装置126、对准工具125、投影工具121及其位置调整工具、基板台128以及虚拟对准与预叠对测量工具120的控制器之间的交互操作，当获得基于粗略对准标记的预期的粗略对准准确度时，可完成粗略对准。
而后，可进行精细对准。精细对准制程的进行除了为使用第一图案化层101中的第一精细对准标记64A与投影至光刻胶层103上的虚拟遮罩VM的精细对准标记而非使用第一图案化层101中的第一粗略对准标记63A与投影至光刻胶层103上的虚拟遮罩VM的粗略对准标记外，与粗略对准大致上相同。此外，于精细对准时影像截取装置126可在相较于先前使用于粗略对准时更高的倍率模式下操作以截取图像。
图7为示出粗略和精细对准标记的位置与失准信息的概念图。精细对准标记上的箭头指出在精细对准标记的位置所测量的失准向量。
可基于考量图7所示的所有位置数据的整体判断来提取相对位移或旋转量、及用于虚拟遮罩VM与基板W之间的后续相对位置调整的上述的方向。然后，可以基于所决定的相对位移或旋转来执行另一精细调整。
通过重复在上述的影像截取装置126、对准工具125、投影工具121及其位置调整工具、基板台128以及虚拟对准与预叠对测量工具120的控制器之间的交互操作，当获得基于精细对准标记的预期的精细对准准确度时，可完成精细对准。
于进行对准之后，可通过虚拟对准与预叠对测量工具120进行叠对测量或叠对建图，从而获得虚拟遮罩VM与第一图案化层101的叠对信息。由于进行叠对测量或叠对建图时使用虚拟遮罩VM而没有物理性的图案形成，此叠对测量或叠对建图将被描述为预叠对测量或预叠对建图，以与图案化光刻胶层与第一图案化层101的叠对测量或叠对建图区分。
参考图4A-图4C、图5A、图5C及图6，可通过虚拟对准与预叠对测量工具120收集第一图案化层101的叠对数据。于一些实施例中，叠对数据包含第一叠对测量标记65A或于第一图案化层101中第一叠对测量标记65A的图谱(map)与第二叠对测量标记65B或由虚拟遮罩VM提供的第二叠对测量标记65B的图谱相关的位置。
图8为示出第一图案化层101中的第一叠对测量标记65A与投影到光刻胶层103上的虚拟遮罩VM的第二叠对测量标记65B的叠对建图。C1、C2、...、Cn(n代表所有第一叠对测量标记65A的数量)表示第一图案化层101中的第一叠对标记65A的中心，以及D1、D2、...、Dn表示投影到光刻胶层103上的虚拟遮罩VM的第二叠对测量标记65B的中心。于此，若对准为完美且叠对测量不含有测量误差，则意指Ci(i＝1、2、...、n)和Di彼此完全叠对。
比较图7与图8，相较于基于精细对准标记的对准数据，自第一叠对测量标记65A与第二叠对测量标记65B收集的叠对数据具有较大的数量。因此，对准数据与叠对数据不同。对准数据设计为用于对准验证的目的，且其数据量不足以用于叠对的目的。
于一些实施例中，对于12英寸基板W，第一叠对测量标记65A及第二叠对测量标记65B的对数可介于10至80,000的范围之间。于第一叠对测量标记65A及第二叠对测量标记65B的对数在10至80,000之间的例子中，测量与数据处理时间不会太长，用于制成叠对测量标记的基板W中的面积在制造的容许范围内，且叠对数据可提供用于实际对准的补偿的可靠评估(evaluation)。于第一叠对测量标记65A及第二叠对测量标记65B的对数少于10的例子中，预叠对数据可能不足以提供虚拟遮罩VM与第一图案化层101叠对的可靠评估。另一方面，于第一叠对测量标记65A及第二叠对测量标记65B的对数多于80,000的例子中，可能浪费测量及数据处理时间与基板中相对大的面积。于一些实施例中，第一精细对准标记64A及64B的对数可在10至200的范围之间。然而，叠对测量标记的对数并没有特别限制。于一些实施例中，第一叠对测量标记65A及第二叠对测量标记65B的对数可依据设计细节来修改，例如基板的尺寸和待制造的图案的临界尺寸。
参考图8，依据第一图案化层101的第一叠对测量标记65A与虚拟遮罩VM提供的相应的第二叠对测量标记65B之间的位移差来评估或决定预叠对误差。于一些范例中，每个预叠对误差是包含数值(magnitude)和方向(direction)的向量(vector)。于一些实施例中，可应用包含场域内高阶程序校正(intra-field high order process correction，iHOPC)、高阶程序校正(high order process correction，HOPC)及/或每次曝光校正(correction per exposure，CPE)的校正演算法以获得预叠对误差。因此叠对误差由对应于多对第一叠对测量标记65A及第二叠对测量标记65B(或其中心)的多个叠对误差决定。预叠对误差提供多个叠对误差的图谱，其形成向量图。
于一些实施例中，虚拟对准与预叠对测量工具120利用对准模型决定叠对补偿，此叠对补偿与将于后文描述的对准与曝光工具130的一或多个系统参数(亦称为补偿参数)相关。叠对补偿操作以应用在对准与曝光工具130，使得对准与曝光工具130相应地调整，特别是调整过的系统参数。于一些实施例中，虚拟遮罩VM与第一图案化层101对准时的点光束源122的位置可做为用于调整对准与曝光工具130中的曝光光源的参考使用。
将叠对补偿应用于对准与曝光工具130之后，将基板W装载到对准与曝光工具130。对准与曝光工具130包含一或多个辐射源131以提供辐射能。辐射源131可为任何合适的光源。于各种实施例中，辐射源131可包含选自由紫外光(UV)源、深UV(DUV)源及极紫外光(EUV)源组成的群组的光源。举例来说，辐射源131可为具有波长为436nm(G光线)或365nm(I光线)的汞灯、波长为248nm的氟化氪(KrF)准分子雷测、波长为193nm的氟化氩(ArF)准分子激光、波长为157nm的氟(F2)准分子激光，或具有所需波长(例如，低于约100nm)的其他光源。于另一个范例中，辐射源131具有约13.5nm或更小的波长。对准与曝光工具130包含照射模块(例如，聚光器)132。照射模块132包含单一透镜或具有多个透镜及/或其他透镜组件的透镜模块。举例来说，照射模块132可包含微透镜阵列、阴影遮罩、及/或其他结构，照射模块132设计为协助将来自辐射源131的入射光在穿过设置在遮罩台133上的掩模M之后引导至投影模块134上。投影模块134可具有单一透镜元件或多个透镜元件，配置为将光引导至基板W上。投影模块134的每个透镜元件可包含透明基板且可进一步包含多个涂覆膜层。照射模块132和投影模块134统称为光学子系统。光学子系统可进一步包含如入射瞳(entrancepupil)和出射瞳(exit pupil)的附加特征(未示出)。
于其他实施例中，辐射能量为极紫外光能量，且掩模M与光学子系统设计为具有反射机制。于此情况下，光学子系统包含如面镜的各种反射元件，其被设计及配置为实现各别的功能。
于此，通过使用于生成虚拟遮罩VM的相同遮罩数据来制造掩模M，且因此，投影于基板W的外表面上的图案拟似投影在基板W的外表面上的掩模M的图像
于一些实施例中，叠对补偿与光学子系统(如图9所示的投影模块134)相关联，并应用于调整光学子系统以消除或减少于后续曝光制程的叠对误差。举例来说，叠对补偿应用于投影模块134，使得各种光学组件(如透镜或面镜)被调整为具有使掩模图案成像于基板W的图像具有减少的叠对误差的配置。在一特定范例中，补偿参数为一或多个光学参数，如与投影模块134相关联的Zernike多项式的一个或多个系数。
参考图5B、图5C及图9，于步骤S530中，对准与曝光工具130基于掩模M中的第三粗略对准标记63C与第一图案化层101中的第一粗略对准标记63A进行粗略对准，然后接着基于掩模M中的第三精细对准标记64C与第一图案化层101中的第一精细对准标记64A进行精细对准。即使于步骤S530中使用实际遮罩而非虚拟遮罩，粗略与精细对准详细的制程可以参考对照图5A、图5C、图6对步骤S520的描述，因此这里将省略描述以避免赘述。本技术领域中技术人员应该理解，对准与曝光工具130可包含虚拟对准与预叠对测量工具120中包含的额外元件，并且将省略其描述以避免赘述。
于一些实施例中，在如于图6中所示的虚拟对准与预叠对测量工具120的一或多个独立的对准与叠对计量工具中施行(离线模式)虚拟对准以及第一图案化层101对于由虚拟遮罩VM提供的基板上的图案的预叠对数据的收集。于步骤S520中使用的对准与叠对计量工具的数量为基于步骤S520的产出量与步骤S530中通过实际对准与曝光工具130对光刻胶层103的曝光制程的产出量来决定，以消除实际对准和曝光工具130的等待时间，以改善制造效率，从而减少成本。
于一些实施例中，这种实际对准与曝光工具130的对准及曝光制程与虚拟对准与预叠对测量工具120的虚拟对准及预叠对测量之间的关联是动态的，取决于对个别产品的各个曝光制程配方(recipes)。
于一些实施例中，虚拟对准与预叠对测量工具120中涉及虚拟对准的元件可以与对准与曝光工具130中执行实际对准的元件同样地配置，而不考虑照射光源的差异。如此，基于所收集的预叠对数据而决定的补偿数据更加可靠。
于一些实施例中，实际对准与曝光工具130以及虚拟对准与预叠对测量工具120可以是整合系统，在这种例子中，相同的元件可以用于步骤S520中的虚拟对准以及步骤S530中的实际对准。
例如与不进行虚拟对准和预叠对测量以决定补偿的范例相比，由于基于虚拟对准和预叠对测量的补偿应用于实际对准，对准准确度可以从20nm改善到10nm或7nm或甚至3-5nm或更小。
由于补偿为基于虚拟对准及预叠对测量而没有对光刻胶层的实际曝光和显影，与参考图2所描述的范例相比仅应用了一个曝光制程，因此减少了作为最昂贵的制造工具的一的曝光单元所使用的时间，并降低了制造成本。
于一些实施例中，应用在用于对准基板W的对准与曝光工具130的补偿也可以用于对准包含一或多个基板W1、W2、及W3的后续晶圆。于一些实施例中，在将补偿应用到对准与曝光工具130之后而制造一或多个基板W1、W2、及W3时，可省略步骤S520。
现在再次参照图5B、图5C，依据一些实施例的方法还包含步骤S540，步骤S540对光刻胶层103进行显影制程以形成图案化的光刻胶层。举例来说，在光刻胶层为正性光刻胶的例子中，通过显影制程移除光刻胶层103的曝光部分。在另一个范例中，在光刻胶层103为负性光刻胶的例子中，将通过显影制程去除光刻胶层103的未曝光部分，但是保留曝光的部分。因此，通过步骤S540中进行的显影制程，将曝光的阻抗层的潜在(latent)图案转换为具有各种开口以露出下面的第二材料层102的图案化光刻胶层103’(如图10所示)。
参照图10，图案化光刻胶层103'包含第三主图案61C、包含第三粗略对准标记63C及第三精细对准标记64C的第三对准标记62C、以及第三叠对测量标记65C，并对应(例如，对准)于第一图案化层101中的那些标记。
现参照图5B、图5C、图10，依据一些实施例的方法还包含步骤S550，步骤S550中进行叠对测量以通过叠对测量工具150获得图案化光刻胶层103’与第一图案化层101的叠对数据。于一些实施例中，通过对照第一叠对测量标记65A来测量第三叠对测量标记65C以获得叠对数据或叠对图谱。于一些实施例中，叠对测量工具150可以决定补偿数据，此补偿数据可以应用于使用在后续基板的对准与曝光工具130。叠对测量工具150的操作和配置可以参考虚拟对准与预叠对测量工具120的描述。于一些实施例中，除了于虚拟对准与预叠对测量工具120中用于虚拟对准的元件或工具被省略或不使用之外，叠对测量工具150可和虚拟对准与预叠对测量工具120大致上相同。因此将不重复叠对测量工具150的描述以避免赘述。于一些实施例中，可省略步骤S550。
尽管未示出，依据一些实施例的方法还可以包含蚀刻未被覆盖的第二材料层102以便将图案化光刻胶层103’中的图案转移到第二材料层102，而后移除图案化光刻胶层103’。
于一些实施例中，可以调整方法中的步骤顺序。举例来说，可以在步骤S520之后但在实际对准和曝光之前进行步骤S510的涂覆光刻胶层103。在此例子中，在进行虚拟对准并获得预叠对建图以决定在实际对准中使用的补偿时，无光刻胶涂覆于第二材料层102上。
图11为依据一些实施例，示出于基板上制造结构的系统的示意图。
如图11所示，系统100包含网络190，有线或无线或其组合，连接上述如涂覆工具110的工具、虚拟对准与预叠对测量工具120、对准与曝光工具130、显影工具140、叠对测量工具150、以及图案数据库160。系统100还可以包含转移工具170，例如程序化以在各种工具或单元之间转移基板的机械手臂、以及连接至网络190的主控制器180。主控制器180可以控制、监视及/或协调各种连接至网络190的工具或单元的整体操作。
通过包括存储在非暂态电脑的可读取媒体中的电脑可执行指令的软件，任何公开的技术，如测量、对准、决定、移动、图像制程、图像/图案识别、及偏移/失准提取、工具、单元、模块、控制器、步骤、及/或操作，可以整体或部分施行。这样的软件可在实现于工具或单元或主控制器180中的一或多个电脑或一或多个处理器上执行。为明确说明，仅描述了某些基于软件施行的所选面向。省略了其他本领域公知的细节。举例来说，应理解所公开的技术不限于任何特定的电脑语言、程序、或电脑。举例来说，所公开的技术可以使用任何商业上可获得的电脑来施行，此电脑执行任何商业上可获得或其他合适的语言编写的程序。
任何公开的步骤或操作产生的任何数据都可以使用各种不同的数据结构或格式存储在电脑可读取媒体上(例如，有型的电脑可读取媒体，如一或多个CD、挥发性存储器元件(如DRAM或SRAM)、或非挥发性或非暂态存储器元件(如硬盘))。这些数据可以使用区域电脑或通过如网络190的网络(例如，通过服务器电脑)来创建、更新、或存储，且可以在电脑、半导体制造工具、及半导体计测工具之间交换。
任何工具、单元、或控制器可具有使用者接口以允许操作者依据设计细节输入或调整参数。
如前文所述，基板W为半导体基板，如由硅所制成的12英寸晶圆。本公开并不限于此。
于其他实施例中，基于获得预叠对测量数据以决定用在实际对准以于实际对准中改善对准准确度的补偿的技术可应用在用于光刻制程的步进机、或应用在其他工具，如电子束写入机、纳米压印机、或使用其他制程在基板上制作图案的自组装机器。
依据本公开的一些实施例，可改善图案化光刻胶层相对于所制造的图案化层的对准准确度，而不对中介光刻胶层使用额外的光刻制程，从而减少曝光单元使用的时间并降低制造成本。
依据本公开的一些实施例，相较于精细对准标记，具有更小尺寸及更多数量的叠对测量标记可用于在实际光刻制程之前获得预叠对建图及/或在实际光刻制程之后获得叠对建图，从而改善了应用于调整对准工具中的一或多个参数的补偿数据的可靠度。
于一实施例中，提供一种于基板上制造结构的方法，包含将参考图案的图像投影到具有第一图案化层的基板上，此第一图案化层包含多个第一对准标记和多个第一叠对测量标记，且参考图案包含多个第二对准标记和多个第二叠对测量标记；基于这些第一对准标记和这些第二对准标记，将第一图案化层对准参考图案的图像，获得这些第一叠对测量标记与这些第二叠对测量标记的预叠对建图(pre-overlay mapping)；以及决定补偿数据，此补偿数据指出这些第一叠对测量标记和这些第二叠对测量标记的预叠对建图的信息。于一实施例中，此方法还包含基于补偿参数来调整工具的参数。于一实施例中，此工具为光刻工具中的对准模块。于一实施例中，此方法还包含于第一图案化层上涂覆光刻胶层。于一实施例中，此方法还包含于涂覆光刻胶层后，将掩模对准第一图案化层、以及于将掩模对准第一图案化层后，图案化光刻胶层。于一实施例中，参数应用于掩模对第一图案化层的对准。于一实施例中，此方法还包含于图案化光刻胶层之前，于第一图案化层与光刻胶层之间形成第二材料层、以及于图案化光刻胶层后，将图案化光刻胶层作为蚀刻遮罩以蚀刻第二材料层。于一实施例中，此方法还包含获得第一叠对测量标记与已蚀刻的第二材料层中的第三叠对测量标记的叠对建图。于一实施例中，此方法还包含决定另一补偿数据，此补偿数据指出第一叠对测量标记与第三叠对测量标记的叠对建图的信息。于一实施例中，此方法还包含基于另一补偿数据调整工具中的参数或工具中的另一参数。于一实施例中，此方法还包含基于图案数据以生成信号，此信号指出第二对准标记的位置、以及因应于此生成的信号，调整基板上方的光学系统以容许参考图案的图像投影至基板上并对准第一图案化层。于一实施例中，基于图案数据制造掩模。于一实施例中，于获得第一叠对测量标记与第二叠对测量标记的预叠对建图之前涂覆光刻胶、以及于获得第一叠对测量标记与第二叠对测量标记的预叠对建图之后曝光此光刻胶。于一实施例中，于获得第一叠对测量标记与第二叠对测量标记的预叠对建图之后涂覆光刻胶、以及于获得第一叠对测量标记与第二叠对测量标记的预叠对建图之后曝光此光刻胶。于一实施例中，工具为电子束写入机、纳米压印机、或自组装机器中的一个。
于一实施例中，提供一种半导体制造工具，包含对准工具、叠对测量工具、基板台、处理器、以及存储指令的非暂态存储媒体，其中于基板台上设置有具有图案化层的基板。当存储指令的非暂态存储媒体执行指令时，使处理器将信号传输到对准工具以使对准工具将参考图案的图像投影于基板上、基于图案化层中的第一对准标记与由所投影图像提供的第二对准标记，使对准工具进行图案化层对所投影图像的对准、使叠对测量工具获得图案化层中的第一叠对测量标记与所投影图像提供的第二叠对测量标记的预叠对建图、以及决定指出第一叠对测量标记与第二叠对测量标记的预叠对建图的信息的补偿数据。于一实施例中，当执行存储有指令的非暂态存储媒体的指令时，进一步使处理器将指出补偿数据的信号传输到另一半导体工具，以使另一半导体工具因应于所接收信号来调整参数。于一实施例中，半导体制造工具还包含曝光工具，其中存储指令的非暂态存储媒体，当执行指令时更使处理器调整对准工具的参数、于调整对准工具的参数后使对准工具再进行图案化层对所投影图像的对准、于再进行对准后，使曝光工具曝光涂覆于图案化层上的光刻胶层。
于一实施例中，提供一种半导体制造系统，包含虚拟对准与预叠对测量工具、对准与曝光工具、以及显影工具。虚拟对准与预叠对测量工具配置以将参考图案的图像投影到基板上、基于第一图案化层中的第一对准标记与所投影图像提供的第二对准标记，将第一图案化层虚拟对准所投影图像、获得第一叠对测量标记与第二叠对测量标记的预叠对建图、以及决定指出第一叠对测量标记与第二叠对测量标记的预叠对建图的信息的补偿数据。对准与曝光工具配置以基于补偿数据将掩模对准第一图案化层，以及曝光涂覆于第一图案化层上的光刻胶层。显影工具配置以显影已曝光的光刻胶层。于一实施例中，在虚拟对准与预叠对测量工具以及对准与曝光工具中，仅对准与曝光工具包含用于曝光光刻胶层的辐射源。
上述的用语“实施例”或“一些实施例”并非指相同的实施例或相同的多个实施例，而是提供于强调与其他实施例或多个实施例不同的具体特征或特性。本技术领域中技术人员应该理解，可以认为上述“实施例”或“一些实施例”能够通过彼此全部或部分组合来实现，除非提供相反或矛盾的描述。
前述内文概述了许多实施例的特征，使本技术领域中技术人员可以从各个方面优选地了解本公开。本技术领域中技术人员应可理解，且可轻易地以本公开为基础来设计或修饰其他制程及结构，并以此达到相同的目的及/或达到与在此介绍的实施例等相同的优点。本技术领域中技术人员也应了解这些相等的结构并未背离本公开的发明构思与范围。在不背离本公开的发明构思与范围之前提下，可对本公开进行各种改变、置换或修改。

Claims (1)

1.一种于基板上制造结构的方法，包括：
将一参考图案的图像投影到具有一第一图案化层的一基板上，该第一图案化层包含多个第一对准标记和多个第一叠对测量标记，且该参考图案包含多个第二对准标记和多个第二叠对测量标记；
基于所述第一对准标记和所述第二对准标记，将该第一图案化层对准该参考图案的图像；
获得所述第一叠对测量标记和所述第二叠对测量标记的一预叠对建图(pre-overlaymapping)；以及
决定一补偿数据，该补偿数据指出所述第一叠对测量标记和所述第二叠对测量标记的该预叠对建图的信息。
CN201811313606.5A 2017-11-15 2018-11-06 于基板上制造结构的方法 Pending CN109786221A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762586689P 2017-11-15 2017-11-15
US62/586,689 2017-11-15
US15/965,251 2018-04-27
US15/965,251 US10859924B2 (en) 2017-11-15 2018-04-27 Method for manufacturing semiconductor device and system for performing the same

Publications (1)

Publication Number Publication Date
CN109786221A true CN109786221A (zh) 2019-05-21

Family

ID=66433225

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811313606.5A Pending CN109786221A (zh) 2017-11-15 2018-11-06 于基板上制造结构的方法

Country Status (3)

Country Link
US (2) US10859924B2 (zh)
CN (1) CN109786221A (zh)
TW (1) TW201923492A (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111312691A (zh) * 2020-03-02 2020-06-19 长江存储科技有限责任公司 一种套刻对准标记结构、套刻对准测量方法及半导体器件
CN112614803A (zh) * 2020-12-30 2021-04-06 合肥晶合集成电路股份有限公司 一种集成电路的制备方法
CN112882346A (zh) * 2019-11-29 2021-06-01 中芯国际集成电路制造(上海)有限公司 套刻补偿的方法及其系统
CN113130340A (zh) * 2020-02-27 2021-07-16 台湾积体电路制造股份有限公司 叠对误差测量方法及叠对误差测量结构
CN114200780A (zh) * 2020-05-29 2022-03-18 长江存储科技有限责任公司 一种套刻对准标记结构及相关方法和器件
CN114695087A (zh) * 2020-12-30 2022-07-01 科磊股份有限公司 一种制造集成电路的方法和系统
CN117311108A (zh) * 2023-11-30 2023-12-29 合肥晶合集成电路股份有限公司 套刻标记及其制备方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10859924B2 (en) * 2017-11-15 2020-12-08 Taiwan Semiconductor Manufacturing Co., Ltd. Method for manufacturing semiconductor device and system for performing the same
US10461038B1 (en) * 2018-08-31 2019-10-29 Micron Technology, Inc. Methods of alignment marking semiconductor wafers, and semiconductor packages having portions of alignment markings
US10642161B1 (en) * 2018-10-10 2020-05-05 International Business Machines Corporation Baseline overlay control with residual noise reduction
US11784077B2 (en) * 2019-12-18 2023-10-10 Micron Technology, Inc. Wafer overlay marks, overlay measurement systems, and related methods
US11978640B2 (en) * 2021-04-09 2024-05-07 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing semiconductor devices
CN115793413B (zh) * 2022-12-22 2024-06-18 上海铭锟半导体有限公司 基于对位差与双重光刻的超分辨率图案实现方法及装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101059811B1 (ko) 2010-05-06 2011-08-26 삼성전자주식회사 마스크리스 노광 장치와 마스크리스 노광에서 오버레이를 위한 정렬 방법
US9360778B2 (en) 2012-03-02 2016-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for lithography patterning
US8837810B2 (en) 2012-03-27 2014-09-16 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for alignment in semiconductor device fabrication
US8703368B2 (en) 2012-07-16 2014-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Lithography process
US9442392B2 (en) 2012-12-17 2016-09-13 Taiwan Semiconductor Manufacturing Co., Ltd. Scanner overlay correction system and method
US9123583B2 (en) 2013-07-12 2015-09-01 Taiwan Semiconductor Manufacturing Co., Ltd. Overlay abnormality gating by Z data
TW201520702A (zh) 2013-11-19 2015-06-01 Huang Tian Xing 對準誤差補償方法、系統，及圖案化方法
US10146141B2 (en) 2014-08-28 2018-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Lithography process and system with enhanced overlay quality
US9841687B2 (en) 2015-07-14 2017-12-12 Taiwan Semiconductor Manufacturing Co., Ltd. Synchronized integrated metrology for overlay-shift reduction
US10859924B2 (en) * 2017-11-15 2020-12-08 Taiwan Semiconductor Manufacturing Co., Ltd. Method for manufacturing semiconductor device and system for performing the same

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112882346B (zh) * 2019-11-29 2023-06-16 中芯国际集成电路制造(上海)有限公司 套刻补偿的方法及其系统
CN112882346A (zh) * 2019-11-29 2021-06-01 中芯国际集成电路制造(上海)有限公司 套刻补偿的方法及其系统
CN113130340B (zh) * 2020-02-27 2024-02-20 台湾积体电路制造股份有限公司 叠对误差测量方法及叠对误差测量结构
CN113130340A (zh) * 2020-02-27 2021-07-16 台湾积体电路制造股份有限公司 叠对误差测量方法及叠对误差测量结构
CN111312691A (zh) * 2020-03-02 2020-06-19 长江存储科技有限责任公司 一种套刻对准标记结构、套刻对准测量方法及半导体器件
CN114200780A (zh) * 2020-05-29 2022-03-18 长江存储科技有限责任公司 一种套刻对准标记结构及相关方法和器件
CN114200780B (zh) * 2020-05-29 2023-07-04 长江存储科技有限责任公司 一种套刻对准标记结构及相关方法和器件
CN112614803B (zh) * 2020-12-30 2023-01-31 合肥晶合集成电路股份有限公司 一种集成电路的制备方法
CN114695087A (zh) * 2020-12-30 2022-07-01 科磊股份有限公司 一种制造集成电路的方法和系统
CN112614803A (zh) * 2020-12-30 2021-04-06 合肥晶合集成电路股份有限公司 一种集成电路的制备方法
CN114695087B (zh) * 2020-12-30 2024-05-24 科磊股份有限公司 一种制造集成电路的方法和系统
CN117311108A (zh) * 2023-11-30 2023-12-29 合肥晶合集成电路股份有限公司 套刻标记及其制备方法
CN117311108B (zh) * 2023-11-30 2024-04-05 合肥晶合集成电路股份有限公司 套刻标记及其制备方法

Also Published As

Publication number Publication date
US20210088915A1 (en) 2021-03-25
US10859924B2 (en) 2020-12-08
US20190146357A1 (en) 2019-05-16
US11392045B2 (en) 2022-07-19
TW201923492A (zh) 2019-06-16

Similar Documents

Publication Publication Date Title
CN109786221A (zh) 于基板上制造结构的方法
US10866524B2 (en) Method and system for overlay control
US9709905B2 (en) System and method for dark field inspection
Thompson An introduction to lithography
CN105372945B (zh) 具有增强的覆盖质量的光刻工艺和系统
US7053984B2 (en) Method and systems for improving focus accuracy in a lithography system
CN107799451A (zh) 半导体加工中控制曲度以控制叠对的位置特定的应力调节
CN103543611B (zh) 光刻工艺
CN104049468B (zh) 用于在半导体器件制造中实施光刻工艺的系统和方法
US6093931A (en) Pattern-forming method and lithographic system
TWI719242B (zh) 半導體製造程序中的疊對量測及補償
CN105204299B (zh) 对准精度测量的图形结构
CN109313391A (zh) 基于位移的重叠或对准
US10871708B2 (en) Spatial-frequency matched wafer alignment marks, wafer alignment and overlay measurement and processing using multiple different mark designs on a single layer
WO2004092865A2 (ja) 選出方法、露光方法、選出装置、露光装置、並びにデバイス製造方法
KR20190041146A (ko) 포토마스크의 레이아웃 설계 방법 및 포토마스크의 제조 방법
JP2000306793A (ja) 重ね合わせ精度測定方法。
US20050285056A1 (en) Process for manufacture of semiconductor chips utilizing a posteriori corrections to machine control system and settings
TW202043915A (zh) 判定在基板上的一組度量衡點的方法、相關聯裝置及電腦程式
CN116661232A (zh) 制造半导体装置的方法
Yusa et al. Evaluation of image placement of EPL stencil masks

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190521

WD01 Invention patent application deemed withdrawn after publication