CN117311108A - 套刻标记及其制备方法 - Google Patents
套刻标记及其制备方法 Download PDFInfo
- Publication number
- CN117311108A CN117311108A CN202311619900.XA CN202311619900A CN117311108A CN 117311108 A CN117311108 A CN 117311108A CN 202311619900 A CN202311619900 A CN 202311619900A CN 117311108 A CN117311108 A CN 117311108A
- Authority
- CN
- China
- Prior art keywords
- pattern
- substrate
- mark
- photoresist layer
- height
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 88
- 238000000034 method Methods 0.000 claims abstract description 28
- 238000004519 manufacturing process Methods 0.000 claims abstract description 21
- 229920002120 photoresistant polymer Polymers 0.000 claims description 115
- 238000000059 patterning Methods 0.000 claims description 5
- 238000005259 measurement Methods 0.000 abstract description 8
- 239000010410 layer Substances 0.000 description 138
- 239000004065 semiconductor Substances 0.000 description 12
- 239000000463 material Substances 0.000 description 5
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 4
- 238000005137 deposition process Methods 0.000 description 4
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000005286 illumination Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- AXQKVSDUCKWEKE-UHFFFAOYSA-N [C].[Ge].[Si] Chemical compound [C].[Ge].[Si] AXQKVSDUCKWEKE-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000003550 marker Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7073—Alignment marks and their environment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
本公开涉及一种套刻标记及其制备方法，涉及集成电路技术领域。所述套刻标记的制备方法包括以下步骤：提供衬底，衬底具有芯片区和沟槽区，沟槽区设置有前层标记图案；于衬底具有前层标记图案的一侧形成具有第一图形和第二图形的套刻标记。其中，第一图形对准前层标记图案，第二图形对准芯片区，且第一图形的高度小于第二图形的高度，高度为沿垂直于衬底上表面方向上的尺寸。本公开可以提高套刻标记的轮廓稳定性，进而提高量测结果的准确性。
Description
技术领域
本公开涉及集成电路技术领域，特别是涉及一种套刻标记及其制备方法。
背景技术
套刻对准对于集成电路有着极其重要的作用，如果套刻偏移超过设计容忍度，半导体器件会出现漏电、断路、短路等问题。
套刻对准是通过量测套刻标记进行监控的。然而，套刻标记周围的图形若不对称，其周围的光照强度也会不对称，使得套刻标记两侧因热膨胀产生的气体分布也不平衡，从而造成套刻标记形貌不对称。由此，影响了套刻标记的对准精度，造成量测结果的严重失真。
因此，如何提高套刻标记的轮廓稳定性，进而提高量测结果的准确性，是亟需解决的问题。
发明内容
基于此，有必要提供一种套刻标记及其制备方法，以提高套刻标记的轮廓稳定性，进而提高量测结果的准确性。
一方面，本公开实施例提供了一种套刻标记的制备方法，包括以下步骤：
提供衬底，衬底具有芯片区和沟槽区，沟槽区设置有前层标记图案；
于衬底具有前层标记图案的一侧形成具有第一图形和第二图形的套刻标记。其中，第一图形对准前层标记图案，第二图形对准芯片区，且第一图形的高度小于第二图形的高度，高度为沿垂直于衬底上表面方向上的尺寸。
本公开实施例中，于衬底具有前层标记图案的一侧形成具有第一图形和第二图形的套刻标记，其中，第一图形对准前层标记图案，第二图形对准芯片区，且第一图形的高度小于第二图形的高度。也即，用于对准前层标记图案的第一图形的高度小于用于在芯片区制备半导体器件的第二图形的高度。如此，通过减薄用于对准前层标记图案的第一图形的厚度，可以有效减小因热膨胀造成的第一图形两侧受力不同的问题，从而改善了第一图形的轮廓不对称问题。因此，本公开实施例可以提高套刻标记的轮廓稳定性，进而提高量测结果的准确性。
在本公开一些实施例中，于衬底具有前层标记图案的一侧形成具有第一图形和第二图形的套刻标记包括以下步骤：
于衬底具有前层标记图案的一侧形成第一光阻层；
于第一光阻层背离衬底的表面形成第二光阻层；
图形化第二光阻层，形成具有对准芯片区的第一初始第二图形；
图形化第一光阻层，形成具有对准前层标记图案的第一图形和对准芯片区的第二初始第二图形；第一初始第二图形和第二初始第二图形构成第二图形。
在本公开一些实施例中，第一光阻层包括正光阻层，第二光阻层包括负光阻层。
在本公开一些实施例中，于衬底具有前层标记图案的一侧形成具有第一图形和第二图形的套刻标记还包括以下步骤：
于衬底具有前层标记图案的一侧形成初始正光阻层；
基于第一掩模曝光初始正光阻层；
于初始正光阻层背离衬底的表面形成初始负光阻层；
基于第二掩模曝光初始负光阻层；
显影初始正光阻层和初始负光阻层，以形成第一图形和第二图形。
本公开实施例中，首先基于第一掩模曝光初始正光阻层，使得曝光区域形成光酸，其次基于第二掩模曝光初始负光阻层，最后统一显影。如此，初始正光阻层显影得到的第一图形，初始正光阻层和初始负光阻层同时显影得到的第二图形。也即，利用正负光阻特性就可以得到具有高度差的套刻标记。从而本公开实施例进一步减薄了第一图形的厚度，改善了第一图形的轮廓不对称问题。
在本公开一些实施例中，第一光阻层的高度等于第二光阻层的高度。高度为沿垂直于衬底上表面方向上的尺寸。
本公开实施例中，第一图形和第二图形中的正光阻图形可以采用同一工艺于对应位置形成，有利于简化工艺。
另一方面，本公开实施例提供了一种套刻标记，设置于衬底具有前层标记图案的一侧，包括：第一图形和第二图形。其中，衬底具有芯片区和沟槽区，前层标记图案设置于沟槽区；第一图形对准前层标记图案，第二图形对准芯片区，且第一图形的高度小于第二图形的高度，高度为沿垂直于衬底上表面方向上的尺寸。
本公开实施例中，套刻标记采用如上结构，该结构所能实现的技术效果与前述实施例中套刻标记的制备方法所能具有的技术效果相同，此处不再详述。
在本公开一些实施例中，第一图形和第二图形的高度比不大于1:2。
本公开实施例中，通过控制第一图形和第二图形的高度比，可以确保第一图形的高度足够小。从而最大程度地减小因热膨胀造成的第一图形两侧受力不同的问题，最大程度地改善第一图形的轮廓不对称问题。
在本公开一些实施例中，第一图形包括正光阻图形。第二图形包括沿背离衬底方向层叠设置的正光阻图形和负光阻图形。
在本公开一些实施例中，第二图形中的正光阻图形的高度等于第一图形的高度。
在本公开一些实施例中，第二图形中的正光阻图形的高度不大于第二图形中的负光阻图形的高度。
如上所述，本公开实施例中，于衬底具有前层标记图案的一侧形成具有第一图形和第二图形的套刻标记，其中，第一图形对准前层标记图案，第二图形对准芯片区，且第一图形的高度小于第二图形的高度。也即，用于对准前层标记图案的第一图形的高度小于用于在芯片区制备半导体器件的第二图形的高度。如此，通过减薄用于对准前层标记图案的第一图形的厚度，可以有效减小因热膨胀造成的第一图形两侧受力不同的问题，从而改善了第一图形的轮廓不对称问题。因此，本公开实施例可以提高套刻标记的轮廓稳定性，进而提高量测结果的准确性。
附图说明
为了更清楚地说明本公开实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本公开实施例中提供的一种套刻标记的制备方法的流程图；
图2为图1所示方法中一种步骤S200的流程示意图；
图3为图1所示方法中另一种步骤S200的流程示意图；
图4为本公开实施例中提供的一种套刻标记的制备方法中步骤S100所得结构的剖面结构示意图；
图5为本公开实施例中提供的一种套刻标记的制备方法中步骤S210所得结构的剖面结构示意图；
图6为本公开实施例中提供的一种套刻标记的制备方法中步骤S220所得结构的剖面结构示意图；
图7为本公开实施例中提供的一种套刻标记的制备方法中步骤S230所得结构的剖面结构示意图；
图8为本公开实施例中提供的一种套刻标记的制备方法中步骤S240所得结构的剖面结构示意图；
图9为本公开实施例中提供的一种套刻标记的制备方法中步骤S210’所得结构的剖面结构示意图；
图10为本公开实施例中提供的一种套刻标记的制备方法中步骤S220’所得结构的剖面结构示意图；
图11为本公开实施例中提供的一种套刻标记的制备方法中步骤S230’所得结构的剖面结构示意图；
图12为本公开实施例中提供的一种套刻标记的制备方法中步骤S240’所得结构的剖面结构示意图；
图13为本公开实施例中提供的一种套刻标记的制备方法中步骤S250’所得结构的剖面结构示意图；
图14为本公开实施例中提供的一种套刻标记的剖面结构示意图。
附图标记说明：
1-衬底；11-芯片区；12-沟槽区；21-前层标记图案；310-第一光阻层；320-第二光阻层；31-第一图形；32-第二图形；321-第一初始第二图形；322-第二初始第二图形；410-初始正光阻层；420-初始负光阻层；Y1-第一掩模；Y2-第二掩模；O1-第一间隔的中点；O2-第二间隔的中点。
具体实施方式
为了便于理解本公开，下面将参照相关附图对本公开进行更全面的描述。附图中给出了本公开的实施例。但是，本公开可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使本公开的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本公开的技术领域的技术人员通常理解的含义相同。本文中在本公开的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本公开。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、 第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本公开教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可以用于描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。此外，器件也可以包括另外地取向(譬如，旋转90度或其它取向)，并且在此使用的空间描述语相应地被解释。
在此使用时，单数形式的“一”、“一个”和“所述/该”也可以包括复数形式，除非上下文清楚指出另外的方式。还应明白，当术语“组成”和/或“包括”在该说明书中使用时，可以确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。同时，在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本公开的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例，这样可以预期由于例如制造技术和/或容差导致的所示形状的变化。因此，本公开的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造技术导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不表示器件的区的实际形状，且并不限定本公开的范围。
在此使用时，“沉积”工艺包括但不限于物理气相沉积（Physical VaporDeposition，简称PVD）、化学气相沉积（Chemical VaporDeposition，简称CVD）或原子层沉积（Atomic Layer Deposition，简称ALD）。
套刻对准对于集成电路有着极其重要的作用，如果套刻偏移超过设计容忍度，半导体器件会出现漏电、断路、短路等问题。随着半导体器件特征尺寸的减小，对套刻对准的要求越来越高。
套刻对准是通过量测套刻标记进行监控的。然而，套刻标记周围的图形若不对称，其周围的光照强度也会不对称，从而造成套刻标记形貌不对称。特别是光刻工艺使用厚膜时，这种效应尤为明显。例如，厚光阻膜在曝光后烘烤过程中，氮气在厚光阻膜中生成和聚集经历热膨胀，导致气体分布不平衡，厚光阻膜在“湿”膜状态下膨胀力两侧的膨胀力不同，从而产生不对称的锥形轮廓。
基于此，有必要提供一种套刻标记及其制备方法，以提高套刻标记的轮廓稳定性，进而提高量测结果的准确性。
请参阅图1，本公开实施例提供了一种套刻标记的制备方法，包括步骤S100~S200。
S100：提供衬底，衬底具有芯片区和沟槽区，沟槽区设置有前层标记图案。
S200：于衬底具有前层标记图案的一侧形成具有第一图形和第二图形的套刻标记。
其中，第一图形对准前层标记图案，第二图形对准芯片区，且第一图形的高度小于第二图形的高度，高度为沿垂直于衬底上表面方向上的尺寸。
本公开实施例中，于衬底具有前层标记图案的一侧形成具有第一图形和第二图形的套刻标记，其中，第一图形对准前层标记图案，第二图形对准芯片区，且第一图形的高度小于第二图形的高度。也即，用于对准前层标记图案的第一图形的高度小于用于在芯片区制备半导体器件的第二图形的高度。如此，通过减薄用于对准前层标记图案的第一图形的厚度，可以有效减小因热膨胀造成的第一图形两侧受力不同的问题，从而改善了第一图形的轮廓不对称问题。因此，本公开实施例可以提高套刻标记的轮廓稳定性，进而提高量测结果的准确性。
在一些实施例中，请参阅图2，步骤S200于衬底具有前层标记图案的一侧形成具有第一图形和第二图形的套刻标记包括步骤S210~S220。
S210：于衬底具有前层标记图案的一侧形成第一光阻层。
S220：于第一光阻层背离衬底的表面形成第二光阻层。
S230：图形化第二光阻层，形成具有对准芯片区的第一初始第二图形。
S240：图形化第一光阻层，形成具有对准前层标记图案的第一图形和对准芯片区的第一初始第二图形；第一初始第二图形和第二初始第二图形构成第二图形。
示例地，第一光阻层包括正光阻层，第二光阻层包括负光阻层。
在一些实施例中，请参阅图3，步骤S200于衬底具有前层标记图案的一侧形成具有第一图形和第二图形的套刻标记还包括步骤S210’~S250’。
S210’：于衬底具有前层标记图案的一侧形成初始正光阻层。
S220’：基于第一掩模曝光初始正光阻层。
S230’：于初始正光阻层背离衬底的表面形成初始负光阻层。
S240’：基于第二掩模曝光初始负光阻层。
S250’：显影初始正光阻层和初始负光阻层，以形成第一图形和第二图形。
本公开实施例中，首先基于第一掩模曝光初始正光阻层，使得曝光区域形成光酸，其次基于第二掩模曝光初始负光阻层，最后统一显影。如此，初始正光阻层显影得到的第一图形，初始正光阻层和初始负光阻层同时显影得到的第二图形。也即，利用正负光阻特性就可以得到具有高度差的套刻标记。从而本公开实施例进一步减薄了第一图形的厚度，改善了第一图形的轮廓不对称问题。
示例地，第一光阻层的高度等于第二光阻层的高度。高度为沿垂直于衬底上表面方向上的尺寸。
可以理解，在上述一些实施例中，虽然图1~图3的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，图1~图3中的至少一部分步骤可以包括多个步骤或者多个阶段，这些步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤中的步骤或者阶段的至少一部分轮流或者交替地执行。
为了更清楚地说明本公开实施例提供的套刻标记及其制备方法，以下结合图4~图13对该套刻标记的制备方法中一些可能的实施方式进行了详述。
在步骤S100中，请参阅图4，提供衬底1，衬底1具有芯片区11和沟槽区12，沟槽区12设置有前层标记图案21。
此处，需要特别说明的是，衬底1的芯片区11用于后续制备半导体器件。衬底1的沟槽区12用于制备套刻标记。其中，套刻标记按制备工艺的时间顺序形成的不同结构层上。
本公开实施例中，为了便于理解，以套刻标记为当层标记图案作为示例，其中，当层指在当前时间点，半导体器件中所包括的各结构层中的最上层，也即距离当前时间点最近形成的结构层。相应地，对于前层标记图案21，前层指位于当层以下的结构层，也即相对于当层在更早的时间点形成的结构层。
在一些示例中，衬底1可以采用半导体材料、绝缘材料、导体材料或者它们的材料种类的任意组合构成。衬底1可以为单层结构，也可以为多层结构。例如，衬底1可以是诸如硅（Si）衬底、硅锗（SiGe）衬底、硅锗碳（SiGeC）衬底、碳化硅（SiC）衬底、砷化镓（GaAs）衬底、砷化铟（InAs）衬底、磷化铟（InP）衬底或其它的III/V半导体衬底或II/VI半导体衬底。或者，还例如，衬底1可以是包括诸如Si和SiGe的叠层、Si和SiC的叠层、绝缘体上硅(SOI)或绝缘体上硅锗的层状衬底等。
在步骤S210中，请参阅图5，于衬底1具有前层标记图案21的一侧形成第一光阻层310。
在一些示例中，可以采用沉积工艺形成第一光阻层310。
示例地，第一光阻层310包括正光阻层。
在步骤S220中，请参阅图6，于第一光阻层310背离衬底1的表面形成第二光阻层320。
在一些示例中，可以采用沉积工艺形成第二光阻层320。
示例地，第二光阻层320包括负光阻层320。
在一些示例中，第一光阻层310的高度等于第二光阻层320的高度。高度为沿垂直于衬底1上表面方向上的尺寸。
本公开实施例中，第一图形31和第二图形32中的正光阻图形可以采用同一工艺于对应位置形成，有利于简化工艺。
在步骤S230中，请参阅图7，图形化第二光阻层320，形成具有对准芯片区11的第一初始第二图形321。
此处，需要特别说明的是，第一初始第二图形321对准芯片区11是指：第一初始第二图形321在衬底1上表面的正投影位于芯片区11。
在步骤S240中，请参阅图8，图形化第一光阻层310，形成具有对准前层标记图案21的第一图形31和对准芯片区11的第二初始第二图形322。第一初始第二图形321和第二初始第二图形322构成第二图形32。
示例地，沟槽区12的前层标记图案21的数量包括2个。沟槽区12上的第一图形31的数量包括2个。
此处，第一图形31对准前层标记图案21是指：沿平行于衬底1的方向，两个第一图形31之间具有第一间隔，两个前层标记图案21之间具有第二间隔。第一间隔的中点O1在衬底1上表面的正投影与第二间隔的中点O2在衬底1上表面的正投影重合。第二初始第二图形322对准芯片区11是指：第二初始第二图形322在衬底1上表面的正投影位于芯片区11。
在一些示例中，第一初始第二图形321在衬底1上表面的正投影与第二初始第二图形322在衬底1上表面的正投影重合。
在一些示例中，第一图形31可以用于制备芯片区的半导体器件。
在步骤S210’中，请参阅图9，于衬底1具有前层标记图案21的一侧形成初始正光阻层410。
在一些示例中，可以采用沉积工艺形成初始正光阻层410。
在步骤S220’中，请参阅图10，基于第一掩模Y1曝光初始正光阻层410。
在一些示例中，第一掩模Y1具有第一图形31和第二图形32。
在一些示例中，第一掩模Y1的材料可以包括但不限于氮化硅。
在步骤S230’中，请参阅图11，于初始正光阻层410背离衬底1的表面形成初始负光阻层420。
在一些示例中，可以采用沉积工艺形成初始负光阻层420。
在步骤S240’中，请参阅图12，基于第二掩模Y2曝光初始负光阻层420。
在一些示例中，第二掩模Y2具有对准沟槽区12的图案。此处，第二掩模Y2具有对准沟槽区12的图案是指：第二掩模Y2在衬底1上表面的正投影位于沟槽区，且至少覆盖前层标记图案21在衬底1上表面的正投影。
在一些示例中，第二掩模Y2的材料可以包括但不限于氮化硅。
在步骤S250’中，请参阅图13，显影初始正光阻层410和初始负光阻层420，以形成第一图形31和第二图形32。
此处，第一图形31包括正光阻图形。第二图形32包括沿背离衬底1方向层叠设置的正光阻图形和负光阻图形。
另一方面，请参阅图14，本公开实施例还提供了一种套刻标记，设置于衬底1具有前层标记图案21的一侧，包括：第一图形31和第二图形32。其中，衬底1具有芯片区11和沟槽区12，前层标记图案21设置于沟槽区12。第一图形31对准前层标记图案21，第二图形32对准芯片区11，且第一图形31的高度小于第二图形32的高度，高度为沿垂直于衬底1上表面方向上的尺寸。
本公开实施例中，套刻标记采用如上结构，该结构所能实现的技术效果与前述实施例中套刻标记的制备方法所能具有的技术效果相同，此处不再详述。
在本公开一些实施例中，第一图形31和第二图形32的高度比不大于1:2。例如：第一图形31和第二图形32的高度比可以为：1:5、1:4、1:3或1:2等等。
本公开实施例中，通过控制第一图形31和第二图形32的高度比，可以确保第一图形31的高度足够小。从而最大程度地减小因热膨胀造成的第一图形31两侧受力不同的问题，最大程度地改善第一图形31的轮廓不对称问题。
在本公开一些实施例中，第一图形31包括正光阻图形。第二图形32包括沿背离衬底1方向层叠设置的正光阻图形和负光阻图形。
在本公开一些实施例中，第二图形32中的正光阻图形的高度等于第一图形31的高度。高度为沿垂直于衬底1上表面方向上的尺寸。
在本公开一些实施例中，第二图形32中的正光阻图形的高度不大于第二图形32中的负光阻图形的高度。也即，第二图形32中的正光阻图形的高度小于或等于第二图形32中的负光阻图形的高度。
在另一些实施例中，具有高度差的第一图形31和第二图形32也适用于芯片区具有高度差的图形需求, 以用于不同条件下的离子注入。
在本说明书的描述中，上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本公开的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本公开构思的前提下，还可以做出若干变形和改进，这些都属于本公开的保护范围。因此，本公开专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种套刻标记的制备方法，其特征在于，包括：
提供衬底，所述衬底具有芯片区和沟槽区，所述沟槽区设置有前层标记图案；
于所述衬底具有所述前层标记图案的一侧形成具有第一图形和第二图形的套刻标记；其中，所述第一图形对准所述前层标记图案，所述第二图形对准所述芯片区，且所述第一图形的高度小于所述第二图形，所述高度为沿垂直于衬底上表面方向上的尺寸。
2.如权利要求1所述的套刻标记的制备方法，其特征在于，所述于所述衬底具有所述前层标记图案的一侧形成具有第一图形和第二图形的套刻标记包括：
于所述衬底具有所述前层标记图案的一侧形成第一光阻层，图形化所述第一光阻层，形成具有对准所述前层标记图案的所述第一图形和对准所述芯片区的第一初始第二图形；
于所述第一光阻层背离所述衬底的表面形成第二光阻层，图形化所述第二光阻层，形成具有对准所述芯片区的第二初始第二图形；所述第一初始第二图形和所述第二初始第二图形构成所述第二图形。
3.如权利要求2所述的套刻标记的制备方法，其特征在于，所述第一光阻层包括正光阻层，所述第二光阻层包括负光阻层。
4.如权利要求3所述的套刻标记的制备方法，其特征在于，所述于所述衬底具有所述前层标记图案的一侧形成具有第一图形和第二图形的套刻标记还包括：
于所述衬底具有所述前层标记图案的一侧形成初始正光阻层；
基于第一掩模曝光所述初始正光阻层；
于所述初始正光阻层背离所述衬底的表面形成初始负光阻层；
基于第二掩模曝光所述初始负光阻层；
显影所述初始正光阻层和所述初始负光阻层，以形成所述第一图形和所述第二图形。
5.如权利要求3所述的套刻标记的制备方法，其特征在于，所述第一光阻层的高度等于所述第二光阻层的高度；所述高度为沿垂直于衬底上表面方向上的尺寸。
6.一种套刻标记，其特征在于，设置于衬底具有前层标记图案的一侧，包括：第一图形和第二图形；
其中，所述衬底具有芯片区和沟槽区，所述前层标记图案设置于所述沟槽区；所述第一图形对准所述前层标记图案，所述第二图形对准所述芯片区，且所述第一图形的高度小于所述第二图形的高度，所述高度为沿垂直于衬底上表面方向上的尺寸。
7.如权利要求6所述的套刻标记，其特征在于，所述第一图形和所述第二图形的高度比不大于1:2。
8.如权利要求6所述的套刻标记，其特征在于，所述第一图形包括正光阻图形；所述第二图形包括沿背离所述衬底方向层叠设置的正光阻图形和负光阻图形。
9.如权利要求8所述的套刻标记，其特征在于，所述第二图形中的正光阻图形的高度等于所述第一图形的高度。
10.如权利要求9所述的套刻标记，其特征在于，所述第二图形中的正光阻图形的高度不大于所述第二图形中的负光阻图形的高度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311619900.XA CN117311108B (zh) | 2023-11-30 | 2023-11-30 | 套刻标记及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311619900.XA CN117311108B (zh) | 2023-11-30 | 2023-11-30 | 套刻标记及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117311108A true CN117311108A (zh) | 2023-12-29 |
| CN117311108B CN117311108B (zh) | 2024-04-05 |
Family
ID=89281617
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311619900.XA Active CN117311108B (zh) | 2023-11-30 | 2023-11-30 | 套刻标记及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117311108B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117894719A (zh) * | 2024-03-14 | 2024-04-16 | 合肥晶合集成电路股份有限公司 | 晶圆加热装置、套刻标记及装置控制方法 |
| CN117894719B (zh) * | 2024-03-14 | 2024-06-07 | 合肥晶合集成电路股份有限公司 | 晶圆加热装置、套刻标记及装置控制方法 |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040032031A1 (en) * | 2002-08-15 | 2004-02-19 | Holscher Richard D. | Use of a dual-tone resist to form photomasks including alignment mark protection, intermediate semiconductor device structures and bulk semiconductor device substrates |
| JP2007194357A (ja) * | 2006-01-18 | 2007-08-02 | Fujifilm Corp | 重ね合わせマークおよびその製造方法 |
| JP2011525302A (ja) * | 2008-06-30 | 2011-09-15 | エス． オー． アイ． テック シリコン オン インシュレーター テクノロジーズ | 半導体構造の製造方法およびこの方法により得られる半導体構造 |
| CN104425613A (zh) * | 2013-08-30 | 2015-03-18 | 台湾积体电路制造股份有限公司 | 多高度半导体结构 |
| CN108681166A (zh) * | 2018-05-16 | 2018-10-19 | 京东方科技集团股份有限公司 | 一种显示用基板的制备方法、显示用基板及显示装置 |
| CN109786221A (zh) * | 2017-11-15 | 2019-05-21 | 台湾积体电路制造股份有限公司 | 于基板上制造结构的方法 |
| CN110690194A (zh) * | 2018-07-05 | 2020-01-14 | 联华电子股份有限公司 | 对准标记结构的制作方法 |
| CN112420674A (zh) * | 2020-11-19 | 2021-02-26 | 泉芯集成电路制造(济南)有限公司 | 套刻对准标记和套刻误差测量方法 |
| CN114823404A (zh) * | 2022-03-11 | 2022-07-29 | 上海华力集成电路制造有限公司 | 一种激光退火机台退火温度的监控方法 |
| CN116125744A (zh) * | 2021-11-15 | 2023-05-16 | 长鑫存储技术有限公司 | 一种光罩及其制作方法以及曝光方法 |
-
2023
- 2023-11-30 CN CN202311619900.XA patent/CN117311108B/zh active Active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040032031A1 (en) * | 2002-08-15 | 2004-02-19 | Holscher Richard D. | Use of a dual-tone resist to form photomasks including alignment mark protection, intermediate semiconductor device structures and bulk semiconductor device substrates |
| JP2007194357A (ja) * | 2006-01-18 | 2007-08-02 | Fujifilm Corp | 重ね合わせマークおよびその製造方法 |
| JP2011525302A (ja) * | 2008-06-30 | 2011-09-15 | エス． オー． アイ． テック シリコン オン インシュレーター テクノロジーズ | 半導体構造の製造方法およびこの方法により得られる半導体構造 |
| CN104425613A (zh) * | 2013-08-30 | 2015-03-18 | 台湾积体电路制造股份有限公司 | 多高度半导体结构 |
| CN109786221A (zh) * | 2017-11-15 | 2019-05-21 | 台湾积体电路制造股份有限公司 | 于基板上制造结构的方法 |
| CN108681166A (zh) * | 2018-05-16 | 2018-10-19 | 京东方科技集团股份有限公司 | 一种显示用基板的制备方法、显示用基板及显示装置 |
| CN110690194A (zh) * | 2018-07-05 | 2020-01-14 | 联华电子股份有限公司 | 对准标记结构的制作方法 |
| CN112420674A (zh) * | 2020-11-19 | 2021-02-26 | 泉芯集成电路制造(济南)有限公司 | 套刻对准标记和套刻误差测量方法 |
| CN116125744A (zh) * | 2021-11-15 | 2023-05-16 | 长鑫存储技术有限公司 | 一种光罩及其制作方法以及曝光方法 |
| CN114823404A (zh) * | 2022-03-11 | 2022-07-29 | 上海华力集成电路制造有限公司 | 一种激光退火机台退火温度的监控方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117894719A (zh) * | 2024-03-14 | 2024-04-16 | 合肥晶合集成电路股份有限公司 | 晶圆加热装置、套刻标记及装置控制方法 |
| CN117894719B (zh) * | 2024-03-14 | 2024-06-07 | 合肥晶合集成电路股份有限公司 | 晶圆加热装置、套刻标记及装置控制方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117311108B (zh) | 2024-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7190823B2 (en) | Overlay vernier pattern for measuring multi-layer overlay alignment accuracy and method for measuring the same | |
| TWI628715B (zh) | 特徵尺寸縮減技術（二） | |
| US7361453B2 (en) | Method for creating a pattern in a material and semiconductor structure processed therewith | |
| KR100230962B1 (ko) | 포토마스크를 사용한 패턴형성방법 | |
| US8563202B2 (en) | Single field zero mask for increased alignment accuracy in field stitching | |
| US8518723B2 (en) | Method of fabricating semiconductor integrated circuit device | |
| US9646865B1 (en) | Interconnection structure, fabricating method thereof, and exposure alignment system | |
| US20130273750A1 (en) | Layer Alignment in FinFET Fabrication | |
| US10014297B1 (en) | Methods of forming integrated circuit structure using extreme ultraviolet photolithography technique and related integrated circuit structure | |
| CN109767978B (zh) | 图案化目标层的制备方法 | |
| TW200809912A (en) | Improved overlay mark | |
| KR20140111937A (ko) | 비아 대 비아 최소 간격을 줄이기 위한 패턴화 접근 방법 | |
| US7449792B2 (en) | Pattern registration mark designs for use in photolithography and methods of using the same | |
| US9219002B2 (en) | Overlay performance for a fin field effect transistor device | |
| US8361335B2 (en) | Methods for fabricating semiconductor devices | |
| CN117311108B (zh) | 套刻标记及其制备方法 | |
| US6660456B2 (en) | Technique for the size reduction of vias and other images in semiconductor chips | |
| US6455438B1 (en) | Fabrication method for a semiconductor device | |
| CN115561961A (zh) | 光罩及半导体结构的制备方法 | |
| US6210842B1 (en) | Method for fabricating stencil mask | |
| TWI736317B (zh) | 用於黃光製程的辨識方法與半導體元件 | |
| KR20040059404A (ko) | 반도체 소자의 키 정렬 방법 | |
| US6545369B1 (en) | Overlay error reduction by minimization of unpatterned wafer area | |
| US6316340B1 (en) | Photolithographic process for preventing corner rounding | |
| CN115117023A (zh) | 光刻对准标记 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |