CN115117023A - 光刻对准标记 - Google Patents
光刻对准标记 Download PDFInfo
- Publication number
- CN115117023A CN115117023A CN202210714670.4A CN202210714670A CN115117023A CN 115117023 A CN115117023 A CN 115117023A CN 202210714670 A CN202210714670 A CN 202210714670A CN 115117023 A CN115117023 A CN 115117023A
- Authority
- CN
- China
- Prior art keywords
- alignment
- pattern
- etching
- alignment mark
- patterns
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
- H01L21/682—Mask-wafer alignment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
本申请公开了一种光刻对准标记,其形成于薄膜层中,该薄膜层需要依次通过N次刻蚀分别形成N种刻蚀图形,N为自然数,N≥2,从俯视角度观察,该对准标记包括:N个对准图形,每个对准图形具有其对应的刻蚀图形,且每个对准图形之间不具有交叠区域,每个对准图形与其对应的刻蚀图形通过同一刻蚀过程形成。本申请通过将对准标记设置为N个互相之间不具有交叠区域的对准图形,每个对准图形与其对应的刻蚀图形通过同一刻蚀过程形成,从而避免了需要进行多次刻蚀的薄膜层每次光刻中都使用位于同一位置的对准标记导致该对准标记经过多次刻蚀后叠加的深度较深的问题,在一定程度上提高了器件的可靠性。
Description
技术领域
本申请涉及半导体集成电路制造技术领域,具体涉及一种光刻对准标记。
背景技术
在半导体集成电路制造的光刻工艺过程中,当晶圆经由光阻覆盖和烘烤后会被传送至光刻设备中,放置在光刻设备的晶圆工件台上,同时掩模板被放置于光刻设备的掩模工件台上,光刻设备的对准系统(alignment system)会通过晶圆上形成的对准标记使晶圆与掩模板进行对准,从而进行曝光。
参考图1,其示出了相关技术中提供的一种光刻对准标记的俯视示意图。如图1所示,薄膜层120上共有四类需要进行刻蚀的区域:对准标记130、第一刻蚀图形141、第二刻蚀图形142和第三刻蚀图形143,其中,第一刻蚀图形141是薄膜层120进行第一次刻蚀时需要刻蚀的区域,第二刻蚀图形142是薄膜层120进行第二次刻蚀时需要刻蚀的区域,第三刻蚀图形143是薄膜层120进行第三次刻蚀时需要刻蚀的区域,第一次刻蚀、第二次刻蚀和第三次刻蚀都需要对对准标记130所在的区域进行刻蚀。
参考图2,其示出了在进行对准图形和刻蚀图形前的剖面示意图;参考图3,其示出了第一次刻蚀后沿AA’方向的剖面示意图;参考图4,其示出了第二次刻蚀后沿AA’方向的剖面示意图;参考图5,其示出了第三次刻蚀后沿AA’方向的剖面示意图。示例性的:
如图2和图3所示,薄膜层120形成于薄膜层110上,在通过光刻工艺(光阻覆盖除对准标记130和第一刻蚀图形141以外的其它区域)进行第一次刻蚀后,在薄膜层120中形成有对准标记130对应的对准沟槽131,第一刻蚀图形141对应的第一沟槽1411。
如图4所示,在通过光刻工艺(光阻覆盖除对准标记130和第二刻蚀图形142以外的其它区域)进行第二次刻蚀后,在薄膜层120中形成有第二刻蚀图形142对应的第二沟槽1421,由于对准标记130所在的区域暴露,因此在进行第二次刻蚀后,对准沟槽131的深度进一步加深。
如图5所示,在通过光刻工艺(光阻覆盖除对准标记130和第三刻蚀图形143以外的其它区域)进行第三次刻蚀后,在薄膜层120中形成有第三刻蚀图形143对应的第三沟槽1431,由于对准标记130所在的区域暴露,因此在进行第三次刻蚀后,对准沟槽131的深度再一次加深。
由上述可知,在对同一层薄膜层进行多次光刻和刻蚀后,该薄膜层的对准标记的深度为多次刻蚀的叠加深度,在某些情况下会刻蚀穿本层的薄膜层,在湿法刻蚀工艺中容易对下层结构造成损伤,从而降低了器件的可靠性。
发明内容
本申请提供了一种光刻对准标记,可以解决相关技术中提供的光刻标记在制作过程中会因为多次刻蚀叠加所导致的器件结构损伤的问题,所述光刻对准标记形成于薄膜层中,所述薄膜层需要依次通过N次刻蚀分别形成N种刻蚀图形,N为自然数,N≥2,从俯视角度观察,所述对准标记包括:
N个对准图形,所述N个对准图形中的每个对准图形具有其对应的刻蚀图形,且每个对准图形之间不具有交叠区域,每个对准图形与其对应的刻蚀图形通过同一刻蚀过程形成。
在一些实施例中,所述N个对准图形中的第i对准图形与所述N种刻蚀图形中的第i刻蚀图形相对应,所述第i对准图形和所述第i刻蚀图形是通过第i次刻蚀形成,i为自然数,1≤i≤N;
从俯视角度观察,对于所述N个对准图形中的第i对准图形和第i+1对准图形,所述第i对准图形位于所述第i+1对准图形的外侧。
在一些实施例中,对于所述N个对准图形中的第i对准图形,其包括四个L型的子图形,所述四个L型的子图形组成框型的图形。
在一些实施例中,所述刻蚀图形是后端结构中的接触孔对应的图形,所述薄膜层为层间介质层。
在一些实施例中,所述对准图形和所述刻蚀图形是通过光刻工艺进行湿法刻蚀形成。
在一些实施例中,所述对准标记包括第一对准图形、第二对准图形和第三对准图形,所述第一对准图形位于所述第二对准图形的外侧,所述第二对准图形位于所述第三对准图形的外侧;
所述薄膜层需要依次通过三次刻蚀分别形成第一刻蚀图形、第二刻蚀图形和第三刻蚀图形,所述第一刻蚀图形和所述第一对准图形相对应,所述第二刻蚀图形和所述第二对准图形相对应,所述第三刻蚀图形和所述第三对准图形相对应;
所述第一刻蚀图形和所述第一对准图形通过第一次刻蚀形成,所述第二刻蚀图形和所述第二对准图形通过第二次刻蚀形成,所述第三刻蚀图形和所述第三对准图形通过第三次刻蚀形成。
在一些实施例中,所述对准标记应用于FinFET器件的制作过程中。
本申请技术方案,至少包括如下优点:
通过将对准标记设置为N个互相之间不具有交叠区域的对准图形,每个对准图形与其对应的刻蚀图形通过同一刻蚀过程形成,从而避免了需要进行多次刻蚀的薄膜层每次光刻中都使用位于同一位置的对准标记导致该对准标记经过多次刻蚀后叠加的深度较深的问题,在一定程度上提高了器件的可靠性。
附图说明
为了更清楚地说明本申请具体实施方式或现有技术中的技术方案,下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图是本申请的一些实施方式,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是相关技术中提供的一种光刻对准标记的俯视示意图;
图2至图5是相关技术中提供的光刻对准标记的制作示意图;
图6是本申请一个示例性实施例提供的光刻对准标记的俯视示意图;
图7是本申请一个示例性实施例提供的光刻对准标记的形成过程中,刻蚀形成第一对准图形后的俯视示意图;
图8是本申请一个示例性实施例提供的光刻对准标记的形成过程中,刻蚀形成第二对准图形后的俯视示意图。
具体实施方式
下面将结合附图,对本申请中的技术方案进行清楚、完整的描述,显然,所描述的实施例是本申请的一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例,都属于本申请保护的范围。
在本申请的描述中,需要说明的是,术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本申请和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本申请的限制。此外,术语“第一”、“第二”、“第三”仅用于描述目的,而不能理解为指示或暗示相对重要性。
在本申请的描述中,需要说明的是,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电气连接;可以是直接相连,也可以通过中间媒介间接相连,还可以是两个元件内部的连通,可以是无线连接,也可以是有线连接。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本申请中的具体含义。
此外,下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
如上述,相关技术中提供的光刻对准标记,在应用到需要对一层薄膜层先后进行多次光刻和刻蚀的场景中时,该薄膜层的对准标记的深度为多次刻蚀的叠加深度,在某些情况下会刻蚀穿本层的薄膜层,在湿法刻蚀工艺中容易对下层结构造成损伤,从而降低了器件的可靠性。
鉴于此,本申请实施例提供了一种光刻对准标记,其形成于薄膜层中,该薄膜层需要依次通过N次刻蚀分别形成N种刻蚀图形,N为自然数,N≥2,从俯视角度观察,该对准标记包括:
N个对准图形,N个对准图形中的每个对准图形具有其对应的刻蚀图形(该刻蚀图形是该薄膜层需要通过不同的光刻刻蚀过程形成的图形),且每个对准图形之间不具有交叠区域,每个对准图形与其对应的刻蚀图形通过同一刻蚀过程形成。
本申请实施例中,通过将对准标记设置为N个互相之间不具有交叠区域的对准图形,每个对准图形与其对应的刻蚀图形通过同一刻蚀过程形成,从而避免了需要进行多次刻蚀的薄膜层每次光刻中都使用位于同一位置的对准标记导致该对准标记经过多次刻蚀后叠加的深度较深的问题,在一定程度上提高了器件的可靠性。
以下,以光刻对准标记为三个对准图形(N=3)对本申请实施例进行示例性说明:
参考图6,其示出了本申请一个示例性实施例提供的光刻对准标记的俯视示意图,如图6所示,该光刻对准标记200包括三个对准图形,其分别为第一对准图形210、第二对准图形220以及第三对准图形230,且第一对准图形210、第二对准图形220以及第三对准图形230两两之间不具有交叠区域。该光刻对准标记形成于薄膜层(图6中未示出)中,第一对准图形210、第二对准图形220以及第三对准图形230分别具有同样形成于薄膜层中并与其各自对应的刻蚀图形(图6中未示出),每个对准图形与其对应的刻蚀图形通过同一刻蚀过程形成。其中,刻蚀图形可以是后端结构中的接触孔对应的图形,该薄膜层可以是层间介质层,对准图形和刻蚀图形是通过光刻工艺进行湿法刻蚀形成。
例如,可参考图1,该薄膜层需要依次通过三次刻蚀分别形成三种刻蚀图形,通过第一次刻蚀形成第一对准图形210和第一刻蚀图形,通过第二次刻蚀形成第二对准图形220和第二刻蚀图形,通过第三次刻蚀形成第三对准图形230和第三刻蚀图形。由于三个对准图形不具有交叠区域,且分别通过三次刻蚀过程形成,因此其各自的深度都是单次刻蚀的深度,而不是多次刻蚀的深度的叠加。
本申请实施例中,N个对准图形中的第i对准图形与N种刻蚀图形中的第i刻蚀图形相对应,第i对准图形和第i刻蚀图形是通过第i次刻蚀形成,i为自然数,1≤i≤N;从俯视角度观察,对于N个对准图形中的第i对准图形和第i+1对准图形,第i对准图形位于第i+1对准图形的外侧。另外,需要说明的是,本申请实施例中,在进行第i次刻蚀时,光阻覆盖除第i对准图形和第i刻蚀图形所在区域以外的其它区域。
例如,如图6所示,第一对准图形210位于第二对准图形220的外侧,第二对准图形220位于第三对准图形230的外侧,第一对准图形210和第一刻蚀图形是通过第一次刻蚀形成(图7示出了经过第一次刻蚀后形成第一对准图形210后的俯视示意图),第二对准图形220和第二刻蚀图形是通过第二次刻蚀形成(图8示出了经过第二次刻蚀后形成第二对准图形220的俯视示意图,第一对准图形210已在第一次刻蚀后形成),第三对准图形230和第三刻蚀图形是通过第三次刻蚀形成(图6示出了经过第三次刻蚀后形成第三对准图形230的俯视示意图,第一对准图形210已在第一次刻蚀后形成,第二对准图形220已在第二次刻蚀后形成)。
本申请实施例中,对于N个对准图形中的第i对准图形,其包括四个L型的子图形,四个L型的子图形组成框型的图形。例如,如图6所示,第一对准图形210、第二对准图形220以及第三对准图形230都是由四个L型的子图形组成的框型的图形。
本申请实施例中提供的对准标记可应用于鳍式场效应晶体管(fin field-effecttransistor,FinFET)器件的制作过程中。
显然,上述实施例仅仅是为清楚地说明所作的举例,而并非对实施方式的限定。对于所属领域的普通技术人员来说,在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本申请创造的保护范围之中。
Claims (7)
1.一种光刻对准标记,其特征在于,所述光刻对准标记形成于薄膜层中,所述薄膜层需要依次通过N次刻蚀分别形成N种刻蚀图形,N为自然数,N≥2,从俯视角度观察,所述对准标记包括:
N个对准图形,所述N个对准图形中的每个对准图形具有其对应的刻蚀图形,且每个对准图形之间不具有交叠区域,每个对准图形与其对应的刻蚀图形通过同一刻蚀过程形成。
2.根据权利要求1所述的对准标记,其特征在于,所述N个对准图形中的第i对准图形与所述N种刻蚀图形中的第i刻蚀图形相对应,所述第i对准图形和所述第i刻蚀图形是通过第i次刻蚀形成,i为自然数,1≤i≤N;
从俯视角度观察,对于所述N个对准图形中的第i对准图形和第i+1对准图形,所述第i对准图形位于所述第i+1对准图形的外侧。
3.根据权利要求2所述的对准标记,其特征在于,对于所述N个对准图形中的第i对准图形,其包括四个L型的子图形,所述四个L型的子图形组成框型的图形。
4.根据权利要求1至3任一所述的对准标记,其特征在于,所述刻蚀图形是后端结构中的接触孔对应的图形,所述薄膜层为层间介质层。
5.根据权利要求4所述的对准标记,其特征在于,所述对准图形和所述刻蚀图形是通过光刻工艺进行湿法刻蚀形成。
6.根据权利要求5所述的对准标记,其特征在于,所述对准标记包括第一对准图形、第二对准图形和第三对准图形,所述第一对准图形位于所述第二对准图形的外侧,所述第二对准图形位于所述第三对准图形的外侧;
所述薄膜层需要依次通过三次刻蚀分别形成第一刻蚀图形、第二刻蚀图形和第三刻蚀图形,所述第一刻蚀图形和所述第一对准图形相对应,所述第二刻蚀图形和所述第二对准图形相对应,所述第三刻蚀图形和所述第三对准图形相对应;
所述第一刻蚀图形和所述第一对准图形通过第一次刻蚀形成,所述第二刻蚀图形和所述第二对准图形通过第二次刻蚀形成,所述第三刻蚀图形和所述第三对准图形通过第三次刻蚀形成。
7.根据权利要求6所述的对准标记,其特征在于,所述对准标记应用于FinFET器件的制作过程中。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210714670.4A CN115117023A (zh) | 2022-06-22 | 2022-06-22 | 光刻对准标记 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210714670.4A CN115117023A (zh) | 2022-06-22 | 2022-06-22 | 光刻对准标记 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115117023A true CN115117023A (zh) | 2022-09-27 |
Family
ID=83327855
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210714670.4A Pending CN115117023A (zh) | 2022-06-22 | 2022-06-22 | 光刻对准标记 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115117023A (zh) |
-
2022
- 2022-06-22 CN CN202210714670.4A patent/CN115117023A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9646865B1 (en) | Interconnection structure, fabricating method thereof, and exposure alignment system | |
EP0405585A2 (en) | A method of manufacturing a semiconductor device | |
US20080248600A1 (en) | Method and device for wafer backside alignment overlay accuracy | |
JP4537124B2 (ja) | オーバーレイキー、アラインキーを有する集積回路半導体素子およびその製造方法 | |
CN117311108B (zh) | 套刻标记及其制备方法 | |
US6656667B2 (en) | Multiple resist layer photolithographic process | |
US20070082472A1 (en) | Method of manufacturing contact hole | |
CN115117023A (zh) | 光刻对准标记 | |
KR20070069841A (ko) | 반도체 소자의 얼라인먼트 키 및 그 형성 방법 | |
US8685630B2 (en) | Methods of forming a pattern in a material and methods of forming openings in a material to be patterned | |
TWI736317B (zh) | 用於黃光製程的辨識方法與半導體元件 | |
JP4397248B2 (ja) | 半導体装置及びその製造方法 | |
JP2004273612A (ja) | 半導体装置及びその製造方法、フォトマスク | |
KR100995142B1 (ko) | 반도체소자의 컨택홀 형성방법 | |
CN115509093A (zh) | 对准标记的设置方法 | |
JP2007194357A (ja) | 重ね合わせマークおよびその製造方法 | |
JP2007103723A (ja) | 半導体装置およびその製造方法 | |
JP3196721B2 (ja) | 半導体装置の製造方法と測定装置 | |
JP2004235245A (ja) | 半導体装置の製造方法 | |
JPH10189425A (ja) | アライメント方法、アライメント精度測定方法及びアライメント測定用マーク | |
EP0646949A2 (en) | Method of forming a semiconductor device | |
KR0158903B1 (ko) | 반도체소자의 게이트전극 콘택 및 그 제조방법 | |
CN113871290A (zh) | 用于光刻工艺的识别方法与半导体元件 | |
JP4022009B2 (ja) | ホトマスクのアライメント方法 | |
US20020177085A1 (en) | Self-aligned photolithographic process for forming silicon-on-insulator devices |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |