CN114253092A - 用于套刻精度测量的标记系统及量测方法 - Google Patents

用于套刻精度测量的标记系统及量测方法 Download PDF

Info

Publication number
CN114253092A
CN114253092A CN202011019884.7A CN202011019884A CN114253092A CN 114253092 A CN114253092 A CN 114253092A CN 202011019884 A CN202011019884 A CN 202011019884A CN 114253092 A CN114253092 A CN 114253092A
Authority
CN
China
Prior art keywords
overlay
mark
pattern layer
marks
overlay mark
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011019884.7A
Other languages
English (en)
Other versions
CN114253092B (zh
Inventor
梁时元
贺晓彬
刘金彪
李亭亭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Zhenxin Beijing Semiconductor Co Ltd
Original Assignee
Institute of Microelectronics of CAS
Zhenxin Beijing Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS, Zhenxin Beijing Semiconductor Co Ltd filed Critical Institute of Microelectronics of CAS
Priority to CN202011019884.7A priority Critical patent/CN114253092B/zh
Publication of CN114253092A publication Critical patent/CN114253092A/zh
Application granted granted Critical
Publication of CN114253092B publication Critical patent/CN114253092B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7088Alignment mark detection, e.g. TTR, TTL, off-axis detection, array detector, video detection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54426Marks applied to semiconductor devices or parts for alignment

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Multimedia (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

本申请公开了一种用于套刻精度测量的标记系统及量测方法,系统包括:第一图案层上的第一套刻标记和第二图案层上的第二套刻标记;第一套刻标记包括两个呈十字型设置的条型标记,第二套刻标记包括多个方型标记;所述十字型限定出四个空间,四个空间的至少三个空间中的每一空间设置至少一个方型标记。由于采用呈十字型的套刻标记和方型的套刻标记,与实际图案的形态一样,因此可以节省单独设计套刻标记工艺,缩短工艺时间,同时避免了制作套刻标记工艺带来的测量误差,从而使得测量值与实际产品的套刻精度一致。通过在十字型限定出的四个空间中的至少三个空间均设置一个方型的套刻标记,便于量测设备测量本图案层与另一图案层之间的套刻精度。

Description

用于套刻精度测量的标记系统及量测方法
技术领域
本申请涉及半导体制造技术领域,具体涉及一种用于套刻精度测量的标记系统及量测方法。
背景技术
光刻(photolithography)是半导体制造工业中的关键工艺。光刻是通过对准、曝光和显影等步骤将掩模板(mask)上的图形转移到目标基板上的工艺过程。一个产品一般包括多层图案层,需要进行多层光刻工艺才能完成整个产品的制作过程。当层图案与前层图案的位置对准尤为重要。套刻精度(overlay,OVL)就是指不同层之间图案的位置对准偏差,套刻精度的大小反映不同层之间图案的位置对准偏差的大小。
在相关技术中,通过在划片槽(Scribe lane)上成形前层图案和当层图案的套刻标记(overlay mark),并利用前层图案和当层图案的套刻标记来间接测量前层图案和当层图案的套刻精度,然而鉴于多种复杂原因,利用套刻标记测量的值与实际产品图案的套刻精度存在差异,导致产品不良比重增加。
发明内容
本申请的目的是针对上述现有技术的不足提出的一种用于套刻精度测量的标记系统及量测方法,该目的是通过以下技术方案实现的。
本申请的第一方面提出了一种用于套刻精度测量的标记系统,所述系统包括:第一图案层上的第一套刻标记和第二图案层上的第二套刻标记;
所述第一套刻标记包括两个呈十字型设置的条型标记,所述第二套刻标记包括多个方型标记;
其中,所述十字型限定出四个空间,所述四个空间的至少三个空间中的每一空间设置至少一个方型标记。
本申请的第二方面提出了一种套刻精度量测方法,所述方法包括:
在光刻版图中设置如上述第一方面所述的用于套刻精度测量的标记系统,并通过光刻工艺将所述用于套刻精度测量的标记系统中的第一套刻标记和第二套刻标记分别转移至晶圆上;
利用量测设备测量晶圆上第一图案层和第二图案层之间的套刻精度。
基于上述第一方面所述的用于套刻精度测量的标记系统,具有如下有益效果:
由于采用呈十字型的套刻标记和方型的套刻标记,与实际图案的形态一样,因此可以节省单独设计套刻标记工艺,缩短工艺时间,同时也避免了制作套刻标记工艺带来的测量误差,从而使得测量值与实际产品的套刻精度一致,可以提升产品的良率。通过在十字型限定出的四个空间中的至少三个空间均设置一个方型的套刻标记,便于量测设备测量本图案层与另一图案层之间的套刻精度。另外,由于第一套刻标记和第二套刻标记的形态差异较大,易于区分,因此可以为套刻精度的测量提供便利条件。
附图说明
此处所说明的附图用来提供对本申请的进一步理解,构成本申请的一部分,本申请的示意性实施例及其说明用于解释本申请,并不构成对本申请的不当限定。在附图中:
图1为本申请示出的一种相关技术中使用的套刻标记结构示意图;
图2为本申请根据一示例性实施例示出的一种用于套刻精度测量的标记系统结构示意图;
图3为本申请根据一示例性实施例示出的另一种用于套刻精度测量的标记系统结构示意图;
图4为本申请根据一示例性实施例示出的一种套刻精度量测方法的实施例流程图。
具体实施方式
以下,将参照附图来描述本公开的实施例。但是应该理解,这些描述只是示例性的,而并非要限制本公开的范围。此外,在以下说明中,省略了对公知结构和技术的描述,以避免不必要地混淆本公开的概念。
在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的,其中为了清楚表达的目的,放大了某些细节,并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的,实际中可能由于制造公差或技术限制而有所偏差,并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
在本公开的上下文中,当将一层/元件称作位于另一层/元件“上”时,该层/元件可以直接位于该另一层/元件上,或者它们之间可以存在居中层/元件。另外,如果在一种朝向中一层/元件位于另一层/元件“上”,那么当调转朝向时,该层/元件可以位于该另一层/元件“下”。
参见图1所示,套刻标记1(图1中浅颜色的条型标记)为图案层1上成形的套刻标记,套刻标记2(图1中深颜色条型标记)为图案层2上成形的套刻标记,并且套刻标记1与套刻标记2的相对位置已知。
其中,套刻标记1和套刻标记2是在形成图案的光刻板图上通过设置光栅(grating)的方式形成的标记,光栅包括不被曝光的条(bar)和被曝光的空隙(space),条的宽度和空隙宽度均为1um左右。图1中的套刻标记可以通过光栅的方式做成10um~40um不同大小的标记。
由此,通过测量套刻标记1与套刻标记2之间的偏移即可获得图案层1与图案层2之间的套刻精度值。
但是,鉴于多种复杂原因,利用套刻标记测量的值与实际产品图案的套刻精度存在差异,导致产品不良比重增加。并且随着半导体制造工艺的复杂化,在两个图案层上制造许多套刻标记的工艺势必也会增加。
为解决上述技术问题,本申请提出一种用于套刻精度测量的标记系统,参见图2所示,标记系统包括:第一图案层上设有的第一套刻标记和第二图案层上设有的第二套刻标记,第一套刻标记包括两个呈十字型设置的条型标记,第二套刻标记包括多个方型标记(图2中示出3个方型标记)。
其中,该十字型能够限定出四个空间,这四个空间的至少三个空间中的每一空间设置至少一个方型标记。
本领域技术人员可以理解的是,四个空间中的每一空间中可以有不止一个的方型标记。
由此可见,第二套刻标记包括的方型标记的数量至少需要有3个,当有3个方型标记时,一个方型标记位于一个空间中;当有4个方型标记时,如果设置在3个空间中,那么其中2个方型标记需要位于1个空间中,其他2个方型标记分别位于1个空间中,如果设置在4个空间中,那么一个方型标记位于一个空间;当有4个以上方型标记时,只要确保在3个空间中的每个空间设置有至少1个方型标记即可。
需要说明的是,为了实现套刻偏移测量,第二套刻标记包括的方型标记与第一套刻标记之间的相对位置为已知。
在将第一套刻标记和第二套刻标记转移到晶圆上后,如果测量出的方型标记与第一套刻标记之间的位置关系符合相对位置的条件,表示第一图案层和第二图案层不存在套刻偏移,而如果测量出的方型标记与第一套刻标记之间的位置关系不符合相对位置的条件,由测量得到的方型标记与第一套刻标记之间的位置关系可以获得具体的套刻偏移量。
需要进一步说明的是,本申请中采用的十字型套刻标记和方型套刻标记,与实际图案的形态一样,与现有技术中采用的套刻标记(如图1所示)形态差异比较大,本申请采用比较少的标记数量即可实现套刻偏移的测量,而现有技术需要在两个图案层上制造许多套刻标记实现套刻偏移测量,因此可以简化套刻标记的制造工艺,进而提升产品良率。
基于上述图2所述的标记系统结构,由于采用呈十字型的套刻标记和方型的套刻标记,与实际图案的形态一样,因此可以节省单独设计套刻标记工艺,缩短工艺时间,同时也避免了制作套刻标记工艺带来的测量误差,从而使得测量值与实际产品的套刻精度一致,可以提升产品的良率。通过在十字型限定出的四个空间中的至少三个空间均设置一个方型的套刻标记,便于量测设备测量本图案层与另一图案层之间的套刻精度。另外,由于第一套刻标记和第二套刻标记的形态差异较大,易于区分,因此可以为套刻精度的测量提供便利条件。
在一些实施例中,在制作方型标记和呈十字型的条型标记时,可以在形成图案的掩模上设置光栅的方式来制作,光栅包括不被曝光的条(bar)和被曝光的空隙(space),因此可以将不被曝光的条转移到图案层后便可形成方型或条型的标记,形成工艺简单。
其中,通常光栅的条的尺寸在1um左右,为了满足方型标记和条型标记的小尺寸要求,可以采用双重图案技术实现比较小的尺寸。
在一实施例中,在进行套刻测量前,需要提前设定好第一套刻标记和第二套刻标记之间的相对位置,为了方便后续进行套刻测量,该相对位置可以设定为至少需要有三个空间中设置的方型标记是围绕第一套刻标记的中心且沿水平方向和垂直方向对称设置。
也就是说,为了便于套刻测量,有至少3个方型标记的中心与第一套刻标记的中心之间的距离均相同,且沿水平方向和垂直方向对称设置,其他剩余方型标记在空间中的设置位置不进行具体限定。
在一些实施例中,参见图2所示,每个方型标记的尺寸可以为50nm~100nm之间。
进一步地,由于方型标记是位于两个呈十字型条型标记限定出的四个空间中,因此第一套刻标记的尺寸需要大于方型标记的尺寸,因此两个条型标记的长度尺寸可以为100nm~200nm。
基于上述描述的已知相对位置关系,在测量套刻偏移量时,可以根据沿垂直方向对称设置的两个方型标记分别与第一套刻标记之间的沿垂直方向的距离获得垂直方向上的偏移量,并根据沿水平方向对称设置的两个方型标记分别与第一套刻标记之间的沿水平方向的距离获得水平方向上的偏移量。
本领域技术人员可以理解的是,上述所述的第二套刻标记和第一套刻标记之间的已知相对位置关系只是一种示例,本申请还可以包括其他类型的相对位置关系,只要确保利用第一套刻标记和第二套刻标记能够测量出两个图案层之间的套刻偏移量即可。
在一些实施例中,第一套刻标记和第二套刻标记可以位于划片槽(Scribe lane)上;或者,第一套刻标记和第二套刻标记也可以位于芯片(chip)内。
需要说明的是,参见图3所示,第二套刻标记包括4个方型标记,且4个方型标记围绕第一套刻标记的中心沿水平方向和垂直方向对称设置。这样,在测量套刻偏移时,水平方向距离可以获得两组,垂直方向距离可以获得两组,从而根据这四组获得的水平方向偏移和垂直方向偏移会更加精确。
下面以具体实施例详细阐述上述图2和图3所示实施例示出的用于套刻精度测量的标记系统的量测方案。
图4为本申请示出的一种套刻精度量测方法的实施例流程图,如图4所示,该套刻精度量测方法包括如下步骤:
步骤401:在光刻版图中设置用于套刻精度测量的标记系统,并通过光刻工艺将该用于套刻精度测量的标记系统中的第一套刻标记和第二套刻标记分别转移至晶圆上。
在半导体器件制造的整个流程中,其中一部分是从版图到晶圆(wafer)制造中间的一个过程,即掩模板的制造。因此,在步骤401中,可以在光刻版图中设置用于套刻精度测量的标记系统,然后根据版图制备一个包含第一图案层形成结构的第一掩模板和一个包含第二图案层形成结构的第二掩模板,并通过光刻工艺分别将第一掩模板和第二掩模板上的图案转移到晶圆上,同时也就将用于套刻精度测量的标记系统中的第一套刻标记和第二套刻标记转移至晶圆上了。
步骤402:利用量测设备测量晶圆上第一图案层和第二图案层之间的套刻精度。
在一实施例中,针对第一图案层和第二图案层之间的水平方向套刻偏移,可以利用量测设备测量沿水平方向对称设置的两个方型标记分别与第一套刻标记之间的第一水平距离和第二水平距离,然后根据第一水平距离和第二水平距离确定第一图案层和第二图案层之间在水平方向上的水平偏移量。
其中,第一水平距离和第二水平距离均指的是方型标记与第一套刻标记沿水平方向的距离。
针对第一图案层和第二图案层之间的垂直方向套刻偏移,可以利用量测设备测量沿垂直方向对称设置的两个方型标记分别与第一套刻标记之间的第一垂直距离和第二垂直距离,然后根据第一垂直距离和第二垂直距离确定第一图案层和第二图案层之间在垂直方向上的垂直偏移量。
其中,第一垂直距离和第二垂直距离均指的是方型标记与第一套刻标记沿垂直方向的距离。
在一些实施例中,上述所述的测量设备可以采用SEM(scanning electronmicroscopy,扫描电子显微镜)设备。
示例性的,利用SEM设备采集晶圆的套刻测量区域的图像,即图像中有第一套刻标记和第二套刻标记,采集图像示例图可以参见上述图2。
参见图2所示,假设第一套刻标记和第二套刻标记的相对位置是3个方型标记围绕第一套刻标记中心且沿水平方向和垂直方向对称设置,利用SEM设备采集的图像可以直接测量得到第一水平距离dx1和第二水平距离dx2,以及第一垂直距离dy1和第二垂直距离dy2。
由此可得,第一套刻标记和第二套刻标记在水平方向上的偏移量OVLX公式为:
OVLX=(dx1-dx2)/2;
第一套刻标记和第二套刻标记在垂直方向上的偏移量OVLY公式为:
OVLY=(dy1-dy2)/2
其中,OVLX和OVLY即为第一图案层与第二图案层之间的套刻精度偏移量。
参见图3所示,位于四个空间中的4个方型标记围绕第一套刻标记的中心沿水平方向和垂直方向对称设置,在测量水平方向的套刻偏移时,可以获得两组第一水平距离和第二水平距离,即dx1和dx2、dx3和dx4,因此可以计算得到两个水平方向上的偏移量,通过取两个水平方向上的偏移量的均值,可以进一步提高套刻偏移测量准确度。
基于同样原理,在测量垂直方向的套刻偏移时,可以获得两组第一垂直距离和第二垂直距离,即dy1和dy2、dy3和dy4,因此可以计算得到两个垂直方向上的偏移量,通过取两个垂直方向上的偏移量的均值,可以进一步提高套刻偏移测量准确度。
至此,完成上述图4所示的量测流程,通过图4所示的量测流程,通过在十字型限定出的四个空间中的至少三个空间均设置一个方型的套刻标记,便于量测设备测量本图案层与另一图案层之间的套刻精度。又由于第一套刻标记和第二套刻标记的形态差异较大,易于区分,因此可以为套刻精度的测量提供便利条件。
在以上的描述中,对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解,可以通过各种技术手段,来形成所需形状的层、区域等。另外,为了形成同一结构,本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外,尽管在以上分别描述了各实施例,但是这并不意味着各个实施例中的措施不能有利地结合使用。
以上对本公开的实施例进行了描述。但是,这些实施例仅仅是为了说明的目的,而并非为了限制本公开的范围。本公开的范围由所附权利要求及其等价物限定。不脱离本公开的范围,本领域技术人员可以做出多种替代和修改,这些替代和修改都应落在本公开的范围之内。

Claims (10)

1.一种用于套刻精度测量的标记系统,其特征在于,所述系统包括:第一图案层上的第一套刻标记和第二图案层上的第二套刻标记;
所述第一套刻标记包括两个呈十字型设置的条型标记,所述第二套刻标记包括多个方型标记;
其中,所述十字型限定出四个空间,所述四个空间的至少三个空间中的每一空间设置至少一个方型标记。
2.根据权利要求1所述的系统,其特征在于,所述两个条型标记的长度均为100nm~200nm。
3.根据权利要求1所述的系统,其特征在于,所述方型标记的的尺寸为50nm~100nm。
4.根据权利要求1所述的系统,其特征在于,所述至少三个空间中设置的方型标记围绕所述第一套刻标记的中心且沿水平方向和垂直方向对称设置。
5.根据权利要求1所述的系统,其特征在于,所述第一套刻标记和所述第二套刻标记位于划片槽上。
6.根据权利要求1所述的系统,其特征在于,所述第一套刻标记和所述第二套刻标记位于芯片内。
7.一种套刻精度量测方法,其特征在于,所述方法包括:
在光刻版图中设置如上述权利要求1~6任一项所述的用于套刻精度测量的标记系统,并通过光刻工艺将所述用于套刻精度测量的标记系统中的第一套刻标记和第二套刻标记分别转移至晶圆上;
利用量测设备测量晶圆上第一图案层和第二图案层之间的套刻精度。
8.根据权利要求7所述的方法,其特征在于,所述利用量测设备测量晶圆上第一图案层和第二图案层之间的套刻精度,包括:
利用所述量测设备测量沿水平方向对称设置的两个方型标记分别与所述第一套刻标记之间的第一水平距离和第二水平距离;
根据所述第一水平距离和第二水平距离确定所述第一图案层和所述第二图案层之间在水平方向上的水平偏移量;
将所述水平偏移量确定为所述第一图案层和所述第二图案层的套刻精度。
9.根据权利要求7所述的方法,其特征在于,所述利用量测设备测量晶圆上第一图案层和第二图案层之间的套刻精度,包括:
利用所述量测设备测量沿垂直方向对称设置的两个方型标记分别与所述第一套刻标记之间的第一垂直距离和第二垂直距离;
根据所述第一垂直距离和第二垂直距离确定所述第一图案层和所述第二图案层之间在垂直方向上的垂直偏移量;
将所述垂直偏移量确定为所述第一图案层和所述第二图案层的套刻精度。
10.根据权利要求7~9任一项所述的量测方法,其特征在于,所述测量设备为SEM扫描电子显微镜。
CN202011019884.7A 2020-09-24 2020-09-24 用于套刻精度测量的标记系统及量测方法 Active CN114253092B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011019884.7A CN114253092B (zh) 2020-09-24 2020-09-24 用于套刻精度测量的标记系统及量测方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011019884.7A CN114253092B (zh) 2020-09-24 2020-09-24 用于套刻精度测量的标记系统及量测方法

Publications (2)

Publication Number Publication Date
CN114253092A true CN114253092A (zh) 2022-03-29
CN114253092B CN114253092B (zh) 2024-07-16

Family

ID=80790186

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011019884.7A Active CN114253092B (zh) 2020-09-24 2020-09-24 用于套刻精度测量的标记系统及量测方法

Country Status (1)

Country Link
CN (1) CN114253092B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060151890A1 (en) * 2004-10-18 2006-07-13 Accent Optical Technologies, Inc. Overlay measurement target
CN201945799U (zh) * 2011-01-04 2011-08-24 黑龙江八达通用微电子有限公司 一种光刻版
CN110634809A (zh) * 2018-06-25 2019-12-31 台湾积体电路制造股份有限公司 三维集成电路结构

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060151890A1 (en) * 2004-10-18 2006-07-13 Accent Optical Technologies, Inc. Overlay measurement target
CN201945799U (zh) * 2011-01-04 2011-08-24 黑龙江八达通用微电子有限公司 一种光刻版
CN110634809A (zh) * 2018-06-25 2019-12-31 台湾积体电路制造股份有限公司 三维集成电路结构

Also Published As

Publication number Publication date
CN114253092B (zh) 2024-07-16

Similar Documents

Publication Publication Date Title
CN109828440B (zh) 基于衍射的套刻标识以及套刻误差测量方法
CN113534626B (zh) 用于套刻精度测量的标记系统及量测方法
CN114460816B (zh) 自参考和自校准干涉图案叠加测量
US7190823B2 (en) Overlay vernier pattern for measuring multi-layer overlay alignment accuracy and method for measuring the same
US7933015B2 (en) Mark for alignment and overlay, mask having the same, and method of using the same
US8143731B2 (en) Integrated alignment and overlay mark
US8823936B2 (en) Structure for critical dimension and overlay measurement
JP3630269B2 (ja) 重ね合わせマ−クおよびこの重ね合わせマークを使用した半導体装置の製造方法
WO2017140034A1 (zh) 套刻键标、形成套刻键标的方法和测量套刻精度的方法
JP2009231766A (ja) マーク形成方法
EP0997782A1 (en) Reticle having mark for detecting alignment and method for detected alignment
CN112034677B (zh) 一种套刻标记、套刻标记方法及套刻测量方法
JPH0411801B2 (zh)
CN114578662A (zh) 一种套刻标记
KR20010083217A (ko) 얼라인먼트 마크 세트 및 얼라인먼트 정밀도 계측 방법
CN116203808B (zh) 套刻误差的量测方法及套刻标记
US20080153012A1 (en) Method of measuring the overlay accuracy of a multi-exposure process
CN114253092B (zh) 用于套刻精度测量的标记系统及量测方法
WO2023035658A1 (zh) 半导体结构及其制作方法、存储器
US7136520B2 (en) Method of checking alignment accuracy of patterns on stacked semiconductor layers
CN114200780B (zh) 一种套刻对准标记结构及相关方法和器件
CN114167693A (zh) 用于套刻精度测量的标记系统及量测方法
CN111948919A (zh) 光刻标记、对准标记及对准方法
CN114326335B (zh) 用于图案层对准的对准标记系统及对准方法
CN111508825B (zh) 一种器件偏移监测方法、半导体器件及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant