CN113539867A - 半导体器件套刻精度的测量方法 - Google Patents

半导体器件套刻精度的测量方法 Download PDF

Info

Publication number
CN113539867A
CN113539867A CN202010291703.XA CN202010291703A CN113539867A CN 113539867 A CN113539867 A CN 113539867A CN 202010291703 A CN202010291703 A CN 202010291703A CN 113539867 A CN113539867 A CN 113539867A
Authority
CN
China
Prior art keywords
axis
layer pattern
overlay
overlay mark
offset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010291703.XA
Other languages
English (en)
Inventor
梁时元
贺晓彬
杨涛
李俊峰
王文武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Zhenxin Beijing Semiconductor Co Ltd
Original Assignee
Institute of Microelectronics of CAS
Zhenxin Beijing Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS, Zhenxin Beijing Semiconductor Co Ltd filed Critical Institute of Microelectronics of CAS
Priority to CN202010291703.XA priority Critical patent/CN113539867A/zh
Publication of CN113539867A publication Critical patent/CN113539867A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/708—Construction of apparatus, e.g. environment aspects, hygiene aspects or materials
    • G03F7/7085—Detection arrangement, e.g. detectors of apparatus alignment possibly mounted on wafers, exposure dose, photo-cleaning flux, stray light, thermal load
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7088—Alignment mark detection, e.g. TTR, TTL, off-axis detection, array detector, video detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/24—Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Environmental & Geological Engineering (AREA)
  • Epidemiology (AREA)
  • Public Health (AREA)
  • Multimedia (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

本申请公开了一种半导体器件套刻精度的测量方法，包括：制备前层图案时，在前层上沿与x轴的倾斜角度α添加第一套刻标记，制备当层图案时，在当层上沿与x轴的倾斜角度α添加第二套刻标记；测量所述第一套刻标记与所述第二套刻标记的第一偏移量，所述第一偏移量为当层图案和前层图案在与x轴夹角为α上的套刻精度。本申请通过利用当层图案和前层图案的倾斜角度，来决定前层和当层上设置套刻标记的方向，而不是以光刻机驱动轴方向设置套刻标记，从而可以直接准确地测量出斜方向偏移，即斜方向套刻精度。

Description

半导体器件套刻精度的测量方法
技术领域
本申请涉及半导体制造技术领域，具体涉及一种半导体器件套刻精度的测量方法。
背景技术
光刻(photolithography)是半导体制造工业中的关键工艺。光刻是通过对准、曝光和显影等步骤将掩模板(mask)上的图形转移到目标基板上的工艺过程。一个产品一般包括多层图案层，需要进行多层光刻工艺才能完成整个产品的制作过程。当层图案与前层图案的位置对准尤为重要。套刻精度(overlay，OVL)就是指不同层之间图案的位置对准偏差，套刻精度的大小反映不同层之间图案的位置对准偏差的大小。
在相关技术中，按照光刻机的驱动轴(x轴和y轴)方向制作套刻标记(overlaymark)，并通过测量套刻标记在水平方向(x轴)和垂直方向(y轴)上的偏移实现套刻精度的测量。
但是，参见图1和图2所示，按照x轴方向和y轴方向制作的套刻标记无法测量出圈3斜方向上的套刻精度。即使可以通过x轴方向和y轴方向制作的套刻标记(overlay mark)来计算斜方向上的套刻精度，所计算的值与实际产品图案上的套刻精度值也存在差异，进而导致产品不良比重增加。
发明内容
本申请的目的是针对上述现有技术的不足提出的一种半导体器件套刻精度的测量方法，该目的是通过以下技术方案实现的。
本申请的第一方面提出了一种半导体器件套刻精度的测量方法，所述方法包括：
制备前层图案时，在前层上沿与x轴的倾斜角度α添加第一套刻标记；
制备当层图案时，在当层上沿与x轴的倾斜角度α添加第二套刻标记，所述倾斜角度α为当层图案和前层图案与x轴的夹角；
测量所述第一套刻标记与所述第二套刻标记的第一偏移量，所述第一偏移量为当层图案和前层图案在与x轴夹角为α上的套刻精度。
本申请的第二方面提出了一种半导体器件套刻精度的测量方法，所述方法包括：
制备前层图案时，在前层上沿与y轴的倾斜角度α添加第一套刻标记；
在制备当层图案时，在当层上沿与y轴的倾斜角度α添加第二套刻标记，所述倾斜角度α为当层图案和前层图案与y轴的夹角；
测量所述第一套刻标记与所述第二套刻标记的第一偏移量，所述第一偏移量为当层图案和前层图案在与y轴夹角为α上的套刻精度。
基于上述第一方面和第二方面所述的半导体器件套刻精度的测量方法，通过利用当层图案和前层图案的倾斜角度，来决定前层和当层上设置套刻标记的方向，而不是以光刻机驱动轴方向设置套刻标记，从而可以直接准确地测量出斜方向偏移，即斜方向套刻精度。
附图说明
此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1为本申请示出的一种动态随机存取存储器的设计版图；
图2为本申请示出的一种相关技术中套刻精度的测量示意图；
图3为本申请示出的一种斜方向偏移的计算原理示意图；
图4为本申请根据一示例性实施例示出的一种半导体器件套刻精度的测量方法的实施例流程图；
图5为本申请根据图4所示实施例示出的又一种半导体器件套刻精度的测量方法的实施例流程图；
图6为本申请根据图5所示实施例示出的一种套刻标记示意图；
图7为本申请根据一示例性实施例示出的又一种半导体器件套刻精度的测量方法的实施例流程图。
具体实施方式
以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。
参见图1所示，图1为动态随机存取存储器的设计版图，包括沿x轴方向设置的字线、沿y轴方向设置的位线、沿斜方向设置的有源区以及有源区两端上设置的接触孔。参见图2所示，图2包括在划片槽中沿x轴方向设置的套刻标记1、沿y轴方向设置的套刻标记2，以及矩形条图案。
结合图1和图2，图1中圈1表示的位线的套刻偏移，可以通过测量图2中套刻标记1和套刻标记2在x轴方向的偏移得到，图1中圈2表示的字线的套刻偏移，可以通过测量图2中套刻标记1和套刻标记2在y轴方向的偏移得到，但是图1中圈3表示的斜方向(即沿有源区方向上)的套刻偏移，却无法直接测量得到。
其中，该斜方向指的是与x轴方向或y轴方向均不平行的方向，该斜方向的套刻偏移也用于保证半导体器件刻蚀的精度，以提升产品的良率。
在一种实现方式中，通过利用x轴方向上的套刻偏移和y轴方向上的套刻偏移间接获得斜方向的套刻偏移。
可选的，通过利用21度与x轴方向套刻偏移和y轴方向套刻偏移构成的判定角度进行比较，来选择斜方向套刻偏移的计算公式。
参见图3所示，如果x轴方向套刻偏移ovlx和y轴方向套刻偏移ovly满足如下公式：
Figure BDA0002450643430000051
则斜方向偏移的计算公式如下(即图3中图(a)中带箭头线条所指示的偏移)：
斜方向偏移＝ovlx/cos21
如果x轴方向套刻偏移ovlx和y轴方向套刻偏移ovly满足如下公式：
Figure BDA0002450643430000052
则斜方向偏移的计算公式如下(即图3中图(b)中带箭头线条所指示的偏移)：
斜方向偏移＝ovly/cos69
但是，由上述利用x轴方向上的套刻偏移和y轴方向上的套刻偏移间接获得斜方向偏移，由于许多复杂的原因，例如透镜像差(aberration)、标记误差(mask error)、扫描误差(scanning error)以及一些未知误差，使得估算得到的斜方向的套刻精度与实际值存在差异，进而导致产品良率低。
为解决上述技术问题，本申请提出一种半导体器件套刻精度的测量方案，通过利用当层图案和前层图案的倾斜角度，来决定前层和当层上设置套刻标记的方向，而不是以光刻机驱动轴方向设置套刻标记，从而可以直接准确地测量出斜方向偏移，即斜方向套刻精度。
下面以具体实施例对本申请提出的测量方案进行详细阐述。
图4为本申请根据一示例性实施例示出的一种半导体器件套刻精度的测量方法的实施例流程图，在本申请实施例中，通过在前层和当层上沿与x轴的倾斜角度α设置套刻标记，该倾斜角度α为当层图案和前层图案与x轴的夹角。
如图4所示，所述半导体器件套刻精度的测量方法包括如下步骤：
步骤401：制备前层图案时，在前层上沿与x轴的倾斜角度α添加第一套刻标记。
步骤402：制备当层图案时，在当层上沿与x轴的倾斜角度α添加第二套刻标记。
在一些实施例中，在半导体器件制造的整个流程中，其中一部分是从版图到晶圆(wafer)制造中间的一个过程，即掩模板的制造。因此，在步骤401中，可以根据版图制备一包含当层图案(pattern)形成结构的第一掩模板和一包含前层图案(pattern)形成结构的第二掩模板。
其中，当层图案和前层图案均是构成回路的电路图案。
需要说明的是，位于不同层的图案通常具有一定的关联关系，因此图案方向一致。对于倾斜方向图案指的是偏离光刻机驱动轴方向，倾斜方向的表示可以是与x轴的夹角α。
基于此，本申请实施例中的倾斜角度α为当层图案和前层图案与x轴的夹角，也就是说，所述的倾斜角度α为构成实际回路的图案所形成的夹角角度。
此外，所述倾斜角度α取值范围为0度～90度之间。
在一些实施例中，可以通过在第一掩模板上沿与x轴的倾斜角度α添加第一套刻标记形成结构，同时在第二掩模板上沿与x轴的倾斜角度α添加第二套刻标记形成结构。
通常完整的掩模板中，除了包含对应的电路图案之外，还包括一些辅助图案，如划片槽(Scribe lane)、测试键、版别logo等。因此，在一些实施例中，可以在第一掩模板上的划片槽中添加第一套刻标记形成结构，同时在第二掩模板上的划片槽中添加第二套刻标记形成结构。
基于上述描述，针对制备前层图案和当层图案的过程，可以由光刻机的曝光工艺将掩模板上的图案转移到目标基板上，在此同时，也就将第一掩模板上的第一套刻标记转移到目标基板上的当前光刻层上，第二掩模板上的第二套刻标记也转移到目标基板上的前层光刻层上，从而得到与第一掩模板图案相同的当前图案和与第二掩模板图案相同的前层图案。
步骤403：测量所述第一套刻标记与所述第二套刻标记的第一偏移量。
其中，由于第一套刻标记和第二套刻标记是沿与x轴的倾斜角度α设置的，而不是沿驱动轴的方向设置的，因此直接测量得到的第一偏移量为当层图案与前层图案在与x轴夹角为α上的套刻精度。
本领域技术人员可以理解的是，第一套刻标记与第二套刻标记的第一偏移量测量方式可以采用相关技术实现，如图像识别技术。
至此，完成上述图4所示的半导体器件套刻精度的测量流程，通过上述图4所示流程可以准确实现斜方向偏移测量，而无需通过21度进行斜方向偏移的估算。
图5为本申请根据图4所示实施例示出的又一种半导体器件套刻精度的测量方法的实施例流程图，在上述图4所示实施例的基础上，如图5所示，所述半导体器件套刻精度的测量方法进一步包括：
步骤501：制备前层图案时，还在前层上沿与y轴的倾斜角度β添加第三套刻标记。
步骤502：在制备当层图案时，还在当层上沿与y轴的倾斜角度β添加第四套刻标记。
需要说明的是，对于倾斜方向图案指的是偏离光刻机驱动轴方向，倾斜方向的表示可以是与x轴的夹角α，当然也可以是与y轴的夹角β。
基于此，所述倾斜角度β为当层图案和前层图案与y轴的夹角，也就是说，所述倾斜角度β也为构成实际回路的图案所形成的夹角角度。
此外，所述倾斜角度β取值范围也为0度～90度之间。
针对步骤501和步骤502的过程，本领域技术人员可以理解的是在执行上述步骤401和步骤402的同时，也添加第三套刻标记和第四套刻标记。
参见图6，为将上述图2所示的套刻标记1和套刻标记2，应用到本申请实施例中后，将套刻标记1(第一套刻标记)沿倾斜角度α方向添加，将套刻标记2(第三套刻标记)沿倾斜角度β方向设置，而不是沿x轴方向和y轴方向添加。
步骤503：测量所述第三套刻标记与所述第四套刻标记的第二偏移量。
其中，由于第三套刻标记和第四套刻标记是沿倾斜角度β设置的，而不是沿驱动轴的方向设置的，因此直接测量得到的第一偏移量为当层图案与前层图案在与y轴夹角为β上的套刻精度。
需要说明的是，第一偏移量和第二偏移量均可以表示斜方向偏移。
至此，完成上述图5所示的半导体器件套刻精度的测量流程，通过上述图5所示流程也可以准确实现斜方向偏移测量。
在一些实施例中，在制备前层图案时，还可以在前层上沿y轴添加第五套刻标记，同理，在制备当层图案时，还可以在当层上沿y轴添加第六套刻标记，从而也可以测量所述第五套刻标记与所述第六套刻标记的第三偏移量。所述第三偏移量为当层图案和前层图案沿x轴方向的套刻精度。
基于同一发明构思，本申请还提出另一种半导体器件套刻精度的测量方法，通过在前层和当层上沿与y轴的倾斜角度α设置套刻标记，该倾斜角度α为当层图案和前层图案与y轴的夹角。
参见图7所示，该半导体器件套刻精度的测量方法包括如下步骤：
步骤601：制备前层图案时，在前层上沿与y轴的倾斜角度α添加第一套刻标记。
步骤602：在制备当层图案时，在当层上沿与y轴的倾斜角度α添加第二套刻标记。
针对步骤601和步骤602的过程，可以采用上述步骤401和步骤402所描述的方式实现，不再详述。只是本实施例中的第一套刻标记和第二套刻标记均是沿与y轴的倾斜角度α添加的。
步骤603：测量所述第一套刻标记与所述第二套刻标记的第一偏移量。
其中，由于第一套刻标记和第二套刻标记是沿与y轴的倾斜角度α设置的，而不是沿驱动轴的方向设置的，因此直接测量得到的第一偏移量为当层图案与前层图案在与y轴夹角为α上的套刻精度。
在上述步骤601至步骤603的基础上，进一步地，制备前层图案时，还可以在前层上沿与x轴的倾斜角度β添加第三套刻标记，并在制备当层图案时，还可以在当层上沿与x轴的倾斜角度β添加第四套刻标记，进而测量所述第三套刻标记与所述第四套刻标记的第二偏移量。
其中，所述倾斜角度β为当层图案和前层图案与x轴的夹角。所述第二偏移量为当层图案和前层图案在与x轴夹角为β上的套刻精度。
值得注意的是，上述所涉及的倾斜角度α与倾斜角度β取值范围均为0度～90度之间，所述x轴和y轴为光刻机的驱动轴。
再进一步地，在制备前层图案的同时，还可以在前层上沿x轴添加第五套刻标记，并在制备当层图案的同时，还可以在当层上沿x轴添加第六套刻标记，并测量所述第五套刻标记与所述第六套刻标记的第三偏移量。所述第三偏移量为当层图案和前层图案沿y轴方向的套刻精度。
至此，完成上述图6所示的半导体器件套刻精度的测量流程，通过上述图6所示流程也可以准确实现斜方向偏移测量，而无需通过21度进行斜方向偏移的估算。
在以上的描述中，对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。
以上对本公开的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本公开的范围。本公开的范围由所附权利要求及其等价物限定。不脱离本公开的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本公开的范围之内。

Claims (8)

1.一种半导体器件套刻精度的测量方法，其特征在于，所述方法包括：
制备前层图案时，在前层上沿与x轴的倾斜角度α添加第一套刻标记；
制备当层图案时，在当层上沿与x轴的倾斜角度α添加第二套刻标记，所述倾斜角度α为当层图案和前层图案与x轴的夹角；
测量所述第一套刻标记与所述第二套刻标记的第一偏移量，所述第一偏移量为当层图案和前层图案在与x轴夹角为α上的套刻精度。
2.根据权利要求1所述的测量方法，其特征在于，所述方法还包括：
制备前层图案时，还在前层上沿与y轴的倾斜角度β添加第三套刻标记；
在制备当层图案时，还在当层上沿与y轴的倾斜角度β添加第四套刻标记，所述倾斜角度β为当层图案和前层图案与y轴的夹角；
测量所述第三套刻标记与所述第四套刻标记的第二偏移量，所述第二偏移量为当层图案和前层图案在与y轴夹角为β上的套刻精度。
3.根据权利要求2所述的测量方法，其特征在于，所述倾斜角度α与所述倾斜角度β取值范围均为0度～90度之间；
其中，所述x轴和y轴为光刻机的驱动轴。
4.根据权利要求1所述的测量方法，其特征在于，所述方法还包括：
制备前层图案时，还在前层上沿y轴添加第五套刻标记；
在制备当层图案时，还在当层上沿y轴添加第六套刻标记；
测量所述第五套刻标记与所述第六套刻标记的第三偏移量，所述第三偏移量为当层图案和前层图案沿x轴方向的套刻精度。
5.一种半导体器件套刻精度的测量方法，其特征在于，所述方法包括：
制备前层图案时，在前层上沿与y轴的倾斜角度α添加第一套刻标记；
在制备当层图案时，在当层上沿与y轴的倾斜角度α添加第二套刻标记，所述倾斜角度α为当层图案和前层图案与y轴的夹角；
测量所述第一套刻标记与所述第二套刻标记的第一偏移量，所述第一偏移量为当层图案和前层图案在与y轴夹角为α上的套刻精度。
6.根据权利要求5所述的测量方法，其特征在于，所述方法还包括：
制备前层图案时，还在前层上沿与x轴的倾斜角度β添加第三套刻标记；
在制备当层图案时，还在当层上沿与x轴的倾斜角度β添加第四套刻标记，所述倾斜角度β为当层图案和前层图案与x轴的夹角；
测量所述第三套刻标记与所述第四套刻标记的第二偏移量，所述第二偏移量为当层图案和前层图案在与x轴夹角为β上的套刻精度。
7.根据权利要求6所述的测量方法，其特征在于，所述倾斜角度α与所述倾斜角度β取值范围均为0度～90度之间；
其中，所述x轴和y轴为光刻机的驱动轴。
8.根据权利要求5所述的测量方法，其特征在于，所述方法还包括：
制备前层图案时，还在前层上沿x轴添加第五套刻标记；
在制备当层图案时，还在当层上沿x轴添加第六套刻标记；
测量所述第五套刻标记与所述第六套刻标记的第三偏移量，所述第三偏移量为当层图案和前层图案沿y轴方向的套刻精度。
CN202010291703.XA 2020-04-14 2020-04-14 半导体器件套刻精度的测量方法 Pending CN113539867A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010291703.XA CN113539867A (zh) 2020-04-14 2020-04-14 半导体器件套刻精度的测量方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010291703.XA CN113539867A (zh) 2020-04-14 2020-04-14 半导体器件套刻精度的测量方法

Publications (1)

Publication Number Publication Date
CN113539867A true CN113539867A (zh) 2021-10-22

Family

ID=78120296

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010291703.XA Pending CN113539867A (zh) 2020-04-14 2020-04-14 半导体器件套刻精度的测量方法

Country Status (1)

Country Link
CN (1) CN113539867A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020135875A1 (en) * 2001-02-27 2002-09-26 Xinhui Niu Grating test patterns and methods for overlay metrology
KR20180033971A (ko) * 2016-09-27 2018-04-04 (주)오로스 테크놀로지 웨이퍼 좌표계와 직교하지 않는 방향을 따라서 형성된 패턴 층용 오버레이 마크 및 이를 이용한 오버레이 측정방법 및 반도체 디바이스 제조방법
CN209118052U (zh) * 2019-01-08 2019-07-16 长鑫存储技术有限公司 光掩膜
WO2019139685A1 (en) * 2018-01-12 2019-07-18 Kla-Tencor Corporation Metrology targets and methods with oblique periodic structures

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020135875A1 (en) * 2001-02-27 2002-09-26 Xinhui Niu Grating test patterns and methods for overlay metrology
KR20180033971A (ko) * 2016-09-27 2018-04-04 (주)오로스 테크놀로지 웨이퍼 좌표계와 직교하지 않는 방향을 따라서 형성된 패턴 층용 오버레이 마크 및 이를 이용한 오버레이 측정방법 및 반도체 디바이스 제조방법
WO2019139685A1 (en) * 2018-01-12 2019-07-18 Kla-Tencor Corporation Metrology targets and methods with oblique periodic structures
CN209118052U (zh) * 2019-01-08 2019-07-16 长鑫存储技术有限公司 光掩膜

Similar Documents

Publication Publication Date Title
US7933015B2 (en) Mark for alignment and overlay, mask having the same, and method of using the same
US10048603B2 (en) Alignment method and alignment system thereof
CN101398630B (zh) 对准及叠对的标记、及其掩模结构与使用方法
CN109828440B (zh) 基于衍射的套刻标识以及套刻误差测量方法
TW201940982A (zh) 自參考與自校準之干擾圖型套疊測量
CN113534626A (zh) 用于套刻精度测量的标记系统及量测方法
CN111240162B (zh) 改善光刻机对准的方法
CN112631090A (zh) 套刻标记和套刻误差测试方法
TW202004842A (zh) 微影疊對校正以及微影製程
US6239858B1 (en) Exposure method, exposure apparatus and semiconductor device manufactured by using the exposure apparatus
CN115356898A (zh) 提高光刻套刻精度的方法
CN114578662A (zh) 一种套刻标记
JP2001274073A (ja) 重ね合わせ露光方法及び露光システム
CN111128829B (zh) 对准方法及校准方法
CN116203808B (zh) 套刻误差的量测方法及套刻标记
US9134628B2 (en) Overlay mark and application thereof
US20080242043A1 (en) Method for checking alignment accuracy using overlay mark
CN113539867A (zh) 半导体器件套刻精度的测量方法
TWI282912B (en) Method of preparing a substrate, method of measuring, semiconductor device manufacturing method, lithographic apparatus, computer-readable medium and substrate
TWI820371B (zh) 用於微影裝置製造程序之檢測工具及度量衡方法
CN114200780B (zh) 一种套刻对准标记结构及相关方法和器件
US6301798B1 (en) Method of measuring misalignment
JP2970473B2 (ja) アライメント方法およびアライメント誤差検査方法
KR100904732B1 (ko) 오정렬 가늠 마크를 이용한 정렬도 측정 방법
US20030044057A1 (en) Method of checking overlap accuracy of patterns on four stacked semiconductor layers

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination