CN209118052U - 光掩膜 - Google Patents
光掩膜 Download PDFInfo
- Publication number
- CN209118052U CN209118052U CN201920035956.3U CN201920035956U CN209118052U CN 209118052 U CN209118052 U CN 209118052U CN 201920035956 U CN201920035956 U CN 201920035956U CN 209118052 U CN209118052 U CN 209118052U
- Authority
- CN
- China
- Prior art keywords
- oblique
- overlay
- pattern
- photomask
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Abstract
本实用新型提供一种光掩膜,所述光掩膜包括:斜向单元掩膜图案和斜向叠对掩膜标记,所述斜向单元掩膜图案和所述斜向叠对掩膜标记具有相同的斜向方向。采用所述光掩膜将所述斜向单元掩膜图案和所述斜向叠对掩膜标记刻录到半导体衬底上,在所述半导体衬底上形成斜向单元图案和斜向叠对标记。采用光学方法量测所述半导体衬底上当前层的所述斜向叠对标记相对于先前层的所述斜向叠对标记的叠对偏移量;以及根据所述叠对偏移量将所述当前层与所述先前层对准。根据本实用新型的光掩膜及光刻光学式叠对标记测量方法,能够对应测量半导体衬底中斜向单元图案的叠对偏移量。
Description
技术领域
本实用新型涉及集成电路制造技术领域,特别是涉及光掩膜。
背景技术
在半导体制造过程中,光刻工艺作为每一个技术代的核心技术而发展。光刻是将光掩膜(mask)上图形形式的电路结构通过对准、曝光、显影等步骤转印到涂有光刻胶的硅片表面的工艺过程,光刻工艺会在硅片表面形成一层光刻胶掩蔽图形,其后续工艺是刻蚀或离子注入。标准的CMOS工艺中,需要数十次的光刻步骤,而影响光刻工艺误差的因素,除了光刻机的分辨率之外,还有对准的精确度。
光刻的叠对(Overlay)是用以测量一个光刻图案置于硅片时,与先前已定义过的图案之间的对准精度。由于集成电路是由很多层电路重叠组成的,因此必须保证每一层与前面或者后面的层的对准精度,如果对准精度超出要求范围,则可能造成整个电路不能完成设计工作。因此在每一层的制造过程中,要对其与先前层的对准精度进行测量。
一般常用的一种叠对量测图型(Mark)为光学式IBO(Image Based Overlay),如光栅式图型(有时被称为AIM,Advanced Image Measurement)。AIM图型如图1所示,该图型包括先前层的平行叠对标记(深色)以及当前层的平行叠对标记(浅色),通过对比这两种平行叠对标记的位置,计算出横向叠对偏移量Δx以及纵向叠对偏移量Δy,当该横向叠对偏移量Δx以及纵向叠对偏移量Δy小于设定阈值时,则工艺在安全窗口之内。
实用新型内容
现有的光掩膜大多为矩形,投射到半导体衬底上形成多个重复的矩形区域。通常采用使用图1所示的平行叠对标记来判断半导体衬底的两层间的单元图案的对准情况。具体来讲,如图1所述,以平行于矩形区域的边的方式在半导体衬底的各层中的相同位置形成多个横向的平行叠对标记或者纵向的平行叠对标记,这些平行叠对标记的形状、尺寸、彼此间的间隔相同。通过光学量测先前层与当前层的平行叠对标记,得出两层的横向的叠对偏移量Δx或者纵向叠对偏移量Δy,当叠对偏移量小于设定阈值时,工艺在安全窗口之内,进入下道工艺;当叠对偏移量大于等于设定阈值时,需要进行返工。这种平行叠对标记的形成方法简单,使用方便,特别适合半导体衬底中的单元图案绝大部分为平行单元图案的情况。
但是,随着半导体技术的发展,矩形区域中,有时需要制造一些相对于矩形区域的边部倾斜的单元图案(下面,称为斜向单元图案),例如平行于矩形区域的对角线的单元图案,此时,平行叠对标记无法准确表征这些斜向单元图案的叠对偏移量。例如,参照图2,如果当前层的平行单元图案(下方的虚线矩形)向右侧偏离先前层的平行单元图案(下方的实线矩形),通过平行叠对标记可计算出横向的叠对偏移量为Δx,可以看出,此时,两层的该平行单元图案只有右侧很小的部分错位,在安全工艺窗口之内;另一方面,如果当前层的与矩形区域的边呈45度的斜向单元图案(中间的虚线矩形)向右偏离先前层的与矩形区域的边呈45度的斜向单元图案(中间的实线矩形),通过平行叠对标记可计算出横向的叠对偏移量同样为Δx,但是,从图中可以看出,该斜向单元图案在两层之间显然发生了较大的错位(矩形的三个边已经错位),这种错位已经超出了安全工艺窗口,需要进行返工。由此可见,现有技术中平行叠对标记的横向的叠对偏移量Δx并不适合这种斜向单元图案,纵向的叠对偏移量Δy也存在同样的问题。特别是,随着半导体技术的发展,这种斜向单元图案可能越来越多,并且,其倾斜角度可能各不相同,在这种情况下,平行叠对标记的判定方法可能完全无法适用于新的半导体技术。
本实用新型就是鉴于上述问题而提出的,其目的在于提供光掩膜以及光刻光学式叠对标记测量方法,能够完全应对半导体衬底中的斜向单元图案,并且,可根据半导体衬底中斜向单元图案的复杂程度选择合适的斜向叠对标记。
作为本实用新型的一个实施方式,提供一种光掩膜,所述光掩膜呈矩形,其特征在于,包括:斜向单元掩膜图案,位于所述光掩膜上,与所述光掩膜的任意一边均不平行;斜向叠对掩膜标记,位于所述光掩膜上,与所述光掩膜的任意一边均不平行;
作为本实用新型的一个可选的实施方式,所述斜向单元掩膜图案与所述斜向叠对掩膜标记平行。
作为本实用新型的一个可选的实施方式,所述光掩膜呈正方形。
作为本实用新型的一个可选的实施方式,所述光掩膜包括多个所述斜向单元掩膜图案以及多个所述斜向叠对掩膜标记。
作为本实用新型的一个可选的实施方式,所述多个斜向单元掩膜图案的数量与所述多个斜向叠对掩膜标记的数量相等,并且所述多个斜向单元掩膜图案与所述多个斜向叠对掩膜标记呈一对一平行关系。
作为本申请的另一个实施方式,提供一种光刻光学式叠对标记测量方法,其特征在于,具有下述步骤:提供半导体衬底,在所述半导体衬底上形成先前层,所述先前层具有斜向叠对标记和单元图案;采用上述任意一种实施方式的光掩膜,在所述半导体衬底的当前层形成斜向单元图案和斜向叠对标记;采用光学量测方法测量所述当前层的所述斜向叠对标记相对于所述先前层的斜向叠对标记的叠对偏移量;以及根据所述叠对偏移量,将所述当前层的斜向单元图案相对于所述先前层的单元图案进行对准补偿。
作为本申请的一个可选的实施方式,所述先前层的单元图案包括斜向单元图案。
作为本申请的一个可选的实施方式,采用光学量测方法计算所述当前层的所述斜向叠对标记相对于先前层的斜向叠对标记的叠对偏移量包括:以所述当前层的所述斜向叠对标记的方向为基准,建立直角坐标系,计算所述当前层的所述斜向叠对标记相对于所述先前层的斜向叠对标记的第一叠对偏移量。
作为本申请的一个可选的实施方式,所述方法还包括:基于所述当前层的多个所述斜向叠对标记的方向建立多个直角坐标系,计算出多个所述偏移量;根据所述多个偏移量的组合,将所述当前层的斜向单元图案相对于先前层的单元图案进行对准补偿。
作为本申请的一个可选的实施方式,所述方法还包括:在半导体衬底的所述当前层上形成后续层,并在所述后续层中形成斜向叠对标记和单元图案。
作为本申请的一个可选的实施方式,所述方法还包括:以所述当前层的所述斜向叠对标记的方向为基准,建立直角坐标系,计算所述后续层的斜向叠对标记相对于所述当前层的所述斜向叠对标记的第二叠对偏移量;以及根据所述第二叠对偏移量,将所述后续层的单元图案相对于所述当前层的斜向单元图案进行对准补偿。
作为本申请的一个可选的实施方式,所述方法还包括:基于所述当前层的多个所述斜向叠对标记的方向建立多个直角坐标系,计算出多个第二叠对偏移量;根据所述多个第二叠对偏移量的组合,将所述后续层的单元图案相对于所述当前层的斜向单元图案进行对准补偿。
作为本申请的一个可选的实施方式,所述后续层的单元图案包括斜向单元图案。
根据该光刻光学式叠对标记测量方法,能够针对斜向单元图案,在半导体衬底的各层形成对应的斜向叠对标记,所述斜向叠对标记不平行于矩形区域的任意一个边,这些斜向叠对标记的方向与半导体衬底的斜向单元图案的方向相同或者近似,因此,能够大幅度提高半导体衬底的层间偏移量的测量精确度,使层精确对准。另外,可以自行设置斜向叠对标记的倾斜方向和/或个数,大大增加了自由度,因此,能够应对半导体衬底中的斜向单元图案的倾斜角度各不相同的情况以及半导体衬底中斜向单元图案较多的复杂情况。
另外,还可以根据斜向叠对标记建立直角坐标系,以建立的直角坐标系为基准,量测出该坐标系中X轴、Y轴上的叠对偏移量,从而判定对准程度,该方式能够大幅度提高斜向单元图案的测量精度。
另外,通过本实用新型提供的光掩膜可在半导体衬底上形成斜向叠对标记,这种斜向叠对标记除了可以判断半导体衬底的不同层间的斜向单元图案的对准程度以外,还可用于判断某些非斜向单元图案(例如,圆形单元图案),由此,无需另外形成用于这种非斜向单元图案的叠对标记,能够提高斜向叠对标记的使用效率,节省成本。
附图说明
图1是表示使用现有平行叠对标记测量单元图案的层间错位的示意图。
图2是表示平行叠对标记测量平行单元图案以及斜向单元图案的对比图。
图3是本实用新型的一个实施方式的光掩膜的示意图。
图4是本实用新型的另一个实施方式的光掩膜的示意图。
图5是表示通过斜向叠对标记测量斜向单元图案的层间错位的示意图。
具体实施方式
以下通过特定的具体实例说明本实用新型的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本实用新型的其他优点与功效。本实用新型还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本实用新型的精神下进行各种修饰或改变。
需要说明的是,本实施例中所提供的图示仅以示意方式说明本实用新型的基本构想,图中仅显示与本实用新型中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的型态、数量及比例可为一种随意的改变,且其组件布局型态也可能更为复杂。
下面参照附图对本实用新型的实施方式中的光掩膜进行说明。本实用新型提供了一种光掩膜,该光掩膜的基材可以是玻璃板,该玻璃板上具有薄膜层,具体的,所述薄膜层可以是MoSi或MoSi和Cr的叠层,厚度不做限制,可以利用电子束曝光刻蚀在薄膜层中形成有斜向单元掩膜图案和斜向叠对掩膜标记。所述光掩膜呈矩形,作为示例,所述光腌膜包括切割道区域和芯片区域,如图3所示,内部矩形区域为芯片区域,内部矩形区域外围为切割道区域。所述光掩膜包含:斜向单元掩膜图案(例如,图3中内部矩形中4个较大的条状图案),位于所述光掩膜上,与光掩膜的任意一边均不平行;斜向叠对掩膜标记(例如,图3中内部矩形外围4个图案),位于所述光掩膜上,与所述光掩膜的任意一边均不平行。所述斜向单元掩膜图案可以是单个条状图案,也可以是多个平行的条状图案(本实施例中是4个平行的较大的条状图案),所述平形的条状图案的位置和大小不做限定。所述斜向叠对掩膜标记分布和数量也不做限定(本实施例中是内部矩形外围分散的4个图案)。作为示例,如图3所示,斜向叠对掩膜标记为AIM图形,所述AIM图形由相互垂直的两组平行短线条组组成,任一所述平行短线条组由若干平行短线条组成。所述平行短线条与所述光掩膜的任意一边均不平行。
可选的,所述斜向单元掩膜图案与所述斜向叠对掩膜标记相互平行。所述斜向叠对掩膜标记的斜向方向由量测时建立的直角坐标系的方向定义,在一示例中,如图3所示,斜向叠对掩膜标记为AIM图形,所述AIM图形由相互垂直的两组平行短线条组组成,任一所述平行短线条组由若干平行短线条组成。所述相互垂直的两个方向即为量测时建立的直角坐标系的X轴和Y轴。所述斜向单元掩膜图案与斜向叠对掩膜标记相互平行应理解为所述量测时建立的直角坐标系的X轴和Y轴中的任一轴与斜向单元掩膜图案的方向平行。
可选的,所述光掩膜可以是正方形。
可选的,所述光掩膜包括多个所述斜向单元掩膜图案以及多个所述斜向叠对掩膜标记。所述多个斜向单元掩膜图案以及多个斜向叠对掩膜标记的数量和位置不做限定。作为示例,如图4所示,所述光掩膜包括两个方向的斜向单元掩膜图案(例如,图中内部矩形区域中上部两个较大的条状图案和下部两个较大的条状图案,所述条状图案具有两个不同的方向)以及两个方向的斜向叠对掩膜标记(例如,图中中心矩形区域外围上部两个图案和下部的两个图案,所述图案具有两个不同的方向),其中,所述两个方向的斜向单元掩膜图案彼此不平行,所述两个方向的斜向叠对掩膜标记彼此不平行。
可选的,所述多个斜向单元掩膜图案的数量与所述多个斜向叠对掩膜标记的数量相等,并且所述多个斜向单元掩膜图案与所述多个斜向叠对掩膜标记呈一对一平行关系。作为示例,如图4所示,所述光掩膜包括两个方向的斜向单元掩膜图案(例如,图中内部矩形区域中上部两个较大的条状图案和下部两个较大的条状图案,所述条状图案具有两个不同的方向)以及两个方向的斜向叠对掩膜标记(例如,图中内部矩形区域外围上部两个图案和下部的两个图案,所述图案具有两个不同的方向),其中,所述两个方向的斜向单元掩膜图案彼此不平行,所述两个方向的斜向叠对掩膜标记彼此不平行。两个斜向叠对标记与两个斜向单元掩膜图案呈一一对应的平行关系。具体的,图中内部矩形区域中上部两个斜向单元掩膜图案与图中内部矩形区域外围上部两个斜向叠对掩膜标记的方向平行,图中内部矩形区域下部两个斜向单元掩膜图案与图中内部矩形区域外围下部两个斜向叠对掩膜标记的方向平行。
通过上述方式可知,当光掩膜中存在的斜向单元掩膜图案的倾斜角度大致相同时,可以如图3那样,设置单一倾斜角度的多个斜向叠对掩膜标记或者单个斜向叠对掩膜标记,这样,能够在一定程度上简化测量过程;而当光掩膜中存在的多个斜向单元掩膜图案且它们的倾斜角度不相同时,可以如图4那样,设置多个斜向叠对掩膜标记,使它们的倾斜角度与多个斜向单元掩膜图案一一对应,这样,即使多个斜向单元掩膜图案彼此不平行,也能够在半导体衬底上精确测量每个斜向单元图案的偏移量。
本实用新型中,斜向单元掩膜图案以及斜向叠对掩膜标记的方向、个数不限于上述的实施例,在斜向单元掩膜图案以及斜向叠对掩膜标记不平行于光掩膜的各边的基础上,可以根据实际情况自由选择斜向单元掩膜图案以及斜向叠对掩膜标记的方向、个数。
图5是表示斜向叠对标记的示意图。光刻光学式叠对标记测量方法包含下述步骤。
提供半导体衬底,在所述半导体衬底上形成先前层,所述先前层具有斜向叠对标记和单元图案。具体的,利用具有斜向叠对掩膜标记和单元掩膜图案的光掩膜在半导体衬底中形成斜向叠对标记和单元图案。
可选的,所述单元图案包括斜向单元图案。
作为示例,通过本申请的光掩膜(例如,上述的图3或图4所示的光掩膜)在半导体衬底的先前层形成斜向单元图案以及斜向叠对标记,所述先前层可以为双图案(Doublepattern)的第一道线条层,所述第一道线条层包括斜向单元图案和斜向叠对标记。
采用本申请的光掩膜,在所述半导体衬底的当前层形成斜向单元图案和斜向叠对标记。作为示例,所述当前层可以为双图案的第二道线条层,所述第二道线条层包括斜向单元图案和斜向叠对标记。具体的,参照图5,颜色不同的两种斜向叠对标记分别是先前层以及当前层的斜向叠对标记,它们可以按照层的单元图案设计而成,例如,层的单元图案是与半导体衬底的一边呈30度的线条,则可以在某些层中的任意位置形成与半导体衬底的该边呈30度的斜向叠对标记。这些斜向叠对标记可以与半导体衬底的斜向单元图案的方向完全相同,也可以近似。这种斜向叠对标记相对于现有的平行叠对标记,能够充分反映斜向上的偏移量,从而大幅度提高斜向单元图案的错位的判定精度。
可选的,当衬底中存在的斜向单元图案的倾斜角度大致相同时,可以设置单一倾斜角度的多个斜向叠对标记或者单个斜向叠对标记,这样,能够在一定程度上简化测量过程。而当多个斜向单元图案的形状、彼此间角度不同时,可以设置多个同样的斜向叠对标记,即,设置多个斜向叠对标记,与多个斜向单元图案的方向、形状。大小等一一对应。这样,能够测量层中所有的斜向单元图案,大幅度提高测量的精确度。具体的,当衬底中存在的斜向单元图案的倾斜角度大致相同时,可以使用图3这种光掩膜,在半导体衬底层中设置单一倾斜角度的多个斜向叠对标记或者单个斜向叠对标记,这样,能够在一定程度上简化测量过程;而当衬底中存在多个斜向单元图案且它们的倾斜角度不相同时,可以使用图4这种光掩膜,设置多个斜向叠对标记,使它们的倾斜角度与多个斜向单元图案一一对应,这样,即使衬底的层中存在倾斜角度互不相同的多个斜向单元图案,也能够精确测量每个斜向单元图案。
采用光学量测方法测量所述当前层的所述斜向叠对标记相对于所述先前层的斜向叠对标记的叠对偏移量。
根据所述叠对偏移量,将所述当前层的斜向单元图案相对于所述先前层的单元图案进行对准补偿。
可选的,采用光学量测方法计算所述当前层的所述斜向叠对标记相对于先前层的斜向叠对标记的叠对偏移量包括:以所述当前层的所述斜向叠对标记的方向为基准,建立直角坐标系,计算所述当前层的所述斜向叠对标记相对于所述先前层的斜向叠对标记的第一叠对偏移量。作为示例,参照图5,斜向叠对标记为AIM图形,所述AIM图形由相互垂直的两组平行短线条组组成,任一所述平行短线条组由若干平行短线条组成。所述相互垂直的两个方向即为量测时建立的直角坐标系的X轴和Y轴的方向。以所述X轴和Y轴为基准获取斜向叠对标记的第一叠对偏移量,该斜向叠对标记的叠对偏移量能够充分、正确反映出斜向单元图案的偏移,从而,能够进行高精度的对准。具体的,以图2中的斜向单元图案为例,当前层的斜向单元图案向右偏离了先前层的斜向单元图案,利用斜向叠对标记量测的第一叠对偏移量可以直接,准确的得到斜向单元图案的斜向偏移量,由此大幅度提高斜向单元图案的叠对偏移量的测量精度。
可选的,可以基于当前层的多个斜向叠对标记的方向建立多个直角坐标系,计算出多个偏移量,根据多个偏移量的组合,将所述当前层的斜向单元图案相对于先前层的单元图案进行对准补偿。根据多个斜向叠对标记的多个直角坐标系计算出的多个偏移量的精确度较高,因此,根据精确度较高的偏移量的组合能够更加精确的使先前层与当前层对齐,保证全部当前层的斜向单元图案相对于先前层的单元图案的对准。
此外,还可以在半导体衬底的所述当前层上形成后续层,并在所述后续层中形成斜向叠对标记和单元图案,以所述当前层的所述斜向叠对标记的方向为基准,建立直角坐标系,计算所述后续层的斜向叠对标记相对于所述当前层的所述斜向叠对标记的第二叠对偏移量,根据所述第二叠对偏移量,将所述后续层的单元图案相对于所述当前层的斜向单元图案进行对准补偿。
如上所述,使用已有的当前层的斜向叠对标记以及直角坐标系还可以计算出当前层相对于后续层的第二叠对偏移量从而进行当前层与后续层的对准补偿,由此,无需另行在后续层上设置直角坐标系,可以提高已有直角坐标系的使用效率。
另外,同样,可以基于当前层的多个斜向叠对标记的方向建立多个直角坐标系,计算出多个偏移量,根据多个偏移量的组合,将所述当前层的斜向单元图案相对于后续层的单元图案进行对准补偿。根据多个斜向叠对标记的多个直角坐标系计算出的多个偏移量的精确度较高,因此,根据精确度较高的偏移量的组合能够更加精确的使当前层与后续层对齐,保证全部当前层的斜向单元图案相对于后续层的单元图案的对准。
可选的,所述后续层的单元图案包括斜向单元图案。
由此,本实用新型有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本实用新型的原理及其功效,而非用于限制本实用新型。任何熟悉此技术的人士皆可在不违背本实用新型的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本实用新型所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本实用新型的权利要求所涵盖。
Claims (5)
1.一种光掩膜,所述光掩膜呈矩形,其特征在于,包括:
斜向单元掩膜图案,位于所述光掩膜上,与所述光掩膜的任意一边均不平行;
斜向叠对掩膜标记,位于所述光掩膜上,与所述光掩膜的任意一边均不平行。
2.根据权利要求1所述的光掩膜,其特征在于,
所述斜向单元掩膜图案与所述斜向叠对掩膜标记平行。
3.根据权利要求1所述的光掩膜,其特征在于,
所述光掩膜呈正方形。
4.根据权利要求1~3中任意一项所述的光掩膜,其特征在于,
所述光掩膜包括多个所述斜向单元掩膜图案以及多个所述斜向叠对掩膜标记。
5.根据权利要求4所述的光掩膜,其特征在于,
所述多个斜向单元掩膜图案的数量与所述多个斜向叠对掩膜标记的数量相等,并且所述多个斜向单元掩膜图案与所述多个斜向叠对掩膜标记呈一对一平行关系。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201920035956.3U CN209118052U (zh) | 2019-01-08 | 2019-01-08 | 光掩膜 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201920035956.3U CN209118052U (zh) | 2019-01-08 | 2019-01-08 | 光掩膜 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN209118052U true CN209118052U (zh) | 2019-07-16 |
Family
ID=67209359
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201920035956.3U Active CN209118052U (zh) | 2019-01-08 | 2019-01-08 | 光掩膜 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN209118052U (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111508932A (zh) * | 2020-04-27 | 2020-08-07 | 深圳中科飞测科技有限公司 | 套刻标记及套刻误差的测量方法 |
CN113539867A (zh) * | 2020-04-14 | 2021-10-22 | 中国科学院微电子研究所 | 半导体器件套刻精度的测量方法 |
-
2019
- 2019-01-08 CN CN201920035956.3U patent/CN209118052U/zh active Active
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113539867A (zh) * | 2020-04-14 | 2021-10-22 | 中国科学院微电子研究所 | 半导体器件套刻精度的测量方法 |
CN111508932A (zh) * | 2020-04-27 | 2020-08-07 | 深圳中科飞测科技有限公司 | 套刻标记及套刻误差的测量方法 |
CN111508932B (zh) * | 2020-04-27 | 2021-12-14 | 深圳中科飞测科技股份有限公司 | 套刻标记及套刻误差的测量方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0061536B1 (en) | Method of manufacturing a semiconductor device having improved alignment marks and alignment marks for said method | |
US7933015B2 (en) | Mark for alignment and overlay, mask having the same, and method of using the same | |
CN101398630B (zh) | 对准及叠对的标记、及其掩模结构与使用方法 | |
KR101555084B1 (ko) | 집적회로 필드들의 임계 치수 또는 오버레이 변화 결정 | |
CN103869638B (zh) | 一种穿透晶圆的光刻对准方法 | |
CN109828440B (zh) | 基于衍射的套刻标识以及套刻误差测量方法 | |
CN102156392A (zh) | 光刻机对准参数的检测装置及其检测方法 | |
CN104216234A (zh) | 光刻系统光源对称性的检测方法 | |
CN104765254B (zh) | 一种套刻对准标记 | |
CN209118052U (zh) | 光掩膜 | |
CN112631090B (zh) | 套刻标记和套刻误差测试方法 | |
US20080230929A1 (en) | Overlay mark of semiconductor device and semiconductor device including the overlay mark | |
US7479356B2 (en) | Aligning method | |
CN113534626A (zh) | 用于套刻精度测量的标记系统及量测方法 | |
TWI547918B (zh) | 面板裝置及其檢測方法 | |
CN108490746A (zh) | 一种光刻对准标记及其对准方法 | |
TWI728383B (zh) | 基板處理裝置 | |
US6489067B2 (en) | Reticle for manufacturing semiconductor integrated circuit | |
KR100392744B1 (ko) | 반도체 장치, 그 제조에 이용하는 포토마스크, 및 그 중첩정밀도 향상 방법 | |
CN101923295B (zh) | 旋转标记及利用其监测光刻质量的方法 | |
KR20060009249A (ko) | 오버레이 측정 마크 | |
TW201327027A (zh) | 光罩對位方法、光罩、以及相關之半導體裝置 | |
JP4254133B2 (ja) | アライメント精度測定方法、アライメント精度測定装置、半導体デバイスの製造方法、および、マスク | |
CN111413847A (zh) | 光掩膜以及光刻光学式叠对标记测量方法 | |
TW201516558A (zh) | 對位標識記號、對位方法,及疊對誤差量測方法和系統 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |