JP2015095631A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2015095631A
JP2015095631A JP2013236071A JP2013236071A JP2015095631A JP 2015095631 A JP2015095631 A JP 2015095631A JP 2013236071 A JP2013236071 A JP 2013236071A JP 2013236071 A JP2013236071 A JP 2013236071A JP 2015095631 A JP2015095631 A JP 2015095631A
Authority
JP
Japan
Prior art keywords
groove
pattern
semiconductor device
patterns
segment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013236071A
Other languages
English (en)
Inventor
宏 吉野
Hiroshi Yoshino
宏 吉野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Priority to JP2013236071A priority Critical patent/JP2015095631A/ja
Priority to US14/523,056 priority patent/US9355923B2/en
Publication of JP2015095631A publication Critical patent/JP2015095631A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605Workpiece metrology
    • G03F7/70616Monitoring the printed patterns
    • G03F7/70633Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/30DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48Data lines or contacts therefor
    • H10B12/482Bit lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】半導体装置の形成時において下層構造と上層構造の位置合わせの精度を向上させる。【解決手段】半導体装置100は、フォトマスクの重ね合わせ精度を計測するための精度計測パターン110を形成される半導体基板を備える。精度計測パターン110(下層パターン104a)は、複数の溝パターンを含む矩形領域として形成され、短辺方向に沿って並ぶセグメント領域106a,106bと、それらの周囲に形成されるプール領域108を含む。また、上層のレジスト膜には、上層パターン102が形成される。【選択図】図1

Description

本発明は半導体装置に関し、特に、フォトマスクの重ね合わせ精度を計測するための精度計測パターンを有する半導体装置に関する。
代表的な半導体メモリデバイスであるDRAM(Dynamic Random Access Memory)の製造に際しては、まず、ウェハ状態において、半導体基板にワード線構造を形成する。次に、半導体基板上に堆積された層間絶縁膜をレジスト膜を介してパターニングすることでビット線構造が形成される。下層配線と上層配線の位置合わせのため、半導体基板とレジスト膜にはそれぞれ精度計測パターンが形成される。レジスト膜の精度計測パターン(以下、「上層パターン」ともよぶ)は、ビット線構造のパターニングと同時に形成され、半導体基板に形成された精度計測パターン(以下、「下層パターン」ともよぶ)の位置と上層パターンの位置とのずれが生じているときには、レジスト膜のパターニングはやり直しとなる。レジスト膜を介して層間絶縁膜をエッチングする前に上層と下層の位置合わせを行うことで、ワード線構造とビット線構造のずれを未然に防ぐ。
米国特許8,330,281号明細書 特開平11−125751号公報 特開2012−134378号公報
精度計測パターンとしては、特許文献1のAIM(Advanced Imaging Metrology)マークや、特許文献2のバーインバー(Bar in Bar)型重ね合わせマークなどがある。SADP(Self-Align Double Paterning)技術などのマルチパターニング技術では、周期的な溝(トレンチ)を含むセグメント領域の周囲に、余剰で孤立した溝が形成される(以下、「孤立溝」とよぶ)。孤立溝は、位置合わせに際して精度計測パターンの計測精度を悪化させるため好ましくない。
本発明に係る半導体装置は、フォトマスクの重ね合わせ精度を計測するための精度計測パターンを形成される半導体基板を備える。精度計測パターンは、複数の溝パターンを含む矩形領域として形成され、短辺方向に沿って並ぶ第1および第2のセグメント領域と、第1および第2のセグメント領域の周囲に形成されるプール領域と、を含む。
本発明に係る半導体装置は、半導体基板上にフォトマスクの重ね合わせ精度を計測するための精度計測パターンを形成され、精度計測パターンにおいては、単独の溝パターンである第1の溝パターンと、第2の方向に周期的に並ぶ複数の溝パターンを含む第1の溝グループと、第2の方向に周期的に並ぶ複数の溝パターンを含む第2の溝グループと、単独の溝パターンである第2の溝パターンとが第2の方向に配列される。
本発明に係る半導体装置は、溝パターンが配列されるメモリセル領域と、フォトマスクの重ね合わせ精度を計測するための精度計測パターンが半導体基板に形成され、精度計測パターンにおいては、メモリセル領域の溝パターンと同じ配列にて複数の溝パターンが配列される。
本発明に係る半導体装置は、半導体基板上において、複数の溝パターンを含む矩形領域として形成され、短辺方向に沿って並ぶ第1および第2のセグメント領域と、第1および第2のセグメント領域を矩形状に包囲する溝パターンと、を備える。
本発明によれば、半導体装置の形成時において下層構造と上層構造の位置合わせの精度を向上させることができる。
第1実施形態において、半導体装置に形成される精度計測パターンの平面図である。 図1の拡大領域の平面図である。 一般的な精度計測パターン(比較例)の平面図である。 図3の拡大領域の平面図(比較例)である。 図3の拡大領域の断面図(比較例)である。 第1実施形態における精度測定パターンの測定方法を説明するための拡大平面図である。 計測領域の周辺の拡大断面図である。 下層パターンの形成過程を示す断面図(第1工程)である。 下層パターンの形成過程を示す断面図(第2工程)である。 下層パターンの形成過程を示す断面図(第3工程)である。 下層パターンの形成過程を示す断面図(第4工程)である。 下層パターンの形成過程を示す断面図(第5工程)である。 下層パターンの形成過程を示す断面図(第6工程)である。 下層パターンの形成過程を示す断面図(第7工程)である。 下層パターンの形成過程を示す断面図(第8工程)である。 下層パターンの形成過程を示す断面図(第9工程)である。 下層パターンの形成過程を示す断面図(第10工程)である。 下層パターンの形成過程を示す断面図(第11工程)である。 下層パターンの形成過程を示す断面図(第12工程)である。 下層パターンの形成過程を示す断面図(第13工程)である。 メモリセル領域と下層パターンの平面図である。 第2実施形態において、半導体装置に形成される精度計測パターンの平面図である。
以下、添付図面を参照しながら、本発明の好ましい実施形態について詳細に説明する。
[第1実施形態]
図1は、第1実施形態において、半導体装置100に形成される精度計測パターン110の平面図である。本実施形態による半導体装置100は単一の半導体チップに集積されたDRAMであるとして説明する。精度計測パターン110は、半導体基板などの下層に形成される下層パターン104a〜104dと、その上層のレジスト膜に一時的に形成される上層パターン102a〜102dを含む。
第1実施形態の精度計測パターン110は、いわゆるバーインバー型重ね合わせマークである。第1実施形態の上層パターン102a〜102dは、レジスト膜に矩形領域として形成され、図1に示すように配置される。第1実施形態の下層パターン104aは、y方向を長辺方向とする矩形領域であり、同じくy方向を長辺方向とする2つのセグメント領域106a,106b(第1および第2のセグメント領域)を含む。下層パターン104aは上層パターン102aに対応するマークである。他の下層パターン104b〜104dは、上層パターン102b〜102dに対応し、下層パターン104aと同じ構造である。x方向に隣り合う上層パターン102aと上層パターン102cの長辺方向は同じであり、上層パターン102bと上層パターン102dの長辺方向も同じである。なお、1つの下層パターン104は、3以上のセグメント領域106を含んでもよい。
半導体装置100の製造過程において、ウェハ上に複数の半導体装置100が形成される。半導体装置100は個片化される前に、ワード線構造などの下層構造とともに下層パターン104が形成される。次に、レジスト膜が塗布され、レジスト膜は露光装置によりパターニングされる。このときレジスト膜には上層パターン102が形成される。計測装置は、x正方向(矢印S1の方向)のスキャンを行い、下層パターン104aの中点P2と、上層パターン102aの中点P1を検出し、中点P1,P2の距離Dを測定する。上層パターン102aと下層パターン104aのずれの大きさは距離Dにより測定できる。他の2方向(x負方向、y正方向、y負方向)についても同様である。
図2は、図1の拡大領域112の平面図である。セグメント領域106は、複数のコアパターン114が一定のピッチにて周期的に配列され、その周りに周期溝116が形成される。これらの周期溝116はいわゆるSADP方式により形成される。また、セグメント領域106a,106bを矩形状に取り囲む孤立溝118も形成される。プール領域108の幅W1は、コアパターン114の幅W2の2倍程度である。
図2では、コアパターン114や周期溝116は、x軸(セグメント領域106の長辺方向:第1の方向)やy軸(セグメント領域106の短辺方向:第2の方向)に対して斜め方向に形成されているが、周期溝116はx軸に沿って形成されてもよいし、y軸に沿って形成されてもよい。
図3は、一般的な精度計測パターン110(比較例)の平面図である。第1実施形態と比較例の違いは、1つの下層パターン104が1つのセグメント領域106aしか含んでいない点にある。まず、比較例における精度計測パターン110の問題点を述べ、その上で、第1実施形態における精度計測パターン110による解決方法について説明する。
測定装置は、中点P2を測定するために下層パターン104aの上に計測領域120を設定する。そして、計測領域120内にある溝の位置を検出することにより、中点P2を計算する。SADP方式によるマルチパターニングの場合、周期溝116の集合体であるセグメント領域106を取り囲むように孤立溝118も形成される。
孤立溝118は、計測に際しては不要な溝である。そこで、計測領域120は、孤立溝118を含まないように設定されることが望ましいが、プール領域108の幅W1(図2参照)が狭いため、セグメント領域106の2つの長辺(y方向の境界線)を含み下層パターン104aの2つの長辺(孤立溝118)を含まないように計測領域120を設定するのは実際には不可能である。セグメント領域106の幅(短辺方向の長さ)を大きくするのは容易であるが、プール領域108の幅W2を大きくする加工は難しい。この結果、計測領域120は、図3に示すように2つの孤立溝118と、セグメント領域106aの2つの境界線(長辺)を含むように設定される。
上層パターン102のサイズは自由に設定できるため、測定装置が上層パターン102の2つの長辺を検出し、中点P1を検出するのは困難ではない。しかし、下層パターン104の場合には、セグメント領域106の2つの長辺(境界線)だけでなく、2つの孤立溝118も検出されるため、中点P2を算出するのが難しくなる。
図4は、図3の拡大領域122の平面図(比較例)である。セグメント領域106において、複数のコアパターン114が周期的に配列され、その周りに周期溝116が形成されることは図2と同じである。図4では、コアパターン114はx軸方向に延伸しているが、延伸方向は斜め方向でもy軸方向であってもよい。セグメント領域106の周囲に、孤立溝118により矩形領域が形成される。
図5は、図3の拡大領域122の断面図(比較例)である。図5に示すように、半導体基板124には周期溝116および孤立溝118が形成される。一定周期で形成される周期溝116は垂直方向(z軸方向)に伸びるが、近隣に溝をもたない孤立溝118は図5に示すように傾きやすい。このため、計測領域120における孤立溝118の位置(x座標)を検出画像(S2方向からの撮像画像)から特定するのが難しくなり、中点P2を正確に測定するのが困難になる。また、セグメント領域106aの最外周の周期溝116と孤立溝118の距離が近いため、セグメント領域106aの長辺(境界)の位置を特定するのも難しい。
図6は、第1実施形態における精度測定パターンの測定方法を説明するための拡大平面図である。第1実施形態においては、下層パターン104aは2つのセグメント領域106a,106bを含む。上述のようにセグメント領域106のサイズ(短辺方向の長さ)を調整するのは容易である。第1実施形態においては2つのセグメント領域106がx軸方向に並べられるため、計測領域120の長辺をこれらのセグメント領域106内に設定できる。いいかえれば、孤立溝118を含まないように計測領域120を設定できる。
測定装置は、上層パターン102aの2つの長辺のx座標x1,x2を測定し、中点P1のx座標x3を算出する。また、セグメント領域106aの右長辺のx座標x4とセグメント領域106bの左長辺のx座標x5を測定し、中点P2のx座標x6を算出する。孤立溝118は、計測領域120には含まれないため、中点P2を正確に測定できる。
図7は、計測領域120の周辺の拡大断面図である。x方向には、孤立溝118a(第1の溝パターン)、セグメント領域106a(周期溝116の集合:第1の溝グループ)、セグメント領域106b(周期溝116の集合:第2の溝グループ)および孤立溝118b(第2の溝パターン)が並ぶ。計測領域120は、セグメント領域106aの中間からセグメント領域106bの中間までの領域に形成される。孤立溝118aとセグメント領域106aの間隔と、セグメント領域106aとセグメント領域106bの間隔、セグメント領域106bと孤立溝118bの間隔は同一である。
次に、下層パターン104の形成過程について図8〜図20に基づいて説明する。
まず、図8に示すように、半導体基板124(シリコン基板)上に、TEOS(テトラエトキシシラン)を原料として、低圧(LP)CVD法により酸化膜(LP−TEOS膜126)を形成する。その上に、アモルファスカーボン膜128(a−C膜)、プラズマシリコン窒化膜130(P−SiN膜),プラズマシリコン酸化膜132(P−SiO膜)を順次形成する。これらはハードマスク層となるが、その層構成は任意である。その上に第1反射防止膜134(第1BARC膜)、シリコン含有有機塗布膜136(Bottom Layer Resist:BLR膜)、第1フォトレジスト膜138を含む多層レジスト膜140(Multi Layer Resist:MLR膜)が形成される。続いて、第1フォトレジスト膜138をライン形状にパターニングする。
次に、図9に示すように、残存する第1フォトレジスト膜138をマスクとしてシリコン含有有機塗布膜136、第1反射防止膜134をエッチングして、幅W1のコアパターンを形成する。
次に、図10に示すように厚さ40nmの犠牲膜142を形成する。これにより、幅W1程度のギャップ(窪み)が形成される。半導体基板124に形成される溝の幅は犠牲膜142の膜厚で制御できる。犠牲膜142の膜厚を薄くすることで、フォトリソグラフィ技術の解像度限界以下の幅の溝を形成することもできる。
次に図11に示すように、形成された窪みを埋設しつつ第2反射防止膜144(第2BARC膜)を塗布する。第2反射防止膜144は、第1反射防止膜134と同種材料で形成する。
次に、図12に示すように、シリコン含有有機塗布膜136が露出するように、第2反射防止膜144と犠牲膜142をエッチバックする。シリコン含有有機塗布膜136、犠牲膜142、第2反射防止膜144の表面が同時に露出する。
シリコン含有有機塗布膜136と第1反射防止膜134との合計膜厚は、犠牲膜142の膜厚よりも大きくする必要がある。これは、上述するように第2反射防止膜144と犠牲膜142をエッチバックしたとき、犠牲膜142の窪みに埋設されていた第2反射防止膜144をマスクパターンとして残存させるためである。
図13に示すように、シリコン含有有機塗布膜136と第2反射防止膜144をマスクとして犠牲膜142を選択的にエッチングし、さらに、上面が露出したプラズマシリコン酸化膜132もエッチングする。これらのエッチングによりシリコン含有有機塗布膜136は消失する。これらの窪みが、メモリセル領域のワード線構造や、下層パターン104の溝になる。
図14に示すように、第1反射防止膜134、第2反射防止膜144を選択的に除去する。
次に、図15に示すように、溝を形成すべき領域を残して第2フォトレジスト膜146を形成する。
図16に示すように、上面が露出しているプラズマシリコン窒化膜130をプラズマシリコン酸化膜132等をマスクとしてエッチングする。このエッチングによりアモルファスカーボン膜128の表面が確実に露出されるようにオーバーエッチングしておくことが好ましい。
続いて、図17に示すように、露出したアモルファスカーボン膜128を酸素プラズマによりエッチングする。この際、第2フォトレジスト膜146も同時に除去される。
次に、図18に示すように、アモルファスカーボン膜128の下のLP−TEOS膜126をエッチングする。この際、プラズマシリコン窒化膜130、プラズマシリコン酸化膜132も同時に除去される。これにより半導体基板124表面を露出させる。確実に半導体基板124の表面が露出するように、オーバーエッチングしておくことが好ましい。
次に、図19に示すように、LP−TEOS膜126の下の半導体基板124を、LP−TEOS膜126とアモルファスカーボン膜128をマスクとしてエッチングする。これにより、図面において垂直方向に所定の深さを有する溝が形成される。
最後に、マスクの一部として用いたアモルファスカーボン膜128を除去する。これにより、LP−TEOS膜126を残したまま、同じ幅で同ピッチの溝を形成できる(図20)。
その後、溝にゲート電極材料を埋め込んでワード線構造を形成してもよい。更に、半導体基板上に層間絶縁膜(図示せず)を形成し、ビット線構造を形成する。必要な配線、コンタクト等を形成した後、表面保護膜を形成する。半導体基板124の溝に絶縁膜を埋め込むことによりSTI(浅溝素子分離)領域として利用することもできる。ビット線パターンを層間絶縁膜に形成するとき、そのためのレジスト膜に上層パターン102を形成し、上層パターン102と下層パターン104の位置合わせを行うことは上述の通りである。
図21は、メモリセル領域148と下層パターン104の平面図である。メモリセル領域148は、複数のワード線を含む。下層パターン104のセグメント領域106a,106bに含まれる周期溝116は、メモリセル領域148のワード線と同一方向に延伸する溝であり、ワード線の製造プロセスと同一プロセスにて製造すればよい。また、精度計測パターン110は、メモリセル領域148の4辺に対応して4つ設けてもよい。精度計測パターン110は、各半導体装置100の境目、すなわち、ダイシングされる領域に形成されてもよい。
[第2実施形態]
図22は、第2実施形態において、半導体装置100に形成される精度計測パターン110の平面図である。第2実施形態における精度計測パターン110は、いわゆるAIMマークである。第2実施形態における精度計測パターン110は、下層パターン104a〜104dと、その上層のレジスト膜に一時的に形成される上層パターン102a〜102dを含む。
上層パターン102a〜102bは、レジスト膜に矩形領域として形成され、図22に示すように隣り合う上層パターン102の向きが90度ずらされるように配置される。第2実施形態の下層パターン104aは、x方向を長辺方向とする矩形領域であり、y方向を長辺方向とする5つのセグメント領域106a〜106eを含む。下層パターン104aは上層パターン102aに対応するマークである。他の下層パターン104b〜104dは、上層パターン102b〜102dに対応し、下層パターン104aと同じ構造である。1つの下層パターン104が含むセグメント領域106の数は、2以上の任意の数である。
計測装置は、x負方向のスキャンを行い、下層パターン104aの中点と、上層パターン102aの中点を検出し、それらの距離を測定することにより、上層パターン102とセグメント領域106のずれを検出する。
以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
100 半導体装置
102 上層パターン
104 下層パターン
106 セグメント領域
108 プール領域
110 精度計測パターン
112 拡大領域
114 コアパターン
116 周期溝
118 孤立溝
120 計測領域
122 拡大領域
124 半導体基板
126 LP−TEOS膜
128 アモルファスカーボン膜
130 プラズマシリコン窒化膜
132 プラズマシリコン酸化膜
134 第1反射防止膜
136 シリコン含有有機塗布膜
138 第1フォトレジスト膜
140 多層レジスト
142 犠牲膜
144 第2反射防止膜
146 第2フォトレジスト膜
148 メモリセル領域

Claims (21)

  1. フォトマスクの重ね合わせ精度を計測するための精度計測パターンを形成される半導体基板を備え、
    前記精度計測パターンは、
    複数の溝パターンを含む矩形領域として形成され、短辺方向に沿って並ぶ第1および第2のセグメント領域と、
    前記第1および第2のセグメント領域の周囲に形成されるプール領域と、を含むことを特徴とする半導体装置。
  2. 前記精度計測パターンにおいては、
    前記第1および第2のセグメント領域の一部と、前記第1および第2のセグメント領域の間のプール領域を含む矩形領域を計測領域として設定されることを特徴とする請求項1に記載の半導体装置。
  3. 前記第1および第2のセグメント領域に形成される溝パターンは、メモリセル領域においてワード線が埋め込まれる溝パターンと同一方向に延伸することを特徴とする請求項1または2に記載の半導体装置。
  4. 前記セグメント領域は、一定のピッチで繰り返されるコアパターンを含むことを特徴とする請求項1から3のいずれかに記載の半導体装置。
  5. 前記コアパターンは、前記セグメント領域の長辺方向に対して斜め方向に延伸することを特徴とする請求項4に記載の半導体装置。
  6. 前記コアパターンは、前記セグメント領域の長辺方向に延伸することを特徴とする請求項4に記載の半導体装置。
  7. 前記コアパターンは、前記セグメント領域の短辺方向に延伸することを特徴とする請求項4に記載の半導体装置。
  8. 第1および第2の前記精度計測パターンが形成され、
    前記第1および第2の精度計測パターンは、それぞれの長辺が隣り合うように配置されることを特徴とする請求項1から7のいずれかに記載の半導体装置。
  9. 第1および第2の前記精度計測パターンが形成され、
    前記第1および第2の精度計測パターンは、一方の短辺が他方の長辺と対向するように配置されることを特徴とする請求項1から7のいずれかに記載の半導体装置。
  10. 半導体基板上にフォトマスクの重ね合わせ精度を計測するための精度計測パターンを形成され、
    前記精度計測パターンにおいては、
    単独の溝パターンである第1の溝パターンと、
    第2の方向に周期的に並ぶ複数の溝パターンを含む第1の溝グループと、
    前記第2の方向に周期的に並ぶ複数の溝パターンを含む第2の溝グループと、
    単独の溝パターンである第2の溝パターンと、が前記第2の方向に配列されることを特徴とする半導体装置。
  11. 前記第1および第2の溝パターンは、いずれも第1の方向に延伸することを特徴とする請求項10に記載の半導体装置。
  12. 前記第1および第2の溝グループに含まれる溝パターンは、前記第1の方向に対して斜め方向に延伸することを特徴とする請求項11に記載の半導体装置。
  13. 前記第1および第2の溝グループに含まれる溝パターンは、前記第1の方向に延伸することを特徴とする請求項11に記載の半導体装置。
  14. 前記第1および第2の溝グループに含まれる溝パターンは、前記第2の方向に延伸することを特徴とする請求項11に記載の半導体装置。
  15. 前記第1および第2の溝パターンおよび前記第1および第2の溝グループに含まれる溝パターンの内部には絶縁材料が埋設されることを特徴とする請求項10から14のいずれかに記載の半導体装置。
  16. 前記半導体基板上に形成される層間絶縁膜を更に備え、
    前記第1および第2の溝パターンおよび前記第1および第2の溝グループに含まれる溝パターンは前記層間絶縁膜にも形成され、各溝パターンの内部には導電材料が埋設されることを特徴とする請求項10から14のいずれかに記載の半導体装置。
  17. 前記第2の方向において、前記第1の溝パターンと前記第1の溝グループの間隔と、前記第1の溝グループと前記第2の溝グループの間隔が同一となるように前記第1の溝パターン、前記第1および第2の溝グループが配列されることを特徴とする請求項10から16のいずれかに記載の半導体装置。
  18. 溝パターンが配列されるメモリセル領域と、フォトマスクの重ね合わせ精度を計測するための精度計測パターンが半導体基板に形成され、
    前記精度計測パターンにおいては、前記メモリセル領域の溝パターンと同じ配列にて複数の溝パターンが配列されることを特徴とする半導体装置。
  19. 半導体基板上において、
    複数の溝パターンを含む矩形領域として形成され、短辺方向に沿って並ぶ第1および第2のセグメント領域と、
    前記第1および第2のセグメント領域を矩形状に包囲する溝パターンと、を備えることを特徴とする半導体装置。
  20. 前記第1および第2のセグメント領域は、フォトマスクの重ね合わせ精度を計測するための精度計測パターンの一部であることを特徴とする請求項19に記載の半導体装置。
  21. 前記第1および第2のセグメント領域の間隔は、前記第1および第2のセグメント領域に含まれる溝パターンの間隔よりも大きいことを特徴とする請求項19または20に記載の半導体装置。
JP2013236071A 2013-11-14 2013-11-14 半導体装置 Pending JP2015095631A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013236071A JP2015095631A (ja) 2013-11-14 2013-11-14 半導体装置
US14/523,056 US9355923B2 (en) 2013-11-14 2014-10-24 Semiconductor device with an overlay mark including segment regions surrounded by a pool region

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013236071A JP2015095631A (ja) 2013-11-14 2013-11-14 半導体装置

Publications (1)

Publication Number Publication Date
JP2015095631A true JP2015095631A (ja) 2015-05-18

Family

ID=53043070

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013236071A Pending JP2015095631A (ja) 2013-11-14 2013-11-14 半導体装置

Country Status (2)

Country Link
US (1) US9355923B2 (ja)
JP (1) JP2015095631A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020521159A (ja) * 2017-05-24 2020-07-16 エーエスエムエル ホールディング エヌ.ブイ. アライメントシステムにおける2次元アライメントのためのアライメントマーク
CN111542784A (zh) * 2018-01-12 2020-08-14 科磊股份有限公司 具有倾斜周期性结构的计量目标及方法
JP2020145309A (ja) * 2019-03-06 2020-09-10 株式会社東芝 パターン形成方法及びパターン構造

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8908181B2 (en) 2012-06-28 2014-12-09 Taiwan Semiconductor Manufacturing Company, Ltd. Overlay mark and method of measuring the same
CN108666207B (zh) 2017-03-29 2020-12-15 联华电子股份有限公司 制作半导体元件的方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10125751A (ja) 1996-10-23 1998-05-15 Ricoh Co Ltd 重ね合わせ精度測定パターン及び重ね合わせ精度測定方法
US7068833B1 (en) 2000-08-30 2006-06-27 Kla-Tencor Corporation Overlay marks, methods of overlay mark design and methods of overlay measurements
US7616313B2 (en) * 2006-03-31 2009-11-10 Kla-Tencor Technologies Corporation Apparatus and methods for detecting overlay errors using scatterometry
KR101489329B1 (ko) * 2008-09-09 2015-02-06 삼성전자주식회사 포토키 및 이를 이용한 반도체 소자의 제조방법
JP2012134378A (ja) 2010-12-22 2012-07-12 Elpida Memory Inc 半導体装置の製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020521159A (ja) * 2017-05-24 2020-07-16 エーエスエムエル ホールディング エヌ.ブイ. アライメントシステムにおける2次元アライメントのためのアライメントマーク
US11156928B2 (en) 2017-05-24 2021-10-26 Asml Holding N.V. Alignment mark for two-dimensional alignment in an alignment system
CN111542784A (zh) * 2018-01-12 2020-08-14 科磊股份有限公司 具有倾斜周期性结构的计量目标及方法
JP2021511532A (ja) * 2018-01-12 2021-05-06 ケーエルエー コーポレイション 傾斜周期構造を有する計測ターゲット及び方法
JP2022183203A (ja) * 2018-01-12 2022-12-08 ケーエルエー コーポレイション 傾斜周期構造を有する計測ターゲット及び方法
JP7544781B2 (ja) 2018-01-12 2024-09-03 ケーエルエー コーポレイション 傾斜周期構造を有する計測ターゲット及び方法
JP2020145309A (ja) * 2019-03-06 2020-09-10 株式会社東芝 パターン形成方法及びパターン構造

Also Published As

Publication number Publication date
US20150130031A1 (en) 2015-05-14
US9355923B2 (en) 2016-05-31

Similar Documents

Publication Publication Date Title
US9490217B1 (en) Overlay marks and semiconductor process using the overlay marks
JPH09102457A (ja) 半導体集積回路およびその製造方法
JP2015095631A (ja) 半導体装置
KR20070037522A (ko) 오버레이 키를 이용하는 오버레이 정밀도 측정 방법
TWI760606B (zh) 用於重疊量測之非對稱重疊標記
TW201839992A (zh) 半導體元件及其製作方法
US20130029436A1 (en) Method of fabricating semiconductor device
TWI775382B (zh) 一種疊對標記、疊對標記方法及疊對測量方法
US7598155B1 (en) Method of manufacturing an overlay mark
US8502355B2 (en) Overlay vernier mask pattern, formation method thereof, semiconductor device including overlay vernier pattern, and formation method thereof
KR20100030125A (ko) 포토키 및 이를 이용한 반도체 소자의 제조방법
TW202113463A (zh) 多層對位標記及其對位方法
KR101185992B1 (ko) 오버레이 모니터링 패턴 및 이를 이용한 반도체 소자의 정렬도 측정방법
TWI678725B (zh) 半導體元件及其關鍵尺寸的定義方法
KR20100134417A (ko) 반도체 소자의 오버레이 버니어 형성 방법
US20230378082A1 (en) Overlay mark
US12106962B2 (en) Patterning method and overlay measurement method
JPH10189425A (ja) アライメント方法、アライメント精度測定方法及びアライメント測定用マーク
US11848210B2 (en) Semiconductor structure and method of forming the same
JP2017134292A (ja) 半導体装置の製造方法及びマスクの形成方法
JP2016152283A (ja) 半導体装置の製造方法
US9570402B2 (en) Alignment key of semiconductor device and method of fabricating the same
KR20120005253A (ko) 반도체 메모리 디바이스의 오버레이 버니어
KR20090077554A (ko) 반도체 장치의 얼라인 키 및 얼라인먼트 측정방법
JP2007184345A (ja) 半導体装置及びその製造方法、合わせ検査マーク