JP2017134292A - 半導体装置の製造方法及びマスクの形成方法 - Google Patents

半導体装置の製造方法及びマスクの形成方法 Download PDF

Info

Publication number
JP2017134292A
JP2017134292A JP2016014877A JP2016014877A JP2017134292A JP 2017134292 A JP2017134292 A JP 2017134292A JP 2016014877 A JP2016014877 A JP 2016014877A JP 2016014877 A JP2016014877 A JP 2016014877A JP 2017134292 A JP2017134292 A JP 2017134292A
Authority
JP
Japan
Prior art keywords
pattern
mask
positional deviation
forming
ovl
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016014877A
Other languages
English (en)
Inventor
俊雄 澤野
Toshio Sawano
俊雄 澤野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Semiconductor Japan Co Ltd
Original Assignee
Mie Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mie Fujitsu Semiconductor Ltd filed Critical Mie Fujitsu Semiconductor Ltd
Priority to JP2016014877A priority Critical patent/JP2017134292A/ja
Priority to US15/386,950 priority patent/US20170221777A1/en
Publication of JP2017134292A publication Critical patent/JP2017134292A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/7681—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving one or more buried masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

【課題】複数の部材間の位置合わせ精度を向上することができる半導体装置の製造方法及びマスクの形成方法を提供する。
【解決手段】基板の上方に第１のパターンを備えた第１のマスクを形成し、第１のマスクを用いて基板の内部又は上方に第１の部位を形成し、基板の上方に第２のパターンを備えた第２のマスクを形成し、第１の部位と第２のパターンとの間の第１の位置ずれを測定し、第２のマスクを用いて基板の内部又は上方に第２の部位を形成し、基板の上方に第３のパターンを備えた第３のマスクを形成し、第３のマスクを用いて基板の内部又は上方に第３の部位を形成する。第３のマスクを形成する際には、第１の位置ずれを考慮した位置合わせを行って第３のマスクの原料膜に第３のパターンを形成する。
【選択図】図１

Description

本発明は、半導体装置の製造方法及びマスクの形成方法に関する。
半導体装置の製造に際しては、エッチング及びイオン注入等の処理に、パターンが形成されたマスクが用いられている。このため、高精度で半導体装置を製造するには、マスクへのパターンの形成に際して、半導体基板の内部又は上方にそれまでに形成した部位と高精度で位置合わせを行うことが重要である。そして、２つの部位との位置合わせを行う場合、一方の部位を基準にしてマスクにパターンを形成し、その後に、当該一方の部位との位置ずれ及び他方の部位との位置ずれを測定し、これら位置ずれが許容範囲内にあるかの判定を行っている。
しかしながら、それまで形成した部位を明確に検出することができず、この部位とマスクに形成したパターンとの間の位置ずれを測定することができないことがある。例えば、ウェル等のイオン注入により形成された不純物注入領域は光学的に検出することができない。このため、ゲート電極を形成するためのパターンの形成後にウェルとの間の位置ずれを測定することはできない。更に、先溝構造のデュアルダマシン法でハードマスクに形成した配線溝用の開口部との位置合わせを行う場合、ハードマスクが薄いほど開口部の光学的なコントラストが低く、これを光学的に明確に検出することが困難なこともある。この場合、ビアホールを形成するためのパターンの形成後に配線溝用の開口部との間の位置ずれの測定を行ったとしても、その結果の信頼性は低い。
特開平３−２６２１１１号公報
本発明の目的は、複数の部材間の位置合わせ精度を向上することができる半導体装置の製造方法及びマスクの形成方法を提供することにある。
半導体装置の製造方法の一態様では、基板の上方に第１のパターンを備えた第１のマスクを形成し、前記第１のマスクを用いて前記基板の内部又は上方に第１の部位を形成し、前記基板の上方に第２のパターンを備えた第２のマスクを形成し、前記第１の部位と前記第２のパターンとの間の第１の位置ずれを測定し、前記第２のマスクを用いて前記基板の内部又は上方に第２の部位を形成し、前記基板の上方に第３のパターンを備えた第３のマスクを形成し、前記第３のマスクを用いて前記基板の内部又は上方に第３の部位を形成する。前記第３のマスクを形成する際には、前記第１の位置ずれを考慮した位置合わせを行って前記第３のマスクの原料膜に前記第３のパターンを形成する。
マスクの形成方法の一態様では、内部又は上方に第１の部位及び第２の部位を備えた基板の上方にマスクの原料膜を形成し、前記原料膜にパターンを形成する。前記パターンを形成する際に、前記第１の部位と前記第２の部位の形成に用いたマスクが備えたパターンとの間の位置ずれを考慮した位置合わせを行う。
上記の半導体装置の製造方法等によれば、第３のマスクを形成する際に、第１の部位と第２のパターンとの間の第１の位置ずれを考慮した位置合わせを行って第３のパターンを形成するため、複数の部材間の位置合わせ精度を向上することができる。
第１の実施形態に係る半導体装置の製造方法を示すフローチャートである。 第１の実施形態における第３のマスクを形成する際の位置合わせの方法を示すフローチャートである。 第１の実施形態における位置ずれ及びそれに応じた補正パラメータを示す図である。 位置ずれ及び補正パラメータの他の例を示す図である。 参考例における第３のマスクを形成する際の位置合わせの方法を示すフローチャートである。 参考例における位置ずれ及びそれに応じた補正パラメータを示す図である。 参考例における位置ずれの変化を示す図である。 図７Ａに引き続き、位置ずれの変化を示す図である。 第１の実施形態における位置ずれの変化を示す図である。 図７Ｃに引き続き、位置ずれの変化を示す図である。 第２の実施形態に係る半導体装置の製造方法を示す断面図である。 図８Ａに引き続き、半導体装置の製造方法を示す断面図である。 図８Ｂに引き続き、半導体装置の製造方法を示す断面図である。 図８Ｃに引き続き、半導体装置の製造方法を示す断面図である。 図８Ｄに引き続き、半導体装置の製造方法を示す断面図である。 図８Ｅに引き続き、半導体装置の製造方法を示す断面図である。 図８Ｆに引き続き、半導体装置の製造方法を示す断面図である。 図８Ｇに引き続き、半導体装置の製造方法を示す断面図である。 第３の実施形態に係る半導体装置の製造方法を示す断面図である。 図９Ａに引き続き、半導体装置の製造方法を示す断面図である。 図９Ｂに引き続き、半導体装置の製造方法を示す断面図である。 図９Ｃに引き続き、半導体装置の製造方法を示す断面図である。 図９Ｄに引き続き、半導体装置の製造方法を示す断面図である。 図９Ｅに引き続き、半導体装置の製造方法を示す断面図である。 図９Ｆに引き続き、半導体装置の製造方法を示す断面図である。 複数の検査マーク配置領域の位置関係を示す図である。 第４の実施形態に係る半導体装置の製造方法を示す断面図である。 図１０Ａに引き続き、半導体装置の製造方法を示す断面図である。 図１０Ｂに引き続き、半導体装置の製造方法を示す断面図である。 図１０Ｃに引き続き、半導体装置の製造方法を示す断面図である。 図１０Ｄに引き続き、半導体装置の製造方法を示す断面図である。 図１０Ｅに引き続き、半導体装置の製造方法を示す断面図である。 図１０Ｆに引き続き、半導体装置の製造方法を示す断面図である。 図１０Ｇに引き続き、半導体装置の製造方法を示す断面図である。 図１０Ｈに引き続き、半導体装置の製造方法を示す断面図である。 図１０Ｉに引き続き、半導体装置の製造方法を示す断面図である。 図１０Ｊに引き続き、半導体装置の製造方法を示す断面図である。 図１０Ｋに引き続き、半導体装置の製造方法を示す断面図である。 図１０Ｌに引き続き、半導体装置の製造方法を示す断面図である。 図１０Ｍに引き続き、半導体装置の製造方法を示す断面図である。 １ショット分のシフトずれの補正を示す図である。 １ショット分の倍率ずれの補正を示す図である。 １ショット分の回転ずれの補正を示す図である。 ウェハ１枚分のシフトずれの補正を示す図である。 ウェハ１枚分の倍率ずれの補正を示す図である。 ウェハ１枚分の回転ずれの補正を示す図である。
以下、実施形態について添付の図面を参照しながら具体的に説明する。
（第１の実施形態）
先ず、第１の実施形態について説明する。図１は、第１の実施形態に係る半導体装置の製造方法を示すフローチャートである。
第１の実施形態では、図１に示すように、基板の上方に第１のパターンを備えた第１のマスクを形成し（ステップＳ１）、第１のマスクを用いて基板の内部又は上方に第１の部位を形成し（ステップＳ２）、基板の上方に第２のパターンを備えた第２のマスクを形成する（ステップＳ３）。次いで、第１の部位と第２のパターンとの間の第１の位置ずれを測定し（ステップＳ４）、第２のマスクを用いて基板の内部又は上方に第２の部位を形成し（ステップＳ５）、基板の上方に第３のパターンを備えた第３のマスクを形成する（ステップＳ６）。その後、第３のマスクを用いて基板の内部又は上方に第３の部位を形成する（ステップＳ７）。ステップＳ６では、第１の位置ずれを考慮した位置合わせを行って第３のマスクの原料膜に第３のパターンを形成し（ステップＳ１１）、第１の部位と第３のパターンとの間の第２の位置ずれを測定し（ステップＳ１２）、第２の位置ずれの判定を行う（ステップＳ１３）。第１の部位の形成、第２の部位の形成及び第３の部位の形成としては、エッチング、イオン注入及びリフトオフ法による成膜が例示される。
ここで、第３のマスクの原料膜としてフォトレジスト膜を用い、フォトリソグラフィ技術によりフォトレジスト膜に第３のパターンを形成する場合の位置ずれの低減効果について説明する。図２は、第１の実施形態における第３のマスクを形成する際の位置合わせの方法を示すフローチャートである。図３は、第１の実施形態における位置ずれ及びそれに応じた補正パラメータを示す図である。以下の説明において、位置ずれとは、方向及び大きさを有し、特定の方向への位置ずれの大きさが正の値を持ち、逆方向への位置ずれの大きさは負の値を持つものとする。
図３（ａ）に示すように、ステップＳ１〜Ｓ２の処理により、第１の部位が第１のパターンに応じた位置Ｐ１に形成され、ステップＳ３〜Ｓ５の処理により、第２の部位が第２のパターンに応じた位置Ｐ２に形成されている。位置Ｐ２の位置Ｐ１からの位置ずれを「OVL_1-2」と表すこととする。この位置ずれOVL_1-2は、ステップＳ４において測定されている。
本実施形態では、位置ずれOVL_1-2を考慮した位置合わせを行って第３のマスクの原料膜、すなわちフォトレジスト膜に第３のパターンを形成する（ステップＳ１１）。
このとき、露光装置を用いたフォトマスクのパターンのフォトレジスト膜への転写に先立って、第３のパターンを位置Ｐ１に合わせるための補正パラメータＡ0に位置ずれOVL_1-2を反映するパラメータを加えて得られるパラメータを補正パラメータＡとして露光装置に設定する（ステップＳ２１）。例えば、図３（ｂ）に示すように、補正パラメータＡ0に、位置ずれOVL_1-2と補正係数ｈ（０≦ｈ≦１）との積を加えて得られるパラメータを補正パラメータＡとして用いる。補正係数ｈは、第３の部位と第１の部位、第２の部位との間の位置ずれが許容される程度に基づく値である。第３の部位の第１の部位との位置ずれが、第３の部位の第２の部位との位置ずれよりも許容されやすい場合ほど、補正係数ｈとして１に近い値を用い、同等に許容される場合は、補正係数ｈとして０．５を用いる。このようにして、第３のパターンの狙い位置Ｔ３が決定される。
補正パラメータＡの設定（ステップＳ２１）後には、露光装置を用いた露光を行うことにより、フォトマスクのパターンをフォトレジスト膜へ転写し、フォトレジスト膜の現像を行う（ステップＳ２２）。露光の際に、補正パラメータＡを用いた位置合わせを行う。この位置合わせは、例えば、露光装置が具備する機能により行う。
次いで、第３のパターンの位置Ｐ３の位置Ｐ１からの位置ずれOVL_1-3を測定する（ステップＳ２３）。図３（ｃ）に示すように、第３のパターンが狙い位置Ｔ３の近傍に形成される場合だけでなく、図３（ｄ）に示すように、狙い位置Ｔ３から大きく離れて形成される場合もあり得る。ステップＳ２３はステップＳ１２に相当する。
その後、位置ずれOVL_1-3の判定を行う（ステップＳ２４）。このとき、図３（ｂ）に示すように、狙い位置Ｔ３と位置Ｐ１との間に、位置ずれOVL_1-2と補正係数ｈとの積（OVL_1-2×ｈ）の分だけずれが存在するため、これを考慮した判定を行う。例えば、位置ずれOVL_1-3から積（OVL_1-2×ｈ）を減じて、この大きさが０を基準とした許容範囲内にあるか否かの判定を行う。
そして、位置ずれOVL_1-3が許容範囲内にあれば、このようにして形成された第３のマスクを用いて第３の部位を形成する（ステップＳ７）。一方、位置ずれOVL_1-3が許容範囲内になければ、補正パラメータＡを変更する（ステップＳ２５）。この補正パラメータＡの変更では、図３（ｅ）に示すように、変更前の補正パラメータＡから位置ずれOVL_1-3を減じて得られるパラメータを、変更後の補正パラメータＡとする。そして、変更後の補正パラメータＡを用いてステップＳ２２以降の処理を行う。
図３（ｃ）、図３（ｄ）では、位置Ｐ３が狙い位置Ｔ３より正側にあるが、図４（ａ）、図４（ｂ）に示すように、位置Ｐ３が狙い位置Ｔ３より負側にあることもある。この場合も、位置ずれOVL_1-3が許容範囲内になければ、図４（ｃ）に示すように、変更前の補正パラメータＡから位置ずれOVL_1-3を減じて得られるパラメータを、変更後の補正パラメータＡとする。そして、変更後の補正パラメータＡを用いてステップＳ２２以降の処理を行う。
ここで、比較のために、位置Ｐ１との位置関係のみに基づいて第３のパターンの最初の位置合わせを行う参考例について説明する。図５は、参考例における第３のマスクを形成する際の位置合わせの方法を示すフローチャートである。図６は、参考例における位置ずれ及びそれに応じた補正パラメータを示す図である。
図６（ａ）に示すように、ステップＳ１〜Ｓ２の処理により、第１の部位が第１のパターンに応じた位置Ｐ１に形成され、ステップＳ３〜Ｓ５の処理により、第２の部位が第２のパターンに応じた位置Ｐ２に形成されている。この位置ずれOVL_1-2は、ステップＳ４において測定されている。
この参考例では、位置ずれOVL_1-2を考慮せずに位置合わせを行って第３のマスクの原料膜、すなわちフォトレジスト膜に第３のパターンを形成する。
この場合、露光装置を用いたフォトマスクのパターンのフォトレジスト膜への転写に先立って、図６（ｂ）に示すように、第３のパターンを位置Ｐ１に合わせるための補正パラメータＡ0を位置合わせ補正パラメータＡとして露光装置に設定する（ステップＳ３１）。このようにして、第３のパターンの狙い位置Ｔ３が決定される。
補正パラメータＡの設定（ステップＳ３１）後には、露光装置を用いた露光を行うことにより、フォトマスクのパターンをフォトレジスト膜へ転写し、フォトレジスト膜の現像を行う（ステップＳ３２）。露光の際に、補正パラメータＡを用いた第１の部位に対する位置合わせを行う。この位置合わせは、例えば、露光装置が具備する機能により行う。
次いで、図６（ｃ）に示すように、第３のパターンの位置Ｐ３の位置Ｐ１からの位置ずれOVL_1-3を測定し（ステップＳ３３）、位置Ｐ３の位置Ｐ２からの位置ずれOVL_2-3を測定する（ステップＳ３４）。
その後、位置ずれOVL_1-3及び位置ずれOVL_2-3の判定を行う（ステップＳ３５）。
そして、位置ずれOVL_1-3及び位置ずれOVL_2-3の両方が許容範囲内にあれば、このようにして形成された第３のマスクを用いて第３の部位を形成する。一方、位置ずれOVL_1-3及び位置ずれOVL_2-3の少なくとも一方が許容範囲内になければ、補正パラメータＡを変更する（ステップＳ３６）。この補正パラメータＡの変更では、図６（ｄ）に示すように、変更前の補正パラメータＡから位置ずれOVL_1-3及び位置ずれOVL_2-3の平均を減じて得られるパラメータを、変更後の補正パラメータＡとする。そして、変更後の補正パラメータＡを用いてステップＳ３２以降の処理を行う。
第１の実施形態によれば、第２の部位が不純物注入領域やコントラストが低い領域等の光学的に検出することが困難な部位であったとしても、第３のパターンの位置合わせに第２の部位との位置関係を反映させることができる。また、参考例では、位置合わせ精度の判定（ステップＳ３５）のために位置ずれOVL_2-3の測定が必要とされるが、第１の実施形態では、このような処理は必要とされない。このため、第１の実施形態によれば、参考例よりも工程の数を低減することができる。更に、第３の部位と第１の部位との間の位置ずれマージンと、第３の部位と第２の部位との間の位置ずれマージンとが相違する場合でも、補正係数ｈを調整するだけで、その相違の程度を反映させた位置合わせを行うことができる。
次に、第１の実施形態による位置合わせ精度について更に説明する。図７Ａ乃至図７Ｄは、位置ずれの変化を示す図である。ここでは、１７のロットにおける位置ずれの変化について説明し、１ロットで２５枚のウェハの処理を行うこととする。
図７Ａに示すように、ロット番号１〜５では、第１の部位に対する第２の部位の位置ずれOVL_1-2と第１の部位に対する第３の部位の位置ずれOVL_1-3とが互いに同じ大きさで逆方向を向いていたとする。ロット番号６〜１０では、位置ずれOVL_1-2と位置ずれOVL_1-3とが互いに同じ大きさで同方向を向いていたとする。ロット番号１１〜１５では、位置ずれOVL_1-2がロット番号１〜５のそれらと同様で、位置ずれOVL_1-3が０であったとする。ロット番号１６〜１７では、位置ずれOVL_1-2がロット番号１〜５のそれらの２．５倍で、位置ずれOVL_1-3が０であったとする。これらのロットにおいて、図５に示す参考例のように、第３のパターンの位置合わせに補正パラメータＡ0を補正パラメータＡとして用いると、図７Ａに示すように、第２の部位に対する第３の部位の位置ずれOVL_2-3は、位置ずれOVL_1-3に位置ずれOVL_1-2を逆向きにして足し合わせたものとなる。
そして、ステップＳ３５の判定で補正パラメータＡの変更が必要となったものの、第２の部位を光学的に検出することができない場合には、図７Ｂに示すように、位置ずれOVL_1-3が０になるように、補正パラメータＡを変更する。この結果、ロット番号１〜５では、位置ずれOVL_1-3及び位置ずれOVL_2-3の分布範囲が狭まっているが、ロット番号６〜１７では、位置ずれOVL_1-3及び位置ずれOVL_2-3の分布範囲に変化が認められない。このように、参考例のような方法では、第２の部位を光学的に検出することができない場合にパラメータＡを適切に変更することができない。
一方、第１の実施形態では、位置ずれOVL_1-2が図７Ａのものと同様であった場合、位置ずれOVL_1-3は図７Ａのものとは相違し、位置ずれOVL_2-3も図７Ａのものとは相違することとなる。具体的には、図７Ｃに示すように、補正パラメータＡに含まれる、位置ずれOVL_1-2と補正係数ｈとの積の分だけ、位置ずれOVL_1-3が変化し、これに応じて位置ずれOVL_2-3も変化している。ここでは、補正係数ｈを０．５としている。
そして、ステップＳ２４の判定で補正パラメータＡの変更が必要となった場合には、狙い位置と第３のパターンの位置との間の位置ずれが０になるように、補正パラメータＡを変更する。この結果、図７Ｄに示すように、ロット番号１〜１７のすべてにおいて、位置ずれOVL_1-3及び位置ずれOVL_2-3の分布範囲が狭まっている。このように、第１の実施形態によれば、第２の部位を光学的に検出することができない場合であっても、パラメータＡを適切に変更することができ、良好な位置合わせを行うことができる。
（第２の実施形態）
次に、第２の実施形態について説明する。第２の実施形態では、電界効果トランジスタを形成する。図８Ａ乃至図８Ｈは、第２の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
第２の実施形態では、図８Ａに示すように、シリコン基板等の基板１０１の表面に素子分離領域１０２を形成する。素子分離領域１０２は、実デバイスを形成する複数のデバイス領域１、及びデバイス領域１間のスクライブ領域２に形成する。素子分離領域１０２の形成では、例えば、基板１０１上に素子分離領域１０２を形成する予定の領域を露出するパターンを備えたマスクを形成し、このマスクを用いて基板１０１のエッチングを行って基板１０１の表面に溝を形成し、この溝内に絶縁膜を形成する。
次いで、図８Ｂに示すように、パターン１５２を備えたマスク１５１を基板１０１上に形成する。パターン１５２には、デバイス領域１内のウェル用のパターン１５２ａ及びスクライブ領域２内の位置ずれ検査用のパターン１５２ｂが含まれる。マスク１５１の形成では、例えば、厚さが０．３μｍ〜２．０μｍのフォトレジスト膜を形成し、このフォトレジスト膜の露光及び現像を行ってパターン１５２を形成する。例えば、パターン１５２ａの開口部の幅は０．１５μｍ〜１．０μｍであり、パターン１５２ｂの開口部の幅は１μｍ〜３μｍである。その後、スクライブ領域２内で、パターン１５２ｂの位置の素子分離領域１０２の位置からの位置ずれOVL_1-2を測定する。
続いて、図８Ｃに示すように、マスク１５１を用いて不純物のイオン注入を行うことにより、基板１０１の表面に不純物注入領域１０３を形成する。
次いで、図８Ｄに示すように、マスク１５１を除去する。その後、基板１０１上に絶縁膜１０４及び多結晶シリコン膜１０５を形成する。例えば、絶縁膜１０４として熱酸化によりシリコン酸化膜を形成し、多結晶シリコン膜１０５の厚さは１００ｎｍ〜１５０ｎｍとする。続いて、多結晶シリコン膜１０５上に、厚さが１００ｎｍ〜３００ｎｍのフォトレジスト膜１６０を形成する。
次いで、図８Ｅに示すように、フォトレジスト膜１６０の露光及び現像を行ってパターン１６２を形成する。パターン１６２には、デバイス領域１内のゲート電極用のパターン１６２ａ及びスクライブ領域２内の位置ずれ検査用のパターン１６２ｂが含まれる。例えば、パターン１６２ａの被覆部の幅は５０ｎｍ〜１００ｎｍであり、パターン１６２ｂの開口部の幅は１μｍ〜３μｍである。
パターン１６２の形成では、スクライブ領域２内でパターン１６２ｂの位置を素子分離領域１０２の位置に合わせるための補正パラメータＡ0に位置ずれOVL_1-2を反映するパラメータを加えて得られるパラメータを補正パラメータＡとして露光装置に設定する（ステップＳ２１）。例えば、補正パラメータＡ0に、位置ずれOVL_1-2と補正係数ｈ（０≦ｈ≦１）との積を加えて得られるパラメータを補正パラメータＡとして用いる。その後、露光装置を用いた露光を行うことにより、フォトマスクのパターンをフォトレジスト膜１６０へ転写し、フォトレジスト膜１６０の現像を行う（ステップＳ２２）。露光の際に、補正パラメータＡを用いた位置合わせを行う。この位置合わせは、例えば、露光装置が具備する機能により行う。現像後に、パターン１６２ｂの位置の素子分離領域１０２の位置からの位置ずれOVL_1-3を測定し（ステップＳ２３）、位置ずれOVL_1-3の判定を行う（ステップＳ２４）。そして、位置ずれOVL_1-3が許容範囲内になければ、補正パラメータＡを変更する（ステップＳ２５）。この補正パラメータＡの変更では、変更前の補正パラメータＡから位置ずれOVL_1-3を減じて得られるパラメータを、変更後の補正パラメータＡとする。そして、マスク１６１を形成し直す。新たに形成されるマスクが第４のパターンを備えた第４のマスクに相当する。
位置ずれOVL_1-3が許容範囲内にあれば、図８Ｆに示すように、マスク１６１を用いて多結晶シリコン膜１０５及び絶縁膜１０４をエッチングすることにより、デバイス領域１内にゲート絶縁膜１０６及びゲート電極１０７を形成する。そして、マスク１６１を除去する。
次いで、図８Ｇに示すように、デバイス領域１内において、不純物注入領域１０３の表面に不純物注入領域１０８を形成し、ゲート電極１０７の側面上にサイドウォール１１０を形成し、不純物注入領域１０３の表面に不純物注入領域１０８より深く不純物注入領域１０９を形成する。このようにして、電界効果トランジスタが形成される。不純物注入領域１０８の形成及び不純物注入領域１０９の形成でもマスクを使用し、当該マスクに形成するパターンの位置合わせには、第１の実施形態と同様の方法を適用することが好ましい。
その後、図８Ｈに示すように、電界効果トランジスタを覆う層間絶縁膜１１１を基板１０１上に形成し、層間絶縁膜１１１内に導電プラグ１１２を形成し、層間絶縁膜１１１上に導電プラグ１１２と接する配線１１３を形成する。導電プラグ１１２用の開口部の形成及び配線１１３の形成でもマスクを使用し、当該マスクに形成するパターンの位置合わせには、第１の実施形態と同様の方法を適用することが好ましい。
続いて、上層の層間絶縁膜及び配線等を形成して半導体装置を完成させる。
第２の実施形態によれば、不純物注入領域１０３を光学的に検出することができないにも拘らず、ゲート電極１０７を素子分離領域１０２及び不純物注入領域１０３に対して高精度で位置合わせすることができる。
（第３の実施形態）
次に、第３の実施形態について説明する。第３の実施形態では、デュアルダマシン法により配線を形成する。図９Ａ乃至図９Ｇは、第３の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
第３の実施形態では、先ず、図９Ａに示すように、シリコン酸窒化膜（ＳｉＯＣ膜）２０１の表面にタンタル膜（Ｔａ膜）２０２及び銅膜（Ｃｕ膜）２０３を含む配線２０４を形成する。配線２０４は、ＳｉＯＣ膜２０１の下方の電界効果トランジスタ等に接続させる。配線２０４は、実デバイスを形成する複数のデバイス領域１、及びデバイス領域１間のスクライブ領域２に形成する。配線２０４の形成では、例えば、ＳｉＯＣ膜２０１上に配線を形成する予定の領域を露出するパターンを備えたマスクを形成し、このマスクを用いてＳｉＯＣ膜２０１のエッチングを行ってＳｉＯＣ膜２０１の表面に配線溝を形成し、この配線溝内にＴａ膜２０２及びＣｕ膜２０３を形成する。
次いで、図９Ｂに示すように、ＳｉＯＣ膜２０１上にシリコン炭化膜（ＳｉＣ膜）２０５、ＳｉＯＣ膜２０６及びチタン窒化膜（ＴｉＮ膜）２０７を形成する。例えば、ＳｉＣ膜２０５、ＳｉＯＣ膜２０６、ＴｉＮ膜２０７の厚さは、それぞれ２０ｎｍ〜５０ｎｍ、２００ｎｍ〜４００ｎｍ、５ｎｍ〜２５ｎｍとする。
その後、図９Ｃに示すように、ＴｉＮ膜２０７上に反射防止膜２０８を形成し、パターン２５２を備えたマスク２５１を反射防止膜２０８上に形成する。例えば、反射防止膜２０８の厚さは５０ｎｍ〜１５０ｎｍとする。パターン２５２には、デバイス領域１内の配線溝用のパターン２５２ａ及びスクライブ領域２内の位置ずれ検査用のパターン２５２ｂが含まれる。マスク２５１の形成では、例えば、厚さが１００ｎｍ〜２００ｎｍのフォトレジスト膜を形成し、このフォトレジスト膜の露光及び現像を行ってパターン２５２を形成する。例えば、パターン２５２ａの開口部の幅は７０ｎｍ〜１２０ｎｍであり、パターン２５２ｂの開口部の幅は１μｍ〜３μｍである。続いて、スクライブ領域２内で、パターン２５２ｂの位置の配線２０４の位置からの位置ずれOVL_1-2を測定する。
次いで、図９Ｄに示すように、マスク２５１を用いて反射防止膜２０８及びＴｉＮ膜２０７のエッチングを行うことにより、ＴｉＮ膜２０７に配線溝用のパターンを形成する。
その後、図９Ｅに示すように、マスク２５１及び反射防止膜２０８を除去する。続いて、ＴｉＮ膜２０７上に反射防止膜２０９を形成する。例えば、反射防止膜２０９の厚さは５０ｎｍ〜１５０ｎｍとする。次いで、反射防止膜２０９上に、厚さが１００ｎｍ〜２００ｎｍのフォトレジスト膜２６０を形成する。図９Ａ〜図９Ｄのスクライブ領域２の部分は、図９Ｈ中の検査マーク配置領域３内にあり、図９Ｅ〜図９Ｇのスクライブ領域２の部分は、図９Ｈ中の検査マーク配置領域３から離間した検査マーク配置領域４内にある。
その後、図９Ｆに示すように、フォトレジスト膜２６０の露光及び現像を行ってパターン２６２を形成する。パターン２６２には、デバイス領域１内のビアホール用のパターン２６２ａ及びスクライブ領域２内の位置ずれ検査用のパターン２６２ｂが含まれる。図９Ｈに示すように、パターン２５２ｂが検査マーク配置領域３内に形成されるのに対し、パターン２６２ｂは検査マーク配置領域４内に形成される。例えば、パターン２６２ａの開口部の幅は７０ｎｍ〜１２０ｎｍであり、パターン２６２ｂの開口部の幅は１μｍ〜３μｍである。
パターン２６２の形成では、スクライブ領域２内でパターン２６２ｂを配線２０４の位置に合わせるための補正パラメータＡ0に位置ずれOVL_1-2を反映するパラメータを加えて得られる補正パラメータＡを露光装置に設定する（ステップＳ２１）。例えば、補正パラメータＡ0に、位置ずれOVL_1-2と補正係数ｈ（０≦ｈ≦１）との積を加えて得られるパラメータを補正パラメータＡとして用いる。その後、露光装置を用いた露光を行うことにより、フォトマスクのパターンをフォトレジスト膜２６０へ転写し、フォトレジスト膜２６０の現像を行う（ステップＳ２２）。露光の際に、補正パラメータＡを用いた配線２０４に対する位置合わせを行う。この位置合わせは、例えば、露光装置が具備する機能により行う。続いて、パターン２６２ｂの位置の配線２０４の位置からの位置ずれOVL_1-3を測定し（ステップＳ２３）、位置ずれOVL_1-3の判定を行う（ステップＳ２４）。そして、位置ずれOVL_1-3が許容範囲内になければ、補正パラメータＡを変更する（ステップＳ２５）。この補正パラメータＡの変更では、変更前の補正パラメータＡから位置ずれOVL_1-3を減じて得られるパラメータを、変更後の補正パラメータＡとする。そして、マスク２６１を形成し直す。
位置ずれOVL_1-3が許容範囲内にあれば、図９Ｇに示すように、マスク２６１を用いて反射防止膜２０９及びＳｉＯＣ膜２０６をエッチングすることにより、ビアホール２１０を配線溝と共に形成する。そして、マスク２６１を除去する。
その後、ビアプラグ及び配線等を形成して半導体装置を完成させる。
第３の実施形態によれば、ハードマスクとして用いられるＴｉＮ膜２０７が５ｎｍ〜２５ｎｍと薄く、これに形成された配線溝のパターンのコントラストが低い場合であっても、ビアホール２１０をＳｉＯＣ膜２０６内の配線溝及び配線２０４に対して高精度で位置合わせすることができる。
（第４の実施形態）
次に、第４の実施形態について説明する。第４の実施形態では、チャネルの不純物濃度が極めて低いＮ型電界効果トランジスタ及びＰ型電界効果トランジスタを形成する。チャネルの不純物濃度が極めて低い電界効果トランジスタは、ＤＤＣ（deeply depleted channel）トランジスタとよばれることがある。図１０Ａ乃至図１０Ｎは、第４の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
第４の実施形態では、図１０Ａに示すように、シリコン基板等の基板３０１のスクライブ領域２に位置ずれ検査マークのパターン３０２を形成する。パターン３０２の形成では、例えば、基板３０１上にパターン３０２を形成する予定の領域を露出するパターンを備えたマスクを形成し、このマスクを用いて基板３０１のエッチングを行って基板３０１の表面に溝を形成する。次いで、基板３０１のパターン３０２側の表面にシリコン酸化膜３０７を保護膜として形成する。シリコン酸化膜３０７は、例えば熱酸化により形成することができる。
その後、図１０Ｂに示すように、パターン３５２を備えたマスク３５１を基板３０１上に形成する。パターン３５２には、デバイス領域１内のＰウェル用のパターン３５２ａ及びスクライブ領域２内の位置ずれ検査用のパターン３５２ｂが含まれる。マスク３５１の形成では、例えば、厚さが１．０μｍ〜３．０μｍのフォトレジスト膜を形成し、このフォトレジスト膜の露光及び現像を行ってパターン３５２を形成する。例えば、パターン３５２ａの開口部の幅は０．１５μｍ〜２．０μｍであり、パターン３５２ｂの開口部の幅は１μｍ〜３μｍである。その後、スクライブ領域２内で、パターン３５２ｂの位置のパターン３０２の位置からの位置ずれOVL_1-2を測定する。
続いて、図１０Ｃに示すように、マスク３５１を用いてＰ型不純物のイオン注入を行うことにより、基板３０１の表面にＰ型の不純物注入領域３０３を形成する。更に、マスク３５１を用いてＰ型不純物のイオン注入を行うことにより、基板３０１の表面に不純物注入領域３０３よりも浅くＰ型の不純物注入領域３０４を形成する。
次いで、図１０Ｄに示すように、マスク３５１を除去する。その後、シリコン酸化膜３０７上に、厚さが１．０μｍ〜３．０μｍのフォトレジスト膜３６０を形成する。
続いて、図１０Ｅに示すように、フォトレジスト膜３６０の露光及び現像を行ってパターン３６２を形成する。パターン３６２には、デバイス領域１内のＮウェル用のパターン３６２ａ及びスクライブ領域２内の位置ずれ検査用のパターン３６２ｂが含まれる。例えば、パターン３６２ａの開口部の幅は０．１５μｍ〜２．０μｍであり、パターン３６２ｂの開口部の幅は１μｍ〜３μｍである。
パターン３６２の形成では、スクライブ領域２内でパターン３６２ｂの位置をパターン３０２の位置に合わせるための補正パラメータＡ0に位置ずれOVL_1-2を反映するパラメータを加えて得られるパラメータを補正パラメータＡ1として露光装置に設定する（ステップＳ２１）。例えば、補正パラメータＡ0に、位置ずれOVL_1-2と補正係数ｈ1（０≦ｈ1≦１）との積を加えて得られるパラメータを補正パラメータＡ1として用いる。その後、露光装置を用いた露光を行うことにより、フォトマスクのパターンをフォトレジスト膜３６０へ転写し、フォトレジスト膜３６０の現像を行う（ステップＳ２２）。露光の際に、補正パラメータＡ1を用いたパターン３０２に対する位置合わせを行う。この位置合わせは、例えば、露光装置が具備する機能により行う。現像後に、パターン３６２ｂの位置のパターン３０２の位置からの位置ずれOVL_1-3を測定し（ステップＳ２３）、位置ずれOVL_1-3の判定を行う（ステップＳ２４）。そして、位置ずれOVL_1-3が許容範囲内になければ、補正パラメータＡ1を変更する（ステップＳ２５）。この補正パラメータＡ1の変更では、変更前の補正パラメータＡ1から位置ずれOVL_1-3を減じて得られるパラメータを、変更後の補正パラメータＡ1とする。そして、マスク３６１を形成し直す。
位置ずれOVL_1-3が許容範囲内にあれば、図１０Ｆに示すように、マスク３６１を用いてＮ型不純物のイオン注入を行うことにより、基板３０１の表面にＮ型の不純物注入領域３０５を形成する。更に、マスク３６１を用いてＮ型不純物のイオン注入を行うことにより、基板３０１の表面に不純物注入領域３０５よりも浅くＮ型の不純物注入領域３０６を形成する。
次いで、図１０Ｇに示すように、マスク３６１を除去する。その後、シリコン酸化膜３０７を除去し、基板３０１上にシリコン膜３１１、シリコン酸化膜３１２及びシリコン窒化膜３１３を形成する。例えば、シリコン膜３１１の厚さは２０ｎｍ〜５０ｎｍとし、シリコン酸化膜３１２の厚さは３ｎｍ〜１０ｎｍとし、シリコン窒化膜３１３の厚さは５０ｎｍ〜１５０ｎｍとする。続いて、シリコン窒化膜３１３上に、厚さが１００ｎｍ〜３００ｎｍのフォトレジスト膜３７０を形成する。
次いで、図１０Ｈに示すように、フォトレジスト膜３７０の露光及び現像を行ってパターン３７２を形成する。パターン３７２には、デバイス領域１内の素子分離領域用のパターン３７２ａ及びスクライブ領域２内の位置ずれ検査用のパターン３７２ｂが含まれる。例えば、パターン３７２ａの開口部の幅は１００ｎｍ〜３００ｎｍであり、パターン３７２ｂの開口部の幅は１μｍ〜３μｍである。
パターン３７２の形成では、スクライブ領域２内でパターン３７２ｂの位置をパターン３０２の位置に合わせるための補正パラメータＡ0に位置ずれOVL_1-2及び位置ずれOVL_1-3を反映するパラメータを加えて得られるパラメータを補正パラメータＡ2として露光装置に設定する。例えば、補正パラメータＡ0に、位置ずれOVL_1-2と補正係数ｈ1（０≦ｈ1≦１）との積及び位置ずれOVL_1-3と補正係数ｈ2（０≦ｈ2≦１、ｈ1＋ｈ2＝１）との積を加えて得られるパラメータを補正パラメータＡ2として用いる。その後、露光装置を用いた露光を行うことにより、フォトマスクのパターンをフォトレジスト膜３７０へ転写し、フォトレジスト膜３７０の現像を行う。露光の際に、補正パラメータＡ2を用いた位置合わせを行う。この位置合わせは、例えば、露光装置が具備する機能により行う。続いて、パターン３７２ｂの位置のパターン３０２の位置からの位置ずれOVL_1-4を測定し、位置ずれOVL_1-4の判定を行う。そして、位置ずれOVL_1-4が許容範囲内になければ、補正パラメータＡ2を変更する（ステップＳ２５）。この補正パラメータＡ2の変更では、変更前の補正パラメータＡ2から位置ずれOVL_1-4を減じて得られるパラメータを、変更後の補正パラメータＡ2とする。そして、マスク３７１を形成し直す。
位置ずれOVL_1-4が許容範囲内にあれば、図１０Ｉに示すように、マスク３７１を用いてシリコン窒化膜３１３、シリコン酸化膜３１２、シリコン膜３１１及び基板３０１をエッチングすることにより、デバイス領域１内に素子分離用の溝３１４を形成する。そして、マスク３７１を除去する。
次いで、図１０Ｊに示すように、溝３１４内に素子分離用の絶縁膜３１５を形成する。絶縁膜３１５の形成では、例えば、熱酸化によりシリコン膜を形成し、その後、高密度プラズマ化学気相成長（chemical vapor deposition：ＣＶＤ）法によりシリコン酸化膜を形成し、化学機械研磨（chemical mechanical polishing：ＣＭＰ）を行う。
その後、図１０Ｋに示すように、シリコン窒化膜３１３及びシリコン酸化膜３１２を除去し、シリコン膜３１１上に絶縁膜３１６及び多結晶シリコン膜３１７を形成する。例えば、絶縁膜３１６として熱酸化によりシリコン酸化膜を形成する。
続いて、図１０Ｌに示すように、多結晶シリコン膜３１７及び絶縁膜３１６をエッチングすることにより、デバイス領域１内にゲート絶縁膜３１８及びゲート電極３１９を形成する。多結晶シリコン膜３１７及び絶縁膜３１６のエッチングでもマスクを使用し、当該マスクに形成するパターンの位置合わせには、第１の実施形態と同様の方法を適用することが好ましい。例えば、位置ずれOVL_1-2、位置ずれOVL_1-3若しくは位置ずれOVL_1-4又はこれらの任意の組み合わせを考慮した位置合わせを行うことが好ましい。
次いで、図１０Ｍに示すように、デバイス領域１内において、Ｐ型の不純物注入領域３０４及びその上のシリコン膜３１１にＮ型の不純物注入領域３２１を形成し、Ｎ型の不純物注入領域３０６及びその上のシリコン膜３１１にＰ型の不純物注入領域３２３を形成する。その後、ゲート電極３１９の側面上にサイドウォール３２５を形成する。続いて、Ｐ型の不純物注入領域３０４及びその上のシリコン膜３１１に不純物注入領域３２１より深くＮ型の不純物注入領域３２２を形成し、Ｎ型の不純物注入領域３０６及びその上のシリコン膜３１１に不純物注入領域３２３より深くＰ型の不純物注入領域３２４を形成する。このようにして、Ｎ型電界効果トランジスタ及びＰ型電界効果トランジスタが形成される。不純物注入領域３２１〜３２４の形成でもマスクを使用し、当該マスクに形成するパターンの位置合わせには、第１の実施形態と同様の方法を適用することが好ましい。
次いで、図１０Ｎに示すように、Ｎ型電界効果トランジスタ及びＰ型電界効果トランジスタを覆う層間絶縁膜３２６を基板３０１上に形成する。その後、層間絶縁膜３２６内に、不純物注入領域３２２に接続される導電プラグ３２７、及び不純物注入領域３２４に接続される導電プラグ３２８を形成する。続いて、層間絶縁膜３２６上に、導電プラグ３２７に接続される配線３２９、及び導電プラグ３２８に接続される配線３３０を形成する。導電プラグ３２７及び３２８用の開口部の形成並びに配線３２９及び３３０の形成でもマスクを使用し、当該マスクに形成するパターンの位置合わせには、第１の実施形態と同様の方法を適用することが好ましい。
その後、上層の層間絶縁膜及び配線等を形成して半導体装置を完成させる。
第４の実施形態によれば、Ｐ型の不純物注入領域３０３及び３０４並びにＮ型の不純物注入領域３０５及び３０６を光学的に検出することができないにも拘らず、素子分離用の溝３１４を不純物注入領域３０３〜３０６に対して高精度で位置合わせすることができる。
一般に、パターンの位置ずれとして、上記のようなある一方向への移動（シフトずれ）の他に、倍率ずれ及び回転ずれが挙げられる。シフトずれが生じた場合、図１１（ａ）に示すように、例えば、第１の部位１１に対して第２のパターン１２が平面視である一方向に移動して形成される。倍率ずれが生じた場合、図１２（ａ）に示すように、例えば、第１の部位１１に対して第２のパターン２２が平面視で拡大又は縮小して形成される。回転ずれが生じた場合、図１３（ａ）に示すように、例えば、第１の部位１１に対して第２のパターン３２が平面視で一方向に回転して形成される。本発明は、いずれの位置ずれに対しても適用することができる。例えば、シフトずれが生じた場合は、図１１（ｂ）に示すように、第３のパターン１３を第１の部位１１及び第２のパターン１２の間に形成することができ、倍率ずれが生じた場合は、図１２（ｂ）に示すように、第３のパターン２３を第１の部位１１及び第２のパターン２２の間に形成することができ、回転ずれが生じた場合は、図１３（ｂ）に示すように、第３のパターン３３を第１の部位１１及び第２のパターン３２の間に形成することができる。また、シフトずれ、倍率ずれ及び回転ずれの２種以上が生じている場合でも、それぞれの位置合わせを重ね合せることで適切な位置合わせを行うことができる。図１１〜図１３に示す例は１ショット分の位置ずれに関するものであるが、図１４（ａ）、図１５（ａ）又は図１６（ａ）に示すように、１枚のウェハ１０についてシフトずれ、倍率ずれ又は回転ずれが生じている場合でも、図１４（ｂ）、図１５（ｂ）又は図１６（ｂ）に示すように、第３のパターン１３、２３又は３３を適切な位置に形成することができる。
以下、本発明の諸態様を付記としてまとめて記載する。
（付記１）
基板の上方に第１のパターンを備えた第１のマスクを形成する工程と、
前記第１のマスクを用いて前記基板の内部又は上方に第１の部位を形成する工程と、
前記基板の上方に第２のパターンを備えた第２のマスクを形成する工程と、
前記第１の部位と前記第２のパターンとの間の第１の位置ずれを測定する工程と、
前記第２のマスクを用いて前記基板の内部又は上方に第２の部位を形成する工程と、
前記基板の上方に第３のパターンを備えた第３のマスクを形成する工程と、
前記第３のマスクを用いて前記基板の内部又は上方に第３の部位を形成する工程と、
を有し、
前記第３のマスクを形成する工程は、前記第１の位置ずれを考慮した位置合わせを行って前記第３のマスクの原料膜に前記第３のパターンを形成する工程を有することを特徴とする半導体装置の製造方法。
（付記２）
前記第２のマスクを形成する工程は、前記第１の部位を基準とした位置合わせを行って前記第２のマスクの原料膜に前記第２のパターンを形成する工程を有することを特徴とする付記１に記載の半導体装置の製造方法。
（付記３）
前記第１の部位と前記第３のパターンとの間の第２の位置ずれを測定する工程と、
前記第２の位置ずれの前記測定の結果が基準値を満たさない場合に、前記第３の部位を形成する前に前記第３のマスクを除去し、前記第１の位置ずれ及び前記第２の位置ずれを考慮した位置合わせを行って前記基板の上方に第４のパターンを備えた第４のマスクを形成する工程と、
前記第４のマスクを用いて前記基板の内部又は上方に第４の部位を形成する工程と、
を有することを特徴とする付記１又は２に記載の半導体装置の製造方法。
（付記４）
前記第２の部位の形成は、イオン注入領域の形成であることを特徴とする付記１乃至３のいずれか１項に記載の半導体装置の製造方法。
（付記５）
内部又は上方に第１の部位及び第２の部位を備えた基板の上方にマスクの原料膜を形成する工程と、
前記原料膜にパターンを形成する工程と、
を有し、
前記パターンを形成する工程は、
前記第１の部位と前記第２の部位の形成に用いたマスクが備えたパターンとの間の位置ずれを考慮した位置合わせを行う工程を有することを特徴とするマスクの形成方法。
（付記６）
前記第２の部位は、イオン注入領域であることを特徴とする付記５に記載のマスクの形成方法。
１０２：素子分離領域
１０３、３０３〜３０６：不純物注入領域
１５１、１６１、２５１、２６１、３５１、３６１、３７１：マスク
１５２、１６２、２５２、２６２、３５２、３６２、３７２：パターン
２０４：配線
３０２：位置ずれ検査マークのパターン

Claims (5)

  1. 基板の上方に第１のパターンを備えた第１のマスクを形成する工程と、
    前記第１のマスクを用いて前記基板の内部又は上方に第１の部位を形成する工程と、
    前記基板の上方に第２のパターンを備えた第２のマスクを形成する工程と、
    前記第１の部位と前記第２のパターンとの間の第１の位置ずれを測定する工程と、
    前記第２のマスクを用いて前記基板の内部又は上方に第２の部位を形成する工程と、
    前記基板の上方に第３のパターンを備えた第３のマスクを形成する工程と、
    前記第３のマスクを用いて前記基板の内部又は上方に第３の部位を形成する工程と、
    を有し、
    前記第３のマスクを形成する工程は、前記第１の位置ずれを考慮した位置合わせを行って前記第３のマスクの原料膜に前記第３のパターンを形成する工程を有することを特徴とする半導体装置の製造方法。
  2. 前記第２のマスクを形成する工程は、前記第１の部位を基準とした位置合わせを行って前記第２のマスクの原料膜に前記第２のパターンを形成する工程を有することを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記第１の部位と前記第３のパターンとの間の第２の位置ずれを測定する工程と、
    前記第２の位置ずれの前記測定の結果が基準値を満たさない場合に、前記第３の部位を形成する前に前記第３のマスクを除去し、前記第１の位置ずれ及び前記第２の位置ずれを考慮した位置合わせを行って前記基板の上方に第４のパターンを備えた第４のマスクを形成する工程と、
    前記第４のマスクを用いて前記基板の内部又は上方に第４の部位を形成する工程と、
    を有することを特徴とする請求項１又は２に記載の半導体装置の製造方法。
  4. 前記第２の部位の形成は、イオン注入領域の形成であることを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置の製造方法。
  5. 内部又は上方に第１の部位及び第２の部位を備えた基板の上方にマスクの原料膜を形成する工程と、
    前記原料膜にパターンを形成する工程と、
    を有し、
    前記パターンを形成する工程は、
    前記第１の部位と前記第２の部位の形成に用いたマスクが備えたパターンとの間の位置ずれを考慮した位置合わせを行う工程を有することを特徴とするマスクの形成方法。
JP2016014877A 2016-01-28 2016-01-28 半導体装置の製造方法及びマスクの形成方法 Pending JP2017134292A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016014877A JP2017134292A (ja) 2016-01-28 2016-01-28 半導体装置の製造方法及びマスクの形成方法
US15/386,950 US20170221777A1 (en) 2016-01-28 2016-12-21 Method of manufacturing semiconductor device and method of forming mask

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016014877A JP2017134292A (ja) 2016-01-28 2016-01-28 半導体装置の製造方法及びマスクの形成方法

Publications (1)

Publication Number Publication Date
JP2017134292A true JP2017134292A (ja) 2017-08-03

Family

ID=59387669

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016014877A Pending JP2017134292A (ja) 2016-01-28 2016-01-28 半導体装置の製造方法及びマスクの形成方法

Country Status (2)

Country Link
US (1) US20170221777A1 (ja)
JP (1) JP2017134292A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11094644B2 (en) * 2019-10-04 2021-08-17 Texas Instruments Incorporated Integrated circuit with scribe lane patterns for defect reduction

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004228153A (ja) * 2003-01-20 2004-08-12 Fujitsu Ltd パターンレイヤ間の位置合わせ方法、位置合わせ処理装置、および半導体装置の製造方法
JP2010118404A (ja) * 2008-11-11 2010-05-27 Sharp Corp プロセス制御システム

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6172401B1 (en) * 1998-06-30 2001-01-09 Intel Corporation Transistor device configurations for high voltage applications and improved device performance
US6068954A (en) * 1998-09-01 2000-05-30 Micron Technology, Inc. Semiconductor wafer alignment methods
JP2003017390A (ja) * 2001-06-29 2003-01-17 Toshiba Corp パターン形成方法及びパターン形成に用いるマスク
US8603905B2 (en) * 2008-12-30 2013-12-10 Texas Instruments Incorporated Dual alignment strategy for optimizing contact layer alignment
JP5685811B2 (ja) * 2009-12-25 2015-03-18 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US9117775B2 (en) * 2011-05-25 2015-08-25 Texas Instruments Incorporated Alignment to multiple layers

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004228153A (ja) * 2003-01-20 2004-08-12 Fujitsu Ltd パターンレイヤ間の位置合わせ方法、位置合わせ処理装置、および半導体装置の製造方法
JP2010118404A (ja) * 2008-11-11 2010-05-27 Sharp Corp プロセス制御システム

Also Published As

Publication number Publication date
US20170221777A1 (en) 2017-08-03

Similar Documents

Publication Publication Date Title
KR100695876B1 (ko) 오버레이 키 및 그 형성 방법, 오버레이 키를 이용하여형성된 반도체 장치 및 그 제조 방법.
KR100715280B1 (ko) 오버레이 키를 이용하는 오버레이 정밀도 측정 방법
EP3203322B1 (en) Mark structure and fabrication method thereof
US10446663B2 (en) Semiconductor device
US9646865B1 (en) Interconnection structure, fabricating method thereof, and exposure alignment system
US10276395B2 (en) Method for manufacturing semiconductor device
US8278770B2 (en) Overlay mark
US8049345B2 (en) Overlay mark
KR100505690B1 (ko) 오버레이 키 및 얼라인 키를 갖는 집적회로 반도체 소자및 그 제조방법
US7952213B2 (en) Overlay mark arrangement for reducing overlay shift
US20070212650A1 (en) Overlay accuracy measurement vernier and method of forming the same
US20070194466A1 (en) Overlay measurement mark and pattern formation method for the same
US9355923B2 (en) Semiconductor device with an overlay mark including segment regions surrounded by a pool region
JP4373874B2 (ja) 半導体装置、半導体基板
JP2017134292A (ja) 半導体装置の製造方法及びマスクの形成方法
KR20000047555A (ko) 반도체 제조 방법 및 반도체 장치
KR100871801B1 (ko) 반도체 소자의 얼라인먼트 키 및 그 형성 방법
KR100849358B1 (ko) 반도체 소자의 정렬키 제조방법
JP2015026732A (ja) 半導体装置の製造方法
KR100698073B1 (ko) 반도체 소자의 패턴이동 측정방법
JP2007103541A (ja) 微細パターンの形成方法
JP2020112585A (ja) 半導体装置の製造方法および検査方法
JP2016152283A (ja) 半導体装置の製造方法
JP4714777B2 (ja) 半導体装置の製造方法
KR100868634B1 (ko) 반도체 소자 및 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181001

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190711

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190730

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200218