KR20160011947A - 오버레이 측정 장치와 방법 및 오버레이 패턴 형성 방법 - Google Patents

Abstract

오버레이 측정 장치와 방법 및 오버레이 패턴 형성 방법이 제공된다. 상기 오버레이 측정 장치는 제1 및 제2 영역을 포함하는 기판으로서, 상기 제1 영역에 형성된 제1 엘리먼트(element)의 오버레이 측정에 사용되고 상기 제2 영역에서 제1 방향으로 연장되는 제1 오버레이 마크를 포함하는 제1 레이어와, 상기 제1 영역에 형성된 제2 엘리먼트의 오버레이 측정에 사용되고 상기 제2 영역에서 상기 제1 방향과 교차하는 제2 방향으로 연장되는 제2 오버레이 마크를 포함하되, 상기 제2 엘리먼트의 오버레이 측정에 사용되고 상기 제1 방향으로 연장되는 오버레이 마크를 미포함하는 제2 레이어와, 상기 제1 및 제2 레이어 상에 형성되고 상기 제1 및 제2 오버레이 마크와 오버랩되는 포토레지스트 패턴을 포함하는 기판을 제공받는 트레이부, 상기 포토레지스트 패턴과 상기 제1 또는 제2 오버레이 마크를 이용하여 상기 제1 또는 제2 엘리먼트의 오버레이를 측정하는 측정부, 및 상기 측정부에서 측정한 데이터를 입력받아 상기 제1 또는 제2 엘리먼트의 형성 위치를 보정하는 처리부를 포함한다.

Description

오버레이 측정 장치와 방법 및 오버레이 패턴 형성 방법{Device and method for overlay measurment and method for forming overlay pattern}

본 발명은 오버레이 측정 장치와 방법 및 오버레이 패턴 형성 방법에 관한 것이다.

반도체 집적 회로 장치의 제조 공정에서는 반도체 기판에 미세 패턴을 형성하기 위해 노광 공정이 수행된다. 이러한 노광 공정은 일반적으로 반도체 기판 상에 포토레지스트를 도포하고, 포토레지스트가 도포된 반도체 기판에 열을 가하고, 마스크에 형성된 패턴을 반도체 기판 표면의 패턴과 일치시킨 후 빛을 부분적으로 투과시켜 해당 부위의 포토레지스트를 노광하고, 노광 후 현상액을 분사하여 노광시 빛이 투과한 부분 또는 빛이 투과되지 않은 부분을 화학 작용에 의해 제거하고, 반도체 기판에 패턴을 형성한 뒤 정렬 상태를 측정하고 결함을 검사하는 각각의 단계를 거쳐 수행될 수 있다.

이 때, 반도체 기판 상의 패턴들의 정렬 상태를 측정하고 결함을 검사하는 공정인 오버레이(overlay) 공정에서는 반도체 기판 상에 형성된 하부박막층 패턴과 하부막 패턴 상에 형성되는 상부박막층 패턴이 정확하게 정렬되어 형성되었는지 확인한다. 반도체 기판상의 패턴의 정렬 상태를 측정하기 위해서는 상부박막층과 하부박막층에 오버레이 마크 패턴을 형성하여, 상부박막층과 하부박막층의 오버레이 마크 패턴의 위치를 비교함으로써, 정렬 상태를 측정할 수 있다.

본 발명이 해결하고자 하는 기술적 과제는, 통합 오버레이 패턴(merged overlay pattern)를 이용하여 사용되는 오버레이 패턴의 수를 감소시키고, 스크라이브 라인을 축소하며, 오버레이 측정 시간을 감소시킬 수 있는 오버레이 측정 장치를 제공하는 것이다.

본 발명이 해결하고자 하는 다른 기술적 과제는, 통합 오버레이 패턴을 이용하여 사용되는 오버레이 패턴의 수를 감소시키고, 스크라이브 라인을 축소하며, 오버레이 측정 시간을 감소시킬 수 있는 오버레이 측정 방법을 제공하는 것이다.

본 발명이 해결하고자 하는 다른 기술적 과제는, 통합 오버레이 패턴을 이용하여 사용되는 오버레이 패턴의 수를 감소시키고, 스크라이브 라인을 축소하며, 오버레이 측정 시간을 감소시킬 수 있는 오버레이 패턴 형성 방법을 제공하는 것이다.

본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.

상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 오버레이 측정 장치의 일 면(aspect)은, 제1 및 제2 영역을 포함하는 기판으로서, 상기 제1 영역에 형성된 제1 엘리먼트(element)의 오버레이 측정에 사용되고 상기 제2 영역에서 제1 방향으로 연장되는 제1 오버레이 마크를 포함하는 제1 레이어와, 상기 제1 영역에 형성된 제2 엘리먼트의 오버레이 측정에 사용되고 상기 제2 영역에서 상기 제1 방향과 교차하는 제2 방향으로 연장되는 제2 오버레이 마크를 포함하되, 상기 제2 엘리먼트의 오버레이 측정에 사용되고 상기 제1 방향으로 연장되는 오버레이 마크를 미포함하는 제2 레이어와, 상기 제1 및 제2 레이어 상에 형성되고 상기 제1 및 제2 오버레이 마크와 오버랩되는 포토레지스트 패턴을 포함하는 기판을 제공받는 트레이부, 상기 포토레지스트 패턴과 상기 제1 또는 제2 오버레이 마크를 이용하여 상기 제1 또는 제2 엘리먼트의 오버레이를 측정하는 측정부, 및 상기 측정부에서 측정한 데이터를 입력받아 상기 제1 또는 제2 엘리먼트의 형성 위치를 보정하는 처리부를 포함한다.

본 발명의 몇몇 실시예에서, 상기 제1 레이어는 상기 제2 방향의 오버레이를 측정하는 상기 제1 오버레이 마크만을 포함하고, 상기 제2 레이어는 상기 제1 방향의 오버레이를 측정하는 상기 제2 오버레이 마크만을 포함할 수 있다.

본 발명의 몇몇 실시예에서, 상기 기판의 상기 제1 오버레이 마크 또는 상기 제2 오버레이 마크는 격자형 마크(grating based mark)로 구성될 수 있다.

본 발명의 몇몇 실시예에서, 상기 포토레지스트 패턴은 인접한 적어도 2개의 직사각형의 영역을 포함하고, 상기 포토레지스트 패턴의 상기 직사각형의 영역은 각각 제1 패턴 또는 제2 패턴을 포함하되, 상기 제1 패턴은 상기 포토레지스트가 상기 제1 방향으로 연장되도록 형성되고, 상기 제2 패턴은 상기 포토레지스트가 상기 제2 방향으로 연장되도록 형성될 수 있다.

본 발명의 몇몇 실시예에서, 상기 제1 패턴과 제2 패턴은 서로 교대로 반복해서 배치될 수 있다.

본 발명의 몇몇 실시예에서, 상기 제1 방향은 상기 제1 엘리먼트의 연장방향과 동일하고, 상기 제2 방향은 상기 제1 방향과 직교할 수 있다.

본 발명의 몇몇 실시예에서, 상기 제1 엘리먼트는 게이트 전극을 포함하고, 상기 제2 엘리먼트는 컨택 플러그를 포함할 수 있다.

본 발명의 몇몇 실시예에서, 상기 측정부는 회절 현상을 이용하여 오버레이를 측정할 수 있다.

본 발명의 몇몇 실시예에서, 상기 제1 오버레이 마크와 상기 제1 엘리먼트는 SiON, TiN, W, 또는 TiAlC 물질를 포함할 수 있다.

본 발명의 몇몇 실시예에서, 상기 제2 오버레이 마크와 상기 제2 엘리먼트는 TiN, W, 또는 TiAlC 물질을 포함할 수 있다.

본 발명의 몇몇 실시예에서, 상기 제1 또는 제2 오버레이 마크는 각각 서브 패턴들의 그룹으로 형성될 수 있다.

상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 오버레이 측정 방법의 일 면은, 제1 레이어와 제2 레이어를 포함하는 기판을 제공받되, 상기 제1 레이어는, 상기 기판에 형성된 제1 엘리먼트의 제1 방향 오버레이 측정에 사용되는 제1 오버레이 마크를 포함하고, 상기 제1 엘리먼트의 상기 제1 방향과 교차하는 제2 방향 오버레이 측정에 사용되는 오버레이 마크를 미포함하고, 상기 제1 레이어 상에 배치되는 상기 제2 레이어는, 상기 기판에 형성된 상기 제1 엘리먼트와 다른 제2 엘리먼트의 상기 제2 방향 오버레이 측정에 사용되는 제2 오버레이 마크를 포함하고, 상기 제1 오버레이 마크를 이용하여 상기 제1 엘리먼트의 오버레이를 측정하고, 상기 제2 오버레이 마크를 이용하여 상기 제2 엘리먼트의 오버레이를 측정하는 것을 포함한다.

본 발명의 몇몇 실시예에서, 상기 제1 및 제2 레이어 상에 상기 제1 및 제2 오버레이 마크와 오버랩되는 포토레지스트 패턴을 형성하는 것을 더 포함할 수 있다.

본 발명의 몇몇 실시예에서, 상기 오버레이를 측정하는 것은, 상기 포토레지스트 패턴과 상기 제2 방향으로 연장되는 상기 제1 오버레이 마크 사이의 회절 현상을 이용하여 상기 제1 엘리먼트의 오버레이를 측정하고, 상기 포토레지스트 패턴과 상기 제1 방향으로 연장되는 상기 제2 오버레이 마크 사이의 회절 현상을 이용하여 상기 제2 엘리먼트의 오버레이를 측정하는 것을 포함하고, 상기 제1 엘리먼트와 상기 제2 엘리먼트의 오버레이는 동시에 측정될 수 있다.

본 발명의 몇몇 실시예에서, 상기 측정된 오버레이 결과값을 이용하여, 상기 제1 또는 제2 엘리먼트가 형성될 위치를 보정하는 것을 더 포함할 수 있다.

본 발명의 몇몇 실시예에서, 상기 제1 엘리먼트는 게이트 전극을 포함하고, 상기 제2 엘리먼트는 컨택 플러그를 포함할 수 있다.

본 발명의 몇몇 실시예에서, 상기 제1 오버레이 마크 및 상기 게이트 전극은 SiON, TiN, W, 또는 TiAlC 물질를 포함할 수 있다.

본 발명의 몇몇 실시예에서, 상기 제2 오버레이 마크 및 상기 컨택 플러그는 TiN, W, 또는 TiAlC 물질을 포함할 수 있다.

본 발명의 몇몇 실시예에서, 상기 제1 및 제2 오버레이 마크는 격자형으로 형성되고, 상기 제2 오버레이 마크는 상기 제1 오버레이 마크와 오버랩되지 않도록 형성될 수 있다.

상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 오버레이 측정 방법의 다른 면은, 기판에 형성된 제1 엘리먼트의 오버레이 측정에 사용되는 오버레이 마크에 관한 데이터를 제공받아 상기 제1 엘리먼트의 오버레이를 측정하되, 제1 방향으로 연장된 제1 오버레이 마크와, 상기 제1 방향과 교차하는 제2 방향으로 연장된 제2 오버레이 마크 중 상기 제1 오버레이 마크에 관한 데이터만을 제공받아 상기 제1 엘리먼트의 오버레이를 측정하고, 상기 기판에 형성되고 상기 제1 엘리먼트와 다른 제2 엘리먼트의 오버레이 측정에 사용되는 오버레이 마크에 관한 데이터를 제공받아 상기 제2 엘리먼트의 오버레이를 측정하되, 상기 제1 방향으로 연장된 제3 오버레이 마크와, 상기 제2 방향으로 연장된 제4 오버레이 마크 중 상기 제4 오버레이 마크에 관한 데이터만을 제공받아 상기 제2 엘리먼트의 오버레이를 측정하는 것을 포함한다.

본 발명의 몇몇 실시예에서, 상기 제1 방향은 상기 제1 엘리먼트의 연장방향과 일치하고, 상기 제2 방향은 상기 제1 방향과 직교할 수 있다.

본 발명의 몇몇 실시예에서, 상기 제1 및 제4 오버레이 마크는 격자형으로 형성되고, 상기 제4 오버레이 마크는 상기 제1 오버레이 마크와 오버랩되지 않도록 형성될 수 있다.

상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 오버레이 패턴 형성 방법의 일 면은, 제1 및 제2 영역이 정의되는 기판을 제공하고, 상기 제1 영역의 제1 엘리먼트와 함께 형성되고, 상기 제2 영역의 제1 레이어 내에 위치하며, 제1 방향으로 연장되는 제1 오버레이 마크를 형성하고, 상기 제1 엘리먼트와 다른 상기 제1 영역의 제2 엘리먼트와 함께 형성되고, 상기 제1 레이어와 다른 상기 제2 영역의 제2 레이어 내에 위치하며, 상기 제1 방향과 교차하는 제2 방향으로 연장되는 제2 오버레이 마크를 형성하고, 상기 제1 및 제2 오버레이 마크 상에 형성되고, 상기 제1 및 제2 오버레이 마크와 오버랩되도록 포토레지스트 패턴을 형성하는 것을 포함한다.

본 발명의 몇몇 실시예에서, 상기 제2 영역은 스크라이브 레인(scribe lane)을 포함하고, 상기 스크라이브 영역에는 상기 오버레이 패턴 형성방법에 의한 복수의 오버레이 패턴이 배치될 수 있다.

본 발명의 몇몇 실시예에서, 상기 제1 및 제2 오버레이 마크는 격자형으로 형성되고, 상기 제2 오버레이 마크는 상기 제1 오버레이 마크와 오버랩되지 않도록 형성될 수 있다.

본 발명의 몇몇 실시예에서, 상기 제2 레이어는 상기 제1 레이어 상에 배치되고, 상기 제1 엘리먼트는 게이트 전극을 포함하고, 상기 제2 엘리먼트는 컨택 플러그를 포함할 수 있다.

본 발명의 몇몇 실시예에서, 상기 제2 레이어와 상기 제1 레이어 사이에는 상기 제1 및 제2 레이어와 다른 제3 레이어가 배치될 수 있다.

기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.

도 1은 본 발명의 일 실시예에 따른 오버레이 측정 장치의 블록도이다.
도 2는 본 발명의 다른 실시예에 따른 오버레이 측정 장치의 블록도이다.
도 3은 본 발명의 일 실시예에 따른 기판의 레이아웃을 나타낸 도면이다.
도 4는 본 발명의 제1 실시예에 따른 오버레이 패턴의 제1 레이어를 설명하기 위한 평면도이다.
도 5는 본 발명의 제1 실시예에 따른 오버레이 패턴의 제2 레이어를 설명하기 위한 평면도이다.
도 6은 본 발명의 제1 실시예에 따른 오버레이 패턴의 포토레지스트 패턴을 설명하기 위한 평면도이다.
도 7은 도 6의 A' 부분을 확대하여 나타낸 도면이다.
도 8은 본 발명의 제2 실시예에 따른 오버레이 패턴의 포토레지스트 패턴을 설명하기 위한 평면도이다.
도 9는 도 6의 A-A 라인에 따른 단면을 나타내는 도면이다.
도 10은 본 발명의 제3 실시예에 따른 오버레이 패턴을 설명하기 위한 단면도이다.
도 11은 본 발명의 제4 실시예에 따른 오버레이 패턴을 설명하기 위한 단면도이다.
도 12는 본 발명의 제5 실시예에 따른 오버레이 패턴을 설명하기 위한 단면도이다.
도 13은 본 발명의 일 실시예에 따른 반도체 장치를 설명하기 위한 단면도이다.
도 14는 본 발명의 다른 실시예에 따른 반도체 장치를 설명하기 위한 단면도이다.
도 15 내지 도 20은 본 발명의 일 실시예에 따른 오버레이 패턴 형성 방법을 설명하기 위한 도면이다.
도 21 내지 도 26은 본 발명의 다른 실시예에 따른 오버레이 패턴 형성 방법을 설명하기 위한 순서도이다.
도 27은 본 발명의 실시예들에 따른 오버레이 측정 장치 또는 방법을 이용하는 반도체 장치를 도시한 블록도이다.
도 28은 본 발명의 실시예들에 따른 오버레이 측정 장치 또는 방법을 이용하는 반도체 장치를 포함하는 무선 통신 디바이스를 도시한 블록도이다.
도 29는 본 발명의 실시예들에 따른 오버레이 측정 장치 또는 방법을 이용하는 반도체 장치를 포함하는 전자 시스템의 블록도이다.
도 30 내지 도 32는 본 발명의 몇몇 실시예들에 오버레이 측정 장치 또는 방법을 이용하는 반도체 장치를 적용할 수 있는 예시적인 반도체 시스템들이다.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 표시된 구성요소의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭하며, "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.

소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 것을 나타낸다.

하나의 소자(elements)가 다른 소자와 "접속된(connected to)" 또는 "커플링된(coupled to)" 이라고 지칭되는 것은, 다른 소자와 직접 연결 또는 커플링된 경우 또는 중간에 다른 소자를 개재한 경우를 모두 포함한다. 반면, 하나의 소자가 다른 소자와 "직접 접속된(directly connected to)" 또는 "직접 커플링된(directly coupled to)"으로 지칭되는 것은 중간에 다른 소자를 개재하지 않은 것을 나타낸다.

공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below)" 또는 "아래(beneath)"로 기술된 소자는 다른 소자의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 소자는 다른 방향으로도 배향될 수 있고, 이에 따라 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.

본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소 외에 하나 이상의 다른 구성요소의 존재 또는 추가를 배제하지 않는다.

비록 제1, 제2 등이 다양한 소자나 구성요소들을 서술하기 위해서 사용되나, 이들 소자나 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자나 구성요소를 다른 소자나 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 소자나 구성요소는 본 발명의 기술적 사상 내에서 제2 소자나 구성요소 일 수도 있음은 물론이다.

다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.

이하 도 1 내지 도 26을 참조하여, 본 발명의 몇몇 실시예에 따른 오버레이 측정 장치와 방법 및 오버레이 패턴 형성 방법에 대해 설명하도록 한다.

도 1은 본 발명의 일 실시예에 따른 오버레이 측정 장치의 블록도이다.

도 1을 참조하면, 본 발명의 일 실시예에 따른 오버레이 측정 장치(1)는 웨이퍼(10)을 제공받는 트레이부(20)(tray part), 측정부(30)(measurment part), 처리부(40)(processor part)를 포함한다.

트레이부(20)는 웨이퍼(10)을 운반할 수 있다. 즉, 트레이부(20)는 웨이퍼(10)을 전달받거나, 이동시킬 수 있다. 트레이부(20)는 측정부(30)가 웨이퍼(10)에 포함된 반도체 칩의 오버레이를 측정할 수 있도록 웨이퍼(10)를 고정시킬 수 있다. 또한, 트레이부(20)는 X, Y방향으로 평면운동이 가능하다. 트레이부(20)는 처리부(40)와 연결될 수 있으며, 처리부(40)로부터 신호를 받아 트레이부(20)에 고정된 웨이퍼(10)의 위치를 움직일 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.

웨이퍼(10) 상에는 복수의 반도체 칩이 형성될 수 있다. 웨이퍼(10)는 기판(10)과 실질적으로 동일하며, 이하에서는 기판(10)으로 설명한다.

기판(10)은 예를 들어, 반도체(semiconductor) 기판일 수 있다. 이러한 기판(10)은 실리콘, 스트레인 실리콘(strained Si), 실리콘 합금, 실리콘 카바이드(SiC), 실리콘 게르마늄(SiGe), 실리콘 게르마늄 카바이드(SiGeC), 게르마늄, 게르마늄 합금, 갈륨 아세나이드(GaAs), 인듐 아세나이드(InAs) 및 III-V 반도체, II-VI 반도체 중 하나, 이들의 조합물, 이들의 적층물을 포함할 수 있다. 또한, 필요에 따라서는 반도체 기판이 아닌 유기(organic) 플라스틱 기판일 수도 있다. 이하에서는, 기판(10)이 실리콘으로 이루어져 있는 것으로 설명하나 본 발명이 이에 제한되는 것은 아니다.

기판(10)은 P형일 수도 있고, N형일 수도 있다. 한편, 본 발명의 몇몇 실시예에서, 기판(10)으로는 절연 기판이 사용될 수 있다. 구체적으로, SOI(Silicon On Insulator) 기판이 사용될 수 있다. SOI 기판을 이용할 경우, 반도체 장치(1)의 동작 과정에서 지연 시간(delay time)을 줄일 수 있는 장점이 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.

기판(10)에는 제1 영역(도 3의 11)과 제2 영역(도 3의 15)이 형성될 수 있다. 제1 영역(도 3의 11)은 반도체 칩이 생성되는 영역에 해당하고, 복수의 트랜지스터가 제1 영역(도 3의 11) 상에 형성될 수 있다. 제2 영역(도 3의 15)은 스크라이브 레인(scribe lane)을 포함할 수 있다. 일반적으로, 반도체 제조 공정에 있어서 모든 제조 공정이 완료되면 웨이퍼 테스트를 거쳐서 동작하지 않는 불량 칩을 구분하여 표시한 후 다이아몬드 톱을 사용하여 각각의 칩들을 서로 분리한다. 이때, 각각의 칩을 분리하는 영역을 스크라이브 레인이라 하는데, 이 영역은 각각의 반도체 칩과 칩 사이에 형성될 수 있다. 이에 대한 구체적인 설명은 후술하도록 한다.

측정부(30)는 기판에 형성된 엘리먼트(element)의 오버레이(overlay)를 측정할 수 있다. 측정부(30)는 제2 영역(도 13의 Ⅱ)의 포토레지스트 패턴(도 13의 140)과 제1 오버레이 마크(도 13의 125) 또는 제2 오버레이 마크(도 13의 135)를 이용하여, 제1 영역(도 13의 Ⅰ)의 제1 엘리먼트(예를 들어, 도 13의 220) 또는 제2 엘리먼트(예를 들어, 도 13의 230)의 오버레이를 측정할 수 있다. 구체적으로, 측정부(30)는 회절광을 이용하여 전 단계의 패턴과 현 단계의 패턴 간의 오버랩 정도를 측정하는 오버레이 측정 방법을 이용할 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.

반도체 칩의 제조는 복수의 엘리먼트들을 형성하는 공정을 요구한다. 이러한 엘리먼트들을 정의하는 패턴들은 사진 공정에 의해 형성된다. 통상적인 사진 공정의 순서는 다음과 같다.

먼저, 웨이퍼의 상부에 포토레지스트막을 스핀 코팅한다. 이어서, 노광 설비에서 단색광의 레이저에 의한 회절광의 세기(intensity) 변화나 광대역(broadband)의 백색광에 의한 명암의 차이를 통해 전 단계의 식각을 동반한 사진 공정에 의해 형성된 얼라인먼트 키(alignment key)의 좌표값을 읽고 그 보정값을 산출하여 노광하고자 하는 부위를 소정 위치에 정확히 얼라인시킨다.

이와 같이 얼라인먼트를 수행한 후, 자외선, 전자-빔 또는 X-선과 같은 광선의 조사에 의해 포토레지스트막을 선택적으로 노광한다. 이어서, 현상 공정을 통해 포토레지스트막을 패터닝한 후, 오버레이 측정 장치에서 오버레이 마크를 이용하여 현 단계에서 형성하는 패턴이 전 단계에서 형성되었던 패턴과 일치되는지의 여부를 측정한다.

측정부(30)에서는 광원으로 오버레이 마크를 명암 차이로 구별할 수 있는 광대역 광원을 사용하거나, 오버레이 마크에 의해 회절되는 회절광의 세기 차이로 마크의 위치를 인식할 수 있는 단색광을 사용할 수 있다. 광대역 광을 사용할 경우에는 하부 구조물의 표면 상태에 의한 영향을 덜 받게 된다는 장점이 있으며, 회절 현상을 이용하는 단색광을 사용할 경우에는 얼라인먼트의 정확도를 높일 수 있다는 장점이 있다. 이하에서는 회절 현상을 이용하여 오버레이를 측정하는 것으로 오버레이 측정 장치 및 방법을 설명한다.

처리부(40)는 측정부(30)에서 측정한 데이터를 입력받아 제1 엘리먼트 또는 제2 엘리먼트의 형성 위치를 보정할 수 있다. 구체적으로, 처리부(40)는 오버레이 측정 결과를 판독하여 그 측정치가 스펙-인(spec-in)이면 식각 공정과 같은 후속 공정을 진행하고, 측정치가 스펙-아웃(spec-out)이면 미스-얼라인먼트에 대한 보정값을 산출한 후 다시 노광 및 현상 공정을 진행할 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.

도 2는 본 발명의 다른 실시예에 따른 오버레이 측정 장치(2)의 블록도이다.

도 2를 참조하면, 본 발명의 다른 실시예에 따른 오버레이 측정 장치(2)는 단색광을 출사하는 광원(31)을 구비하며, 이 단색광의 광 경로 상에 오버레이 마크 및 오버레이 마크가 형성되어 있는 웨이퍼(10)가 놓여진다. 이때, 상기 광원(31)은 단색성이 강한 레이저 광원이 바람직하나 다만, 본 발명이 이에 한정되는 것은 아니다.

또한, 본 발명의 오버레이 측정 장치(2)는 콜리메이터(32), 광을 선택적으로 분리하기 위한 빔분리기(34), 광을 집속하기 위한 렌즈(35, 36, 37), 광의 경로를 변경시키기 위한 반사경(38), 광의 일부분을 차단하기 위한 필터(33) 및 광을 수광하여 그 광신호를 광전변환시키기 위한 광검출기(39)를 포함할 수 있다.

광원(31)으로부터 출사된 레이저 광은 렌즈(37)를 통해 웨이퍼(10) 상에 조사되는데, 이 웨이퍼(10)는 X, Y 방향으로 평면 운동이 가능한 트레이부(20) 상에 배치될 수 있다.

한편 웨이퍼(10) 상의 에 오버레이 마크 의해 각각 회절된 광들은 빔분리기(34)에 의해 초기 광 경로와 다른 방향으로 반사되는데, 이 반사광의 광 경로 상에 상기 회절광의 일부를 차단하여 부분적으로 통과시키기 위한 필터(33)가 배치될 수 있다. 필터(33)를 통과한 회절광은 광검출기(39)에 수광되는데, 이 광검출기(39)는 상기 X-Y 스테이지의 운동을 제어하는 프로세서(40)와 연결될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니고, 몇몇 구성요소는 생략되거나 추가될 수 있다.

도 3은 본 발명의 일 실시예에 따른 기판의 레이아웃을 나타낸 도면이다.

도 3를 참조하면, 기판(10)은 제1 영역(11)과 제2 영역(15)을 포함한다. 제1 영역(11)에는 복수의 트랜지스터가 형성될 수 있다. 즉, 제1 영역(11)은 반도체 칩이 형성되는 영역이다. 제2 영역(15)은 스크라이브 레인을 포함할 수 있다. 상기 스크라이브 레인에는 얼라인키(미도시)와 오버레이 패턴(100)이 배치될 수 있다.

스크라이브 레인은 반도체 칩이 형성되는 영역을 둘러쌀 수 있다. 스크라이브 레인은 반도체 칩과 칩 사이에 배치되어, 십자 형태로 배치될 수 있고, 복수의 반도체 칩은 격자형으로 배치될 수 있다. 즉, 제1 영역(11)은 격자형으로 배치될 수 있고, 제2 영역(15)은 제1 영역(11)의 최외곽을 둘러싸는 사각형 영역과, 제1 영역(11)의 사이에 배치되는 십자형 영역을 포함할 수 있다.

반도체 제조 과정에서 복수 개의 마스크 또는 레티클(reticle)은 원하는 패턴을 기판(10) 상에 형성시키는 데 사용될 수 있다. 이때 얼라인키와 오버레이 마크가 필수적으로 사용된다.

정렬(alignment)이라 함은, 복수 개의 마스크 또는 레티클이 웨이퍼에 순차적으로 적용될 때 각각의 마스크 또는 레티클을 일정한 기준 즉 얼라인키에 맞춰 위치를 일치시키는 것을 말한다. 웨이퍼를 제조할 때뿐만 아니라 레티클을 만들 때도 이러한 정렬의 개념을 반영한다. 이에 반해, 오버레이는 노광을 통해 원하는 패턴을 형성시킨 후에, 형성된 패턴의 위치가 제대로 배치되었는지를 확인하여, 원하는 패턴과 형성된 패턴 사이에 차이가 있는 경우, 측정된 오버레이 값을 피드백하여 이후 제조되는 패턴의 위치를 조정할 수 있다.

오버레이를 관측하는 장비(예를 들어, 도 1과 도 2의 오버레이 측정 장치)는 오버레이 패턴(100)에서 반사되는 빛을 감지하므로 빛의 간섭을 고려하여 서로 중복되지 않도록 스크라이브 레인에 설치할 수 있다. 또한, 오버레이 패턴(100)는 일정한 간격을 두고 설치되게 되므로 오버레이 패턴(100)의 수가 늘어나면 늘어날수록 스크라이브 레인의 사용면적은 늘어나게 된다. 따라서, 사용되는 오버레이 패턴(100)의 수를 줄이는 경우, 스크라이브 레인의 사용면적을 감소시킬 수 있고, 오버레이의 측정시간도 감소시킬 수 있어, 비용적 시간적 측면에서 이득을 얻을 수 있다.

도 4는 본 발명의 제1 실시예에 따른 오버레이 패턴의 제1 레이어를 설명하기 위한 평면도이다. 도 5는 본 발명의 제1 실시예에 따른 오버레이 패턴의 제2 레이어를 설명하기 위한 평면도이다. 도 6는 본 발명의 제1 실시예에 따른 오버레이 패턴의 포토레지스트 패턴을 설명하기 위한 평면도이다.

도 4를 참조하면, 본 발명의 제1 실시예에 따른 오버레이 패턴(100)의 제1 레이어(121)는 제1 오버레이 마크(125)를 포함한다. 제1 오버레이 마크(125)는 제1 방향(Y축 방향)으로 연장되도록 형성될 수 있다. 제1 오버레이 마크(125)는 격자형 마크(grating based mark)로 배치될 수 있다. 제1 오버레이 마크(125)는 제1 방향(Y축 방향)으로 형성되기 때문에, 제1 엘리먼트에 대한 X축 방향의 오버레이를 측정할 수 있다. 상기 제1 엘리먼트는 제1 오버레이 마크(125)와 동일한 제1 방향으로 연장되도록 형성될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.

제1 오버레이 마크(125)는 회절 현상을 이용하여 오버레이를 측정할 수 있으며, 등간격으로 배치될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니고, 각각의 오버레이 마크 간의 거리는 상이하게 배치될 수 있다.

제1 오버레이 마크(125)의 사이는 제1 층간 절연막(120)으로 채워질 수 있다. 제1 층간 절연막(120)은 기판(110) 상에 형성될 수 있다. 제1 층간 절연막(120)은 제1 층간 절연막(120)의 하부에 있는 반도체 소자들과 제1 층간 절연막(120)의 상부에 있는 반도체 소자의 전기적 절연을 담당할 수 있다. 제1 층간 절연막(120)은 BSG(borosilicate Glass), PSG(phosphoSilicate Glass), BPSG(boroPhosphoSilicate Glass), USG(Undoped Silicate Glass), TEOS(TetraEthylOrthoSilicate Glass), 또는 HDP-CVD(High Density Plasma-CVD) 등과 같은 실리콘 산화물을 이용하여 형성될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.

도 5를 참조하면, 본 발명의 제1 실시예에 따른 오버레이 패턴(100)의 제2 레이어(131)는 제2 오버레이 마크(135)를 포함한다. 제2 레이어(131)는 제1 레이어(121)와 다른 레벨에 배치될 수 있다. 예를 들어, 제2 레이어(131)는 제1 레이어(121)의 상부 또는 하부에 위치할 수 있다.

제2 오버레이 마크(135)는 제1 방향과 교차하는 제2 방향(X축 방향)으로 연장되도록 형성될 수 있다. 제2 오버레이 마크(135)는 제1 오버레이 마크(125)과 마찬가지로 격자형 마크로 배치될 수 있다. 제2 오버레이 마크(135)는 제1 방향과 교차하는 제2 방향으로 형성될 수 있다. 예를 들어, 제2 방향은 제1 방향인 Y축 방향과 직교하는 X축 방향으로 형성될 수 있고, 이에 따라, 제2 엘리먼트에 대한 Y축 방향의 오버레이를 측정할 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.

제2 오버레이 마크(135)는 회절 현상을 이용하여 오버레이를 측정할 수 있으며, 등간격으로 배치될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니고, 각각의 오버레이 마크 간의 거리는 상이하게 배치될 수 있다. 또한, 제2 오버레이 마크(135)는 제1 오버레이 마크(125)와 오버랩되지 않도록 배치될 수 있다.

제2 오버레이 마크(135)의 사이는 제2 층간 절연막(130)으로 채워질 수 있다. 제2 층간 절연막(130)은 기판(110) 상에 형성될 수 있다. 제2 층간 절연막(130)은 제2 층간 절연막(130)의 하부에 있는 반도체 소자들과 제2 층간 절연막(130)의 상부에 있는 반도체 소자의 전기적 절연을 담당할 수 있다. 제2 층간 절연막(130)은 BSG(borosilicate Glass), PSG(phosphoSilicate Glass), BPSG(boroPhosphoSilicate Glass), USG(Undoped Silicate Glass), TEOS(TetraEthylOrthoSilicate Glass), 또는 HDP-CVD(High Density Plasma-CVD) 등과 같은 실리콘 산화물을 이용하여 형성될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.

도 6을 참조하면, 본 발명의 제1 실시예에 따른 오버레이 패턴(100)은 포토레지스트 패턴(140)을 포함한다. 포토레지스트 패턴(140)은 제1 오버레이 마크(125) 및 제2 오버레이 마크(135)의 상에 위치할 수 있다. 상기 포토레지스트 패턴(140)은 인접한 적어도 2개의 직사각형(201, 202)의 영역을 포함하고, 상기 포토레지스트 패턴(140)의 상기 직사각형의 영역(201, 202)은 각각 제1 패턴(142) 또는 제2 패턴(144)을 포함할 수 있다.

제1 패턴(142)은 포토레지스트가 제1 방향으로 연장되도록 형성되고, 실질적으로 제1 오버레이 마크(125)와 동일한 형태로 형성될 수 있다. 또한, 제1 패턴(142)은 제1 오버레이 마크(125)와 오버랩되도록 배치될 수 있다.

마찬가지로, 제2 패턴(144)은 포토레지스트가 제1 방향과 교차하는 제2 방향으로 연장되도록 형성될 수 있고, 실질적으로 제2 오버레이 마크(135)와 동일한 형태로 형성될 수 있다. 또한, 제2 패턴(144)은 제2 오버레이 마크(135)와 오버랩되도록 배치될 수 있다.

즉, 포토레지스트 패턴(140)은 제1 오버레이 마크(125)와 제2 오버레이 마크(135)를 같은 평면에 합쳐놓은 형상을 가질 수 있다. 상기 제1 패턴(142)과 제2 패턴(144)은 서로 교대로 반복해서 배치될 수 있고, 이를 통해 격자형 패턴을 가질 수 있다.

포토레지스트 패턴(140)은 노광빔을 제공하는 광원(미도시), 광원(미도시)으로부터 제공된 노광빔을 노광 패턴에 따라 변조하는 디지털 마이크로 미러 디바이스(digital micro-mirror device; DMD, 미도시), DMD(미도시)로부터 전달된 변조된 노광빔을 빔스폿 어레이(beam spot array) 형태로 기판(110) 상에 전달하는 노광 광학계(미도시)를 포함하는 광학장치(미도시)에 의해 형성될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.

도 7은 도 6의 A' 부분을 확대하여 나타낸 도면이다.

도 7을 참조하면, 본 발명의 오버레이 패턴(100)의 제1 오버레이 마크(125), 제2 오버레이 마크(135) 또는 포토레지스트 패턴(140)은 서브 패턴(145)들의 그룹으로 형성될 수 있다. 도 7은 포토레지스트 패턴(140)의 제2 패턴(144)의 서브 패턴(145)들의 그룹을 예를 들어 나타낸 도면이고, 본 발명이 이에 한정되는 것은 아니다.

오버레이 패턴(100)을 형성하다 보면, 공정상 패턴이 정확하게 형성되지 않기도 하고, 일부 뭉개지기도 하는 경우가 발생할 수 있다. 이러한 경우, 하나의 수치만 가지고 오버레이를 계산하게 되면, 부정확하게 박막층의 정렬 상태가 계산될 수 있다. 따라서, 제1 오버레이 마크(125), 제2 오버레이 마크(135) 또는 포토레지스트 패턴(140)을 서브 패턴으로 형성시키면, 각각의 서브 패턴들의 측정값을 종합하여 오버레이 데이터를 계산하기 때문에 보다 정확한 값을 측정할 수 있다.

또한, 서브 패턴들의 그룹의 정렬 방식에 따라 패턴에 독특한 특징이 생길 수 있으므로, 복수 개의 오버레이 패턴(100)을 인접하게 형성할 수 있다. 따라서, 오버레이 패턴(100)이 위치하는 웨이퍼 상의 스크라이브 영역의 공간 활용도가 높아지고, 반도체 집적 회로 장치의 집적도가 높아질 수도 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.

도 8은 본 발명의 제2 실시예에 따른 오버레이 패턴의 포토레지스트 패턴을 설명하기 위한 평면도이다.

도 8을 참조하면, 도 8의 본 발명의 제2 실시예에 따른 오버레이 패턴(101)의 포토레지스트 패턴(141)은 도 6을 참조하여 설명한 포토레지스트 패턴(140)과 실질적으로 동일하게 형성될 수 있다. 다만, 도 8의 포토레지스트 패턴(141)의 경우, 도 6에 도시된 포토레지스트 패턴(140)과 달리, 제1 방향의 제1 패턴(142)과 제2 방향의 제2 패턴(144)의 위치가 변경될 수 있다.

도면에서 명확하게 도시되지는 않았으나, 제1 패턴(142)의 경우 제1 오버레이 마크(125)와 동일한 형태로 형성되므로, 제1 패턴(142) 하부에 위치하는 제1 오버레이 마크(125)의 배치도 제1 패턴(142)과 동일한 위치로 변경될 수 있다. 마찬가지로, 제2 패턴(144) 하부에 위치하는 제2 오버레이 마크(135)의 배치도 제2 패턴(144)과 동일한 위치로 변경될 수 있다.

도 9는 도 6의 A-A 라인에 따른 단면을 나타내는 도면이다.

도 9를 참조하면, 본 발명의 제1 실시예에 따른 오버레이 패턴(100)은 기판(110), 제1 레이어(121), 제2 레이어(131), 포토레지스트 패턴(140)을 포함한다.

기판(110) 상에는 제1 레이어(121)가 형성될 수 있다. 제1 레이어(121)는 제1 층간 절연막(120)과, 제1 레이어(121) 내에서 제1 방향으로 연장되는 제1 오버레이 마크(125)를 포함할 수 있다. 제1 층간 절연막(120)은 제1 오버레이 마크(125)의 측면 및 기판(110)과 접할 수 있다.

이어서, 제1 레이어(121) 상에는 제2 레이어(131)가 형성될 수 있다. 제2 레이어(131)는 제2 층간 절연막(130)과, 상기 제1 레이어(121)와 다른 제2 레이어(131) 내에서 상기 제1 방향과 교차하는 제2 방향으로 연장되는 제2 오버레이 마크(135)를 포함할 수 있다. 도면에는 명확히 나타나지는 않았으나, 제2 층간 절연막(130)은 제2 오버레이 마크(135)의 측면과 접할 수 있다. 또한, 제2 층간 절연막(130)은 제1 층간 절연막(120)과 접할 수 있다.

이어서, 제2 레이어(131) 상에는 포토레지스트 패턴(140)이 형성될 수 있다. 포토레지스트 패턴(140)은 상기 제1 오버레이 마크(125) 및 제2 오버레이 마크(135)와 오버랩되도록 형성될 수 있다. 이는 상기 포토레지스트 패턴(140)과 상기 제1 오버레이 마크(125) 사이의 회절 현상을 이용하여 상기 제1 엘리먼트의 오버레이를 측정하고, 상기 포토레지스트 패턴(140)과 상기 제2 오버레이 마크(135) 사이의 회절 현상을 이용하여 상기 제2 엘리먼트의 오버레이를 측정하기 위함이다. 구체적으로, 제1 방향으로 연장되는 제1 오버레이 마크(125)와 포토레지스트 패턴(140)는 제1 방향으로 연장되는 제1 엘리먼트의 제1 방향과 교차하는 제2 방향에 대한 오버레이 값을 측정할 수 있다. 마찬가지로, 제2 방향으로 연장되는 제2 오버레이 마크(135)와 포토레지스트 패턴(140)는 제2 방향으로 연장되는 제2 엘리먼트의 제2 방향과 교차하는 제1 방향에 대한 오버레이 값을 측정할 수 있다. 제1 엘리먼트와 제2 엘리먼트는 순차적으로 또는 동시에 측정될 수 있다.

즉, 본 발명의 오버레이 패턴(100)은 하나의 오버레이 패턴(100)을 이용하여 제1 엘리먼트와 제2 엘리먼트 각각에 대한 유효한 오버레이 값을 측정할 수 있다. 이를 통해, 각 엘리먼트마다 오버레이 패턴(100)이 필요한 경우와 비교하여, 사용되는 오버레이 패턴(100)의 수를 1/2로 감소시킬 수 있다. 따라서, 사용되는 오버레이 패턴(100)의 수가 감소함에 따라, 오버레이 패턴(100)이 배치될 스크라이브 레인의 면적도 줄일 수 있다.

또한, 본 발명의 오버레이 패턴(100)은 제1 엘리먼트와 제2 엘리먼트의 오버레이 값을 동시에 측정할 수 있다. 따라서, 각 엘리먼트마다 오버레이를 측정해야했던 경우보다 오버레이 측정 시간을 1/2로 감소시킬 수 있다.

도 10은 본 발명의 제3 실시예에 따른 오버레이 패턴을 설명하기 위한 단면도이다. 설명의 편의를 위하여, 이하에서는 앞서 설명한 실시예와 동일한 사항에 대해서는 중복된 설명을 생략하고 차이점을 중심으로 설명하도록 한다.

도 10을 참조하면, 본 발명의 제3 실시예에 따른 오버레이 패턴(102)은 기판(110), 제1 레이어(121), 제2 레이어(131), 포토레지스트 패턴(140)을 포함한다.

구체적으로, 기판(110) 상에는 제2 레이어(131)가 형성될 수 있다. 제2 레이어(131)는 제2 층간 절연막(130)과, 제2 레이어(131) 내에서 제2 방향으로 연장되는 제2 오버레이 마크(135)를 포함할 수 있다. 도면에는 명확히 나타나지는 않았으나, 제2 층간 절연막(130)은 제2 오버레이 마크(135)의 측면 및 기판(110)과 접할 수 있다.

이어서, 제2 레이어(131) 상에는 제1 레이어(121)가 형성될 수 있다. 제1 레이어(121)는 제1 층간 절연막(120)과, 상기 제2 레이어(131)와 다른 제1 레이어(121) 내에서 상기 제2 방향과 교차하는 제1 방향으로 연장되는 제1 오버레이 마크(125)를 포함할 수 있다. 제1 층간 절연막(120)은 제1 오버레이 마크(125)의 측면과 접할 수 있다. 또한, 제2 층간 절연막(130)은 제1 층간 절연막(120)과 접할 수 있다.

이어서, 제1 레이어(121) 상에는 포토레지스트 패턴(140)이 형성될 수 있다. 포토레지스트 패턴(140)은 상기 제1 오버레이 마크(125) 및 제2 오버레이 마크(135)와 오버랩되도록 형성될 수 있다.

도 10의 오버레이 패턴(102)은 도 9의 오버레이 패턴(100)과 실질적으로 동일한 효과가 나타나도록 동작될 수 있다.

도 11은 본 발명의 제4 실시예에 따른 오버레이 패턴을 설명하기 위한 단면도이다. 도 12는 본 발명의 제5 실시예에 따른 오버레이 패턴을 설명하기 위한 단면도이다. 설명의 편의를 위하여, 이하에서는 앞서 설명한 실시예와 동일한 사항에 대해서는 중복된 설명을 생략하고 차이점을 중심으로 설명하도록 한다.

도 11을 참조하면, 본 발명의 제4 실시예에 따른 오버레이 패턴(103)은 기판(110), 제1 레이어(121), 제2 레이어(131), 제3 레이어(150), 포토레지스트 패턴(140)을 포함한다.

구체적으로, 기판(110) 상에는 제1 레이어(121)가 형성될 수 있다. 제1 레이어(121)는 제1 층간 절연막(120)과, 제1 레이어(121) 내에서 제1 방향으로 연장되는 제1 오버레이 마크(125)를 포함할 수 있다. 제1 층간 절연막(120)은 제1 오버레이 마크(125)의 측면 및 기판(110)과 접할 수 있다.

이어서, 제1 레이어(121) 상에는 제3 레이어(150)가 형성될 수 있다. 제3 레이어(150)는 층간 절연막으로 구성될 수 있다. 즉, 제3 레이어(150)는 제3 레이어(150)의 하부에 있는 제1 레이어(121)과 제3 레이어(150)의 상부에 있는 제2 레이어(131)의 전기적 절연을 담당할 수 있다. 제3 레이어(150)는 BSG(borosilicate Glass), PSG(phosphoSilicate Glass), BPSG(boroPhosphoSilicate Glass), USG(Undoped Silicate Glass), TEOS(TetraEthylOrthoSilicate Glass), 또는 HDP-CVD(High Density Plasma-CVD) 등과 같은 실리콘 산화물을 이용하여 형성될 수 있다.

이어서, 제3 레이어(150) 상에는 제2 레이어(131)가 형성될 수 있다. 제2 레이어(131)는 제2 층간 절연막(130)과, 상기 제1 레이어(121)와 다른 제2 레이어(131) 내에서 상기 제1 방향과 교차하는 제2 방향으로 연장되는 제2 오버레이 마크(135)를 포함할 수 있다. 도면에는 명확히 나타나지는 않았으나, 제2 층간 절연막(130)은 제2 오버레이 마크(135)의 측면을 채울 수 있다. 또한, 제2 층간 절연막(130)은 제3 레이어(150)와 접할 수 있다.

이어서, 제2 레이어(131) 상에는 포토레지스트 패턴(140)이 형성될 수 있다. 포토레지스트 패턴(140)은 상기 제1 오버레이 마크(125) 및 제2 오버레이 마크(135)와 오버랩되도록 형성될 수 있다. 이는 상기 포토레지스트 패턴(140)과 상기 제1 오버레이 마크(125) 사이의 회절 현상을 이용하여 제3 엘리먼트의 오버레이를 측정하고, 상기 포토레지스트 패턴(140)과 상기 제2 오버레이 마크(135) 사이의 회절 현상을 이용하여 제4 엘리먼트의 오버레이를 측정하기 위함이다.

제4 실시예에 따른 오버레이 패턴(103)은 제1 엘리먼트 및 제2 엘리먼트 간의 레벨과 다른 레벨을 갖는 제3 엘리먼트 및 제4 엘리먼트의 오버레이를 측정하기 위한 구성이다. 이를 위해, 제1 레이어(121)와 제2 레이어(131) 사이에 층간 절연막인 제3 레이어(150)가 배치될 수 있고, 제3 레이어(150)는 복수의 레이어로 구성될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.

도 12를 참조하면, 도 12의 제5 실시예에 따른 오버레이 패턴(104)는 도 11을 참조하여 설명한 제4 실시예에 따른 오버레이 패턴(103)과 실질적으로 동일한 효과를 나타낸다. 다만, 도 12의 오버레이 패턴(104)은 도 11의 오버레이 패턴(103)과 비교하여 제1 레이어(121)와 제2 레이어(131)의 위치만 바뀌어 형성될 수 있다.

제3 엘리먼트 및 제4 엘리먼트와 측정하고자 하는 방향이 반대인 제5 엘리먼트 및 제6 엘리먼트의 오버레이를 측정하는 데에 제5 실시예에 따른 오버레이 패턴(104)이 이용될 수 있다.

도 13은 본 발명의 일 실시예에 따른 반도체 장치를 설명하기 위한 단면도이다. 도 14는 본 발명의 다른 실시예에 따른 반도체 장치를 설명하기 위한 단면도이다. 설명의 편의를 위하여, 이하에서는 앞서 설명한 실시예와 동일한 사항에 대해서는 중복된 설명을 생략하고 차이점을 중심으로 설명하도록 한다.

도 13을 참조하면, 본 발명의 일 실시예에 따른 반도체 장치(300)는 기판(110), 트랜지스터(305), 오버레이 패턴(100)을 포함한다.

기판(110)은 제1 영역(Ⅰ) 및 제2 영역(Ⅱ)이 정의될 수 있다. 제1 영역(Ⅰ)에는 트랜지스터(305)를 포함하는 반도체 칩이 형성될 수 있다. 제2 영역(Ⅱ)에는 오버레이 패턴(100)이 배치될 수 있다.

제1 영역(Ⅰ)에 형성되는 트랜지스터(305)는, 기판(110) 상에 형성되는 게이트 전극(220), 기판(110)과 게이트 전극(220) 사이에 배치되는 게이트 절연막(210), 게이트 전극(220)의 측면을 둘러싸는 제1 층간 절연막(120)과, 기판(110)의 액티브 영역(미도시)과 접하는 컨택 플러그(230), 컨택 플러그(230)의 측면을 둘러싸고 제1 층간 절연막(120) 상에 형성되는 제2 층간 절연막(130)을 포함할 수 있다.

게이트 전극(220)은 도전성 물질을 포함할 수 있다. 본 발명의 몇몇 실시예에서, 게이트 전극(220)은 도전성이 높은 메탈을 포함할 수 있으나, 본 발명이 이에 제한되는 것은 아니다. 즉, 본 발명의 다른 몇몇 실시예에서, 게이트 전극(220)은 폴리 실리콘과 같은 비-메탈(non-metal)로 이루어질 수도 있다.

게이트 전극(220)과 기판(110) 사이에 위치하는 게이트 절연막(210)은 예를 들어, 고유전율을 갖는 물질로 이루어질 수 있다. 본 발명의 몇몇 실시예에서, 게이트 절연막(210)은 예를 들어, HfO2, Al2O3, ZrO2, TaO2 등의 물질로 이루어질 수 있으나, 본 발명이 이에 제한되는 것은 아니다.

비록 상세하게 도시하지는 않았으나, 게이트 절연막(210)과 기판(110) 사이에는, 게이트 절연막(210)과 기판(110) 사이의 불량 계면을 방지하는 역할을 하는 인터페이스막이 추가로 더 배치될 수도 있다. 이러한, 인터페이스막은 유전율(k)이 9 이하인 저유전 물질층, 예를 들면 실리콘 산화막(k는 약 4) 또는 실리콘 산질화막 (산소 원자 및 질소 원자 함량에 따라 k는 약 4~8)을 포함할 수 있다. 또는, 인터페이스막은 실리케이트로 이루어질 수도 있으며, 앞서 예시된 막들의 조합으로 이루어질 수도 있다.

제1 층간 절연막(120)은 반도체 기판(110) 상에 형성될 수 있다. 제1 층간 절연막(120)은 제1 층간 절연막(120)의 하부에 있는 엘리먼트와 제1 층간 절연막(120)의 상부에 있는 엘리먼트 사이의 전기적 절연을 담당할 수 있다. 제1 층간 절연막(120)은 BSG(borosilicate Glass), PSG(phosphoSilicate Glass), BPSG(boroPhosphoSilicate Glass), USG(Undoped Silicate Glass), TEOS(TetraEthylOrthoSilicate Glass), 또는 HDP-CVD(High Density Plasma-CVD) 등과 같은 실리콘 산화물을 이용하여 형성될 수 있다.

컨택 플러그(230)는 기판(110)의 액티브 영역(미도시)과 전기적으로 접속되도록 형성될 수 있다. 본 발명의 몇몇 실시예에서, 컨택 플러그(230)는 예를 들어, 소오스 컨택 또는 드레인 컨택과 연결될 수 있으나, 본 발명이 이에 제한되는 것은 아니다.

제2 층간 절연막(130)은 제1 층간 절연막(120) 상에 형성될 수 있다. 제2 층간 절연막(130)은 제2 층간 절연막(130)의 하부에 있는 엘리먼트와 제2 층간 절연막(130)의 상부에 있는 엘리먼트 사이의 전기적 절연을 담당할 수 있다. 제2 층간 절연막(130)은 컨택 플러그(230)의 측면 및 제1 층간 절연막(120)의 상면과 접할 수 있다.

제2 영역(Ⅱ)에 형성되는 오버레이 패턴(100)은 제1 층간 절연막(120), 제2 층간 절연막(130), 포토레지스트 패턴(140)을 포함할 수 있다.

제1 오버레이 마크(125)는 상기 제1 층간 절연막(120) 내에서 제1 방향으로 연장되며, 제1 엘리먼트와 동일한 물질을 포함할 수 있다. 예를 들어, 제1 엘리먼트는 상기 게이트 전극(220)이 될 수 있고, 상기 제1 오버레이 마크(125)와 상기 게이트 전극(220)은 SiON, TiN, W, 또는 TiAlC 물질를 포함할 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다. 오버레이 패턴(100)의 제1 층간 절연막(120)은 트랜지스터(305)의 제1 층간 절연막(120)과 동일한 물질로 구성될 수 있다.

제2 오버레이 마크(135)는 제2 층간 절연막(130) 내에서 상기 제1 방향과 교차하는 제2 방향으로 연장되며, 제2 엘리먼트와 동일한 물질을 포함할 수 있다. 예를 들어, 제2 엘리먼트는 상기 컨택 플러그(230)가 될 수 있고, 상기 제2 오버레이 마크(135)와 상기 컨택 플러그(230)는 TiN, W, 또는 TiAlC 물질을 포함할 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다. 오버레이 패턴(100)의 제2 층간 절연막(130)은 트랜지스터(305)의 제2 층간 절연막(130)과 동일한 물질로 구성될 수 있다.

포토레지스트 패턴(140)은 상기 제2 층간 절연막(130) 상에 배치되고, 제1 오버레이 마크(125) 및 제2 오버레이 마크(135)와 중첩되도록 형성될 수 있다. 포토레지스트 패턴(140)은 상기 제1 오버레이 마크(125) 및 제2 오버레이 마크(135)와 오버랩될 수 있다.

본 발명의 일 실시예에서 제1 엘리먼트에 해당하는 게이트 전극(220)과 제1 오버레이 마크(125)는 제1 방향(예를 들어, Y축 방향)으로 연장되어 형성될 수 있다. 즉, 게이트 전극(220)과 제1 오버레이 마크(125)는 동일한 방향으로 연장되어 형성될 수 있다. 이를 통해, 게이트 전극(220)의 제1 방향과 교차하는 제2 방향(예를 들어, X축 방향)에 대한 오버레이를 측정할 수 있다.

이와 마찬가지로, 제2 엘리먼트에 해당하는 게이트 전극(220)과 제2 오버레이 마크(135)는 제1 방향과 교차하는 제2 방향(예를 들어, X축 방향)으로 연장되어 형성될 수 있다. 컨택 플러그(230)와 제2 오버레이 마크(135)는 동일한 방향으로 연장되어 형성될 수 있고, 이를 통해, 컨택 플러그(230)의 제2 방향(예를 들어, Y축 방향)에 대한 오버레이를 측정할 수 있다.

도 14를 참조하면, 본 발명의 다른 실시예에 따른 반도체 장치(310)는 기판(110), 트랜지스터(315), 오버레이 패턴(100)을 포함한다.

기판(110)은 제1 영역(Ⅰ) 및 제2 영역(Ⅱ)이 정의될 수 있다. 제1 영역(Ⅰ)에는 트랜지스터(315)를 포함하는 반도체 칩이 형성될 수 있다. 제2 영역(Ⅱ)에는 오버레이 패턴(100)이 배치될 수 있다. 도 14의 오버레이 패턴(100)은 도 13을 참조하여 설명한 오버레이 패턴(100)과 실질적으로 동일하게 형성될수 있다. 도 14의 트랜지스터(315)는 기판(110), 소자 분리막(115)(Shallow Trench Isolation, STI), 게이트 절연막(210), 게이트 전극(220), 제1 층간 절연막(120), 제2 층간 절연막(130), 컨택 플러그(230)를 포함할 수 있다.

소자 분리막(115)은 기판(110) 내에 형성되어, 액티브 영역(미도시)을 정의한다. 소자 분리막(115)은 소자 분리 특성이 우수하고 점유 면적이 작아 고집적화에 유리한 셸로우 트렌치 소자 분리(Shallow Trench Isolation; STI) 구조로 형성될 수 있으나, 이에 제한되는 것은 아니다. 소자 분리막(115)은 예를 들어, 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 및 이들의 조합 중 적어도 하나를 포함할 수 있다.

트랜지스터(315)는 복수의 게이트 전극(220) 및 복수의 컨택 플러그(230)를 포함할 수 있다. 상기 복수의 게이트 전극(220)은 제1 오버레이 마크(125)와 동일한 물질을 포함할 수 있다. 예를 들어, 제1 오버레이 마크(125)와 복수의 게이트 전극(220)은 SiON, TiN, W, 또는 TiAlC 물질를 포함할 수 있다. 또한, 복수의 게이트는 제1 오버레이 마크(125)와 동일한 시기에 형성될 수 있다. 즉, 기판(110) 상에 제1 층간 절연막(120)을 생성하고, 이어서, 제1 층간 절연막(120)에 패턴을 에칭한 후, 복수의 게이트 전극(220)과 제1 오버레이 마크(125)를 형성할 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.

마찬가지로, 상기 복수의 컨택 플러그(230)도 제2 오버레이 마크(135)와 동일한 물질을 포함할 수 있다. 예를 들어, 제2 오버레이 마크(135)와 컨택 플러그(230)는 TiN, W, 또는 TiAlC 물질을 포함할 수 있다. 또한, 복수의 컨택 플러그(230)는 제2 오버레이 마크(135)와 동일한 시기에 형성될 수 있다. 즉, 게이트와 제1 오버레이 마크(125)를 형성한 후, 제1 층간 절연막(120) 상에 제2 층간 절연막(130)을 형성하고, 이어서, 제2 층간 절연막(130)을 에칭하여 제2 오버레이 마크(135)와 컨택 플러그(230)를 형성할 수 있다. 다만, 제1 영역(Ⅰ)에서는 제1 층간 절연막(120)과 제2 층간 절연막(130)을 동시에 에칭할 수 있고, 이에 따라, 제1 영역(Ⅰ)에서 에칭되는 깊이는 제2 영역(Ⅱ)에서 에칭되는 깊이와 달라질 수 있다. 이어서, 제1 영역(Ⅰ)의 제2 층간 절연막(130) 상에는 소오스 컨택 또는 드레인 컨택 형성을 위한 제3 층간 절연막(160)이 형성될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.

본 발명의 몇몇 실시예에 따른 반도체 장치(300, 310)는 예를 들어, 제1 엘리먼트인 게이트 전극(220)과 제2 엘리먼트인 컨택 플러그(230)의 오버레이를 하나의 오버레이 패턴(100)으로 측정할 수 있다. 이를 통해, 각 엘리먼트마다 오버레이 패턴(100)이 필요한 경우와 비교하여, 사용되는 오버레이 패턴(100)의 수를 1/2로 감소시킬 수 있고, 사용되는 오버레이 패턴(100)의 수가 감소함에 따라 오버레이 패턴(100)이 배치될 스크라이브 레인의 면적도 줄일 수 있다. 또한, 본 발명의 오버레이 패턴(100)은 제1 엘리먼트와 제2 엘리먼트의 오버레이 값을 동시에 측정할 수 있으므로, 각 엘리먼트마다 오버레이를 측정해야했던 경우보다 오버레이 측정 시간을 1/2로 감소시킬 수 있다.

도 15 내지 도 20은 본 발명의 일 실시예에 따른 오버레이 패턴 형성 방법을 설명하기 위한 도면이다. 설명의 편의를 위하여, 이하에서는 앞서 설명한 실시예와 동일한 사항에 대해서는 중복된 설명을 생략하고 차이점을 중심으로 설명하도록 한다.

도 15를 참조하면, 본 발명의 일 실시예에 따른 오버레이 패턴(100)은 우선 기판(110) 상에 제1 층간 절연막(120)을 형성한다. 이어서, 식각 공정을 이용하여 제1 층간 절연막(120)에 제1 오버레이 마크(125)를 위한 제1 트렌치(122)를 형성할 수 있다. 제1 트렌치(122)는 제1 방향으로 연장되도록 형성될 수 있다. 이때, 식각의 방법으로 건식 식각, 습식 식각, 플라즈마 식각 등이 사용될 수 있으나, 본 발명이 이에 한정되는 것은 아니다.

이어서, 도 16을 참조하면, 제1 층간 절연막(120) 상에 제1 물질층(124)을 형성한다. 제1 물질층(124)은 high-K 물질 또는 폴리 실리콘 물질이 포함될 수 있습니다. 예를 들어, 제1 물질층(124)은 SiON, TiN, W, 또는 TiAlC를 포함할 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.

이어서, 도 17을 참조하면, 제1 층간 절연막(120)의 상면이 노출될 때까지, 제1 물질층(124)을 제거하여, 제1 오버레이 마크(125)를 형성한다. 예를 들어, 화학 기계적 연마(Chemical Mechanical Polish, CMP)등을 이용할 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.

이어서, 도 18을 참조하면, 제1 층간 절연막(120) 상에 제2 층간 절연막(130)을 형성한다. 제2 층간 절연막(130)은 제1 층간 절연막(120)과 실질적으로 동일한 물질로 형성될 수 있다. 이어서, 식각 공정을 이용하여 제2 층간 절연막(130)에 제2 오버레이 마크(135)를 위한 제2 트렌치(132)를 형성할 수 있다. 제2 트렌치(132)는 제1 트렌치(122)의 제1 방향과 교차하는 방향으로 연장되도록 형성될 수 있다. 예를 들어, 제1 방향은 제2 방향과 직각일 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다. 이때, 식각의 방법으로 건식 식각, 습식 식각, 플라즈마 식각 등이 사용될 수 있으나, 본 발명이 이에 한정되는 것은 아니다.

이어서, 도 19를 참조하면, 제2 층간 절연막(130) 상에 제2 물질층(134)을 형성한다. 상기 제2 물질층(134)은 high-K 물질 또는 폴리 실리콘 물질이 포함될 수 있습니다. 예를 들어, 제2 물질층(134)은 TiN, W, 또는 TiAlC를 포함할 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.

이어서, 도 20을 참조하면, 제2 층간 절연막(130)의 상면이 노출될 때까지, 제2 물질층(134)을 제거하여, 제2 오버레이 마크(135)를 형성한다. 예를 들어, 화학 기계적 연마(CMP)등을 이용할 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.

이어서, 다시 도 9를 참조하면, 제2 층간 절연막(130) 또는 제2 오버레이 마크(135) 상에 포토레지스트 패턴(140)을 형성한다. 포토레지스트 패턴(140)은 제1 오버레이 마크(125) 및 제2 오버레이 마크(135)와 오버랩되도록 형성될 수 있다. 즉, 포토레지스트 패턴(140)은 제1 오버레이 마크(125)와 제2 오버레이 마크(135)를 같은 평면에 합쳐놓은 형상을 가질 수 있다. 상기 제1 패턴과 제2 패턴은 서로 교대로 반복해서 배치될 수 있고, 이를 통해 격자형 패턴을 가질 수 있다.

도 21 내지 도 26은 본 발명의 다른 실시예에 따른 오버레이 패턴 형성 방법을 설명하기 위한 순서도이다. 설명의 편의를 위하여, 이하에서는 앞서 설명한 실시예와 동일한 사항에 대해서는 중복된 설명을 생략하고 차이점을 중심으로 설명하도록 한다.

도 21 내지 도 23을 참조하면, 제1 영역(Ⅰ)에는 제1 엘리먼트가 형성되고, 제2 영역(Ⅱ)에는 제1 오버레이 마크(125)가 형성된다(S310). 제1 엘리먼트와 제1 오버레이 마크(125)는 동일한 물질을 포함하고, 동일한 시기에 형성될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다. 이하에서는 제1 엘리먼트로 게이트 전극(220)을 예로 들어 설명하도록 한다. 다만, 본 발명이 이에 한정되는 것은 아니다.

도 22 및 도 23을 참조하면, 도 23은 도 22의 C-C 라인 및 D-D 라인의 단면을 나타낸 도면이다.

기판(110)은 제1 영역(Ⅰ)과 제2 영역(Ⅱ)을 포함할 수 있다. 제1 영역(Ⅰ)에는 트랜지스터(306)를 포함하는 반도체 칩이 형성되고. 제2 영역(Ⅱ)에는 오버레이 패턴(106)이 배치될 수 있다. 예를 들어, 오버레이 패턴(106)은 스크라이브 레인 상에 배치될 수 있다.

제1 영역(Ⅰ)의 트랜지스터(306)는 기판(110), 소자 분리막(115), 액티브 영역(112), 게이트 절연막(210), 게이트 전극(220), 제1 층간 절연막(120)을 포함할 수 있다. 기판(110) 내에는 액티브 영역(112)과 소자 분리막(115)이 형성될 수 있고, 기판(110) 상에는 게이트 절연막(210)과 게이트 전극(220)이 형성될 수 있다. 게이트 전극(220)의 측면에는 제1 층간 절연막(120)이 형성될 수 있다.

제2 영역(Ⅱ)의 오버레이 패턴(106)은 기판(110) 상의 제1 층간 절연막(120), 제1 오버레이 마크(125)를 포함할 수 있다. 제1 오버레이 마크(125)는 게이트 전극(220)과 함께 형성될 수 있다. 제1 오버레이 마크(125)는 제1 방향(예를 들어, Y축 방향)으로 연장되도록 형성될 수 있다. 마찬가지로, 게이트 전극(220)도 제1 방향(Y축 방향)으로 연장되도록 형성될 수 있다. 제1 오버레이 마크(125)는 제1 방향(Y축 방향)으로 형성되기 때문에, 제1 엘리먼트에 대한 제1 방향(Y축 방향)과 교차하는 제2 방향(예를 들어, X축 방향)의 오버레이를 측정할 수 있다. 따라서, 제1 오버레이 마크(125)를 측정함으로써, 제1 엘리먼트인 게이트 전극(220)의 오버레이를 측정할 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.

도 21, 도 24 및 도 25를 참조하면, 제1 영역(Ⅰ)의 제2 엘리먼트와 제2 오버레이 마크(135)가 형성된다(S320). 제2 엘리먼트와 제2 오버레이 마크(135)는 동일한 물질을 포함하고, 동일한 시기에 형성될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다. 이하에서는 제2 엘리먼트로 컨택 플러그(230)를 예로 들어 설명하도록 한다. 다만, 본 발명이 이에 한정되는 것은 아니다.

도 24 및 도 25를 참조하면, 도 25은 도 24의 C-C 라인 및 D-D 라인의 단면을 나타낸 도면이다. 제1 영역(Ⅰ)의 트랜지스터(306)는 제2 층간 절연막(130)과 컨택 플러그(230)를 포함할 수 있다. 제2 층간 절연막(130)은 제1 층간 절연막(120) 상에 형성되고, 컨택 플러그(230)는 기판(110)의 액티브 영역(112)에 접하도록 제1 층간 절연막(120)과 제2 층간 절연막(130)을 관통하여 형성될 수 있다.

제2 영역(Ⅱ)의 오버레이 패턴(106)은 제1 층간 절연막(120) 및 제1 오버레이 마크(125) 상에 위치하는 제2 층간 절연막(130) 및 제2 오버레이 마크(135)를 포함할 수 있다. 제2 오버레이 마크(135)는 컨택 플러그(230)과 함께 형성될 수 있다. 제2 오버레이 마크(135)는 제2 방향(예를 들어, X축 방향)으로 연장되도록 형성될 수 있다. 마찬가지로, 컨택 플러그(230)도 제2 방향(X축 방향)으로 연장되도록 형성될 수 있다. 제2 오버레이 마크(135)는 제2 방향(X축 방향)으로 형성되기 때문에, 제2 엘리먼트에 대한 제2 방향(X축 방향)과 교차하는 제1 방향(예를 들어, Y축 방향)의 오버레이를 측정할 수 있다. 따라서, 제2 오버레이 마크(135)를 측정함으로써, 제2 엘리먼트인 컨택 플러그(230)의 오버레이를 측정할 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.

이어서, 도 21과 도 26을 참조하면, 제2 층간 절연막(130)과 제2 오버레이 마크(135) 상에 포토레지스트 패턴(140)을 형성한다(S330). 앞에서 설명한 것처럼 포토레지스트 패턴(140)은 제1 오버레이 마크(125) 및 제2 오버레이 마크(135)와 오버랩되도록 형성될 수 있다.

이어서, 다시 도 21을 참조하면, 포토레지스트 패턴(140)과 제1 오버레이 마크(125) 또는 제2 오버레이 마크(135)을 이용하여 오버레이를 측정한다(S340). 구체적으로, 회절광을 이용하여 전 단계의 패턴과 현 단계의 패턴 간의 오버랩 정도를 측정하는 방식으로 오버레이를 측정할 수 있다. 즉, 포토레지스트 패턴(140)과 제1 오버레이 마크(125) 간의 오버레이와, 포토레지스트 패턴(140)과 제2 오버레이 마크(135) 간의 오버레이를 측정할 수 있으며, 이러한 측정은 동시에 이루어질 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.

이어서, 측정한 데이터를 이용하여 제1 엘리먼트 또는 제2 엘리먼트의 형성 위치를 보정한다(S350). 구체적으로, 오버레이 측정 결과를 판독하여 그 측정치가 스펙-인(spec-in)이면 후속 공정을 진행하고, 측정치가 스펙-아웃(spec-out)이면 미스-얼라인먼트에 대한 보정값을 산출하여, 다음 제1 엘리먼트와 제2 엘리먼트의 형성 시에 상기 보정값을 반영할 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.

이어서, 오버레이 종료 후, 포토레지스트 패턴(140)을 제거한다(S360). 포토레지스트 패턴(140)을 제거하기 전에 별도의 공정이 추가될 수 있다. 예를 들어, 제2 엘리먼트로 컨택 플러그(230)가 생성되는 경우, 제2 층간 절연막(130) 상에 제3 층간 절연막을 형성하고, 컨택 플러그(230)와 접하는 컨택을 형성하기 위한 식각 공정을 수행할 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.

앞에서 설명한 과정을 통하여, 제1 엘리먼트와 제2 엘리먼트 각각에 대한 유효한 오버레이 값을 측정할 수 있고, 측정된 오버레이 값을 후속 공정에 반영할 수 있다.

이와 같은 오버레이 측정 과정을 측정 데이터를 수신하는 측의 관점에서 살펴볼 수 있다. 예를 들어, 도 1의 처리부의 관점에서 살펴보면, 처리부(40)는 기판(10)에 형성된 제1 엘리먼트의 오버레이 측정에 사용되는 오버레이 마크에 관한 데이터를 제공받아 상기 제1 엘리먼트의 오버레이를 측정하되, 제1 방향으로 연장된 제1 오버레이 마크와, 상기 제1 방향과 교차하는 제2 방향으로 연장된 제2 오버레이 마크 중 상기 제1 오버레이 마크에 관한 데이터만을 제공받아 상기 제1 엘리먼트의 오버레이를 측정할 수 있다. 다시 말하면, 본 발명의 제1 레이어는 제1 방향으로 연장된 제1 오버레이 마크만을 포함하고, 제2 방향으로 연장된 제1 오버레이 마크는 포함하지 않기에, 제1 오버레이 마크에 관한 데이터만을 제공받을 수 있다.

또한, 처리부(40)는 기판(10)에 형성되고 상기 제1 엘리먼트와 다른 제2 엘리먼트의 오버레이 측정에 사용되는 오버레이 마크에 관한 데이터를 제공받아 상기 제2 엘리먼트의 오버레이를 측정하되, 상기 제1 방향으로 연장된 제3 오버레이 마크와, 상기 제2 방향으로 연장된 제4 오버레이 마크 중 상기 제4 오버레이 마크에 관한 데이터만을 제공받아 상기 제2 엘리먼트의 오버레이를 측정할 수 있다. 마찬가지로, 본 발명의 제2 레이어는 제2 방향으로 연장된 제4 오버레이 마크만을 포함하고, 제1 방향으로 연장된 제3 오버레이 마크는 포함하지 않기에, 제4 오버레이 마크에 관한 데이터만을 제공받을 수 있다.

처리부(40)는 제1 오버레이 마크와 제4 오버레이 마크에 대한 데이터를 순차적으로 또는 동시에 수신할 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니다.

앞에서 설명한 것처럼, 본 발명은 하나의 오버레이 패턴을 이용하여 제1 엘리먼트와 제2 엘리먼트 각각에 대한 유효한 오버레이 값을 측정할 수 있기 때문에, 사용되는 오버레이 패턴의 수를 감소시킬 수 있고, 사용되는 오버레이 패턴의 수가 감소함에 따라 오버레이 패턴이 배치될 스크라이브 레인의 면적도 줄일 수 있다. 또한, 본 발명의 오버레이 패턴은 제1 엘리먼트와 제2 엘리먼트의 오버레이 값을 동시에 측정함으로써, 각 엘리먼트마다 오버레이를 측정해야했던 경우보다 오버레이 측정 시간을 감소시킬 수 있다.

도 27은 본 발명의 실시예들에 따른 오버레이 측정 장치 또는 방법을 이용하는 반도체 장치를 도시한 블록도이다.

도 27에서는, 예시적으로 로직 영역(810)과 SRAM형성 영역(820)을 도시하였으나, 이에 한정되는 것은 아니다. 예를 들어, 로직 영역(810)과, 다른 메모리가 형성되는 영역(예를 들어, DRAM, MRAM, RRAM, PRAM 등)에도 본 발명을 적용할 수 있다.

도 28은 본 발명의 실시예들에 따른 오버레이 측정 장치 또는 방법을 이용하는 반도체 장치를 포함하는 무선 통신 디바이스를 도시한 블록도이다.

도 28을 참조하면, 디바이스(900)는, 셀룰러 전화기, 스마트폰 단말기, 핸드셋, 개인 휴대 정보 단말기(PDA), 랩탑 컴퓨터, 비디오 게임 유닛 또는 기타 다른 디바이스일 수도 있다. 디바이스(900)는, 코드 분할 다중 액세스(CDMA), 이동 통신을 위한 글로벌시스템(GSM) 과 같은 시분할 다중 액세스(TDMA), 또는 기타 다른 무선 통신 표준을 사용할 수도 있다.

디바이스(900)는 수신 경로 및 송신 경로를 통해 양-방향 통신을 제공할 수 있다. 수신 경로 상에서 하나 이상의 기지국들에 의해 송신된 신호들은 안테나(911)에 의해 수신될 수도 있고 수신기(RCVR, 913)에 제공될 수도 있다. 수신기(913)는 수신 신호를 컨디셔닝 및 디지털화하고, 추가적인 프로세싱을 위해 디지털 섹션(920)에 샘플들을 제공할 수 있다. 송신 경로 상에서, 송신기(TMTR, 915)는 디지털 섹션(920)으로부터 송신된 데이터를 수신하고, 그 데이터를 프로세싱 및 컨디셔닝하고, 변조된 신호를 생성하며, 그 변조된 신호는 안테나(911)를 통해 하나 이상의 기지국들로 송신될 수 있다.

디지털 섹션(920)은 하나 이상의 디지털 신호 프로세서(DSP), 마이크로-프로세서, 감소된 명령 세트 컴퓨터(RISC) 등으로 구현될 수 있다. 또한, 디지털 섹션(920)은 하나 이상의 주문형 집적 회로 (ASIC) 또는 기타 다른 타입의 집적 회로(IC) 상에서 제조될 수도 있다.

디지털 섹션(920)은, 예를 들어, 모뎀 프로세서(934), 비디오 프로세서 (922), 애플리케이션 프로세서(924), 디스플레이 프로세서(928), 제어기/멀티코어 프로세서(926), 센트럴 프로세싱 유닛(930), 및 외부 버스 인터페이스(EBI, 932)와 같은 다양한 프로세싱 및 인터페이스 유닛들을 포함할 수 있다.

비디오 프로세서(922)는 그래픽 애플리케이션들에 대한 프로세싱을 수행할 수 있다. 일반적으로, 비디오 프로세서(922)는 임의의 세트의 그래픽 동작들에 대한 임의의 수의 프로세싱 유닛들 또는 모듈들을 포함할 수 있다. 비디오 프로세서(922)의 특정 부분은 펌웨어 및/또는 소프트웨어로 구현될 수도 있다. 예를 들어, 제어 유닛은 앞서 설명한 기능들을 수행하는 펌웨어 및/또는 소프트웨어 모듈들(예를 들어, 절차, 함수 등)로 구현될 수 있다. 펌웨어 및/또는 소프트웨어 코드들은 메모리에 저장될 수도 있고, 프로세서(예를 들어, 멀티-코어 프로세서(926))에 의해 실행될 수도 있다. 메모리는 프로세서 내에 구현될 수 있거나 프로세서 외부에 구현될 수도 있다.

비디오 프로세서(922)는 오픈 그래픽 라이브러리(OpenGL), Direct3D 등과 같은 소프트웨어 인터페이스를 구현할 수 있다. 센트럴 프로세싱 유닛(930)은 비디오 프로세서(922)와 함께 일련의 그래픽 처리 동작들을 수행할 수 있다. 제어기/멀티코어 프로세서(926)는 적어도 두 개의 코어를 포함하여 제어기/멀티코어 프로세서(926)가 처리해야하는 워크로드에 따라서 두 개의 코어에 워크로드를 배당하여 동시에 해당하는 워크로드를 처리할 수 있다.

비록 도면에서는 애플리케이션 프로세서(924)를 디지털 섹션(920)에 포함된 하나의 구성요소로 도시하였으나, 본 발명이 이에 제한되는 것은 아니다. 본 발명의 몇몇 실시예에서, 디지털 섹션(920)은 하나의 애플리케이션 프로세서(924) 또는 애플리캐이션 칩으로 통합되어 구현될 수도 있다.

모뎀 프로세서(934)는 수신기(913) 및 송신기(915)와 디지털 섹션(920) 사이의 데이터 전달 과정에서 필요한 연산을 수행할 수 있다. 디스플레이 프로세서(928)는 디스플레이(910)를 구동시키는데 필요한 연산을 수행할 수 있다.

앞서 설명한 본 발명의 실시예들에 따른 오버레이 측정 장치 또는 방법을 이용하는 반도체 장치는 도시된 프로세서들(922, 924, 926, 928, 930, 934)의 연산에 이용되는 캐쉬 메모리 또는 버퍼 메모리 등으로 사용될 수 있다.

다음 도 29를 참조하여, 본 발명의 실시예들에 따른 오버레이 측정 장치 또는 방법을 이용하는 반도체 장치를 포함하는 전자 시스템에 대해 설명하도록 한다.

도 29는 본 발명의 실시예들에 따른 오버레이 측정 장치 또는 방법을 이용하는 반도체 장치를 포함하는 전자 시스템의 블록도이다.

도 29를 참조하면, 본 발명의 실시예에 따른 전자 시스템(1000)은 컨트롤러(1010), 입출력 장치(1020, I/O), 기억 장치(1030, memory device), 인터페이스(1040) 및 버스(1050, bus)를 포함할 수 있다. 컨트롤러(1010), 입출력 장치(1020), 기억 장치(1030) 및/또는 인터페이스(1040)는 버스(1050)를 통하여 서로 결합될 수 있다. 버스(1050)는 데이터들이 이동되는 통로(path)에 해당한다.

컨트롤러(1010)는 마이크로프로세서, 디지털 신호 프로세스, 마이크로컨트롤러, 및 이들과 유사한 기능을 수행할 수 있는 논리 소자들 중에서 적어도 하나를 포함할 수 있다. 입출력 장치(1020)는 키패드(keypad), 키보드 및 디스플레이 장치등을 포함할 수 있다. 기억 장치(1030)는 데이터 및/또는 명령어등을 저장할 수 있다. 인터페이스(1040)는 통신 네트워크로 데이터를 전송하거나 통신 네트워크로부터 데이터를 수신하는 기능을 수행할 수 있다. 인터페이스(1040)는 유선 또는 무선 형태일 수 있다. 예컨대, 인터페이스(1040)는 안테나 또는 유무선 트랜시버등을 포함할 수 있다.

도시하지 않았지만, 전자 시스템(1000)은 컨트롤러(1010)의 동작을 향상시키기 위한 동작 메모리로서, 고속의 디램 및/또는 에스램 등을 더 포함할 수도 있다. 이 때 이러한 동작 메모리로서, 앞서 설명한 본 발명의 실시예들에 따른 오버레이 측정 장치 또는 방법을 이용하는 반도체 장치가 채용될 수 있다. 또한, 앞서 설명한 본 발명의 실시예들에 따른 오버레이 측정 장치 또는 방법을 이용하는 반도체 장치 중 어느 하나는, 기억 장치(1030) 내에 제공되거나, 컨트롤러(1010), 입출력 장치(1020, I/O) 등의 일부로 제공될 수 있다.

전자 시스템(1000)은 개인 휴대용 정보 단말기(PDA, personal digital assistant) 포터블 컴퓨터(portable computer), 웹 타블렛(web tablet), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 디지털 뮤직 플레이어(digital music player), 메모리 카드(memory card), 또는 정보를 무선환경에서 송신 및/또는 수신할 수 있는 모든 전자 제품에 적용될 수 있다.

도 30 내지 도 32는 본 발명의 몇몇 실시예들에 오버레이 측정 장치 또는 방법을 이용하는 반도체 장치를 적용할 수 있는 예시적인 반도체 시스템들이다.

도 30은 태블릿 PC(1100)을 도시한 도면이고, 도 31은 노트북(1200)을 도시한 도면이며, 도 32는 스마트폰(1300)을 도시한 것이다. 본 발명의 실시예들에 따른 오버레이 측정 장치 또는 방법을 이용하는 반도체 장치 중 적어도 하나는 이러한 태블릿 PC(1100), 노트북(1200), 스마트폰(1300) 등에 사용될 수 있다.

또한, 본 발명의 몇몇 실시예들에 따른 반도체 장치는 예시하지 않는 다른 집적 회로 장치에도 적용될 수 있음은 당업자에게 자명하다. 즉, 이상에서는 본 실시예에 따른 반도체 시스템의 예로, 태블릿 PC(1100), 노트북(1200), 및 스마트폰(1300)만을 들었으나, 본 실시예에 따른 반도체 시스템의 예가 이에 제한되는 것은 아니다. 본 발명의 몇몇 실시예에서, 반도체 시스템은, 컴퓨터, UMPC (Ultra Mobile PC), 워크스테이션, 넷북(net-book), PDA (Personal Digital Assistants), 포터블(portable) 컴퓨터, 무선 전화기(wireless phone), 모바일 폰(mobile phone), e-북(e-book), PMP(portable multimedia player), 휴대용 게임기, 네비게이션(navigation) 장치, 블랙박스(black box), 디지털 카메라(digital camera), 3차원 수상기(3-dimensional television), 디지털 음성 녹음기(digital audio recorder), 디지털 음성 재생기(digital audio player), 디지털 영상 녹화기(digital picture recorder), 디지털 영상 재생기(digital picture player), 디지털 동영상 녹화기(digital video recorder), 디지털 동영상 재생기(digital video player) 등으로 구현될 수도 있다.

이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

10 : 웨이퍼 20 : 트레이부
30 : 측정부 40 : 처리부
100 : 오버레이 패턴

Claims (10)

1. 제1 및 제2 영역을 포함하는 기판으로서, 상기 제1 영역에 형성된 제1 엘리먼트(element)의 오버레이 측정에 사용되고 상기 제2 영역에서 제1 방향으로 연장되는 제1 오버레이 마크를 포함하는 제1 레이어와,
   상기 제1 영역에 형성된 제2 엘리먼트의 오버레이 측정에 사용되고 상기 제2 영역에서 상기 제1 방향과 교차하는 제2 방향으로 연장되는 제2 오버레이 마크를 포함하되, 상기 제2 엘리먼트의 오버레이 측정에 사용되고 상기 제1 방향으로 연장되는 오버레이 마크를 미포함하는 제2 레이어와,
   상기 제1 및 제2 레이어 상에 형성되고 상기 제1 및 제2 오버레이 마크와 오버랩되는 포토레지스트 패턴을 포함하는 기판을 제공받는 트레이부;
   상기 포토레지스트 패턴과 상기 제1 또는 제2 오버레이 마크를 이용하여 상기 제1 또는 제2 엘리먼트의 오버레이를 측정하는 측정부; 및
   상기 측정부에서 측정한 데이터를 입력받아 상기 제1 또는 제2 엘리먼트의 형성 위치를 보정하는 처리부를 포함하는 오버레이 측정 장치.
2. 제 1항에 있어서,
   상기 제1 레이어는 상기 제2 방향의 오버레이를 측정하는 상기 제1 오버레이 마크만을 포함하고,
   상기 제2 레이어는 상기 제1 방향의 오버레이를 측정하는 상기 제2 오버레이 마크만을 포함하는 오버레이 측정 장치.
3. 제 1항에 있어서,
   상기 기판의 상기 제1 오버레이 마크 또는 상기 제2 오버레이 마크는 격자형 마크(grating based mark)로 구성되는 오버레이 측정 장치.
4. 제 1항에 있어서,
   상기 포토레지스트 패턴은 인접한 적어도 2개의 직사각형의 영역을 포함하고,
   상기 포토레지스트 패턴의 상기 직사각형의 영역은 각각 제1 패턴 또는 제2 패턴을 포함하되,
   상기 제1 패턴은 상기 포토레지스트가 상기 제1 방향으로 연장되도록 형성되고,
   상기 제2 패턴은 상기 포토레지스트가 상기 제2 방향으로 연장되도록 형성되는 오버레이 측정 장치.
5. 제 1항에 있어서,
   상기 제1 방향은 상기 제1 엘리먼트의 연장방향과 동일하고,
   상기 제2 방향은 상기 제1 방향과 직교하는 오버레이 측정 장치.
6. 제 1항에 있어서,
   상기 제1 오버레이 마크와 상기 제1 엘리먼트는 SiON, TiN, W, 또는 TiAlC 물질를 포함하는 오버레이 측정 장치.
7. 제 1항에 있어서,
   상기 제2 오버레이 마크와 상기 제2 엘리먼트는 TiN, W, 또는 TiAlC 물질을 포함하는 오버레이 측정 장치.
8. 제1 레이어와 제2 레이어를 포함하는 기판을 제공받되,
   상기 제1 레이어는, 상기 기판에 형성된 제1 엘리먼트의 제1 방향 오버레이 측정에 사용되는 제1 오버레이 마크를 포함하고, 상기 제1 엘리먼트의 상기 제1 방향과 교차하는 제2 방향 오버레이 측정에 사용되는 오버레이 마크를 미포함하고,
   상기 제1 레이어 상에 배치되는 상기 제2 레이어는, 상기 기판에 형성된 상기 제1 엘리먼트와 다른 제2 엘리먼트의 상기 제2 방향 오버레이 측정에 사용되는 제2 오버레이 마크를 포함하고,
   상기 제1 오버레이 마크를 이용하여 상기 제1 엘리먼트의 오버레이를 측정하고,
   상기 제2 오버레이 마크를 이용하여 상기 제2 엘리먼트의 오버레이를 측정하는 것을 포함하는 오버레이 측정 방법.
9. 제 8항에 있어서,
   상기 제1 및 제2 레이어 상에 상기 제1 및 제2 오버레이 마크와 오버랩되는 포토레지스트 패턴을 형성하는 것을 더 포함하는 오버레이 측정 방법.
10. 기판에 형성된 제1 엘리먼트의 오버레이 측정에 사용되는 오버레이 마크에 관한 데이터를 제공받아 상기 제1 엘리먼트의 오버레이를 측정하되, 제1 방향으로 연장된 제1 오버레이 마크와, 상기 제1 방향과 교차하는 제2 방향으로 연장된 제2 오버레이 마크 중 상기 제1 오버레이 마크에 관한 데이터만을 제공받아 상기 제1 엘리먼트의 오버레이를 측정하고,
    상기 기판에 형성되고 상기 제1 엘리먼트와 다른 제2 엘리먼트의 오버레이 측정에 사용되는 오버레이 마크에 관한 데이터를 제공받아 상기 제2 엘리먼트의 오버레이를 측정하되, 상기 제1 방향으로 연장된 제3 오버레이 마크와, 상기 제2 방향으로 연장된 제4 오버레이 마크 중 상기 제4 오버레이 마크에 관한 데이터만을 제공받아 상기 제2 엘리먼트의 오버레이를 측정하는 것을 포함하는 오버레이 측정 방법.

Images