CN108962776B - 半导体装置及其制造方法和覆盖误差的测量方法 - Google Patents

半导体装置及其制造方法和覆盖误差的测量方法 Download PDF

Info

Publication number
CN108962776B
CN108962776B CN201710383479.5A CN201710383479A CN108962776B CN 108962776 B CN108962776 B CN 108962776B CN 201710383479 A CN201710383479 A CN 201710383479A CN 108962776 B CN108962776 B CN 108962776B
Authority
CN
China
Prior art keywords
grating
diffraction intensity
position offset
overlay error
material layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710383479.5A
Other languages
English (en)
Other versions
CN108962776A (zh
Inventor
陈龙羿
林新钦
朱嘉鸿
曾云亨
苏香宇
陈开雄
王育青
郑博中
张岐康
傅士奇
陈桂顺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority to CN201710383479.5A priority Critical patent/CN108962776B/zh
Publication of CN108962776A publication Critical patent/CN108962776A/zh
Application granted granted Critical
Publication of CN108962776B publication Critical patent/CN108962776B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means

Abstract

一种半导体装置及其制造方法和覆盖误差的测量方法,包括:对基底的第一测试目标执行基于绕射的覆盖误差测量,以取得对应第一测试目标的第一叠置结构的第一绕射强度差值,以及取得对应第一测试目标的第二叠置结构的第二绕射强度差值;以及根据第一绕射强度差值与第二绕射强度差值的平均值,取得对应第一测试目标的第三绕射强度差值。

Description

半导体装置及其制造方法和覆盖误差的测量方法
技术领域
本发明实施例涉及一种覆盖误差测量,特别涉及一种半导体装置的覆盖误差测量。
背景技术
一般而言,半导体集成电路(IC)形成于一半导体基底(或半导体晶圆)的多个材料层之中。为了正确地制造上述半导体集成电路,上述基底中的每一材料层需要与前一材料层对准。为了达到此目的,可使用形成于上述基底中的测试目标(或对准记号)来测量覆盖误差。
上述测试目标可包括多个光栅,并且利用上述光栅的配置来测量上述基底的不同材料层之间的覆盖误差。虽然现有的测试目标已可符合上述一般的目的,但仍无法满足所有的方面。
发明内容
本发明实施例提供一种半导体装置,半导体装置包括基底。基底包括彼此叠置的第一材料层与第二材料层。第一材料层包括:第一光栅与第二光栅,在第一方向上并排设置于测试区域的第一矩形区域中;以及第三光栅与第四光栅,在第一方向上并排设置于测试区域的第二矩形区域中。第二材料层包括:第五光栅,与第一光栅叠置,且在沿着垂直于第一方向的第二方向上与第一光栅之间具有第一位置偏移;以及第六光栅,与第三光栅叠置,且在沿着第二方向上与第三光栅之间具有第一位置偏移。第一位置偏移由预定位置偏移与覆盖误差所组成。
本发明实施例提供一种半导体装置的覆盖误差的测量方法。此方法包括:对基底的第一测试目标执行基于绕射的覆盖误差测量,以取得对应第一测试目标的第一叠置结构的第一绕射强度差值,以及取得对应第一测试目标的第二叠置结构的第二绕射强度差值;以及根据第一绕射强度差值与第二绕射强度差值的平均值,取得对应第一测试目标的第三绕射强度差值。
本发明实施例提供一种半导体装置的制造方法。此制造方法包括:在基底的第一材料层中,形成在第一方向上并排设置于测试区域的第一矩形区域中的第一光栅与第二光栅;在第一材料层中,形成在第一方向上并排设置于测试区域的第二矩形区域中的第三光栅与第四光栅;在基底的第二材料层中,形成与第一光栅叠置且在沿着垂直于第一方向的第二方向上与第一光栅之间具有第一位置偏移的第五光栅;以及在第二材料层中,形成与第三光栅叠置且在沿着第二方向上与第三光栅之间具有第一位置偏移的第六光栅。第一位置偏移由预定位置偏移与覆盖误差所组成。
附图说明
图1是依据本发明实施例的覆盖误差测量系统的示意图。
第2A、2B图是依据本发明实施例的叠置结构的剖面图。
图3A是依据本发明实施例的基底的示意图。
图3B是依据本发明实施例的叠置结构的剖面图。
图3C是依据本发明实施例的半导体装置的剖面图。
图3D是依据本发明实施例的位置偏移与绕射强度差值的关系图。
第4A、4B图是依据本发明实施例的半导体装置的示意图。
第5A-5D图是依据本发明实施例的叠置结构的剖面图。
图6是依据本发明实施例的位置偏移与绕射强度差值的关系图。
第7A-7D图是依据本发明实施例的叠置结构的剖面图。
图8是依据本发明实施例的位置偏移与绕射强度差值的关系图。
第9A、9B图是依据本发明实施例的半导体装置的示意图。
图10是依据本发明实施例的半导体装置的制造方法。
图11是依据本发明实施例的半导体装置的覆盖误差的测量方法。
图12是依据本发明实施例的半导体装置的覆盖误差的测量方法。
附图标记说明:
100~覆盖误差测量系统
101~光源
102~光学装置
103~基底
104~半导体装置
LI、LR~光线
105~光检测电路
106~处理器
201-204~叠置结构
M1、M2~材料层
G1-G4~光栅
d~预定位置偏移
dt1、dt2位置偏移
D1、D2~方向
S1、S2~区域
H1~距离
dt3、dt4~位置偏移
D3、D4~方向
P~位置偏移
A、A1-A2、A10-A20~绕射强度差值
E~误差值
OT1-OT8~叠置结构
+X、-X、+Y、-Y~方向
RT~测试区域
R1-R4~矩形区域
G41-G48、G51-G58~光栅
L1-L8~光栅部件
dt51、dt52、dt61、dt62~位置偏移
P1、P2~位置偏移
AX1-AX4、AY1-AY4、AS1-AS4~绕射强度差值
E1-E4~差值
101-103、111-113、121-124~操作
具体实施方式
以下公开内容提供许多不同的实施例或范例以实施本公开的不同特征。以下公开内容叙述各个构件及其排列方式的特定范例,以简化说明。当然,这些特定的范例并非用以限定。例如,若实施例中叙述了一第一特征形成于一第二特征之上或上方,即表示其可能包含上述第一特征与上述第二特征直接接触的情况,亦可能包含了有附加特征形成于上述第一特征与上述第二特征之间,而使得上述第一特征与第二特征未直接接触的情况。
在下文中使用的空间相关用词,例如″在…下方″、″下方″、″较低的″、″上方″、″较高的″及类似的用词,为了便于描述图示中一个元件或特征与另一个(些)元件或特征之间的关系。除了在附图中示出的的方位外,这些空间相关用词也意指可能包含在不同的方位下使用或者操作附图中的装置。
以下不同实施例中可能重复使用相同的元件标号及/或文字,这些重复为了简化与清晰的目的,并非用以限定所讨论的不同实施例及/或结构之间有特定的关系。
在下文中使用的第一以及第二等词汇,仅作为清楚对其进行解释目的,并非用以对应以及限制权利要求。此外,第一特征以及第二特征等词汇,并非限定为相同或是不同的特征。
在附图中,结构的形状或厚度可能扩大,以简化或便于标示。必须了解的是,未特别描述或图示的元件可以本领域技术人士所熟知的各种形式存在。
图1是依据本发明实施例的覆盖误差(overlay error)测量系统100的示意图。覆盖误差测量系统100包括光源101、光学装置102、基底103、光检测电路105以及处理器106。在某些实施例中,基底103包括一半导体装置104,且基底103可为一晶圆。在一些实施例中,基底103包括多个材料层,且半导体装置104包括形成于不同材料层且彼此叠置的光栅(grating)结构。
在一些实施例中,覆盖误差测量系统100可对半导体装置104执行基于绕射式覆盖误差测量(Diffraction-based overlay(DBO))。举例而言,光源101被配置以提供光线至光学装置102,而光学装置102被配置以使光线LI照射半导体装置104。继之,光线LI照射半导体装置104后产生光线LR,且光线LR包括有关于光线LI的不同绕射的至少一级绕射光。光检测电路105被配置以检测光线LR,而处理器106被配置以接收光检测器105的数据(例如光线LR在光检测电路105中形成的影像数据),并且分析上述数据以判断半导体装置104的不同材料层的光栅之间的覆盖误差。
在一些实施例中,处理器106可被配置以分析光检测电路105所检测的不同绕射的绕射光的光强度差值,进而分析与判断半导体装置104的不同材料层的光栅之间的覆盖误差。在一些实施例中,上述基于绕射的覆盖误差测量是在一微影制程之后执行。
在一些实施例中,半导体装置104包括叠置结构201与叠置结构202。图2A描绘部分叠置结构201与部分叠置结构202的示意图。叠置结构201包括材料层M1、M2所形成的光栅G1、G2,且光栅G1、G2的光栅部件个别沿着方向D1排列且彼此在方向D1上具有预定位置偏移d。叠置结构202包括材料层M1、M2中所形成的光栅G3、G4,且光栅G3、G4的光栅部件个别沿着方向D2(与方向D1相反)排列且彼此在方向D2上具有预定位置偏移d。在一些实施例中,预定位置偏移d是预先设计的参数。处理器106可基于预定位置偏移d判断半导体装置104的光栅G1、G2之间或光栅G3、G4的覆盖误差。
举例而言,在一些实施例中,半导体装置104在制作(例如微影制程)的过程中,材料层M1与材料层M2之间具有覆盖误差de,如图2B所示的叠置结构203与叠置结构204。
图2B描绘部分叠置结构203与部分叠置结构204的示意图。叠置结构203的光栅G1、G2形成于半导体装置104时,光栅G1、G2彼此在方向D1上具有预定位置偏移d与覆盖误差de所构成的位置偏移dt1。叠置结构204的光栅G3、G4彼此在方向D2上具有预定位置偏移d与覆盖误差de所构成的位置偏移dt2。若将方向D1定义为正方向,且将方向D2定义为负方向,则位置偏移dt1、dt2如第(1)、(2)式所示。在一些实施例中,覆盖误差de的方向可为方向D1或方向D2。
(1) dt1=d+de
(2) dt2=-d+de
在一些实施例中,光线LI基于具有位置偏移dt1的叠置结构203与具有位置偏移dt2的叠置结构204产生光线LR,且光线LR被光检测器105所检测。处理器106基于光检测器105的数据,判断对应叠置结构203的一第一绕射强度差值(ASY1)以及对应叠置结构204的一第二绕射强度差值(ASY2),进而通过第(3)式判断上述覆盖误差。在某些实施例中,第一绕射强度差值ASY1可为对应叠置结构203的+1级绕射与-1级绕射的光强度差值,而第二绕射强度差值ASY2可为对应叠置结构204的+1级绕射与-1级绕射的光强度差值,而本发明实施例并不受限于此。
(3)
Figure BDA0001305732630000061
图3A依据本发明实施例描绘部分基底103的俯视图。在此实施例中,基底103包括区域S1与区域S2,且半导体装置104形成于区域S1与区域S2之中。图3B依据本发明实施例分别描绘部分半导体装置104在区域S1与区域S2中的剖面图。在图3B中,在区域S1的光栅G1、G2彼此在方向D3上具有一预定位置偏移与一覆盖误差所构成的位置偏移dt3(例如对应第(1)式的位置偏移),而在区域S2的光栅G3、G4彼此在方向D4(与方向D3相反)上具有上述预定位置偏移与上述覆盖误差所构成的位置偏移dt4(例如对应第(2)式的位置偏移)。
在一些实施例中,当区域S1、S2中的光栅距离皆为距离H1且分布均匀时(如图3B所示),光线LI照射在区域S1的光栅G1、G2所产生的光线LR具有绕射强度差值A10,且光线LI照射在区域S2的光栅G3、G4所产生的光线LR具有绕射强度差值A20。处理器106可基于绕射强度差值A10、A20与上述预定位置偏移产生正确的覆盖误差(例如通过第(3)式来产生)。
在一些实施例中,基底103的各个材料层的厚度有可能会变化,进而造成不同材料层之间的距离产生变化,如图3C所示。图3C是依据本发明实施例的半导体装置104的剖面图。在此实施例中,由于基底103的厚度不均匀,因此光线LI照射在区域S1的光栅G1、G2所产生的光线LR与光线LI照射在区域S2的光栅G3、G4所产生的光线LR之间,会因为不同的基底103的厚度而产生额外的绕射光偏差(例如绕射强度差值的偏差),造成处理器106在判断半导体装置104的光栅G1、G2或光栅G3、G4之间的覆盖误差时产生误差。
举例而言,当区域S1、S2的厚度分布如图3C所示时,光线LI照射在区域S1的光栅G1、G2所产生的光线LR具有绕射强度差值A1,且光线LI照射在区域S2的光栅G3、G4所产生的光线LR具有绕射强度差值A2,如图3D所示。图3D是依据本发明实施例的位置偏移P与绕射强度差值A(例如+1级绕射与-1级绕射的光强度差值)的关系图。绕射强度差值A1、A2基于基底103的厚度变化而产生额外的绕射光偏差,因此与绕射强度差值A10、A20分别相差误差值E。在此情况下,将绕射强度差值A1、A2与上述预定位置偏移带入第(3)式时,所产生的覆盖误差将会具有误差值。
本发明实施例提供多个半导体装置(例如半导体装置104)的实施范例,藉此降低基底的厚度变化对于覆盖误差测量的影响。
图4A是依据本发明实施例的半导体装置104的示意图。半导体装置104包括叠置结构OT1~叠置结构OT8。在一些实施例中,叠置结构OT1~叠置结构OT8个别包括形成于基底103的不同材料层的两个光栅。在此实施例中,方向+X与方向+Y彼此相互垂直;方向+X与方向-X彼此相反;且方向+Y与方向-Y彼此相反。
在一些实施例中,图4A的半导体装置104在基底103的一第一材料层中的配置如图4B所示。参考图4B的内容,叠置结构OT1的光栅G41、叠置结构OT2的光栅G42、叠置结构OT3的光栅G43、叠置结构OT4的光栅G44、叠置结构OT5的光栅G45、叠置结构OT6的光栅G46、叠置结构OT7的光栅G47、叠置结构OT8的光栅G48形成于测试区域RT之中。在一些实施例中,覆盖误差测量系统100在执行基于绕射的覆盖误差测量时,使光线LI同时照射半导体装置104的测试区域RT。在一些实施例中,光栅G41~光栅G44用以测量方向+X(或方向-X)上的覆盖误差,而光栅G45~光栅G48用以测量方向+Y(或方向-Y)上的覆盖误差。
根据图4B的内容,光栅G41与光栅G42在方向+Y(或方向-Y)上并排设置于测试区域RT的矩形区域R1中,且光栅G41的光栅部件L1与光栅G42的光栅部件L2个别沿方向+X(或方向-X)排列。光栅G43与光栅G44在方向+Y(或方向-Y)上并排设置于测试区域RT的矩形区域R3中,且光栅G43的光栅部件L3与光栅G44的光栅部件L4个别沿方向+X(或方向-X)排列。光栅G45与光栅G46在方向+X(或方向-X)上并排设置于测试区域RT的矩形区域R2中,且光栅G45的光栅部件L5与光栅G46的光栅部件L6个别沿方向+Y(或方向-Y)排列。光栅G47与光栅G48在方向+X(或方向-X)上并排设置于测试区域RT的矩形区域R4中,且光栅G47的光栅部件L7与光栅G48的光栅部件L8个别沿方向+Y(或方向-Y)排列。
在一些实施例中,叠置结构OT1~叠置结构OT4在基底103的上述第一材料层的配置如图4B所示,且叠置结构OT1~叠置结构OT4在基底103的上述第一材料层与一第二材料层(与上述第一材料层彼此叠置)中的配置如第5A~5D图所示。
图5A描绘部分叠置结构OT1的剖面图。叠置结构OT1包括形成于上述第一材料层的光栅G41以及形成于上述第二材料层的光栅G51。光栅G51与光栅G41彼此叠置,且光栅G51在沿着方向+X上与光栅G41之间具有位置偏移dt51。位置偏移dt51由一预定位置偏移(d0)与一覆盖误差(OVL1)所组成,例如上述第(1)式或第(2)式所示的内容。
图5B描绘部分叠置结构OT3的剖面图。叠置结构OT3包括形成于上述第一材料层的光栅G43以及形成于上述第二材料层的光栅G53。光栅G53与光栅G43彼此叠置,且光栅G53在沿着方向+X上与光栅G43之间具有位置偏移dt51。
图5C描绘部分叠置结构OT2的剖面图。叠置结构OT2包括形成于上述第一材料层的光栅G42以及形成于上述第二材料层的光栅G52。光栅G52与光栅G42彼此叠置,且光栅G52在沿着方向-X上与光栅G42之间具有位置偏移dt52。位置偏移dt52由上述预定位置偏移(d0)与上述覆盖误差(OVL1)所组成。在一些实施例中,若位置偏移dt51对应上述第(1)式时,则位置偏移dt52对应上述第(2)式;若位置偏移dt51对应上述第(2)式时,则位置偏移dt52对应上述第(1)式。
图5D描绘部分叠置结构OT4的剖面图。叠置结构OT4包括形成于上述第一材料层的光栅G44以及形成于上述第二材料层的光栅G54。光栅G54与光栅G44彼此叠置,且光栅G54在沿着方向-X上与光栅G44之间具有位置偏移dt52。
在一些实施例中,图5A~图5D的上述第一材料层可在上述第二材料层的下方。
在一些实施例中,覆盖误差测量系统100对图4A的半导体装置104执行基于绕射的覆盖误差测量。举例而言,光源101被配置以提供光线至光学装置102,而光学装置102被配置以使光线LI照射图4A的半导体装置104。继之,光线LI照射图4A的半导体装置104后产生光线LR,且光线LR包括有关于光线LI的不同绕射的至少一级绕射光。光线LR被光检测电路105所检测,而处理器106被配置以接收光检测器105所检测到的数据。
图6是依据本发明实施例的位置偏移P1与绕射强度差值A(例如+1级绕射与-1级绕射的光强度差值)的关系图。在一些实施例中,若基底103在对应矩形区域R1、R3的位置的厚度均匀且平坦(亦即上述第一材料层与上述第二材料层的距离约保持一特定距离),则对应叠置结构OT1(或叠置结构OT3)的绕射强度差值为AS1,且对应叠置结构OT2(或叠置结构OT4)的绕射强度差值为AS2,如图6所示。在一些实施例中,处理器106可基于叠置结构OT1、OT4或叠置结构OT3、OT2的绕射强度差值AS1、AS2,判断图4A的半导体装置104在+X方向(或-X方向)的上述覆盖误差(OVL1),亦即:
(4)
Figure BDA0001305732630000091
在一些实施例中,叠置结构OT1的光栅G41、G51之间的位置偏移同样为dt51(沿方向+X)且叠置结构OT4的光栅G44、G54之间的位置偏移同样为dt52(沿方向-X),但基底103在对应矩形区域R1、R3的位置的厚度不均匀且具有变化(亦即上述第一材料层与上述第二材料层的距离并非保持一特定距离)。在此实施例中,基底103在对应矩形区域R1、R3的位置的厚度变化,造成对应叠置结构OT1的绕射强度差值由绕射强度差值AS1下降为绕射强度差值AX1(下降差值E1),且对应叠置结构OT4的绕射强度差值由绕射强度差值AS2上升为绕射强度差值AX4(上升差值E1),如图6所示。因此,处理器106基于绕射强度差值AX1、AX4所判断的覆盖误差将具有额外的偏差值。
在一些实施例中,叠置结构OT3的光栅G43、G53之间的位置偏移同样为dt51(沿方向+X)且叠置结构OT2的光栅G42、G52之间的位置偏移同样为dt52(沿方向-X)。由于叠置结构OT2与叠置结构OT1同样形成于矩形区域R1,且叠置结构OT3与叠置结构OT4同样形成于矩形区域R3,因此,基底103在对应矩形区域R1、R3的位置的上述厚度变化,对于叠置结构OT1、OT4与叠置结构OT2、OT3会产生相似的影响。举例而言,当对应叠置结构OT1的绕射强度差值AX1下降差值E1且对应叠置结构OT4的绕射强度差值AX4上升差值E1时,对应叠置结构OT2的绕射强度差值AX2下降差值E2且对应叠置结构OT3的绕射强度差值AX3上升差值E2,如图6所示。
在一些实施例中,差值E1与差值E2相同。在此情况下,处理器106将绕射强度差值AX1、AX3平均后可产生绕射强度差值AS1;处理器106将绕射强度差值AX2、AX4平均后可产生绕射强度差值AS2。继之,处理器106可基于绕射强度差值AS1、AS2,产生排除或降低基底103的厚度变化所产生的偏差的覆盖误差。
在一些实施例中,差值E2近似于差值E1(例如差值E2与差值E1的差值小于差值E1的10%,但本发明实施例并不受限于此)。在此情况下,处理器106将绕射强度差值AX1、AX3平均后可产生近似绕射强度差值AS1的一第一平均绕射强度差值;处理器106将绕射强度差值AX2、AX4平均后可产生近似绕射强度差值AS2的一第二平均绕射强度差值。继之,处理器106可基于第一、第二平均绕射强度差值,产生降低基底103的厚度变化所产生的偏差的覆盖误差。
在一些实施例中,叠置结构OT1、OT3在上述基于绕射的覆盖误差测量中属于同一测试目标,且绕射强度差值AS1(或上述第一平均绕射强度差值)为上述测试目标的绕射强度差值。在一些实施例中,叠置结构OT2、OT4在上述基于绕射的覆盖误差测量中属于同一测试目标,且绕射强度差值AS2(或上述第二平均绕射强度差值)为上述测试目标的绕射强度差值。
基于上述实施例,即使基底103在对应矩形区域R1、R3的位置的厚度不均匀且具有变化,本发明实施例所提供的半导体装置104(例如图4A所示的内容)可提供具有相同位置偏移且受到相反的厚度影响的一组叠置结构(例如叠置结构OT1、OT3或叠置结构OT2、OT4),进而使覆盖误差测量系统100可测量该组叠置结构并且取得未受基底103厚度影响的绕射强度差值(例如绕射强度差值AS1或AS2)或较不受基底103厚度影响的绕射强度差值(例如上述第一、第二平均绕射强度差值)。继之,处理器106可基于绕射强度差值AS1、AS2,产生排除或降低基底103的厚度变化所产生的偏差的覆盖误差;或处理器106可基于上述第一、第二平均绕射强度差值,产生降低基底103的厚度变化所产生的偏差的覆盖误差。
在一些实施例中,叠置结构OT5~叠置结构OT8在基底103的上述第一材料层的配置如图4B所示,且叠置结构OT5~叠置结构OT8在基底103的上述第一材料层与上述第二材料层中的配置如第7A~7D图所示。
图7A描绘部分叠置结构OT5的剖面图。叠置结构OT5包括形成于上述第一材料层的光栅G45以及形成于上述第二材料层的光栅G55。光栅G55与光栅G45彼此叠置,且光栅G55在沿着方向+Y上与光栅G45之间具有位置偏移dt61。位置偏移dt61由一预定位置偏移(d10)与一覆盖误差(OVL2)所组成,例如上述第(1)式或第(2)式所示的内容。
图7B描绘部分叠置结构OT7的剖面图。叠置结构OT7包括形成于上述第一材料层的光栅G47以及形成于上述第二材料层的光栅G57。光栅G57与光栅G47彼此叠置,且光栅G57在沿着方向+Y上与光栅G47之间具有位置偏移dt61。
图7C描绘部分叠置结构OT6的剖面图。叠置结构OT6包括形成于上述第一材料层的光栅G46以及形成于上述第二材料层的光栅G56。光栅G56与光栅G46彼此叠置,且光栅G56在沿着方向-Y上与光栅G46之间具有位置偏移dt62。位置偏移dt62由上述预定位置偏移(d10)与上述覆盖误差(OVL2)所组成。在一些实施例中,若位置偏移dt61对应上述第(1)式时,则位置偏移dt62对应上述第(2)式;若位置偏移dt61对应上述第(2)式时,则位置偏移dt62对应上述第(1)式。
图7D描绘部分叠置结构OT8的剖面图。叠置结构OT8包括形成于上述第一材料层的光栅G48以及形成于上述第二材料层的光栅G58。光栅G58与光栅G48彼此叠置,且光栅G58在沿着方向-Y上与光栅G48之间具有位置偏移dt62。
在一些实施例中,图7A~图7D的上述第一材料层可在上述第二材料层的下方。
在一些实施例中,覆盖误差测量系统100对图4A的半导体装置104执行基于绕射的覆盖误差测量,处理器106进而取得如图8所示的数据。图8是依据本发明实施例的位置偏移P2与绕射强度差值A(例如+1级绕射与-1级绕射的光强度差值)的关系图。在一些实施例中,若基底103在对应矩形区域R2、R4的位置的厚度均匀且平坦(亦即上述第一材料层与上述第二材料层的距离约保持一特定距离),则对应叠置结构OT5(或叠置结构OT7)的绕射强度差值为AS3,且对应叠置结构OT6(或叠置结构OT8)的绕射强度差值为AS4,如图8所示。在一些实施例中,处理器106可基于叠置结构OT5、OT8或叠置结构OT7、OT6的绕射强度差值AS3、AS4,判断图4A的半导体装置104在+Y方向(或-Y方向)的上述覆盖误差(OVL2),亦即:
(5)
Figure BDA0001305732630000121
在一些实施例中,叠置结构OT5的光栅G45、G55之间的位置偏移同样为dt61(沿方向+Y)且叠置结构OT8的光栅G48、G58之间的位置偏移同样为dt62(沿方向-Y),但基底103在对应矩形区域R2、R4的位置的厚度不均匀且具有变化(亦即上述第一材料层与上述第二材料层的距离并非保持一特定距离)。在此实施例中,基底103在对应矩形区域R2、R4的位置的厚度变化,造成对应叠置结构OT5的绕射强度差值由绕射强度差值AS3下降为绕射强度差值AY5(下降差值E3),且对应叠置结构OT8的绕射强度差值由绕射强度差值AS4上升为绕射强度差值AY8(上升差值E3),如图8所示。因此,处理器106基于绕射强度差值AY5、AY8所判断的覆盖误差将具有额外的偏差值。
在一些实施例中,叠置结构OT7的光栅G47、G57之间的位置偏移同样为dt61(沿方向+Y)且叠置结构OT6的光栅G46、G56之间的位置偏移同样为dt62(沿方向-Y)。由于叠置结构OT6与叠置结构OT5同样形成于矩形区域R2,且叠置结构OT7与叠置结构OT8同样形成于矩形区域R4,因此,基底103在对应矩形区域R2、R4的位置的上述厚度变化,对于叠置结构OT5、OT8与叠置结构OT6、OT7会产生相似的影响。举例而言,当对应叠置结构OT5的绕射强度差值AY5下降差值E3且对应叠置结构OT8的绕射强度差值AY8上升差值E3时,对应叠置结构OT6的绕射强度差值AY6下降差值E4且对应叠置结构OT7的绕射强度差值AY7上升差值E4,如图8所示。
在一些实施例中,差值E3与差值E4相同。在此情况下,处理器106将绕射强度差值AY5、AY7平均后可产生绕射强度差值AS3;处理器106将绕射强度差值AY6、AY8平均后可产生绕射强度差值AS4。继之,处理器106可基于绕射强度差值AS4、AS4,产生排除或降低基底103的厚度变化所产生的偏差的覆盖误差。
在一些实施例中,差值E4近似于差值E3(例如差值E4与差值E3的差值小于差值E3的10%,但本发明实施例并不受限于此)。在此情况下,处理器106将绕射强度差值AY5、AY7平均后可产生近似绕射强度差值AS3的一第一平均绕射强度差值;处理器106将绕射强度差值AY6、AY8平均后可产生近似绕射强度差值AS4的一第二平均绕射强度差值。继之,处理器106可基于第一、第二平均绕射强度差值,产生降低基底103的厚度变化所产生的偏差的覆盖误差。
在一些实施例中,叠置结构OT5、OT7在上述基于绕射的覆盖误差测量中属于同一测试目标,且绕射强度差值AS3(或上述第一平均绕射强度差值)为上述测试目标的绕射强度差值。在一些实施例中,叠置结构OT6、OT8在上述基于绕射的覆盖误差测量中属于同一测试目标,且绕射强度差值AS4(或上述第二平均绕射强度差值)为上述测试目标的绕射强度差值。
基于上述实施例,即使基底103在对应矩形区域R2、R4的位置的厚度不均匀且具有变化,本发明实施例所提供的半导体装置104(例如图4A所示的内容)可提供具有相同位置偏移且受到相反的厚度影响的一组叠置结构(例如叠置结构OT5、OT7或叠置结构OT6、OT8),进而使覆盖误差测量系统100可测量该组叠置结构并且取得未受基底103厚度影响的绕射强度差值(例如绕射强度差值AS3或AS4)或较不受基底103厚度影响的绕射强度差值(例如上述第一、第二平均绕射强度差值)。继之,处理器106可基于绕射强度差值AS3、AS4,产生排除或降低基底103的厚度变化所产生的偏差的覆盖误差;或处理器106可基于上述第一、第二平均绕射强度差值,产生降低基底103的厚度变化所产生的偏差的覆盖误差。
在一些实施例中,差值E1或差值E2越大表示基底103在对应矩形区域R1、R3的位置的厚度变化越大。因此,处理器106可基于差值E1、E2至少其中之一的数值大小判断基底103在对应矩形区域R1、R3的位置的厚度变化。在一些实施例中,差值E3或差值E4越大表示基底103在对应矩形区域R2、R4的位置的厚度变化越大。因此,处理器106可基于差值E3、E4至少其中之一的数值大小判断基底103在对应矩形区域R2、R4的位置的厚度变化。
在一些实施例中,处理器106可基于绕射强度差值AS1、AS2、AX1~AX4产生对应不同叠置结构的覆盖误差。举例而言,处理器106可产生以下覆盖误差。
(6)
Figure BDA0001305732630000141
(7)
Figure BDA0001305732630000142
(8)
Figure BDA0001305732630000143
(9)
Figure BDA0001305732630000144
覆盖误差(OVL01)对应叠置结构OT1、OT2;覆盖误差(OVL02)对应叠置结构OT1、OT4;覆盖误差(OVL03)对应叠置结构OT2、OT3;以及覆盖误差(OVL04)对应叠置结构OT3、OT4。在一些实施例中,覆盖误差(OVL01)、覆盖误差(OVL02)、覆盖误差(OVL03)、覆盖误差(OVL04)至少其中之一与覆盖误差(OVL1)的一标准差越大,代表基底103在对应矩形区域R1、R3的位置的厚度变化越大。因此,处理器106可基于上述标准差判断基底103在对应矩形区域R1、R3的位置的厚度变化。
在一些实施例中,处理器106可基于绕射强度差值AS3、AS4、AY5~AY8产生对应不同叠置结构的覆盖误差。举例而言,处理器106可产生以下覆盖误差。
(10)
Figure BDA0001305732630000145
(11)
Figure BDA0001305732630000146
(12)
Figure BDA0001305732630000147
(13)
Figure BDA0001305732630000148
覆盖误差(OVL05)对应叠置结构OT5、OT6;覆盖误差(OVL06)对应叠置结构OT5、OT8;覆盖误差(OVL07)对应叠置结构OT6、OT7;以及覆盖误差(OVL08)对应叠置结构OT7、OT8。在一些实施例中,覆盖误差(OVL05)、覆盖误差(OVL06)、覆盖误差(OVL07)、覆盖误差(OVL08)至少其中之一与覆盖误差(OVL2)的一标准差越大,代表基底103在对应矩形区域R2、R4的位置的厚度变化越大。因此,处理器106可基于上述标准差判断基底103在对应矩形区域R2、R4的位置的厚度变化。
在一些实施例中,半导体装置104的叠置结构OT1~叠置结构OT8的配置可为第9A、9B图所示。在图9A中,叠置结构OT1、OT2的相对位置与图4A的叠置结构OT1、OT2的位置相反;叠置结构OT3、OT4的相对位置与图4A的叠置结构OT3、OT4的位置相反;叠置结构OT5、OT6的相对位置与图4A的叠置结构OT5、OT6的位置相反;叠置结构OT7、OT8的相对位置与图4A的叠置结构OT7、OT8的位置相反。在图9B中,叠置结构OT3、OT4的相对位置与图4A的叠置结构OT3、OT4的位置相反;叠置结构OT7、OT8的相对位置与图4A的叠置结构OT7、OT8的位置相反。在一些实施例中,测试区域RT中的矩形区域R1~矩形区域R4的面积可不相等。
图10是依据本发明实施例的半导体装置(例如半导体装置104)的制造方法,方法包括操作101~103。在操作101中,在一基底的一第一材料层中,形成在一第一方向上并排设置于一测试区域的一第一矩形区域中的一第一光栅与一第二光栅;以及在上述第一材料层中,形成在上述第一方向上并排设置于上述测试区域的一第二矩形区域中的一第三光栅与一第四光栅。
在操作102中,在上述基底的一第二材料层中,形成与上述第一光栅叠置且在沿着垂直于上述第一方向的一第二方向上与上述第一光栅之间具有一第一位置偏移(例如位置偏移dt51)的一第五光栅;以及在上述第二材料层中,形成与上述第三光栅叠置且在沿着上述第二方向上与上述第三光栅之间具有上述第一位置偏移的一第六光栅。
在操作103中,在上述第二材料层中,形成与上述第二光栅叠置且在沿着一第三方向上与上述第二光栅之间具有一第二位置偏移(例如位置偏移dt52)的一第七光栅;以及在上述第二材料层中,形成与上述第四光栅叠置且在沿着上述第三方向上与上述第四光栅之间具有上述第二位置偏移的一第八光栅。
在一些实施例中,上述第三方向与上述第二方向相反。在一些实施例中,上述第一位置偏移由一预定位置偏移与一覆盖误差所组成。在一些实施例中,上述第二位置偏移由上述预定位置偏移与上述覆盖误差所组成(例如上述第一位置偏移与上述第二位置偏移分别对应第(1)式与第(2)式,或分别对应第(2)式与第(1)式)。
在一些实施例中,操作101还包括在上述第一材料层中,形成在上述第二方向上并排设置于上述测试区域之一第三矩形区域中的一第九光栅与一第十光栅;以及在上述第一材料层中,形成在上述第二方向上并排设置于上述测试区域之一第四矩形区域中的一第十一光栅与一第十二光栅。在一些实施例中,操作102与操作103可同时被执行。
图11是依据本发明实施例的半导体装置(例如半导体装置104)的覆盖误差的测量方法,方法包括操作111~113。在操作111中,对一基底的一第一测试目标(例如叠置结构OT1、OT3、叠置结构OT2、OT4、叠置结构OT5、OT7或叠置结构OT6、OT8)执行基于绕射的覆盖误差测量。在操作112中,取得对应上述第一测试目标的一第一叠置结构的一第一绕射强度差值以及取得对应上述第一测试目标的一第二叠置结构的一第二绕射强度差值。在操作113中,根据上述第一绕射强度差值与上述第二绕射强度差值的平均值,取得对应上述第一测试目标的一第三绕射强度差值。
图12是依据本发明实施例的半导体装置(例如半导体装置104)的覆盖误差的测量方法,方法包括操作121~124。在操作121中,对一基底的一第一测试目标(例如叠置结构OT1、OT3或叠置结构OT5、OT7)与一第二测试目标(例如叠置结构OT2、OT4或叠置结构OT6、OT8)执行基于绕射的覆盖误差测量。
在操作122中,取得对应上述第一测试目标的一第一叠置结构(例如叠置结构OT1)的一第一绕射强度差值(例如绕射强度差值AX1);取得对应上述第一测试目标的一第二叠置结构(例如叠置结构OT3)的一第三绕射强度差值(例如绕射强度差值AX3);取得对应上述第二测试目标的一第三叠置结构(例如叠置结构OT2)的一第二绕射强度差值(例如绕射强度差值AX2)以及取得对应上述第二测试目标的一第四叠置结构(例如叠置结构OT4)的一第四绕射强度差值(例如绕射强度差值AX4)。
在操作123中,根据上述第一绕射强度差值与上述第三绕射强度差值的平均值,取得对应上述第一测试目标的一第五绕射强度差值;以及根据上述第二绕射强度差值与该第四绕射强度差值的平均值,取得为对应上述第二测试目标的一第六绕射强度差值。
在操作124中,基于上述第五绕射强度差值、上述第六绕射强度差值与一预定位置偏移(例如预定位置偏移(d0))产生一覆盖误差(例如覆盖误差(OVL1))。
在一些实施例中,上述预定位置偏移是预先设计的参数。在一些实施例中,图12的半导体装置的覆盖误差的测量方法还包括:产生上述第五绕射强度差值与上述第一绕射强度差值(或上述第三绕射强度差值)的一第一差值;以及基于上述第一差值判断上述基底的厚度变化。举例而言,若上述第一差值越大,代表上述基底的厚度变化越大。在一些实施例中,图12的半导体装置的覆盖误差的测量方法还包括:产生上述第六绕射强度差值与上述第二绕射强度差值(或上述第四绕射强度差值)的一第二差值;以及基于上述第二差值判断上述基底的厚度变化。举例而言,若上述第二差值越大,代表上述基底的厚度变化越大。
在一些实施例中,图12的半导体装置的覆盖误差的测量方法还包括:基于上述第一绕射强度差值、上述第四绕射强度差值与上述预定位置偏移产生一第一覆盖误差;以及基于上述第一覆盖误差与上述覆盖误差的一标准差判断上述基底的厚度变化。举例而言,上述标准差越大,代表上述基底的厚度变化越大。
本发明实施例提供半导体装置(例如半导体装置104)的覆盖误差的测量方法,基于将不同叠置结构的绕射强度差值平均的方式,取得未受(或较不受)基底(例如基底103)厚度影响的平均绕射强度差值(例如绕射强度差值AS1或AS2)。继之,可基于上述平均绕射强度差值,产生排除或降低上述基底的厚度变化所产生的偏差的覆盖误差。
前述内文概述了许多实施例的特征,使本技术领域中技术人员可以从各个方面优选地了解本公开。本技术领域中技术人员应可理解,且可轻易地以本公开为基础来设计或修饰其他制程及结构,并以此达到相同的目的及/或达到与在此介绍的实施例等相同的优点。本技术领域中技术人员也应了解这些相等的结构并未背离本公开的发明构思与范围。在不背离本公开的发明构思与范围的前提下,可对本公开进行各种改变、置换或修改。

Claims (7)

1.一种半导体装置,包括:
一基底,包括彼此叠置的一第一材料层与一第二材料层;
其中,该第一材料层包括:
一第一光栅与一第二光栅,该第一光栅与该第二光栅的每一者在一第一方向上延伸且该第一光栅与该第二光栅在该第一方向上并排设置于一测试区域的一第一矩形区域中;
一第三光栅与一第四光栅,该第三光栅与该第四光栅的每一者在该第一方向上延伸且该第三光栅与该第四光栅在该第一方向上并排设置于该测试区域的一第二矩形区域中;
其中,该第一矩形区域与该第二矩形区域在该测试区域中对角设置;其中,该第二材料层包括:
一第五光栅,与该第一光栅叠置,且在沿着垂直于该第一方向的一第二方向上与该第一光栅之间具有一第一位置偏移;以及
一第六光栅,与该第三光栅叠置,且在沿着该第二方向上与该第三光栅之间具有该第一位置偏移;
其中,该第一位置偏移由一预定位置偏移与一覆盖误差所组成;
一第七光栅,与该第二光栅叠置,且在沿着一第三方向上与该第二光栅之间具有一第二位置偏移;以及
一第八光栅,与该第四光栅叠置,且在沿着该第三方向上与该第四光栅之间具有该第二位置偏移;
其中,该第二位置偏移由该预定位置偏移与该覆盖误差所组成;
其中,该第三方向与该第二方向相反。
2.如权利要求1所述的半导体装置,其中,该第一材料层还包括:
一第九光栅与一第十光栅,在该第二方向上并排设置于该测试区域的一第三矩形区域中;以及
一第十一光栅与第十二光栅,在该第二方向上并排设置于该测试区域的一第四矩形区域中;
其中,该第二材料层包括:
一第十三光栅,与该第九光栅叠置,且在沿着该第一方向上与该第九光栅之间具有一第三位置偏移;以及
一第十四光栅,与该第十一光栅叠置,且在沿着该第一方向上与该第十一光栅之间具有该第三位置偏移;
其中,该第三位置偏移由一第二预定位置偏移与一第二覆盖误差所组成;
其中,该第三矩形区域具有一对邻边,该对邻边的一者与该第一矩形区域的一边接触,且该对邻边的另一者与该第二矩形区域的一边接触。
3.如权利要求2所述的半导体装置,其中,该第二材料层还包括:
一第十五光栅,与该第十光栅叠置,且在沿着一第四方向上与该第十光栅之间具有一第四位置偏移;以及
一第十六光栅,与该第十二光栅叠置,且在沿着该第四方向上与该第十二光栅之间具有该第四位置偏移;
其中,该第四位置偏移由该第二预定位置偏移与该第二覆盖误差所组成;
其中,该第四方向与该第一方向相反。
4.一种半导体装置的覆盖误差的测量方法,包括:
对一基底的一第一测试目标执行基于绕射的覆盖误差测量,以取得对应该第一测试目标的一第一叠置结构的一第一绕射强度差值以及取得对应该第一测试目标的一第二叠置结构的一第二绕射强度差值,其中该第一叠置结构和该第二叠置结构具有一第一方向的一位置偏移;
根据该第一绕射强度差值与该第二绕射强度差值的平均值,取得对应该第一测试目标的一第三绕射强度差值;
对该基底的一第二测试目标执行基于绕射的覆盖误差测量,以取得对应该第二测试目标的一第三叠置结构的一第四绕射强度差值以及取得对应该第二测试目标的一第四叠置结构的一第五绕射强度差值,其中该第三叠置结构和该第四叠置结构具有一第二方向的一位置偏移,其中该第一方向与该第二方向相反;
根据该第四绕射强度差值与该第五绕射强度差值的平均值,取得为对应该第二测试目标的一第六绕射强度差值;以及
基于该第三绕射强度差值、该第六绕射强度差值与一预定位置偏移产生一覆盖误差。
5.如权利要求4所述的半导体装置的覆盖误差的测量方法,还包括:
产生该第三绕射强度差值与该第一绕射强度差值的一第一差值;以及
基于该第一差值判断该基底的厚度变化。
6.如权利要求4所述的半导体装置的覆盖误差的测量方法,还包括:
基于该第一绕射强度差值、该第五绕射强度差值与该预定位置偏移产生一第一覆盖误差;以及
基于该第一覆盖误差与该覆盖误差的一标准差判断该基底的厚度变化。
7.一种半导体装置制造方法,包括:
在一基底的一第一材料层中,形成在一第一方向上延伸的一第一光栅与一第二光栅,并且该第一光栅与该第二光栅在该第一方向上并排设置于一测试区域的一第一矩形区域中;
在该第一材料层中,形成在该第一方向上延伸的一第三光栅与一第四光栅,并且该第三光栅与该第四光栅在该第一方向上并排设置于该测试区域的一第二矩形区域中,其中该第一矩形区域与该第二矩形区域在该测试区域中对角设置;
在该基底的一第二材料层中,形成与该第一光栅叠置且在沿着垂直于该第一方向的一第二方向上与该第一光栅之间具有一第一位置偏移的一第五光栅;
在该第二材料层中,形成与该第三光栅叠置且在沿着该第二方向上与该第三光栅之间具有该第一位置偏移的一第六光栅;
在该第二材料层中,形成与该第二光栅叠置且在沿着一第三方向上与该第二光栅之间具有一第二位置偏移的一第七光栅;以及
在该第二材料层中,形成与该第四光栅叠置且在沿着该第三方向上与该第四光栅之间具有该第二位置偏移的一第八光栅;
其中,该第一位置偏移由一预定位置偏移与一覆盖误差所组成;
其中,该第二位置偏移由该预定位置偏移与该覆盖误差所组成;
其中,该第三方向与该第二方向相反。
CN201710383479.5A 2017-05-26 2017-05-26 半导体装置及其制造方法和覆盖误差的测量方法 Active CN108962776B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710383479.5A CN108962776B (zh) 2017-05-26 2017-05-26 半导体装置及其制造方法和覆盖误差的测量方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710383479.5A CN108962776B (zh) 2017-05-26 2017-05-26 半导体装置及其制造方法和覆盖误差的测量方法

Publications (2)

Publication Number Publication Date
CN108962776A CN108962776A (zh) 2018-12-07
CN108962776B true CN108962776B (zh) 2021-05-18

Family

ID=64494196

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710383479.5A Active CN108962776B (zh) 2017-05-26 2017-05-26 半导体装置及其制造方法和覆盖误差的测量方法

Country Status (1)

Country Link
CN (1) CN108962776B (zh)

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050012928A1 (en) * 2003-07-17 2005-01-20 Abdurrahman Sezginer Apparatus and method for measuring overlay by diffraction gratings
US20070081170A1 (en) * 2002-07-03 2007-04-12 Tokyo Electron Limited Overlay metrology method and apparatus using more than one grating per measurement direction
TW200952037A (en) * 2008-06-13 2009-12-16 Ind Tech Res Inst Method for designing overlay targets and method and system for measuring overlay error using the same
WO2009150089A1 (en) * 2008-06-11 2009-12-17 Asml Netherlands B.V. Apparatus and method for inspecting a substrate
CN101903832A (zh) * 2007-12-17 2010-12-01 Asml荷兰有限公司 基于衍射的重叠量测工具和方法
CN102498441A (zh) * 2009-07-31 2012-06-13 Asml荷兰有限公司 量测方法和设备、光刻系统以及光刻处理单元
CN103515357A (zh) * 2012-06-28 2014-01-15 台湾积体电路制造股份有限公司 重合标记及其测量方法
CN103777467A (zh) * 2012-10-19 2014-05-07 上海微电子装备有限公司 一种套刻误差测量装置及方法
CN104350424A (zh) * 2012-05-29 2015-02-11 Asml荷兰有限公司 量测方法和设备、衬底、光刻系统以及器件制造方法
CN104520982A (zh) * 2012-06-26 2015-04-15 科磊股份有限公司 类装置散射测量叠盖目标
CN105511238A (zh) * 2014-09-26 2016-04-20 中芯国际集成电路制造(上海)有限公司 光刻对准标记结构及形成方法、半导体结构的形成方法
US20160117847A1 (en) * 2014-10-14 2016-04-28 Kla-Tencor Corporation Signal Response Metrology For Image Based And Scatterometry Overlay Measurements
CN105900015A (zh) * 2013-11-26 2016-08-24 Asml荷兰有限公司 用于光刻度量的方法、设备和衬底
CN106463430A (zh) * 2014-05-12 2017-02-22 科磊股份有限公司 用于测量半导体参数的设备、技术和目标设计
US20170052454A1 (en) * 2015-08-20 2017-02-23 Asml Netherlands B.V. Metrology method and apparatus, substrates for use in such methods, lithographic system and device manufacturing method

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070081170A1 (en) * 2002-07-03 2007-04-12 Tokyo Electron Limited Overlay metrology method and apparatus using more than one grating per measurement direction
US20050012928A1 (en) * 2003-07-17 2005-01-20 Abdurrahman Sezginer Apparatus and method for measuring overlay by diffraction gratings
CN101903832A (zh) * 2007-12-17 2010-12-01 Asml荷兰有限公司 基于衍射的重叠量测工具和方法
WO2009150089A1 (en) * 2008-06-11 2009-12-17 Asml Netherlands B.V. Apparatus and method for inspecting a substrate
TW200952037A (en) * 2008-06-13 2009-12-16 Ind Tech Res Inst Method for designing overlay targets and method and system for measuring overlay error using the same
CN102498441A (zh) * 2009-07-31 2012-06-13 Asml荷兰有限公司 量测方法和设备、光刻系统以及光刻处理单元
CN104350424A (zh) * 2012-05-29 2015-02-11 Asml荷兰有限公司 量测方法和设备、衬底、光刻系统以及器件制造方法
CN104520982A (zh) * 2012-06-26 2015-04-15 科磊股份有限公司 类装置散射测量叠盖目标
CN103515357A (zh) * 2012-06-28 2014-01-15 台湾积体电路制造股份有限公司 重合标记及其测量方法
CN103777467A (zh) * 2012-10-19 2014-05-07 上海微电子装备有限公司 一种套刻误差测量装置及方法
CN105900015A (zh) * 2013-11-26 2016-08-24 Asml荷兰有限公司 用于光刻度量的方法、设备和衬底
CN106463430A (zh) * 2014-05-12 2017-02-22 科磊股份有限公司 用于测量半导体参数的设备、技术和目标设计
CN105511238A (zh) * 2014-09-26 2016-04-20 中芯国际集成电路制造(上海)有限公司 光刻对准标记结构及形成方法、半导体结构的形成方法
US20160117847A1 (en) * 2014-10-14 2016-04-28 Kla-Tencor Corporation Signal Response Metrology For Image Based And Scatterometry Overlay Measurements
US20170052454A1 (en) * 2015-08-20 2017-02-23 Asml Netherlands B.V. Metrology method and apparatus, substrates for use in such methods, lithographic system and device manufacturing method

Also Published As

Publication number Publication date
CN108962776A (zh) 2018-12-07

Similar Documents

Publication Publication Date Title
US10042268B2 (en) Method, apparatus and substrates for lithographic metrology
JP6771612B2 (ja) メトロロジ方法及び装置、コンピュータプログラム、並びにリソグラフィシステム
JP6880184B2 (ja) スタック差を使用した設計及び補正
JP6839720B2 (ja) スタック差の決定及びスタック差を用いた補正
KR102170137B1 (ko) 메트롤로지 타겟, 방법 및 장치, 컴퓨터 프로그램 및 리소그래피 시스템
US9879988B2 (en) Metrology method and apparatus, computer program and lithographic system
KR102233398B1 (ko) 메트롤로지 방법, 장치 및 컴퓨터 프로그램
US8797554B2 (en) Determining a structural parameter and correcting an asymmetry property
KR102364227B1 (ko) 계측 파라미터 결정 및 계측 레시피 선택
KR102416276B1 (ko) 패터닝 프로세스 파라미터를 결정하는 방법
US20170052454A1 (en) Metrology method and apparatus, substrates for use in such methods, lithographic system and device manufacturing method
KR102438502B1 (ko) 측정 방법, 패터닝 디바이스 및 디바이스 제조 방법
TW201617740A (zh) 用於判定一微影製程之製程窗之方法、相關設備及一電腦程式
CN110998448B (zh) 量测方法和设备以及计算机程序
KR20210061391A (ko) 계측 방법, 패터닝 디바이스, 장치 및 컴퓨터 프로그램
KR102384553B1 (ko) 구조체의 비대칭 모니터링
CN108962776B (zh) 半导体装置及其制造方法和覆盖误差的测量方法
KR20220025851A (ko) 타겟 구조물에 대한 정보를 결정하기 위한 방법 및 시스템
US10705437B2 (en) Metrology method and apparatus, computer program and lithographic system
KR102006316B1 (ko) 에지 배치 오차를 결정하는 방법, 검사 장치, 패터닝 디바이스, 기판 및 디바이스 제조 방법
TW201330213A (zh) 重疊標記及其應用
TWI638443B (zh) 半導體裝置、半導體裝置製造方法與半導體裝置之覆蓋誤差的量測方法
US9228827B2 (en) Flexible wafer leveling design for various orientation of line/trench
US20060266953A1 (en) Method and system for determining a positioning error of an electron beam of a scanning electron microscope
CN115826369A (zh) 测定方法、测定装置及标记

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant