CN103186059A - 光掩模对位方法、光掩模、以及相关的半导体装置 - Google Patents

光掩模对位方法、光掩模、以及相关的半导体装置 Download PDF

Info

Publication number
CN103186059A
CN103186059A CN2012101830477A CN201210183047A CN103186059A CN 103186059 A CN103186059 A CN 103186059A CN 2012101830477 A CN2012101830477 A CN 2012101830477A CN 201210183047 A CN201210183047 A CN 201210183047A CN 103186059 A CN103186059 A CN 103186059A
Authority
CN
China
Prior art keywords
pattern
alignment mark
sub
test
design
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012101830477A
Other languages
English (en)
Other versions
CN103186059B (zh
Inventor
邱垂福
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Technology Corp
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Publication of CN103186059A publication Critical patent/CN103186059A/zh
Application granted granted Critical
Publication of CN103186059B publication Critical patent/CN103186059B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
    • G03F1/42—Alignment or registration features, e.g. alignment marks on the mask substrates
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70681—Metrology strategies
    • G03F7/70683—Mark designs

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

本发明公开光掩模对位方法、光掩模以及相关的半导体装置。根据所公开的光掩模对位技术，在一半导体装置的一第一制作层上生成多种对位标记设计所对应的多个测试标记以及多个前层对位标记；生成所述多个测试标记的多个测试图样各自具有一第一子图样以及一第二子图样。所述第一子图样与生成对应的前层对位标记的前层对位图样具有同样设计。基于所述多个测试标记，上述多种对位标记设计的效能可受评比。具有最佳效能的对位标记设计所对应的前层对位标记将被视为该半导体装置一第二制作层的光掩模的对位参考。

Description

光掩模对位方法、光掩模、以及相关的半导体装置
技术领域
本发明涉及半导体工艺的光掩模对位(mask overlay)技术。
背景技术
制作半导体装置时，半导体装置不同制作层上需设计对位标记(overlaymark)。当前制作层(current layer，以下简称“当层”)光掩模的对位是将光掩模上的当层对位图样(current layer overlay pattern)对齐已经制作在前一制作层(front layer，以下简称“前层”)上的前层对位标记(front layer overlay mark)。标记对位需要前层对位标记的中心信息。
然而，前层对位标记可能呈非理想形状。例如，受前层的半导体工艺影响，前层对位标记的边缘可能受侵蚀(参考图1A)、或由不均匀的膜层覆盖(参考图1B)。所述受侵蚀的边缘或不均匀的膜层可能显著影响前层对位标记的中心信息的精确度。如图1A以及图1B所示，测量而得的中心点信息与前层对位标记实际的中心点位置有距离Δx的误差。中心点信息的误差(Δx)严重影响光掩模对位。
发明内容
本发明公开一种光掩模对位方法(mask overlay method)、以及采用该技术的光掩模(mask)以及半导体装置(semiconductor device)。
以下详述根据本发明一种实施方式所实现的光掩模对位方法。根据所述方法，对应多种对位标记设计(overlay mark designs)的多个测试标记(testmarks)生成在一半导体装置的一第一制作层上；上述多个测试标记乃基于多个测试图样(test patterns)所生成。各个测试图样包括一第一子图样以及一第二子图样。此外，根据所述方法，对应上述多种对位标记设计的多个前层对位标记也制作在该半导体装置的该第一制作层上；上述多个前层对位标记是根据多个前层对位图样所生成。同一种对位标记设计所对应的前层对位图样与第一子图样是相同设计。具有最佳对位效果的对位标记设计所对应的前层对位标记可被用作该半导体装置一第二制作层的光掩模的对位参考。
根据本发明一种实施方式所实现的光掩模包括对应多种对位标记设计的多个测试图样以及多个前层对位图样。各测试图样包括一第一子图样以及一第二子图样。同一种对位标记设计所对应的前层对位图样与第一子图样具有同样设计。上述多个测试图样用于在一半导体装置的一第一制作层上产生多个测试标记，以评比上述多种对位标记设计的效能。上述多个前层对位图样用于在该半导体装置该第一制作层上产生多个前层对位标记。上述多个前层对位标记是一对位参考的多个候选选项；该半导体装置一第二制作层的制作所采用的一光掩模是参照该对位参考进行对位。具有最佳效能的对位标记设计所对应的前层对位标记将被视为该对位参考。
根据本发明一种实施方式所实现的一半导体装置在该半导体装置的一第一制作层上具有多个测试标记以及多种前层对位标记。上述多个测试标记对应上述多种对位标记设计，且是根据多个测试图样制作。各个测试图样包括一第一子图样以及一第二子图样。上述多个前层对位标记对应上述多种对位标记设计，且是根据多个前层对位图样制作。同一种对位标记设计的前层对位图样与第一子图样具有同样设计。上述多个测试标记用于评断上述多种对位标记设计的效能。上述多个前层对位标记是一对位参考的多个候选选项，该半导体装置一第二制作层的光掩模是参照该对位参考进行对位。具有最佳效能的对位标记设计所对应的前层对位标记将被视为该对位参考。
为使本发明的上述目的、特征和优点能更明显易懂，下文特举实施例，并配合附图，详细说明如下。
附图说明
图1A图解一前层对位标记的受蚀边界；
图1B图解遭不均匀膜层包覆的一前层对位标记；
图2A、图2B与图2C图解一特定对位标记设计的至少三个测试图样TP1、TP2与TP3、以及据以产生的测试标记TM1、TM2与TM3(参照剖线A)；
图3A与图3B分别图解光掩模Mask1与Mask2，用以生成一半导体装置的一第一制作层以及一第二制作层；
图4为一流程图，图解光掩模Mask2的对位方式；以及
图5图解根据本发明一种实施方式所制作的一半导体装置其一制作层的剖面图。
【主要附图标记说明】
A~剖线；
CP1、CP2与CP3~当层对位图样；
FM~前层对位标记；
FP1、FP2与FP3前层对位图样；
Mask1、Mask2~光掩模；
MO1、MO2、MO3～标记位移；
PO1、PO2、PO3～图样位移；
S402-S408~步骤；
SM1、SM2~第一、第二子标记；
SP1、SP2~第一、第二子图样；
T1、T2与T3~对位标记设计；
TM1、TM2与TM3～测试标记；
TP1、TP2与TP3~测试图样；以及
Δx~对位标记的中心信息的误差。
具体实施方式
以下叙述列举本发明的多种实施方式。以下叙述介绍本发明的基本概念，且并非意图限制本发明内容。实际发明范围应依照权利要求界定之。
为了解决半导体工艺所引发的标记中心移位问题(图1A与图1B所示的Δx)，本发明公开一种光掩模对位方法；此外，还公开适用所述光掩模对位方法的光掩模、以及以基于所述光掩模对位方法而制作的半导体装置。
以下详细讨论根据本发明一种实施方式所实现的一光掩模对位方法。根据所述方法，对应多种对位标记设计的多个测试标记制作于一半导体装置的一第一制作层。上述多个测试标记是根据多个测试图样所生成。各个测试图样具有一第一子图样以及一第二子图样。此外，根据所述方法，对应上述多种对位标记设计的多个前层对位标记也制作于该半导体装置的该第一制作层。上述多个前层对位标记是根据多个前层对位图样制作。同一种对位标记设计所对应的前层对位图样与第一子图样具有同样设计。基于上述多个测试标记，上述多种对位标记设计的效能得以受评比。最佳效能的对位标记设计所对应的前层对位标记将被视为该半导体装置一第二制作层的光掩模的对位参考。
根据本发明一种实施方式所实现的光掩模具有多个测试图样以及多个前层对位图样。
根据本发明一种实施方式所实现的半导体装置具有上述多个测试标记以及上述多个前层对位标记。
所述多种对位标记设计是由更动条形图样宽度(bar width)或图样形状(pattern shape)或以上两者获得。不同种类的对位标记设计的效能可以多种方式进行评比。在一种实施方式中，各个对位标记设计供应至少三个测试图样。所述至少三个测试图样在第一与第二子图样间具有不同的图样位移。图2A、图2B以及图2C图解一特定对位标记设计的至少三个测试图样TP1、TP2以及TP3以及相对生成的三个测试标记TM1、TM2以及TM3(参照剖线A)。
如图所示，各测试图样(TP1或TP2或TP3)具有一第一子图样SP1以及一第二子图样SP2，并且，对应生成的测试标记(TM1或TM2或TM3)具有一第一子标记(由SM1标示，根据第一子图样SP1所生成)以及一第二子标记SM2(根据第二子图样SP2所生成)。测试图样TP1、TP2与TP3的第一子图样SP1具有同样设计─采同样条形图样宽度与形状。测试图样TP1、TP2与TP3的第二子图样SP2具有同样设计─采同样条形图样宽度与形状。第一子图样SP1的设计还用于制作光掩模对位所需之前层对位标记(front layeroverlay mark)。第二子图样SP2的设计还用于制作光掩模对位所需的当层对位图样(current layer overlay pattern)。所述第一与第二子图样SP1与SP2的设计组成该特定对位标记设计。
参考图2A所示的测试图样TP1，其中第一子图样SP1与第二子图样SP2之间存在一图样位移PO1。参考图2B所示的测试图样TP2，其中第一子图样SP1与第二子图样SP2之间存在一图样位移PO2。参考图2C所示的测试图样TP3，其中第一子图样SP1与第二子图样SP2之间存在一图样位移PO3。所述图样位移PO1、PO2与PO3的数值不同。在图2A，第二子图样SP2的中心以图样位移PO1向左偏离第一子图样SP1的中心。在图2B，该图样位移PO2为零，因此第二子图样SP2的中心与第一子图样SP1的中心重叠。在图2C，第二子图样SP2的中心以图样位移PO3向右偏离第一子图样SP1的中心。图样位移PO1、PO2与PO3会反应在上述多个测试标记的第一与第二子标记之间(例如TM1的SM1与SM2间、TM2的SM1与SM2间、与TM3的SM1与SM2间)的标记位移MO1、MO2与MO3上。根据所公开的技术，测量上述多个标记位移MO1、MO2以及MO3，并将之与图样位移PO1、PO2以及PO3相较，借此，图2A、图2B以及图2C所述特定对位标记设计的多个标记位移MO1、MO2与MO3以及多个图样位移PO1、PO2与PO3之间的线性度可被求得。
关于理想的对位标记设计，所述标记位移应当与图样位移相等，即MO1=PO1、MO2=PO2且MO3=PO3，此理想对位标记设计被视为具有高线性度。不同种类的对位标记设计中具有最高线性度的对位标记设计将被评比为具有最佳效能，且所对应的第一子图样SP1适用于生成光掩模对位所需的前层对位标记，且所对应的第二子图样SP2适用为光掩模对位所需的当层对位图样。因此，已与上述测试标记制作于同一制作层的前层对位标记会被视为下一个光掩模的对位参考。
图3A图解用于生成一半导体装置一第一制作层的一光掩模Mask1，且图3B图解用于生成该半导体装置一第二制作层的一光掩模Mask2。所述对位设计设至于光掩模Mask1与Mask2的四个角落。为简单起见，以下仅讨论一角落的设计。
在图3A以及图3B所示的实施方式示有三种不同的对位标记设计：T1、T2与T3。各种对位标记设计(T1或T2或T3)设置有对应的测试图样TP1、TP2与TP3(参考图2A至图2C，存在不同的图样位移PO1、PO2与PO3)。此外，所示光掩模图样还包括对应不同种类对位标记设计T1、T2与T3的多个前层对位图样FP1、FP2与FP3。请注意各种对位标记设计的前层对位图样与所对应的上述多个测试图样的第一子图样具有同样设计。
光掩模Mask2上还安排有对应不同种类的对位标记设计TP1、TP2与TP3的当层对位图样CP1、CP2与CP3─与光掩模Mask1上的前层对位图样FP1、FP2与FP3对齐。请注意各种对位标记设计的当层对位图样与所对应的上述多个测试图样的第二子图样具有同样设计。光掩模Mask2上的测试图样TP1、TP2与TP3以及前层对位图样FP1、FP2与FP3是用于评估适于第二制作层的工艺的最佳对位标记设计。
图4为一流程图，说明光掩模Mask2的对位技术。在步骤S402，测试标记以及前层对位标记是根据光掩模Mask1制作于半导体装置的第一制作层。在步骤S404，对位标记设计T1、T2与T3是基于上述多个测试标记受评比。在步骤S406，最佳的对位标记设计所对应的前层对位标记被视为对位参考。在步骤S408，光掩模Mask2所供应、对应最佳对位标记设计的当层对位图样对齐上述对位参考，借此光掩模Mask2正确与制作中的半导体装置对齐。
图5图解采用所述光掩模对位技术的半导体装置的一制作层的剖面图，其中包括对应一特定对位标记设计的测试标记TM1、TM2以及TM3(参照图2A至图2C)以及前层对位标记FM。除了该剖面图所示的标记外，该制作层整层还包括对应其他对位标记设计的测试标记以及前层对位标记。
虽然本发明已以较佳实施例公开如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可做些许更动与润饰，因此本发明的保护范围当视所附的权利要求所界定的范围为准。

Claims (13)

1.一种半导体工艺光掩模对位方法，包括：
在一半导体装置的一第一制作生成对应多种对位标记设计的多个测试标记，其中所述多个测试标记是根据多个测试图样所生成，且各个测试图样包括一第一子图样以及一第二子图样；
在该半导体装置该第一制作层生成对应上述多种对位标记设计的多个前层对位标记，其中所述多个前层对位标记是根据多个前层对位图样所制，且上述各前层对位图样与所对应的第一子图样具有同样设计；
基于所述多个测试标记评比上述多种对位标记设计的效能；以及
将具有最佳效能的对位标记设计所对应的前层对位标记视为该半导体装置一第二制作层的光掩模的一对位参考。
2.如权利要求1所述的半导体工艺光掩模对位方法，其中各种对位标记设计对应的测试图样的最低数量为3，且所述至少三个测试图样在第一与第二子图样间存有不同图样位移。
3.如权利要求2所述的半导体工艺光掩模对位方法，包括：
测量所述多个测试标记的第一与第二子标记之间的标记位移，其中上述第一子标记是根据上述第一子图样所生成，且上述第二子标记是根据上述第二子图样所生成；
针对各种对位标记设计估算上述标记位移以及上述图样位移之间的线性度；以及
将具有最高线性度的对位标记设计评比为最佳效能的对位标记设计。
4.如权利要求1所述的半导体工艺光掩模对位方法，还包括：
在该半导体装置该第二制作层的该光掩模上设计对应上述多种对位标记设计的多个当层对位图样，其中各个当层对为图样与对应的第二子图样具有同样设计；以及
以具有最佳效能的对位标记设计所对应的当层对位图样对齐被视为对位参考的该前层对位标记。
5.如权利要求1所述的半导体工艺光掩模对位方法，其中上述多种对位标记设计是由变化条形图样宽度或图样形状或以上二者来供应。
6.一种半导体工艺光掩模，包括：
对应多种对位标记设计的多个测试图样，其中各测试图样包括一第一子图样以及一第二子图样；以及
对应上述多种对位标记设计的多个前层对位图样，其中各前层对位图样与所对应的第一子图样具有同样设计，其中：
上述测试图样是用于在一半导体装置一第一制作层生成多个测试标记，以评比上述多种对位标记设计的效能；以及
所述多个前层对位图样是用于在该半导体装置该第一制作层生成多个前层对位标记作为一对位参考的候选选项，产生该半导体装置一第二制作层的另一光掩模是参照该对位参考进行对位，其中，具有最佳效能的对位标记设计所对应的该前层对位标记会被选作该对位参考。
7.如权利要求6所述的半导体工艺光掩模，其中，各种对位标记设计对应的测试图样的最小数量为3，且所述最少3个的测试图样于第一与第二子图样之间存在不同的图样位移。
8.如权利要求6所述的半导体工艺光掩模，其中：
所述多个测试标记的第一与第二子标记之间的标记位移以及所述多个测试图样的第一与第二子图样之间的图样位移是用于估算各种对位标记设计的线性度，其中上述第一子标记是根据上述第一子图样所生成，且上述第二子标记是根据上述第二子图样所生成；且具有最高线性度的对位标记设计是评比为具有最佳效能的对位标记设计。
9.如权利要求6所述的半导体工艺光掩模，其中上述多种对位标记设计是由变化条形图样宽度或图样形状或以上两者而得。
10.一种半导体装置，包括：
位于一半导体装置一第一制作层的多个测试标记，其中所述多个测试标记对应多种对位标记设计、且是基于多个测试图样所生成，且各个测试图样包括一第一子图样以及一第二子图样；
位于该半导体装置该第一制作层的多个前层对位标记，其中所述多个前层对位标记对应上述多种对位标记设计、且是根据多个前层对位图样所生成，且各个前层对位图样与所对应的第一子图样具有同样设计；
其中：
所述多个测试标记是用于评比上述多种对位标记设计的效能；且所述多个前层对外标记是一对位参考的候选选项，该对位参考是供该半导体装置一第二制作层的光掩模作对位参照，且具有最佳效能的对位标记设计所对应的前层对位标记会被选作该对位参考。
11.如权利要求10所述的半导体装置，其中各种对位标记设计所对应的测试标记的最小数量为3，且所述最少3个的测试标记的测试图样于第一与第二子图样之间具有不同的图样位移。
12.如权利要求11所述的半导体装置，其中：
所述多个测试标记的第一与第二子标记之间的标记位移以及所述多个测试图样的第一与第二子图样之间的图样位移是用于估算各种对位标记设计的线性度，其中上述第一子标记是根据上述第一子图样所生成，且上述第二子标记是根据上述第二子图样所生成；且具有最高线性度的对位标记设计受评比为具有最佳效能的对位标记设计。
13.如权利要求12所述的半导体装置，其中上述多种对位标记设计是由变动条形图样宽度或图样形状或以上两者而获得。
CN201210183047.7A 2011-12-29 2012-06-05 光掩模对位方法、光掩模、以及相关的半导体装置 Active CN103186059B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/340,278 2011-12-29
US13/340,278 US8745546B2 (en) 2011-12-29 2011-12-29 Mask overlay method, mask, and semiconductor device using the same

Publications (2)

Publication Number Publication Date
CN103186059A true CN103186059A (zh) 2013-07-03
CN103186059B CN103186059B (zh) 2015-05-20

Family

ID=48677302

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210183047.7A Active CN103186059B (zh) 2011-12-29 2012-06-05 光掩模对位方法、光掩模、以及相关的半导体装置

Country Status (3)

Country Link
US (1) US8745546B2 (zh)
CN (1) CN103186059B (zh)
TW (1) TWI456339B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106164778A (zh) * 2014-04-28 2016-11-23 Asml荷兰有限公司 估计图案形成装置的变形和/或其位置的改变
CN106981435A (zh) * 2016-01-15 2017-07-25 无锡华润上华半导体有限公司 一种光刻检查图形结构

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101855220B1 (ko) 2013-10-30 2018-05-08 에이에스엠엘 네델란즈 비.브이. 검사 장치 및 방법, 계측 타겟을 가지는 기판, 리소그래피 시스템, 및 디바이스 제조 방법
WO2017108453A1 (en) * 2015-12-24 2017-06-29 Asml Netherlands B.V. Methods of controlling a patterning process, device manufacturing method, control system for a lithographic apparatus and lithographic apparatus

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004519716A (ja) * 2001-02-27 2004-07-02 ティンバー テクノロジーズ，インコーポレイティド 格子テストパターン及びオーバレイ計測法
US20050118514A1 (en) * 2003-12-02 2005-06-02 Taiwan Semiconductor Manufacturing Co. Method of the adjustable matching map system in lithography
KR100787941B1 (ko) * 2006-07-13 2007-12-24 삼성전자주식회사 중첩 마크를 갖는 포토 마스크 및 반도체 장치의 제조 방법
US20100209830A1 (en) * 2009-02-13 2010-08-19 Tokyo Electron Limited Multi-Pitch Scatterometry Targets
US20110299759A1 (en) * 2007-01-11 2011-12-08 Kla-Tencor Corporation Reticle defect inspection with model-based thin line approaches

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7317531B2 (en) 2002-12-05 2008-01-08 Kla-Tencor Technologies Corporation Apparatus and methods for detecting overlay errors using scatterometry
US7871002B2 (en) 2000-12-08 2011-01-18 Litel Instruments Method and apparatus for self-referenced wafer stage positional error mapping
US7804994B2 (en) * 2002-02-15 2010-09-28 Kla-Tencor Technologies Corporation Overlay metrology and control method
JP2007535135A (ja) * 2004-04-20 2007-11-29 ライテル・インストルメンツ リソグラフ投影ツールのエミュレーション法
US20050244729A1 (en) * 2004-04-29 2005-11-03 United Microelectronics Corp. Method of measuring the overlay accuracy of a multi-exposure process
US7096127B2 (en) * 2004-10-13 2006-08-22 Infineon Technologies Ag Measuring flare in semiconductor lithography
US7629259B2 (en) 2005-06-21 2009-12-08 Lam Research Corporation Method of aligning a reticle for formation of semiconductor devices
DE102006004230B4 (de) * 2006-01-30 2008-11-06 Qimonda Ag Verfahren zur Herstellung einer Maske für die lithografische Projektion eines Musters auf ein Substrat
US7842442B2 (en) * 2006-08-31 2010-11-30 Advanced Micro Devices, Inc. Method and system for reducing overlay errors within exposure fields by APC control strategies
US7998640B2 (en) * 2007-06-30 2011-08-16 Sandisk Corporation Mask reuse in semiconductor processing
CN102193304B (zh) * 2010-03-12 2012-12-05 中芯国际集成电路制造(上海)有限公司 光掩模版和使用所述光掩模版的测试方法
US20120237857A1 (en) * 2011-03-16 2012-09-20 Nanya Technology Corp. Photomask and method for forming overlay mark using the same
US20120308788A1 (en) * 2011-05-31 2012-12-06 Chiu Chui-Fu Overlay mark set and method for positioning two different layout patterns

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004519716A (ja) * 2001-02-27 2004-07-02 ティンバー テクノロジーズ，インコーポレイティド 格子テストパターン及びオーバレイ計測法
US20050118514A1 (en) * 2003-12-02 2005-06-02 Taiwan Semiconductor Manufacturing Co. Method of the adjustable matching map system in lithography
KR100787941B1 (ko) * 2006-07-13 2007-12-24 삼성전자주식회사 중첩 마크를 갖는 포토 마스크 및 반도체 장치의 제조 방법
US20110299759A1 (en) * 2007-01-11 2011-12-08 Kla-Tencor Corporation Reticle defect inspection with model-based thin line approaches
US20100209830A1 (en) * 2009-02-13 2010-08-19 Tokyo Electron Limited Multi-Pitch Scatterometry Targets

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106164778A (zh) * 2014-04-28 2016-11-23 Asml荷兰有限公司 估计图案形成装置的变形和/或其位置的改变
US9857694B2 (en) 2014-04-28 2018-01-02 Asml Netherlands B.V. Estimating deformation of a patterning device and/or a change in its position
CN106981435A (zh) * 2016-01-15 2017-07-25 无锡华润上华半导体有限公司 一种光刻检查图形结构
CN106981435B (zh) * 2016-01-15 2019-12-03 无锡华润上华科技有限公司 一种光刻检查图形结构

Also Published As

Publication number Publication date
US20130168877A1 (en) 2013-07-04
CN103186059B (zh) 2015-05-20
TWI456339B (zh) 2014-10-11
TW201327027A (zh) 2013-07-01
US8745546B2 (en) 2014-06-03

Similar Documents

Publication Publication Date Title
CN104898383B (zh) 双层套刻精度控制层次管理的方法、校准标记及测量系统
US7278125B2 (en) Semiconductor integrated circuit pattern verification method, photomask manufacturing method, semiconductor integrated circuit device manufacturing method, and program for implementing semiconductor integrated circuit pattern verification method
CN103186059A (zh) 光掩模对位方法、光掩模、以及相关的半导体装置
CN103258068B (zh) 通过去除沉积在掩模的空白上的膜来减少掩模重叠误差
CN103713467B (zh) 一种掩膜板组及应用掩膜板组检测套刻精度的方法
CN102156392A (zh) 光刻机对准参数的检测装置及其检测方法
KR20110016824A (ko) 얼라인먼트 실행 방법
CN104765254B (zh) 一种套刻对准标记
CN108628107A (zh) 套刻误差测量方法及套刻标记
CN101526753A (zh) 工件台坐标系参数测量方法
US20050048741A1 (en) Pattern recognition and metrology structure for an x-initiative layout design
CN102103336A (zh) 基于机器视觉对准的高精度对准标记结构
CN108803264A (zh) 晶圆上多个对准标记的集中放置和光刻位置的确定方法
CN107450278A (zh) 确定方法、形成方法、物品的制造方法以及存储介质
CN115172362A (zh) 版图结构和版图结构的布局方法
CN108490746A (zh) 一种光刻对准标记及其对准方法
CN101986427A (zh) 具有预对准图案的半导体晶片和预对准半导体晶片的方法
Mitsuishi et al. 50 nm overlay accuracy for wafer-to-wafer bonding by high-precision alignment technologies
CN114167694A (zh) 一种组合式套刻标记、使用套刻标记测量套刻误差的方法
CN209118052U (zh) 光掩膜
CN110187615B (zh) 一种提高套刻精度的对准标识设计方法
CN102890731A (zh) 具有统一接口的dfm改进实用工具
CN202093317U (zh) 基于机器视觉对准的高精度对准标记结构
CN102522360B (zh) 光刻对准精度检测方法
TW201516558A (zh) 對位標識記號、對位方法，及疊對誤差量測方法和系統

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant