CN106094422A - 一种简化opc后掩模版图形的方法 - Google Patents

一种简化opc后掩模版图形的方法 Download PDF

Info

Publication number
CN106094422A
CN106094422A CN201610693611.8A CN201610693611A CN106094422A CN 106094422 A CN106094422 A CN 106094422A CN 201610693611 A CN201610693611 A CN 201610693611A CN 106094422 A CN106094422 A CN 106094422A
Authority
CN
China
Prior art keywords
opc
simplification
targeted graphical
simplify
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610693611.8A
Other languages
English (en)
Inventor
何大权
魏芳
朱骏
吕煜坤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201610693611.8A priority Critical patent/CN106094422A/zh
Publication of CN106094422A publication Critical patent/CN106094422A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

本发明提供了一种简化OPC后掩模版图形的方法，包括：输入原始数据，获取OPC的目标图形；建立基于目标图形线宽和间距的简化特征尺寸表；根据第二步骤建立的简化特征尺寸表，针对OPC的目标图形，进行去除OPC修正后与目标图形边垂直的短边的简化处理。

Description

一种简化OPC后掩模版图形的方法
技术领域
本发明涉及微电子版图数据光学修正领域，更具体地说，本发明涉及一种简化OPC(Optical Proximity Correction，光学邻近修正)后掩模版图形的方法。
背景技术
随着半导体技术的不断发展，亚波长微影工艺已经广泛应用在半导体工业的图形成像工艺流程中。亚波长微影工艺的一个重要挑战是在保证工艺窗口的同时把设计图形或目标图形通过掩模板如实的转移到硅片上，尤其是对于一部分小于曝光波长的设计图形特征，受到光学临近效应的影响以及工艺条件的限制，难以得到目标图形以及足够的工艺宽度。OPC技术的出现于发展很好的解决了亚波长微影工艺的图形失真与工艺窗口问题，通过在掩模板图形的补偿，使得硅片上的图形能跟设计或者目标一致，既解决了图形变形或失真问题，也改善了微影工艺窗口。
一般在基于模型的OPC处理中，必须对图形进行切割或分段，才能对不同光学环境造成的不同局部图形失真进行有效的补偿，由此造成OPC后的掩模板图形中存在很多的OPC修正后与目标图形边垂直的短边(本领域中称为“Jog”)，使经过OPC处理的的掩模板图形变得更为复杂。这种复杂性不仅增加掩模板制作的难度，更增加掩模版的制作时间，从而提高了掩模版的生产成本。在先进的半导体生产中，掩模板的制造成本甚至已经超过了整个产品成本的三分之一，因此从节约生产成本的角度出发，有必要在确保产品质量的情况下减少掩模版的生产成本。
众所周知，集成电路产品在设计时留有一定的工艺余地以应对实际条件的 浮动，比如电压温度等等，然而在实际的集成电路制造中，这些设计余地仅被少量的利用。如果利用这些设计宽度来简化掩模板的图形，就能够一定程度的减少掩模版的制造成本。OPC处理的目的是为了得到最好的硅片图形并得到最佳的产品性能，而OPC后增加的掩模板复杂度又增加了掩模板的成本，如果要降低掩模板的图形的复杂度，势必在一定程度上降低OPC的精确度。
发明内容
本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够简化OPC后掩模版图形的方法。
为了实现上述技术目的，根据本发明，提供了一种简化OPC后掩模版图形的方法，包括：
第一步骤：输入原始数据，获取OPC的目标图形；
第二步骤：建立基于目标图形线宽和间距的简化特征尺寸表；
第三步骤：根据第二步骤建立的简化特征尺寸表，针对OPC的目标图形，进行去除OPC修正后与目标图形边垂直的短边的简化处理。
优选地，在第三步骤，多次执行进行去除OPC修正后与目标图形边垂直的短边的处理，而且每次完成简化处理后进行基于模拟的验证；每次简化处理后进行基于模拟的验证以检查是否存在工艺弱点；其中，如果模拟验证结果符合OPC验证规格，则判断简化次数是否达到最大简化次数，如果已经达到最大简化次数，则简化流程终止，将最后一次简化图形结果输出最终的掩模板图形；否则如果简化次数小于最大简化次数，则继续下一次简化，直到特定次数简化后的图形模拟验证结果超过OPC验证规格时，简化过程终止，取所述特定次数前一次的简化图形结果作为最终的掩模板图形。
优选地，在第一步骤中，在原始数据不是OPC的目标图形的情况下对原始数据进行逻辑运算以得到OPC的目标图形。
优选地，简化特征指OPC修正后与目标图形边垂直的短边。
优选地，简化特征尺寸大小至少部分地取决于掩膜误差增强因子以及OPC后验证标准。
优选地，简化特征尺寸的绝对值与线宽和间距成正比。
优选地，每一次简化处理可以去除部分OPC修正后与目标图形边垂直的短边。
优选地，所述方法用于微电子版图数据处理。
附图说明
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：
图1示意性地示出了OPC结果的示例。
图2示意性地示出了OPC结果的示例。
图3示意性地示出了根据本发明优选实施例的简化OPC后掩模版图形的方法的总体流程图。
图4示意性地示出了根据本发明优选实施例的简化OPC后掩模版图形的方法的细节流程图。
图5示意性地示出了根据本发明优选实施例的根据本发明优选实施例的简化OPC后掩模版图形的方法的步骤。
图6示意性地示出了根据本发明优选实施例的根据本发明优选实施例的根据本发明优选实施例的简化OPC后掩模版图形的方法的步骤。
图7至图11示意性地示出了根据本发明优选实施例的具体示例。
需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施方式
为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。
本发明以OPC图形的OPC修正后与目标图形边垂直的短边为图形特征，基于目标图形的线宽大小和图形间距大小对OPC图形进行简化处理，通过简化处理的OPC图形在OPC准确度上会有所降低，但考虑到设计余量，对产品的性能有限；经过简化处理的OPC图形减少了图形顶点数，从而降低了掩模板图形的复杂度并减少掩模板制作成本。
基于模型的OPC过程中，一般依据一定规则对目标图形进行分段切割，在实际情况下一般存在两种情形，一类是以图形线为主的层次，比如有源区、多晶硅和金属层，为了修正局部图形失真，需要对长的图形边进行分段再进行修正处理，这些层的OPC结果如图1所示，由于各图形片段的修正量不同，掩模板图形(OPC后图形)产生很多OPC修正后与目标图形边垂直的短边；第二类是以互联通孔为主的层次，比如金属互联通孔层，接触层，这些通孔图形的边长较短，分割后的片段长度小于最小分割长度，因此实际并未进行切分，这些层的OPC结果如图2所示。显然对于第二类图形，经过OPC后的图形顶点数与OPC处理前一致，也就是说掩模板图形经过OPC后并没有变得复杂。
对于以图形线为主的目标图形，经过OPC后图形的顶点数成倍的增加，使最终图形变得很复杂，考虑到设计余量，并非每个图形都必须精确的得到与目标一致的结果，所以减少部分非关键图形的顶点数，虽然会局部降低OPC的精准度，但对最终产品的性能影响却不大。以金属层为例，金属层主要用于局部的互连接，但同时它带来了部分寄生电阻和寄生电容，不过这些寄生电阻和寄生电容点器件性能的影响与器件单元本身的影响比小得多，所以器件单元延迟是器件延迟的主要原因。测试表明当金属层线宽比目标尺寸浮动+/-10％的情况下，通过SPICE模拟计算得到的器件延迟不超过原来的1％，也就是说金属层尺寸的浮动对电性的影响很小，所以对金属层尺寸的在偏离目标不大的情况下对产品性能影响有限。
在OPC后图形的简化处理中，首先必须确保图形简化后不会产生真正的微影工艺弱点比如图形桥接或图形线断开等影响产品良率的缺陷，同时也不能由于图形简化处理后降低局部图形的工艺宽度，因此，对于关键的图形特征(如目标特征尺寸偏小)，为避免工艺弱点，图形简化处理较少或不做简化处理，对于非关键图形特征，图形简化处理较多；另外需要考虑简化处理不会对上下层的叠对或者接触面积产生过多的影响，比如对于多晶硅层，图形简化后必须确保闸级区域的图形结果与基准OPC的结果一致，对于金属层，图形简化时必须考虑金属层与上下通孔层的互联关系，确保金属层与上下通孔层的接触不受影响或影响可控。
图3和图4示意性地示出了根据本发明优选实施例的简化OPC后掩模版图形的方法的流程图。
具体地，如图3和图4所示，根据本发明优选实施例的简化OPC后掩模版图形的方法包括：
第一步骤S1：输入原始数据，获取OPC的目标图形；
其中，在原始数据不是OPC的目标图形的情况下对原始数据进行逻辑运算以得到OPC的目标图形；
也就是说，如果原始数据为OPC的目标图形，则直接进行基于模型的OPC处理，如果原始数据非OPC的目标图形，则进行逻辑运算得到目标图形，然后进行基于模型的OPC修正。
第二步骤S2：建立基于目标图形线宽和间距的简化特征尺寸表，简化特征指OPC修正后与目标图形边垂直的短边，如图5所示；
其中，简化特征尺寸大小至少部分地取决于掩膜误差增强因子(Mask ErrorEnhancement Factor，MEEF)以及OPC后验证标准。而且，简化特征尺寸的绝对值与线宽和间距成正比。
第三步骤S3：根据第二步骤S2建立的简化特征尺寸表，针对OPC的目标图形，进行去除OPC修正后与目标图形边垂直的短边的简化处理；
在第三步骤S3多次执行进行去除OPC修正后与目标图形边垂直的短边的处理，而且每次完成简化处理后进行基于模拟的验证；每一次简化处理可以去除部分OPC修正后与目标图形边垂直的短边。
具体地，每次简化处理后进行基于模拟的验证以检查是否存在工艺弱点，其中，如果模拟验证结果符合OPC验证规格，则判断简化次数是否达到最大简化次数，如果已经达到最大简化次数，则简化流程终止，将最后一次简化图形结果输出最终的掩模板图形；否则如果简化次数小于最大简化次数，则继续下一次简化，直到第N次(N小于最大简化次数)简化后的图形模拟验证结果超过OPC验证规格时，简化过程终止，因为继续简化会导致产生潜在的工艺弱点，取N-1次的简化图形结果作为最终的掩模板图形。
基于模型的OPC处理是利用光学和物理的模型计算对原有的电子版图进行切割或分段，移动这些切割或分段最终获得OPC修正后的电子版图，并按一定的缩放比例转移到光罩上去。OPC后图形简化是对原始设计时留有的较大余量进行利用，以金属层为例，简化后的OPC图形虽然在精准上有所损失，但是对电学性能却没有太多影响。并且掩模板图形优化可以减少掩模板制作时间，直接降低了生产成本。
如图6所示为一组基于OPC模型的OPC修正后图形。图6中最左边的一个图形是经过原始OPC处理的图形，由图上可以看出该图形具有较高的复杂度，直观的表现为顶点数比较多。图6中后面几个图形是经过多次迭代后得到的OPC修正后图形，可以发现每经过一次迭代后图形的顶点数都会相应的减少，实际上，同一个OPC后图形，经过5轮迭代后顶点数相对于未简化前明显减少，OPC后图形的简化度越来越高，最后得到的图形写到掩模板(Mask)上会节省更多的时间，带来的结果则是掩模板制作成本的降低。
下面描述本发明的具体示例。
以第一金属层(设计规则为线宽/间距：81nm/81nm)为例，设定最大简化次数为3次，并设定OPC验证的标准为(bridge)大于75nm，图形线变窄大于 75nm，对OPC后图形简化处理的过程如下：
(1)制定基于目标图形线宽和间距的简化特征尺寸表，以目标图形间距为91-100nm，目标图形线宽为81-90nm为例，简化特征尺寸(OPC图形Jog)为-3nm，表示在OPC图形简化处理时，在目标图形符合间距为91-100nm和线宽为81-90nm的情况下，如果OPC图形存在<＝3nm的Jog，把OPC修正后与目标图形边垂直的短边(“Jog”)与90度相邻边形成矩形并在原OPC图形中切除；以目标图形间距为81-90nm，目标图形线宽为101-120nm为例，简化特征尺寸为5nm，表示在OPC图形简化处理时，在目标图形符合间距为81-90nm和线宽为101-120nm的情况下，如果OPC图形存在<＝5nm的Jog,把Jog与270度相邻边形成矩形并与原OPC图形合并；
(2)根据简化特征尺寸表在目标图形形成Jog切除区域和Jog填充区域，如图7所示，当简化特征尺寸为负值时，形成Jog填充区域，反之当简化特征尺寸为正时，形成Jog切除区域；
(3)根据简化特征尺寸表在Jog切除区域和Jog填充区域分别找到简化特征图形，如图8所示；
(4)在Jog切除区域把特征图形1和90度相邻边形成矩形(切除图形)，如图9所示；在Jog填充区域把特征图形2和270度相邻边形成矩形(填充图形)，如图10所示；
(5)把OPC图形减去步骤(4)形成的切除图形并加上步骤(4)形成的填充图形，得到第一次OPC图形简化后的图形，如图11所示；
(6)第一次简化后OPC验证的图形间距变小为78nm，pinch为77nm，未超过OPC验证的标准，因此进行第二次简化处理；第二次简化是在第一次简化的基础上，重复步骤(2)至步骤(5)的过程，并再次进行OPC验证；同样第三次简化是在第二次简化的基础上，重复步骤(2)至步骤(5)的过程，并再次进行OPC验证；因为每次简化后OPC验证都符合OPC验证标准，因此简化达到最大简化次数后结束。
需要说明的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (8)

1.一种简化OPC后掩模版图形的方法，其特征在于包括：
第一步骤：输入原始数据，获取OPC的目标图形；
第二步骤：建立基于目标图形线宽和间距的简化特征尺寸表；
第三步骤：根据第二步骤建立的简化特征尺寸表，针对OPC的目标图形，进行去除OPC修正后与目标图形边垂直的短边的简化处理。
2.根据权利要求1所述的简化OPC后掩模版图形的方法，其特征在于，在第三步骤，多次执行进行去除OPC修正后与目标图形边垂直的短边的处理，而且每次完成简化处理后进行基于模拟的验证；每次简化处理后进行基于模拟的验证以检查是否存在工艺弱点。
3.根据权利要求1或2所述的简化OPC后掩模版图形的方法，其特征在于，如果模拟验证结果符合OPC验证规格，则判断简化次数是否达到最大简化次数，如果已经达到最大简化次数，则简化流程终止，将最后一次简化图形结果输出最终的掩模板图形；否则如果简化次数小于最大简化次数，则继续下一次简化，直到特定次数简化后的图形模拟验证结果超过OPC验证规格时，简化过程终止，取所述特定次数前一次的简化图形结果作为最终的掩模板图形。
4.根据权利要求1或2所述的简化OPC后掩模版图形的方法，其特征在于，简化特征指OPC修正后与目标图形边垂直的短边。
5.根据权利要求1或2所述的简化OPC后掩模版图形的方法，其特征在于，简化特征尺寸大小至少部分地取决于掩膜误差增强因子以及OPC后验证标准。
6.根据权利要求1或2所述的简化OPC后掩模版图形的方法，其特征在于，简化特征尺寸的绝对值与线宽和间距成正比。
7.根据权利要求6所述的简化OPC后掩模版图形的方法，其特征在于，在第三步骤，每一次简化处理可以去除部分OPC修正后与目标图形边垂直的短边。
8.根据权利要求1或2所述的简化OPC后掩模版图形的方法，其特征在于，所述方法用于微电子版图数据处理。
CN201610693611.8A 2016-08-19 2016-08-19 一种简化opc后掩模版图形的方法 Pending CN106094422A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610693611.8A CN106094422A (zh) 2016-08-19 2016-08-19 一种简化opc后掩模版图形的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610693611.8A CN106094422A (zh) 2016-08-19 2016-08-19 一种简化opc后掩模版图形的方法

Publications (1)

Publication Number Publication Date
CN106094422A true CN106094422A (zh) 2016-11-09

Family

ID=58069715

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610693611.8A Pending CN106094422A (zh) 2016-08-19 2016-08-19 一种简化opc后掩模版图形的方法

Country Status (1)

Country Link
CN (1) CN106094422A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107065430A (zh) * 2017-03-10 2017-08-18 上海集成电路研发中心有限公司 一种基于规则的亚分辨率辅助图形添加方法
CN111104773A (zh) * 2019-12-11 2020-05-05 北京华大九天软件有限公司 一种基于规则的曝光补偿方法
CN112987486A (zh) * 2021-02-04 2021-06-18 上海华力集成电路制造有限公司 Opc修正方法
TWI797588B (zh) * 2020-04-08 2023-04-01 日商日本控制系統股份有限公司 光罩資訊調整裝置、光罩資料調整方法以及程式

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101334586A (zh) * 2007-06-26 2008-12-31 东部高科股份有限公司 用于半导体器件的掩模的制造方法
CN101379499A (zh) * 2006-02-09 2009-03-04 高通股份有限公司 用于在设计版图内插入填充形式的方法和装置
US20130268901A1 (en) * 2012-04-09 2013-10-10 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and Method for E-Beam Writing
US20140033143A1 (en) * 2012-07-30 2014-01-30 Samsung Electronics Co., Ltd. Manufacturing method of semiconductor memory device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101379499A (zh) * 2006-02-09 2009-03-04 高通股份有限公司 用于在设计版图内插入填充形式的方法和装置
CN101334586A (zh) * 2007-06-26 2008-12-31 东部高科股份有限公司 用于半导体器件的掩模的制造方法
US20130268901A1 (en) * 2012-04-09 2013-10-10 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and Method for E-Beam Writing
US20140033143A1 (en) * 2012-07-30 2014-01-30 Samsung Electronics Co., Ltd. Manufacturing method of semiconductor memory device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107065430A (zh) * 2017-03-10 2017-08-18 上海集成电路研发中心有限公司 一种基于规则的亚分辨率辅助图形添加方法
CN111104773A (zh) * 2019-12-11 2020-05-05 北京华大九天软件有限公司 一种基于规则的曝光补偿方法
TWI797588B (zh) * 2020-04-08 2023-04-01 日商日本控制系統股份有限公司 光罩資訊調整裝置、光罩資料調整方法以及程式
CN112987486A (zh) * 2021-02-04 2021-06-18 上海华力集成电路制造有限公司 Opc修正方法

Similar Documents

Publication Publication Date Title
JP4744980B2 (ja) パターン検証方法、そのプログラム、半導体装置の製造方法
US11726402B2 (en) Method and system for layout enhancement based on inter-cell correlation
US7475383B2 (en) Method of fabricating photo mask
US7979829B2 (en) Integrated circuit cell library with cell-level process compensation technique (PCT) application and associated methods
CN106094422A (zh) 一种简化opc后掩模版图形的方法
US9064084B2 (en) Topography driven OPC and lithography flow
US8881072B2 (en) Method for compensating for variations in structures of an integrated circuit
US20180032648A1 (en) Simulation method of cmp process
JP4580006B2 (ja) 半導体集積回路のマスクレイアウト設計データの検証方法
KR20090077692A (ko) 반도체 장치의 제조 방법, 반도체 장치의 제조 프로그램 및반도체 장치의 제조 시스템
US11972186B2 (en) Integrated circuit device design method and system
US7831941B2 (en) CA resistance variability prediction methodology
US8108803B2 (en) Geometry based electrical hotspot detection in integrated circuit layouts
US8782572B1 (en) Method of optical proximity correction
CN104166304B (zh) 修正辅助图案的方法
CN101191996B (zh) 光掩模的制造方法以及光学接近度校正的修补方法
CN102664142B (zh) 对现有版图填充冗余多晶硅条阵列的插入方法
CN103048873A (zh) 孔的光学临近效应修正方法
CN100592494C (zh) 修正接触孔金属覆盖层布图设计的方法
US6998205B2 (en) Optical proximity correction method
CN107958112B (zh) 一种模拟内部版图图形的边缘冗余图形生成方法
US10163787B2 (en) Semiconductor structure
DE102022132158A1 (de) Verfahren, system und computerprogrammprodukt zum entwerfen von integrierten schaltkreisen
CN210776174U (zh) 组合光罩
KR20120128261A (ko) 반도체 소자의 설계 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20161109

RJ01 Rejection of invention patent application after publication