DE102022132158A1 - Verfahren, system und computerprogrammprodukt zum entwerfen von integrierten schaltkreisen - Google Patents

Verfahren, system und computerprogrammprodukt zum entwerfen von integrierten schaltkreisen Download PDF

Info

Publication number
DE102022132158A1
DE102022132158A1 DE102022132158.4A DE102022132158A DE102022132158A1 DE 102022132158 A1 DE102022132158 A1 DE 102022132158A1 DE 102022132158 A DE102022132158 A DE 102022132158A DE 102022132158 A1 DE102022132158 A1 DE 102022132158A1
Authority
DE
Germany
Prior art keywords
circuit area
area
scaling
layout
along
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102022132158.4A
Other languages
English (en)
Inventor
Chi-Wen Chang
Mao-Wei Chiu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102022132158A1 publication Critical patent/DE102022132158A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2117/00—Details relating to the type or aim of the circuit design
    • G06F2117/12—Sizing, e.g. of transistors or gates
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/18—Manufacturability analysis or optimisation for manufacturability

Abstract

Verfahren zum Modifizieren eines Layouts für einen integrierten Schaltkreis (IC), umfassend: Auswählen eines zu skalierenden Schaltungsbereichs in dem Layout; Festlegen eines feststehenden Gebiets mit einem feststehenden Element in dem gewählten Schaltungsbereich; und Skalieren des gewählten Schaltungsbereichs, ohne das feststehende Gebiet mit dem feststehenden Element zu skalieren, um ein modifiziertes Layout für den IC zu erhalten.

Description

  • Prioritätsanspruch
  • Die vorliegende Anmeldung beansprucht die Priorität der folgenden vorläufigen US-Patentanmeldungen, die durch Bezugnahme in die vorliegende Anmeldung aufgenommen sind: 63/302.671, eingereicht am 25. Januar 2022; und 63/310.466, eingereicht am 15. Februar 2022.
  • Hintergrund
  • Ein integrierter Schaltkreis (IC) weist normalerweise eine Anzahl von Halbleitervorrichtungen auf, die in einem IC-Layout-Diagramm (oder IC-Layout) dargestellt sind. Das IC-Layout-Diagramm wird anhand eines IC-Schaltbilds, wie etwa eines elektrischen Schaltplans des IC, erzeugt. In verschiedenen Schritten während des IC-Entwurfsprozesses, von dem IC-Schaltbild bis hin zu dem IC-Layout-Diagramm zur eigentlichen Herstellung des IC, werden verschiedene Kontrollen, Prüfungen und/oder Layout-Modifikationen durchgeführt, um sicherzustellen, dass der IC wie entworfen hergestellt werden kann und optimal funktioniert.
  • Figurenliste
  • Aspekte der vorliegenden Offenbarung lassen sich am besten anhand der folgenden detaillierten Beschreibung in Verbindung mit den beiliegenden Zeichnungen verstehen. Es ist zu beachten, dass gemäß der branchenüblichen Praxis verschiedene Merkmale nicht maßstabsgetreu dargestellt sind. Vielmehr können die Abmessungen der verschiedenen Merkmale zugunsten einer klaren Erläuterung willkürlich vergrößert oder verkleinert sein.
    • 1 ist ein Funktionsablaufdiagramm zumindest eines Teils eines IC-Entwurfsablaufs gemäß einigen Ausführungsformen.
    • 2A ist eine schematische Darstellung eines IC-Layouts eines IC mit verschiedenen Schaltungsbereichen gemäß einigen Ausführungsformen.
    • Die 2B und 2C sind schematische Darstellungen eines Schaltungsbereichs eines IC-Layouts auf verschiedenen Stufen bei verschiedenen Skalierungsoperationen gemäß einigen Ausführungsformen.
    • 2D ist eine schematische Schnittansicht eines IC gemäß einigen Ausführungsformen.
    • Die 3A und 3B sind schematische Darstellungen von IC-Layouts bei verschiedenen Skalierungsoperationen mit Schiebegebieten gemäß einigen Ausführungsformen.
    • 4 enthält schematische Darstellungen eines IC-Layouts bei einer Skalierungsoperation gemäß einigen Ausführungsformen.
    • 5 enthält schematische Darstellungen eines IC-Layouts bei Trennungs-, Skalierungs- und Wiederverbindungsoperationen gemäß einigen Ausführungsformen.
    • 6 enthält schematische Darstellungen eines IC-Layouts bei einer Skalierungsoperation mit einem feststehenden Gebiet gemäß einigen Ausführungsformen.
    • 7 ist eine schematische Darstellung eines Schaltungsbereichs eines IC-Layouts bei einer Trennungsoperation mit einem oder mehreren feststehenden Elementen gemäß einigen Ausführungsformen.
    • Die 8A und 8B sind Ablaufdiagramme verschiedener Verfahren gemäß einigen Ausführungsformen.
    • 9 ist ein Blockdiagramm eines EDA-Systems (EDA: elektronische Entwurfsautomatisierung) gemäß einigen Ausführungsformen.
    • 10 ist ein Blockdiagramm eines IC-Herstellungssystems und eines damit verbundenen IC-Herstellungsablaufs gemäß einigen Ausführungsformen.
  • Detaillierte Beschreibung
  • Die nachstehende Offenbarung liefert viele verschiedene Ausführungsformen oder Beispiele zum Implementieren verschiedener Merkmale des bereitgestellten Gegenstands. Nachstehend werden spezielle Beispiele für Komponenten, Materialien, Werte, Schritte, Operationen, Anordnungen oder dergleichen beschrieben, um die vorliegende Offenbarung zu vereinfachen. Diese sind natürlich lediglich Beispiele und sollen nicht beschränkend sein. Es werden auch andere Komponenten, Materialien, Werte, Schritte, Operationen, Anordnungen oder dergleichen in Betracht gezogen. Zum Beispiel kann die Herstellung eines ersten Elements über oder auf einem zweiten Element in der nachstehenden Beschreibung Ausführungsformen umfassen, bei denen das erste und das zweite Element in direktem Kontakt hergestellt werden, und sie kann auch Ausführungsformen umfassen, bei denen zusätzliche Elemente zwischen dem ersten und dem zweiten Element hergestellt werden können, sodass das erste und das zweite Element nicht in direktem Kontakt sind. Darüber hinaus können in der vorliegenden Erfindung Bezugszahlen und/oder -buchstaben in den verschiedenen Beispielen wiederholt werden. Diese Wiederholung dient der Einfachheit und Übersichtlichkeit und schreibt an sich keine Beziehung zwischen den verschiedenen erörterten Ausführungsformen und/oder Konfigurationen vor.
  • Darüber hinaus können hier räumlich relative Begriffe, wie etwa „darunter befindlich“, „unter“, „untere(r)“/„unteres“, „darüber befindlich“, „obere(r)“/„oberes“ und dergleichen, zur einfachen Beschreibung der Beziehung eines Elements oder Strukturelements zu einem oder mehreren anderen Elementen oder Strukturelementen verwendet werden, die in den Figuren dargestellt sind. Die räumlich relativen Begriffe sollen zusätzlich zu der in den Figuren dargestellten Orientierung andere Orientierungen der in Gebrauch oder in Betrieb befindlichen Vorrichtung umfassen. Die Vorrichtung kann anders ausgerichtet werden (um 90° gedreht oder in einer anderen Orientierung), und die räumlich relativen Deskriptoren, die hier verwendet werden, können entsprechend interpretiert werden.
  • In einem IC-Entwurfsprozess wird ein Entwurf oder Design eines IC von einem Schaltungsentwickler bereitgestellt. Aufgrund des Entwurfs wird ein Layout des IC z. B. mit einer Platzierungs- und Trassierungsoperation (Trassierung: engl.: Routing) erzeugt. Für das erzeugte Layout werden verschiedene Kontrollen und/oder Simulationen durchgeführt. Wenn eine oder mehrere der Kontrollen oder Simulationen ein oder mehrere Ausbeute- und/oder Leistungsprobleme erkennen lassen, wird das Layout modifiziert. In einigen Situationen wird das Layout durch Vergrößern oder Verkleinern eines oder mehrerer Bereiche des Layouts modifiziert.
  • Bei mindestens einer Ausführungsform umfasst der Prozess des Vergrößerns oder Verkleinerns eines Bereichs in einem IC-Layout eine oder mehrere Operationen vor und/oder nach dem Skalieren des Bereichs. Bei einigen Ausführungsformen ist ein Gebiet, das mit dem zu skalierenden Bereich assoziiert ist oder darin angeordnet ist oder diesen überlappt, als ein feststehendes Gebiet definiert. Ein solches feststehendes Gebiet wird nicht skaliert oder verschoben, wenn der Bereich skaliert wird. Bei einigen Ausführungsformen ist ein Gebiet, das mit dem zu skalierenden Bereich assoziiert ist, aber außerhalb des Bereichs liegt, als ein Schiebegebiet definiert. Ein solches Schiebegebiet wird um eine Strecke und/oder in einer Richtung verschoben oder bewegt, die der Skalierungsoperation entspricht. Bei einigen Ausführungsformen werden eine oder mehrere leitfähige Strukturen, die innerhalb und/oder außerhalb des zu skalierenden Bereichs liegen, entlang einer Grenze des Bereichs getrennt. Nach dem Skalieren werden die getrennten leitfähigen Strukturen z. B. durch eine Neutrassierungsoperation wieder verbunden. Bei einigen Ausführungsformen umfasst die Neutrassierungsoperation ein Verwenden von zusätzlichen Trassierungselementen, zum Beispiel leitfähigen Strukturen und/oder Durchkontaktierungen, und/oder ein Modifizieren und/oder Umordnen eines oder mehrerer bestehender Trassierungselemente. Bei mindestens einer Ausführungsform werden eine oder mehrere der beschriebenen Operationen weggelassen. Bei mindestens einer Ausführungsform werden eine oder mehrere der beschriebenen Operationen in einem Layout-Modifikationsprozess kombiniert. Bei mindestens einer Ausführungsform werden eine oder einige oder alle der beschriebenen Operationen automatisch von mindestens einem Prozessor ausgeführt.
  • Bei mindestens einer Ausführungsform ermöglichen es die beschriebenen Operationen, ein IC-Layout dadurch zu modifizieren, dass ein Bereich des Layouts vergrößert wird, während ein anderer Bereich verkleinert wird, und/oder unterschiedliche Bereiche des Layouts mit unterschiedlichen Skalierfaktoren vergrößert oder verkleinert werden. Dadurch ist es bei einer oder mehreren Ausführungsformen möglich, eine uneinheitliche Skalierung eines IC-Layouts durchzuführen, bei der verschiedene Bereiche des IC-Layouts einzeln skaliert werden, um ein modifiziertes Layout bereitzustellen, mit dem ICs wie entworfen hergestellt werden können und optimal funktionieren.
  • 1 ist ein Funktionsablaufdiagramm zumindest eines Teils eines IC-Entwurfsablaufs 100 gemäß einigen Ausführungsformen. Für den Entwurfsablauf 100 werden ein oder mehrere EDA-Tools zum Prüfen eines Entwurfs eines IC vor dem Herstellen des IC verwendet. Die EDA-Tools sind bei einigen Ausführungsformen eine oder mehrere Sätze von ausführbaren Befehlen zum Ausführen mit einem Prozessor oder Controller oder einem programmierten Computer, um die angegebenen Funktionen auszuführen. Bei mindestens einer Ausführungsform wird der IC-Entwurfsablauf 100 von einem Entwurfshaus einer IC-Herstellungsanlage durchgeführt, die hier unter Bezugnahme auf die 9 und 10 erörtert wird.
  • In einer Operation 110 wird ein Entwurf eines IC von einem Schaltungsentwickler bereitgestellt. Bei einigen Ausführungsformen ist der Entwurf des IC ein IC-Schaltbild, d. h., ein elektrischer Schaltplan des IC. Bei einigen Ausführungsformen wird das Schaltbild in Form einer schematischen Netzliste bereitgestellt, wie etwa einer SPICE-Netzliste (SPICE: Simulation Program with Integrated Circuit Emphasis). Bei einigen Ausführungsformen können auch andere Datenformate zum Beschreiben des Entwurfs verwendet werden.
  • In einer Operation 120 wird eine Pre-Layout-Simulation, z. B. mit einem EDA-Tool, an dem Entwurf durchgeführt, um zu ermitteln, ob der Entwurf eine festgelegte Spezifikation erfüllt. Wenn der Entwurf die festgelegte Spezifikation nicht erfüllt, wird der IC neu entworfen. Bei einigen Ausführungsformen wird eine SPICE-Simulation an der SPICE-Netzliste durchgeführt. Bei anderen Ausführungsformen können statt der oder zusätzlich zu der SPICE-Simulation auch andere Simulationstools verwendet werden.
  • In einer Operation 130 wird ein Layout (oder Layout-Diagramm) des IC anhand des Entwurfs erzeugt. Das IC-Layout-Diagramm enthält die physischen Positionen verschiedener Schaltungselemente (oder -vorrichtungen) des IC sowie die physischen Positionen verschiedener Netze und Durchkontaktierungen, die die Schaltungselemente miteinander verbinden. Bei einigen Ausführungsformen wird das Layout in Form einer GDS-Datei (GDS: Graphic Design System) von einem EDA-Tool erzeugt. Andere Datenformate zum Beschreiben des Layouts des IC liegen ebenfalls innerhalb des Schutzumfangs verschiedener Ausführungsformen.
  • Bei einigen Ausführungsformen wird das IC-Layout-Diagramm in einer Operation 130 von einem EDA-Tool erzeugt, wie etwa einem APR-Tool (APR: automatische Platzierung und Trassierung). Das APR-Tool empfängt den Entwurf des IC in Form einer Netzliste, wie hier dargelegt ist, und führt eine Platzierungsoperation (oder Platzierung) aus. Zum Beispiel werden Zellen, die so konfiguriert sind, dass sie vorgegebene Funktionen bereitstellen, und festgelegte Layouts haben, in einer oder mehreren Zellenbibliotheken gespeichert. Das APR-Tool greift auf verschiedene Zellen in einer oder mehreren Zellenbibliotheken zu und platziert die Zellen aneinandergrenzend, um ein IC-Layout zu erzeugen, das dem IC-Schaltbild entspricht. Beispielhafte Zellen sind unter anderem Inverter, Addierer, Multiplizierer, Logikgates, Phasenregelschleifen (PLLs), Flipflops, Multiplexer, Speicherzellen oder dergleichen. Beispielhafte Logikgates sind zum Beispiel UND-, ODER-, NAND-, NOR-, XOR-, INV-, UND-ODER-Invert(AOI)-, ODER-UND-Invert(OAI)-, MUX-, Flipflop-, BUFF-, Latch-, Verzögerungs-, Taktzellen oder dergleichen. Bei einigen Ausführungsformen enthält eine Zelle ein oder mehrere aktive oder passive Schaltungselemente. Beispiele für aktive Elemente sind unter anderem Transistoren und Dioden. Beispiele für Transistoren sind unter anderem Metalloxidhalbleiter-Feldeffekttransistoren (MOSFETs), komplementäre Metalloxidhalbleiter-Transistoren (CMOS-Transistoren), Bipolartransistoren (BJTs), Hochspannungstransistoren, Hochfrequenztransistoren, p-Kanal- und/oder n-Kanal-Transistoren (PFETs/NFETs), FinFETs, planare MOS-Transistoren mit erhabenem Source/Drain oder dergleichen. Beispiele für passive Elemente sind unter anderem Kondensatoren, Induktoren, Sicherungen und Widerstände.
  • Das APR-Tool führt dann eine Trassierungsoperation (oder Trassierung) aus, um verschiedene Netze und Durchkontaktierungen zu trassieren, die die platzierten Schaltungselemente miteinander verbinden. Beispiele für Netze sind unter anderem leitfähige Pads, leitfähige Strukturen und leitfähige Umverteilungsschichten oder dergleichen. Die Trassierungsoperation wird ausgeführt, um sicherzustellen, dass die trassierten Verbindungen eine Gruppe von Randbedingungen erfüllen. Nach der Trassierungsoperation gibt das APR-Tool das IC-Layout-Diagramm mit den platzierten Schaltungselementen und den trassierten Netzen und Durchkontaktierungen aus. Netze und Durchkontaktierungen werden hier zusammen als Trassierungselemente bezeichnet. Das beschriebene APR-Tool ist lediglich ein Beispiel. Andere Anordnungen liegen ebenfalls innerhalb des Schutzumfangs verschiedener Ausführungsformen. Zum Beispiel werden bei einer oder mehreren Ausführungsformen eine oder mehrere der beschriebenen Operationen weggelassen.
  • In der Operation 130 wird ein Skalierungsprozess 135 zum lokalen Skalieren eines oder mehrerer Bereiche des Layouts durchgeführt, wie hier dargelegt ist. Bei einigen Ausführungsformen wird der Skalierungsprozess 135 automatisch von einem APR-Tool oder aber von einem APR-Tool entsprechend einer Benutzereingabe durchgeführt.
  • In einer Operation 140 wird eine LVS-Kontrolle (LVS: Layout versus Schaltbild) durchgeführt. Die LVS-Kontrolle wird durchgeführt, um sicherzustellen, dass das erzeugte Layout dem Entwurf entspricht. Insbesondere erkennt ein LVS-Kontrolltool, d. h., ein EDA-Tool, elektrische Komponenten sowie Verbindungen zwischen ihnen anhand der Strukturen des erzeugten Layouts. Das LVS-Kontrolltool erzeugt dann eine Layout-Netzliste, die die erkannten elektrischen Komponenten und Verbindungen darstellt. Die anhand des Layouts erzeugte Layout-Netzliste wird von dem LVS-Kontrolltool mit der Schaltbild-Netzliste des Entwurfs verglichen. Wenn die zwei Netzlisten innerhalb einer Abgleichtoleranz übereinstimmen, ist die LVS-Kontrolle bestanden. Andernfalls wird eine Korrektur an dem Layout und/oder dem Entwurf vorgenommen, indem der Prozess zu der Operation 110 und/oder der Operation 130 zurückgeführt wird. Bei einigen Ausführungsformen können auch andere Verifikationsprozesse verwendet werden.
  • In einer Operation 150 wird z. B. mit einem EDA-Tool eine Entwurfsregelkontrolle (DRC) an der GDS-Datei, die das Layout darstellt, durchgeführt, um sicherzustellen, dass das Layout bestimmte Herstellungsentwurfsregeln einhält, d. h., um die Herstellbarkeit des IC zu gewährleisten. Wenn eine oder mehrere Entwurfsregeln verletzt werden, wird eine Korrektur an dem Layout und/oder dem Entwurf vorgenommen, indem der Prozess zu der Operation 110 und/oder der Operation 130 zurückgeführt wird. Bei einigen Ausführungsformen können auch andere Verifikationsprozesse verwendet werden. Beispiele für Entwurfsregeln sind unter anderem eine Breitenregel, die eine Mindestbreite einer Struktur in dem Layout festlegt; eine Abstandsregel, die einen Mindestabstand zwischen benachbarten Strukturen in dem Layout festlegt; eine Flächenregel, die eine Mindestfläche einer Struktur in dem Layout festlegt; eine Metall-Durchkontaktierung-Abstandsregel, die einen Mindestabstand zwischen einer Metallstruktur und einer benachbarten Durchkontaktierung festlegt; eine Metall-Metall-Abstandsregel; eine Polysilizium-Oxiddefinition-Abstandsregel (PO-OD-Abstandsregel), eine PO-PO-Abstandsregel oder dergleichen. Bei einigen Ausführungsformen können auch andere Verifikationsprozesse verwendet werden.
  • In einer Operation 160 wird z. B. mit einem EDA-Tool eine Widerstands- und Kapazitätsextraktion (RC-Extraktion) durchgeführt, um parasitäre Parameter, z. B. einen parasitären Widerstand und eine parasitäre Kapazität, von Interconnects in dem IC-Layout für Timing-Simulationen in einer späteren Operation zu bestimmen. Bei einigen Ausführungsformen können auch andere Verifikationsprozesse verwendet werden.
  • In einer Operation 170 wird mit einem Simulationstool, d. h., einem EDA-Tool, eine Post-Layout-Simulation durchgeführt, um unter Berücksichtigung der extrahierten parasitären Parameter zu ermitteln, ob das Layout eine festgelegte Spezifikation erfüllt. Wenn die Simulation erkennen lässt, dass das Layout die festgelegte Spezifikation nicht erfüllt, z. B. wenn die parasitären Parameter unerwünschte Verzögerungen verursachen, wird eine Korrektur an dem Layout und/oder dem Entwurf vorgenommen, indem der Prozess zu der Operation 110 und/oder der Operation 130 zurückgeführt wird. Andernfalls wird das Layout als für die Herstellung oder weitere Verifikationsprozesse geeignet anerkannt.
  • Bei einigen Ausführungsformen lassen eine oder mehrere Bewertungen, Kontrollen und/oder Simulationen ein oder mehrere Ausbeute- und/oder Leistungsprobleme erkennen, und es wird eine Festlegung getroffen, um das Layout durch Vergrößern oder Verkleinern eines oder mehrerer Bereiche des Layouts zu modifizieren. In einem Beispiel zeigt die Post-Layout-Simulation in der Operation 170, dass ein Bereich des Layouts skaliert werden muss. In weiteren Beispielen wird ein Hinweis oder eine Festlegung zum Skalieren eines Bereichs eines Layouts von anderen Operationen in dem IC-Entwurfsprozess und/oder von einem anderen automatischen System in dem Halbleitervorrichtungs-Herstellungsprozess und/oder in der Halbleiter-Herstellungsanlage und/oder von einem Benutzer getroffen. Wenn eine Entscheidung zum lokalen Skalieren mindestens eines Bereichs des Layouts erzeugt oder empfangen wird, wird der Skalierungsprozess 135 z. B. mit dem APR-Tool durchgeführt, um den mindestens einen Bereich des Layouts zu skalieren, um ein modifiziertes Layout zu erhalten. Das modifizierte Layout wird einer oder mehreren Kontrollen und/oder Simulationen unterzogen, wie es zum Beispiel bei den Operationen 140 bis 170 dargelegt worden ist. Wenn das modifizierte Layout eine oder mehrere Anforderungen in den Operationen 140 bis 170 nicht erfüllt, wird der Prozess für weitere Layout-Modifikationen mit anschließenden Kontrollen und Verifikationen zu der Operation 130 zurückgeführt, wie hier dargelegt ist. Bei einigen Ausführungsformen werden das Layout vor der Modifikation und/oder das modifizierte Layout in einem nichtflüchtigen maschinenlesbaren Speichermedium gespeichert.
  • Bei einigen Ausführungsformen werden eine oder mehrere der beschriebenen Operationen weggelassen. In einem Beispiel werden bei einer oder mehreren Ausführungsformen die RC-Extraktion in der Operation 160 und die Post-Layout-Simulation in der Operation 170 weggelassen. In einem weiteren Beispiel wird die Pre-Layout-Simulation in der Operation 120 oder die Post-Layout-Simulation in der Operation 170 weggelassen. In einem noch weiteren Beispiel werden die Operationen 110 und 120 und die Anfangs-Layout-Erzeugung in der Operation 130 weggelassen, und ein vorhandenes IC-Layout wird in ein APR-Tool geladen und direkt dem Skalierungsprozess 135 unterzogen. Andere Anordnungen liegen ebenfalls innerhalb des Schutzumfangs verschiedener Ausführungsformen.
  • Der Einfachheit halber werden hier verschiedene Operationen und/oder Festlegungen als Operationen und/oder Festlegungen beschrieben, die mit einem APR-Tool durchgeführt werden. Bei mindestens einer Ausführungsform werden jedoch eine oder mehrere der beschriebenen Operationen und/oder Festlegungen außerhalb eines APR-Tools durchgeführt, z. B. mit einem oder mehreren weiteren automatischen Systemen, einem oder mehreren Prozessoren und/oder einem oder mehreren Computersystemen.
  • 2A ist eine schematische Darstellung eines IC-Layouts 200 eines IC mit verschiedenen Schaltungsbereichen gemäß einigen Ausführungsformen.
  • In der beispielhaften Konfiguration von 2A weist das IC-Layout 200 eine Mehrzahl von Schaltungsbereichen 201, 202, 203, 204, 205 auf. Der Einfachheit halber sind ein oder mehrere Schaltungsbereiche des IC-Layouts 200 in 2A weggelassen. Zum Beispiel sind bei einer oder mehreren Ausführungsformen eine oder mehrere Pufferzonen (nicht dargestellt) zwischen benachbarten Schaltungsbereichen angeordnet. Die Schaltungsbereiche 201 bis 205 sind in dem IC-Layout 200 entlang einer x-Achse und einer y-Achse angeordnet. Die y-Achse ist quer zu der x-Achse. Bei einigen Ausführungsformen ist die y-Achse senkrecht zu der x-Achse. Die x-Achse ist in 2A schematisch so dargestellt, dass sie eine (X+)- und eine entgegengesetzte (X-)-Richtung hat. Die y-Achse ist in 2A schematisch so dargestellt, dass sie eine (Y+)- und eine entgegengesetzte (Y-)-Richtung hat. Die dargestellte Anzahl und/oder Anordnung der Schaltungsbereiche in dem IC-Layout 200 sind lediglich Beispiele. Andere Anzahlen und/oder Anordnungen von Schaltungsbereichen in dem IC-Layout 200 liegen ebenfalls innerhalb des Schutzumfangs verschiedener Ausführungsformen. Bei einigen Ausführungsformen weist ein IC, der dem IC-Layout 200 entspricht, Schaltungen auf, die den Schaltungsbereichen 201 bis 205 entsprechen, die auf einem Substrat erzeugt sind, wie es zum Beispiel unter Bezugnahme auf 2D beschrieben wird.
  • Bei einigen Ausführungsformen weist mindestens einer der Schaltungsbereiche 201 bis 205 eine Zelle oder eine Gruppe von Zellen auf, die aus einer oder mehreren Zellenbibliotheken, die in dem IC-Layout 200 platziert sind, ausgelesen und trassiert werden, wie hier dargelegt ist. Bei einigen Ausführungsformen weist mindestens einer der Schaltungsbereiche 201 bis 205 einen Immaterialgüterblock (IP-Block) auf. Ein IP-Block weist eine Zelle oder eine Kombination von Zellen auf, die von einem IC-Entwickler (der auch als ein „IP-Provider“ bezeichnet wird) entwickelt worden sind. In einigen Fällen ist ein IP-Entwickler ein fabrikloses Entwurfshaus oder eine fabriklose Entwurfsfirma, das/die IC-Vorrichtungen entwirft, aber nicht herstellt. In einigen Fällen ist ein IP-Entwickler eine Fertigungsanlage, die IC-Vorrichtungen entwirft und herstellt. Ein IP-Entwickler entwickelt verschiedene IP-Blöcke mit entsprechenden unterschiedlichen Funktionen und speichert die entwickelten IP-Blöcke in einer IP-Bibliothek. Unterschiedliche IP-Entwickler entwickeln unterschiedliche IP-Bibliotheken. Es ist möglich, dass ein und dieselbe Komponente mit derselben Funktion von unterschiedlichen IC-Entwicklern entwickelt wird und unterschiedlichen IP-Blöcken entspricht. IP-Blöcke können von einem Benutzer wiederverwendet und gewählt werden, um die gewählten IP-Blöcke in eine IC-Vorrichtung zu integrieren. Es ist möglich, dass ein Benutzer IP-Blöcke von unterschiedlichen IP-Entwicklern oder IP-Bibliotheken auswählt, um sie in eine IC-Vorrichtung zu integrieren. Bei einigen Ausführungsformen weist mindestens einer der Schaltungsbereiche 201 bis 205 einen Nicht-IP-Block auf. Ein Nicht-IP-Block weist eine Zelle oder eine Kombination Zellen auf, aber er wird nicht aus einer IP-Bibliothek abgerufen. Zum Beispiel besteht ein Nicht-IP-Block aus Standardzellen, die aus einer Standardbibliothek abgerufen worden sind und/oder speziell für eine bestimmte IC-Vorrichtung entwickelt worden sind. Beispiele für IP-Blöcke und/oder Nicht-IP-Blöcke sind unter anderem Speicher, Speichersteuerlogikschaltungen, Caches, Widerstandsmatrizen, Kondensatormatrizen, Kommunikationsschnittstellen, Programmierschnittstellen (APIs), Analog-Digital-Wandler (A/D-Wandler), Funkfrequenztuner, digitale Signalprozessoren (DSPs), Grafikprozessoren (GPUs), arithmetisch-logische Einheiten (ALUs), Gleitkommaeinheiten (FPUs), Hauptprozessoren (CPUs) oder dergleichen. Die Schaltungsbereiche 201 bis 205 sind in dem IC-Layout 200 entlang einer x-Achse und einer y-Achse angeordnet. Die x-Achse ist in 2A schematisch so dargestellt, dass sie eine (X+)-Richtung und eine entgegengesetzte (X-)-Richtung hat. Die y-Achse ist in 2A schematisch so dargestellt, dass sie eine (Y+)-Richtung und eine entgegengesetzte (Y-)-Richtung hat.
  • In der beispielhaften Konfiguration von 2A sollen die Schaltungsbereiche 201 und 202 vergrößert werden, die Schaltungsbereiche 203 und 204 sollen verkleinert werden, und der Schaltungsbereich 205 soll weder vergrößert noch verkleinert werden. In 2A sind die zu vergrößernden Schaltungsbereiche 201 und 202 entsprechend als BLOW UP 1 und BLOW UP 2 bezeichnet, die zu verkleinernden Schaltungsbereiche 203 und 204 sind entsprechend als SHRINK 1 und SHRINK 2 bezeichnet, und der Schaltungsbereich 205 ist als UNSCALED bezeichnet. Die Bezeichnungen BLOW UP 1, BLOW UP 2, SHRINK 1, SHRINK 2 und UNSCALED dienen nur der Erläuterung und sind bei einer oder mehreren Ausführungsformen nicht in dem IC-Layout 200 enthalten. Die Festlegungen, ob ein Schaltungsbereich vergrößert oder verkleinert werden soll und wenn ja, um wie viel (z. B., der Skalierfaktor), werden von einem automatischen System und/oder von einem Benutzer (z. B. einem Layout-Entwickler) anhand eines oder mehrerer Faktoren getroffen, die hier beschrieben werden, unter anderem Bewertungen, Kontrollen, Simulationen, Ausbeute- und/oder Leistungsbelange oder dergleichen. Bei einigen Ausführungsformen wird mindestens einer der Schaltungsbereiche 201 bis 204 von einem automatischen System, z. B. von Erzeugungsvorrichtungen, mit einem speziellen Gatestruktur-Pitch erzeugt, wie hier dargelegt ist. Bei mindestens einer Ausführungsform wird mindestens einer der Schaltungsbereiche 201 bis 204 von einem Benutzer, z. B. einem Layout-Entwickler, erzeugt, der eine Markierungsschicht oder eine andere spezielle Schicht zum Bereitstellen eines Schaltungsbereichs verwendet.
  • Jeder der Schaltungsbereiche 201 bis 204 soll entlang der x- und/oder der y-Achse skaliert werden. Ein Beispiel für eine Skalierungsoperation zum Vergrößern des Schaltungsbereichs 201 entlang der x-Achse ist, dass ein Rand 206 des Schaltungsbereichs 201 nicht verändert wird, während ein gegenüberliegender Rand 207 des Schaltungsbereichs 201 entlang der (X+)-Richtung, die in diesem Beispiel die Skalierungsrichtung ist, gedehnt oder verschoben wird. Ein anderes Beispiel für eine Skalierungsoperation zum Vergrößern des Schaltungsbereichs 201 entlang der x-Achse ist, dass der gegenüberliegende Rand 207 des Schaltungsbereichs 201 nicht verändert wird, während der Rand 206 des Schaltungsbereichs 201 entlang der (X-)-Richtung, die in diesem Beispiel die Skalierungsrichtung ist, gedehnt oder verschoben wird. Ein noch weiteres Beispiel für eine Skalierungsoperation zum Vergrößern des Schaltungsbereichs 201 entlang der x-Achse ist, dass eine vorgegebene Referenzlinie 208 des Schaltungsbereichs 201 nicht verändert wird, während beide Ränder 206 und 207 des Schaltungsbereichs 201 entlang der (X+)-Richtung und der (X-)-Richtung, die in diesem Beispiel die Skalierungsrichtungen sind, entsprechend gedehnt oder verschoben werden.
  • Bei einigen Ausführungsformen wird ein Element eines Schaltungsbereichs oder der Schaltungsbereich selbst als feststehend angesehen, wenn eine relative Position des Elements oder des Schaltungsbereichs in Bezug auf einen festgelegten Referenzpunkt des IC-Layouts, das den Schaltungsbereich enthält, selbst nach einer Skalierungsoperation unverändert ist. Zum Beispiel wird ein Element (z. B. der Rand 206 oder 207 oder die Referenzlinie 208 oder ein anderes Element) des Schaltungsbereichs 201 oder der Schaltungsbereich 201 selbst als feststehend angesehen, wenn eine relative Position des Elements oder des Schaltungsbereichs 201 in Bezug auf einen festgelegten Referenzpunkt 209 des IC-Layouts 200 auch nach einer Skalierungsoperation unverändert ist. Bei mindestens einer Ausführungsform ist der Referenzpunkt 209 ein Koordinatenursprung eines Koordinatensystems, das mit dem IC-Layout 200 assoziiert ist. In der beispielhaften Konfiguration von 2A ist der Referenzpunkt 209 eine Ecke des IC-Layouts 200, und die Referenzlinie 208 ist eine x-Achsen-Mittellinie, die eine Breite des Schaltungsbereichs 201 entlang der y-Achse halbiert. Andere Referenzpunkt- und/oder Referenzlinien-Anordnungen liegen ebenfalls innerhalb des Schutzumfangs verschiedener Ausführungsformen.
  • Bei mindestens einer Ausführungsform wird der Schaltungsbereich 201 entlang der y-Achse in einer oder mehreren Weisen vergrößert, ähnlich wie es für die Vergrößerung des Schaltungsbereichs 201 entlang der x-Achse beschrieben worden ist. Bei mindestens einer Ausführungsform wird der Schaltungsbereich 201 entlang der x-Achse und der y-Achse vergrößert. Durch die Skalierungsoperation wird eine Größe eines Schaltungsbereichs geändert. Wenn zum Beispiel ein Schaltungsbereich entlang der x-Achse oder der y-Achse vergrößert oder verkleinert wird, wird eine Breite des Schaltungsbereichs entlang der x-Achse oder der y-Achse entsprechend vergrößert oder verkleinert. Ein Verhältnis der Größe oder Breite des Schaltungsbereichs nach der Skalierungsoperation zu der Größe oder Breite des Schaltungsbereichs vor der Skalierungsoperation wird gelegentlich als der Skalierfaktor der Skalierungsoperation bezeichnet. Andere Definitionen für den Skalierfaktor liegen ebenfalls innerhalb des Schutzumfangs verschiedener Ausführungsformen. Bei mindestens einer Ausführungsform wird der Schaltungsbereich 201 entlang der x-Achse und der y-Achse mit demselben Skalierfaktor vergrößert. Bei mindestens einer Ausführungsform wird der Schaltungsbereich 201 entlang der x-Achse und der y-Achse mit unterschiedlichen Skalierfaktoren vergrößert.
  • Der Schaltungsbereich 202 wird entlang der x-Achse und/oder der y-Achse in einer oder mehreren Weisen vergrößert, ähnlich wie es für den Schaltungsbereich 201 beschrieben worden ist. Bei einigen Ausführungsformen werden die Schaltungsbereiche 201 und 202 mit demselben Skalierfaktor und/oder in derselben Skalierungsrichtung vergrößert. Bei mindestens einer Ausführungsform werden die Schaltungsbereiche 201 und 202 mit unterschiedlichen Skalierfaktoren und/oder unterschiedlichen Skalierungsrichtungen vergrößert.
  • Ein Beispiel für eine Skalierungsoperation zum Verkleinern des Schaltungsbereichs 203 entlang der x-Achse ist, dass ein Rand 206' des Schaltungsbereichs 203 nicht verändert wird, während ein gegenüberliegender Rand 207' des Schaltungsbereichs 203 entlang der (X-)-Richtung kontrahiert oder verschoben wird, wobei in diesem Beispiel die (X+)-Richtung die Skalierungsrichtung ist. Ein anderes Beispiel für eine Skalierungsoperation zum Verkleinern des Schaltungsbereichs 203 entlang der x-Achse ist, dass der gegenüberliegende Rand 207' des Schaltungsbereichs 203 nicht verändert wird, während der Rand 206' des Schaltungsbereichs 203 entlang der (X+)-Richtung kontrahiert oder verschoben wird, wobei in diesem Beispiel die (X-)-Richtung die Skalierungsrichtung ist. Ein noch weiteres Beispiel für eine Skalierungsoperation zum Verkleinern des Schaltungsbereichs 203 entlang der x-Achse ist, dass eine vorgegebene Referenzlinie 208', z. B. eine x-Achsen-Mittellinie, des Schaltungsbereichs 203 nicht verändert wird, während beide Ränder 206' und 207' des Schaltungsbereichs 203 entlang der (X+)-Richtung und der (X-)-Richtung, die in diesem Beispiel die Skalierungsrichtungen sind, entsprechend kontrahiert oder verschoben werden.
  • Bei mindestens einer Ausführungsform wird der Schaltungsbereich 203 entlang der y-Achse in einer oder mehreren Weisen verkleinert, ähnlich wie es für das Verkleinern des Schaltungsbereichs 203 entlang der x-Achse beschrieben worden ist. Bei mindestens einer Ausführungsform wird der Schaltungsbereich 203 entlang der x-Achse und der y-Achse mit demselben Skalierfaktor verkleinert. Bei mindestens einer Ausführungsform wird der Schaltungsbereich 203 entlang der x-Achse und der y-Achse mit unterschiedlichen Skalierfaktoren verkleinert.
  • Der Schaltungsbereich 204 wird entlang der x-Achse und/oder der y-Achse in einer oder mehreren Weisen verkleinert, ähnlich wie es für den Schaltungsbereich 203 beschrieben worden ist. Bei einigen Ausführungsformen werden die Schaltungsbereiche 203 und 204 mit demselben Skalierfaktor und/oder in derselben Skalierungsrichtung verkleinert. Bei mindestens einer Ausführungsform werden die Schaltungsbereiche 203 und 204 mit unterschiedlichen Skalierfaktoren und/oder in unterschiedlichen Skalierungsrichtungen verkleinert.
  • Wie hier dargelegt ist, ist die Größe jedes der Schaltungsbereiche 201 bis 204 nach einer entsprechenden Skalierungsoperation geändert. Im Gegensatz dazu ist die Größe des Schaltungsbereichs 205, der trotz der Skalierungsoperationen an den Schaltungsbereichen 201 bis 204 nicht skaliert wird, unverändert. Bei mindestens einer Ausführungsform bleibt trotz der Skalierungsoperationen an den Schaltungsbereichen 201 bis 204 der unskalierte Schaltungsbereich 205 in Bezug auf den Referenzpunkt 209 feststehend, wie hier dargelegt ist. Bei mindestens einer Ausführungsform wird der unskalierte Schaltungsbereich 205 entlang einer Skalierungsrichtung einer Skalierungsoperation an einem anderen Schaltungsbereich bewegt oder verschoben.
  • Bei einigen Ausführungsformen wird einem Benutzer in einem Skalierungsprozess, z. B. dem Skalierungsprozess 135, eine Bedienoberfläche, z. B. ein Bildschirm an einer Anzeigevorrichtung oder ein Monitor eines EDA-Tools, angezeigt. Die Bedienoberfläche zeigt ein Layout oder einen Teil eines Layouts an, das/der dem Skalierungsprozess unterzogen wird, wobei ein oder mehrere Schaltungsbereiche, die skaliert werden sollen, markiert werden. Zum Beispiel zeigt die Bedienoberfläche eine Darstellung an, die der von 2A ähnlich ist, in der die Schaltungsbereiche 201 bis 204 in Formaten visuell dargestellt sind, die von denen anderer, unskalierter Schaltungsbereiche verschieden sind, wie etwa des unskalierten Schaltungsbereichs 205. In einem nicht-beschränkenden Beispiel sind die zu vergrößernden Schaltungsbereiche 201 und 202 in einer ersten Farbe dargestellt, die zu verkleinernden Schaltungsbereiche 203 und 204 sind in einer zweiten Farbe dargestellt, die sich von der ersten Farbe unterscheidet, und die anderen, unskalierten Schaltungsbereiche, die den unskalierten Schaltungsbereich 205 umfassen, sind in einer dritten Farbe dargestellt, die sich von der ersten und der zweiten Farbe unterscheidet. Dadurch kann bei einer oder mehreren Ausführungsformen ein Benutzer, z. B. ein Layout-Entwickler, den einen oder die mehreren zu vergrößernden und/oder zu verkleinernden Schaltungsbereiche schnell und/oder leicht erkennen, und er kann entsprechende Benutzereingaben und/oder Korrekturen vornehmen, wenn er von einem automatischen System, z. B. einem APR-Tool, dazu aufgefordert wird. Das beschriebene Farbschema als eine Möglichkeit zum Markieren von zu skalierenden Schaltungsbereichen ist lediglich ein Beispiel. Andere Schemata mit visuell unterscheidbaren Formaten liegen ebenfalls innerhalb des Schutzumfangs verschiedenen Ausführungsformen. Zum Beispiel können Transparenz-, Blink- oder andere Animationen, unterschiedliche Schattierungen, unterschiedliche Hintergründe und/oder Begrenzungen, andere visuelle Effekte oder dergleichen verwendet werden, um zu skalierende Schaltungsbereiche zu markieren und/oder visuell von unskalierten Schaltungsbereichen in demselben Layout zu unterscheiden.
  • 2B enthält schematische Darstellungen eines Schaltungsbereichs 210 eines IC-Layouts auf verschiedenen Stufen bei einer Vergrößerungsoperation entlang der x-Achse gemäß einigen Ausführungsformen. Bei einigen Ausführungsformen entspricht der Schaltungsbereich 210 mindestens einem der Schaltungsbereiche 201 und 202, und/oder das IC-Layout entspricht dem IC-Layout 200. In 2B zeigt die obere Darstellung den Schaltungsbereich 210 vor der Skalierung, die mittlere Darstellung zeigt einen Zwischenschaltungsbereich 230, der dem Schaltungsbereich 210 nach der Skalierung und einer Trassierungsmodifikation entspricht, und die untere Darstellung zeigt einen modifizierten Schaltungsbereich 232, der dem Zwischenschaltungsbereich 230 nach einer weiteren Trassierungsmodifikation entspricht.
  • Der Schaltungsbereich 210 weist Folgendes auf: einen oder mehrere aktive Bereiche, die sich entlang einer ersten Richtung, z. B. entlang der x-Achse, erstrecken; und eine oder mehrere Gatestrukturen, die sich quer über den einen oder die mehreren aktiven Bereiche und entlang einer zweiten Richtung, z. B. entlang der y-Achse, erstrecken, die quer zu der ersten Richtung ist. Der Einfachheit halber ist bei der beispielhaften Konfiguration von 2B der Schaltungsbereich 210 als ein Schaltungsbereich dargestellt, der einen aktiven Bereich 211 und Gatestrukturen 212, 213 und 214 aufweist, die sich quer über den aktiven Bereich 211 erstrecken. Die angegebenen und/oder dargestellten Anzahlen von aktiven Bereichen und/oder Gatestrukturen sind nur beispielhaft. Andere Anzahlen von aktiven Bereichen und/oder Gatestrukturen liegen ebenfalls innerhalb des Schutzumfangs verschiedener Ausführungsformen. Aktive Bereiche werden gelegentlich als Oxid-Definitionsbereiche (OD-Bereiche) bezeichnet und sind in den Zeichnungen schematisch mit dem Bezugssymbol „OD“ dargestellt. Die x-Achse wird gelegentlich als OD-Richtung bezeichnet. Der aktive Bereich 211 in einem hergestellten IC, der dem Layout entspricht, enthält p-Dotanden und/oder n-Dotanden. Die Gatestrukturen 212 bis 214 in einem IC, der dem Layout entspricht, enthalten ein leitfähiges Material, wie etwa Polysilizium, und sind in den Zeichnungen schematisch mit dem Bezugssymbol „PO“ dargestellt. Die x-Achse wird gelegentlich als Polysilizium-Richtung (Poly-Richtung) bezeichnet. Andere leitfähige Materialien für die Gatestrukturen, wie etwa Metalle, liegen ebenfalls innerhalb des Schutzumfangs verschiedener Ausführungsformen.
  • Der eine oder die mehreren aktiven Bereiche und die eine oder die mehreren Gatestrukturen des Schaltungsbereichs 210 bilden gemeinsam ein oder mehrere Schaltungselemente. Der Einfachheit halber ist bei der beispielhaften Konfiguration von 2B der Schaltungsbereich 210 als ein Schaltungsbereich dargestellt, der einen Transistor aufweist, der mit dem aktiven Bereich 211 und der Gatestruktur 213 konfiguriert ist. Die Gatestruktur 213 entspricht einem Gate des Transistors. Gebiete des aktiven Bereichs 211 auf gegenüberliegenden Seiten der Gatestruktur 213 entsprechen Source/Drainbereichen (nicht bezeichnet) des Transistors. Bei einigen Ausführungsformen entspricht mindestens eine der Gatestrukturen 212 und 214 einem Gate-Anschluss eines anderen Transistors in dem Layout. Bei mindestens einer Ausführungsform entspricht mindestens eine der Gatestrukturen 212 und 214 einer Dummy-Gatestruktur. Die Gatestruktur 213 ist ein Beispiel für „funktionelle Gatestrukturen“, die zusammen mit den tieferliegenden aktiven Bereichen Transistoren konfigurieren und/oder mit einem oder mehreren anderen Schaltungselementen elektrisch verbunden sind. Im Gegensatz zu funktionellen Gatestrukturen sind Dummy-Gatestrukturen oder nicht-funktionelle Gatestrukturen nicht so konfiguriert, dass sie Transistoren zusammen mit tieferliegenden aktiven Bereichen bilden, und/oder ein oder mehrere Transistoren, die von Dummy-Gatestrukturen zusammen mit den tieferliegenden aktiven Bereichen gebildet werden, sind nicht mit anderen Schaltungselementen elektrisch verbunden. Bei mindestens einer Ausführungsform weisen Dummy-Gatestrukturen ein dielektrisches Material in einem hergestellten IC auf.
  • In dem Schaltungsbereich 210 sind die Gatestrukturen, die Dummy-Gatestrukturen und funktionelle Gatestrukturen umfassen, mit einem regelmäßigen Gatestruktur-Pitch CPP angeordnet. Ein Gatestruktur-Pitch CPP ist ein Mittenabstand entlang der x-Achse zwischen benachbarten Gatestrukturen. Wie zum Beispiel in 2B gezeigt ist, ist ein Abstand entlang der x-Achse zwischen einer Mittellinie (nicht bezeichnet) der Gatestruktur 212 und einer Mittellinie (nicht bezeichnet) der benachbarten Gatestruktur 213 ein Gatestruktur-Pitch CPP. Bei einigen Ausführungsformen wird ein Schaltungsbereich durch Vergrößern des Gatestruktur-Pitchs der Gatestrukturen in dem Schaltungsbereich vergrößert und wird durch Verkleinern des Gatestruktur-Pitchs der Gatestrukturen in dem Schaltungsbereich verkleinert, wie hier dargelegt ist. Jede der Gatestrukturen in dem Schaltungsbereich 210, die funktionelle und Dummy-Gatestrukturen umfassen, hat eine Gatestrukturbreite wg, die zum Beispiel für die Gatestruktur 214 in 2B dargestellt ist.
  • Der Schaltungsbereich 210 weist weiterhin Kontaktstrukturen über und in elektrischem Kontakt mit den entsprechenden Source/Drainbereichen in den aktiven Bereichen des Schaltungsbereichs 210 auf. Kontaktstrukturen werden gelegentlich als Metall-Vorrichtung-Strukturen bezeichnet und sind in den Zeichnungen schematisch mit dem Bezugssymbol „MD“ dargestellt. Eine MD-Kontaktstruktur in einem hergestellten IC enthält ein leitfähiges Material, das über einem entsprechenden Source/Drainbereich in dem entsprechenden aktiven Bereich abgeschieden ist, um eine elektrische Verbindung von einer oder mehreren in dem aktiven Bereich hergestellten Vorrichtungen mit anderen Schaltungen zu definieren. Ein beispielhaftes leitfähiges Material für MD-Kontaktstrukturen in einem hergestellten IC ist Metall. Andere Materialien liegen ebenfalls innerhalb des Schutzumfangs verschiedener Ausführungsformen. Bei der beispielhaften Konfiguration von 2B sind MD-Kontaktstrukturen 215 und 216 über und in elektrischem Kontakt mit entsprechenden Source/Drainbereichen in dem aktiven Bereich 211 angeordnet. Die MD-Kontaktstrukturen 215 und 216 erstrecken sich entlang der x-Achse. Die MD-Kontaktstrukturen und die Gatestrukturen (die funktionelle und Dummy-Gatestrukturen umfassen) sind wechselweise entlang der x-Achse angeordnet. Ein Pitch zwischen benachbarten MD-Kontaktstrukturen ist gleich dem Gatestruktur-Pitch CPP zwischen benachbarten Gatestrukturen. Wie zum Beispiel in 2B gezeigt ist, ist ein Abstand entlang der x-Achse zwischen einer Mittellinie (nicht bezeichnet) der MD-Kontaktstruktur 215 und einer Mittellinie (nicht bezeichnet) der benachbarten MD-Kontaktstruktur 215 gleich dem Gatestruktur-Pitch CPP.
  • Der Schaltungsbereich 210 weist weiterhin Durchkontaktierungen über und in elektrischem Kontakt mit den entsprechenden Gatestrukturen oder MD-Kontaktstrukturen auf. Eine Durchkontaktierung über und in elektrischem Kontakt mit einer MD-Kontaktstruktur wird gelegentlich als „Durchkontaktierung zu einer Vorrichtung“ (VD-Durchkontaktierung) bezeichnet. Eine Durchkontaktierung über und in elektrischem Kontakt mit einer Gatestruktur wird gelegentlich als „Durchkontaktierung zu einem Gate“ (VG-Durchkontaktierung) bezeichnet. Bei der beispielhaften Konfiguration von 2B ist eine VG-Durchkontaktierung 218 über und in elektrischem Kontakt mit der Gatestruktur 213 angeordnet, und VD-Durchkontaktierungen 217 und 219 sind entsprechend über und in elektrischem Kontakt mit den MD-Kontaktstrukturen 215 und 216 angeordnet. Ein beispielhaftes Material für VD- und VG-Durchkontaktierungen in einem hergestellten IC ist Metall. Andere Materialien liegen ebenfalls innerhalb des Schutzumfangs verschiedener Ausführungsformen.
  • Der Schaltungsbereich 210 weist weiterhin eine oder mehrere Metallschichten und Durchkontaktierungsschichten auf, die nacheinander und wechselweise über den VD- und VG-Durchkontaktierungen angeordnet sind. Die unterste Metallschicht direkt über und in elektrischem Kontakt mit den VD- und VG-Durchkontaktierungen ist eine Metall-null-Schicht (Mo-Schicht). Mit anderen Worten, die Mo-Schicht ist die unterste Metallschicht über den aktiven Bereichen oder ist die Metallschicht, die den aktiven Bereichen am nächsten ist. Eine nächste Metallschicht direkt über der Mo-Schicht ist eine Metall-eins-Schicht (M1-Schicht) oder dergleichen. Eine Durchkontaktierungsschicht Vn ist zwischen der Mn-Schicht und der (Mn+1)-Schicht angeordnet und verbindet diese Schichten elektrisch, wobei n eine ganze Zahl ab null ist. Zum Beispiel ist eine Durchkontaktierung-null-Schicht (Vo-Schicht) die unterste Durchkontaktierungsschicht, die zwischen der Mo-Schicht und der M1-Schicht angeordnet ist und diese elektrisch verbindet. Weitere Durchkontaktierungsschichten sind V1, V2 oder dergleichen. Bei der beispielhaften Konfiguration von 2B sind leitfähige Mo-Strukturen 227, 228 und 229 als Strukturen dargestellt, die in dem Schaltungsbereich 210 enthalten sind. Die leitfähigen Mo-Strukturen 227, 228 und 229 sind entsprechend über und in elektrischem Kontakt mit den Durchkontaktierungen 217, 218 und 219 angeordnet. Die leitfähigen Mo-Strukturen 227, 228 und 229 sind entlang der x-Achse länglich und haben jeweils eine Metallbreite wm entlang der y-Achse. In einer anderen Metallschicht, z. B. der M1-Schicht (in 2B nicht dargestellt), sind leitfähige Strukturen entlang der y-Achse länglich, und jede leitfähige Struktur hat eine Metallbreite wm entlang der x-Achse. Bei einigen Ausführungsformen dienen die leitfähigen Strukturen 227, 228 und 229 als Beispiele für leitfähige Strukturen in einer geradzahligen Metallschicht, z. B. M2, M4 oder dergleichen, und die Durchkontaktierungen 217, 218 und 219 dienen als Beispiele für Durchkontaktierungen in einer ungeradzahligen Durchkontaktierungsschicht, z. B. V1, V3 oder dergleichen. Bei einigen Ausführungsformen weist der Schaltungsbereich 210 leitfähige Strukturen und/oder Durchkontaktierungen anderer Metallschichten und/oder Durchkontaktierungsschichten auf, die der Einfachheit halber in 2B weggelassen sind. Die beschriebene und dargestellte Konfiguration verschiedener Elemente, wie etwa aktiver Bereiche, Gatestrukturen, MD-Kontaktstrukturen, leitfähiger Strukturen und Durchkontaktierungen, ist beispielhaft. Andere Konfigurationen liegen ebenfalls innerhalb des Schutzumfangs verschiedener Ausführungsformen.
  • Der Schaltungsbereich 210 weist einen Grenzbereich 220 auf, in dem verschiedene Schaltungselemente und/oder leitfähige Strukturen und/oder Durchkontaktierungen des Schaltungsbereichs 210 angeordnet sind. Bei der beispielhaften Konfiguration von 2B ist der Grenzbereich 220 rechteckig und hat Ränder 221 bis 224. Die beschriebene Form und die Anzahl von Rändern des Grenzbereichs 220 sind lediglich Beispiele. Andere Konfigurationen liegen ebenfalls innerhalb des Schutzumfangs verschiedener Ausführungsformen. Bei einigen Ausführungsformen werden bei einer Platzierungs- und Trassierungsoperation, z. B. der Operation 130, die mit einem APR-Tool ausgeführt wird, wie hier dargelegt ist, Zellen und/oder Schaltungsbereiche in einem IC-Layout aneinandergrenzend entlang ihren jeweiligen Grenzbereichen platziert. Zum Beispiel kann der Schaltungsbereich 210 angrenzend an eine oder mehrere andere Zellen oder Schaltungsbereiche entlang der x-Achse an einem oder mehreren der Ränder 221 und 223 platziert werden. Zusätzlich oder alternativ kann der Schaltungsbereich 210 angrenzend an eine oder mehrere andere Zellen oder Schaltungsbereiche entlang der y-Achse an einem oder mehreren der Ränder 222 und 224 platziert werden. Bei einigen Ausführungsformen werden ein oder mehrere der Ränder 221 bis 224 nicht angrenzend an andere Zellen oder Schaltungsbereiche des IC-Layouts platziert.
  • Eine Größe des Schaltungsbereichs 210 wird von dem Grenzbereich 220 definiert. Zum Beispiel hat der Schaltungsbereich 210 eine Breite W entlang der x-Achse als einen Abstand zwischen den Rändern 221 und 223 und eine Höhe H entlang der y-Achse als einen Abstand zwischen den Rändern 222 und 224 des Grenzbereichs 220. Bei der beispielhaften Konfiguration von 2B stimmen die Ränder 221 und 223 entsprechend mit äußeren Rändern der Gatestrukturen 212 und 214 überein. Andere Konfigurationen liegen ebenfalls innerhalb des Schutzumfangs verschiedener Ausführungsformen. Zum Beispiel stimmen bei mindestens einer Ausführungsform die Ränder 221 und 223 entsprechend mit Mittellinien der Gatestrukturen 212 und 214 überein.
  • Bei einigen Ausführungsformen umfasst eine Vergrößerungsoperation an einem Schaltungsbereich entlang der x-Achse ein Vergrößern des Gatestruktur-Pitchs des Schaltungsbereichs auf einen größeren Gatestruktur-Pitch. Wie zum Beispiel in der mittleren Darstellung von 2B gezeigt ist, wird der Gatestruktur-Pitch CPP des Schaltungsbereichs 210 auf einen neuen Gatestruktur-Pitch CPPb vergrößert, der größer als der Gatestruktur-Pitch CPP ist. Ein Skalierfaktor der Vergrößerungsoperation ist das Verhältnis CPPb/CPP, das größer als 1 ist. In einem Beispiel wird ein Schaltungsbereich um bis zu etwa 10 % vergrößert, sodass der Skalierfaktor in einem Bereich von mehr als 1 bis etwa 1,1 liegt. Bei der beispielhaften Konfiguration von 2B ist die Skalierungsrichtung die (X+)-Richtung, und der Rand 223 des Grenzbereichs 220 des Schaltungsbereichs 210 ist feststehend. Andere Methoden zum Vergrößern des Schaltungsbereichs 210 liegen jedoch ebenfalls innerhalb des Schutzumfangs verschiedener Ausführungsformen, wie unter Bezugnahme auf 2A dargelegt ist.
  • Bei einigen Ausführungsformen werden Informationen, die dem neuen Gatestruktur-Pitch CPPb und/oder dem Skalierfaktor CPPb/CPP entsprechen, automatisch von einem automatischen System und/oder manuell von einem Benutzer in ein APR-Tool eingegeben. Aufgrund der eingegebenen Informationen erhält das APR-Tool den neuen Gatestruktur-Pitch CPPb und führt eine Neuplatzierung von Schaltungselementen (oder -vorrichtungen) des Schaltungsbereichs 210 mit dem neuen Gatestruktur-Pitch CPPb entlang der x-Achse durch. Bei der Neuplatzierung werden die Vorrichtungen des Schaltungsbereichs 210 in dem IC-Layout platziert, aber sie werden mit dem neuen Gatestruktur-Pitch CPPb angeordnet. Dadurch wird eine Größe der Vorrichtungen in dem Schaltungsbereich 210 vergrößert, und ein Zwischenschaltungsbereich 230 wird erhalten. Der Zwischenschaltungsbereich 230 enthält alle Strukturelemente und/oder Vorrichtungen des Schaltungsbereichs 210 und ist so konfiguriert, dass er dieselben Funktionen wie der Schaltungsbereich 210 in einem hergestellten IC ausführt. Bei der beispielhaften Konfiguration von 2B enthält der Zwischenschaltungsbereich 230 die Gatestrukturen 212, 213 und 214, die nun mit dem neuen Gatestruktur-Pitch CPPb angeordnet sind, und die MD-Kontaktstrukturen 215 und 216, die nun ebenfalls mit dem neuen Gatestruktur-Pitch CPPb angeordnet sind. Bei einigen Ausführungsformen sind die Gatestrukturbreite wg der Gatestrukturen 212, 213 und 214 und/oder eine entsprechende MD-Breite (nicht bezeichnet) der MD-Kontaktstrukturen 215 und 216 in dem Zwischenschaltungsbereich 230 genauso groß wie in dem Schaltungsbereich 210. Mit anderen Worten, die Gatestrukturen 212, 213 und 214 und die MD-Kontaktstrukturen 215 und 216 werden in dem Zwischenschaltungsbereich 230 mit dem neuen Gatestruktur-Pitch CPPb umverteilt, ohne ihre entsprechenden Breiten zu ändern. Bei einigen Ausführungsformen werden die Gatestrukturbreite der Gatestrukturen 212, 213 und 214 und/oder die Breite der MD-Kontaktstrukturen 215 und 216 entsprechend dem Skalierfaktor skaliert. Bei einigen Ausführungsformen werden die Breite und die Länge jedes/jeder der aktiven Bereiche, Gatestrukturen und MD-Kontaktstrukturen in einem Schaltungsbereich entsprechend demselben Skalierfaktor skaliert.
  • Der aktive Bereich 211 des Schaltungsbereichs 210 wird entsprechend dem Skalierfaktor vergrößert und wird zu einem vergrößerten aktiven Bereich 211b, der eine größere Breite (nicht bezeichnet) entlang der x-Achse als der aktive Bereich 211 hat. Der vergrößerte aktive Bereich 211b hat dieselbe Höhe (nicht bezeichnet) entlang der y-Achse wie der aktive Bereich 211. Die Größe, z. B. die Breite entlang der x-Achse, des Schaltungsbereichs 210 wird ebenfalls vergrößert. Zum Beispiel hat der Zwischenschaltungsbereich 230 eine Breite Wb, die der Breite W des Schaltungsbereichs 210 und dem Skalierfaktor CPPb/CPP entspricht. Bei mindestens einer Ausführungsform ist Wb = W × CPPb/CPP. Andere Berechnungen für Wb liegen ebenfalls innerhalb des Schutzumfangs verschiedener Ausführungsformen. Eine Breitenänderung entlang der x-Achse durch das Vergrößern beträgt ΔWb = Wb - W.
  • Bei einigen Ausführungsformen führt das APR-Tool nach der Neuplatzierung eine Trassierungsmodifikation durch, um mindestens ein vorhandenes Trassierungselement in dem Schaltungsbereich 210 anzupassen und/oder mindestens ein weiteres Trassierungselement hinzuzufügen. Wie hier dargelegt ist, umfasst ein Trassierungselement eine leitfähige Struktur und/oder eine Durchkontaktierung. Leitfähige Strukturen, die entlang der y-Achse länglich sind, werden gelegentlich als vertikale Trassierungselemente bezeichnet, und leitfähige Strukturen, die entlang der x-Achse länglich sind, werden gelegentlich als horizontale Trassierungselemente bezeichnet. Die leitfähigen Strukturen 227, 228 und 229 sind Beispiele für eine horizontale Trassierungselemente. Weitere Beispiele für horizontale Trassierungselemente und Beispiele für vertikale Trassierungselemente werden unter Bezugnahme auf die 4 bis 6 beschrieben.
  • Bei einigen Ausführungsformen umfasst ein Anpassen von vorhandenen Trassierungselementen nach dem Skalieren eines Schaltungsbereichs entlang der x-Achse ein Umordnen von vorhandenen Durchkontaktierungen und vertikalen Trassierungselementen des Schaltungsbereichs entsprechend dem Skalierfaktor. Zum Beispiel werden die Positionen der Durchkontaktierungen 217, 218 und 219 entlang der x-Achse in dem Schaltungsbereich 210 entlang der Skalierungsrichtung, d. h. der (X+)-Richtung, verschoben, um neue Positionen der Durchkontaktierungen 217, 218 und 219 in dem Zwischenschaltungsbereich 230 zu werden. Eine Verschiebungsstrecke jeder der Durchkontaktierungen 217, 218 und 219 ist, entsprechend dem Skalierfaktor, proportional zu einem Abstand entlang der x-Achse zwischen der Durchkontaktierung 217, 218, 219 und dem feststehenden Rand 223. Zwischen dem Schaltungsbereich 210 und dem Zwischenschaltungsbereich 230 wird die Position der Durchkontaktierung 217 um die kleinste Strecke in der (X+)-Richtung verschoben; die Position der Durchkontaktierung 218 wird um eine Strecke verschoben, die größer als die der Durchkontaktierung 217 ist; und die Position der Durchkontaktierung 219 wird um eine Strecke verschoben, die größer als die der Durchkontaktierung 218 ist. Das vertikale Trassierungselement wird in einer ähnlichen Weise verschoben. Bei einigen Ausführungsformen werden die Größe der Durchkontaktierungen und/oder die Metallbreite der vertikalen Trassierungselemente durch die Skalierung des Schaltungsbereichs nicht verändert. Durch das Skalieren und nachfolgende Umordnen von Durchkontaktierungen und vertikalen Trassierungselementen, die in dem Schaltungsbereich 210 vorhanden sind, wird der Zwischenschaltungsbereich 230 erhalten.
  • Bei einigen Ausführungsformen umfasst das Anpassen von vorhandenen Trassierungselementen nach dem Skalieren eines Schaltungsbereichs entlang der x-Achse weiterhin ein Neudimensionieren eines oder mehrerer vorhandener horizontaler Trassierungselemente des Schaltungsbereichs. Zum Beispiel zeigt die mittlere Darstellung von 2B die vorhandenen horizontalen Trassierungselemente des Schaltungsbereichs 210, d. h., die leitfähigen Strukturen 227, 228 und 229, nach dem Skalieren. Die leitfähigen Strukturen 227, 228 und 229 werden entsprechend dem Skalierfaktor neu dimensioniert, um entsprechende leitfähige Strukturen 227b, 228b und 229b in dem modifizierten Schaltungsbereich 232 in der unteren Darstellung von 2B zu erhalten. Zum Beispiel wird die Länge jeder der leitfähigen Strukturen 227, 228 und 229 in dem Schaltungsbereich 210 mit dem Skalierfaktor neu dimensioniert, z. B. vergrö-ßert, um die Länge der entsprechenden leitfähigen Struktur 227b, 228b, 229b in dem modifizierten Schaltungsbereich 232 zu erhalten. Weitere horizontale Trassierungselemente, z. B. leitfähige Strukturen in einer oder mehreren geradzahligen Metallschichten, werden in ähnlicher Weise neu dimensioniert. Bei einigen Ausführungsformen wird die Metallbreite der horizontalen Trassierungselemente durch das Skalieren des Schaltungsbereichs nicht geändert.
  • Mit Ausnahme der neu dimensionierten Längen der leitfähigen Strukturen 227b, 228b und 229b ist der modifizierte Schaltungsbereich 232 derselbe wie der Zwischenschaltungsbereich 230. Der modifizierte Schaltungsbereich 232 ist das Ergebnis der beschriebenen Vergrößerungsoperation an dem Schaltungsbereich 210. Der modifizierte Schaltungsbereich 232 ist so konfiguriert, dass er dieselben Funktionen wie der Schaltungsbereich 210 ausführt. Die durch die Vergrößerungsoperation vergrößerte Größe von Vorrichtungen in dem modifizierten Schaltungsbereich 232 ermöglicht jedoch eine oder mehrere erwünschte Anpassungen bei der Herstellungsausbeute und/oder Leistung der hergestellten ICs, die einem modifizierten Layout entsprechen, das den modifizierten Schaltungsbereich 232 enthält.
  • 2C umfasst schematische Darstellungen des Schaltungsbereichs 210 eines IC-Layouts auf verschiedenen Stufen bei einer Verkleinerungsoperation entlang der x-Achse gemäß einigen Ausführungsformen. Bei einigen Ausführungsformen entspricht der Schaltungsbereich 210 von 2C mindestens einem der Schaltungsbereiche 203 und 204, und/oder das IC-Layout entspricht dem IC-Layout 200. In 2C zeigt die obere Darstellung den Schaltungsbereich 210 vor der Skalierung; die mittlere Darstellung zeigt einen Zwischenschaltungsbereich 234, der dem Schaltungsbereich 210 nach der Skalierung und einer Trassierungsmodifikation entspricht; und die untere Darstellung zeigt einen modifizierten Schaltungsbereich 236, der dem Zwischenschaltungsbereich 234 nach einer weiteren Trassierungsmodifikation entspricht. Die obere Darstellung von 2C ist die Gleiche wie die obere Darstellung von 2B, und daher entfällt die detaillierte Beschreibung der oberen Darstellung von 2C.
  • Bei einigen Ausführungsformen umfasst eine Verkleinerungsoperation an einem Schaltungsbereich entlang der x-Achse ein Verkleinern des Gatestruktur-Pitchs des Schaltungsbereichs auf einen kleineren Gatestruktur-Pitch. Wie zum Beispiel in der mittleren Darstellung von 2C gezeigt ist, wird der Gatestruktur-Pitch CPP des Schaltungsbereichs 210 auf einen neuen Gatestruktur-Pitch CPPs verkleinert, der kleiner als der Gatestruktur-Pitch CPP ist. Ein Skalierfaktor der Verkleinerungsoperation ist das Verhältnis CPPs/CPP, das kleiner als 1 ist. In einem Beispiel wird ein Schaltungsbereich um bis zu etwa 10 % verkleinert, wodurch der Skalierfaktor in einem Bereich von weniger als 1 bis etwa 0,9 liegt. Bei der beispielhaften Konfiguration von 2C ist die Skalierungsrichtung die (X+)-Richtung, und der Rand 223 des Grenzbereichs 220 des Schaltungsbereichs 210 ist feststehend. Andere Methoden zum Verkleinern des Schaltungsbereichs 210 liegen jedoch ebenfalls innerhalb des Schutzumfangs verschiedener Ausführungsformen, wie unter Bezugnahme auf 2A dargelegt ist.
  • Bei einigen Ausführungsformen werden Informationen, die dem neuen Gatestruktur-Pitch CPPs und/oder dem Skalierfaktor CPPs/CPP entsprechen, automatisch von einem automatischen System und/oder manuell von einem Benutzer in ein APR-Tool eingegeben. Aufgrund der eingegebenen Informationen erhält das APR-Tool den neuen Gatestruktur-Pitch CPPs und führt eine Neuplatzierung von Schaltungselementen (oder -vorrichtungen) des Schaltungsbereichs 210 mit dem neuen Gatestruktur-Pitch CPPs entlang der x-Achse durch. Bei der Neuplatzierung werden die Vorrichtungen des Schaltungsbereichs 210 in dem IC-Layout platziert, aber sie werden mit dem neuen Gatestruktur-Pitch CPPs angeordnet. Dadurch wird eine Größe der Vorrichtungen in dem Schaltungsbereich 210 verkleinert, und ein Zwischenschaltungsbereich 234 wird erhalten. Der Zwischenschaltungsbereich 234 enthält alle Strukturelemente und/oder Vorrichtungen des Schaltungsbereichs 210 und ist so konfiguriert, dass er dieselben Funktionen wie der Schaltungsbereich 210 in einem hergestellten IC ausführt. Bei der beispielhaften Konfiguration von 2C enthält der Zwischenschaltungsbereich 234 die Gatestrukturen 212, 213 und 214, die nun mit dem neuen Gatestruktur-Pitch CPPs angeordnet sind, und die MD-Kontaktstrukturen 215 und 216, die nun ebenfalls mit dem neuen Gatestruktur-Pitch CPPs angeordnet sind. Bei einigen Ausführungsformen sind die Gatestrukturbreite wg der Gatestrukturen 212, 213 und 214 und/oder eine entsprechende MD-Breite (nicht bezeichnet) der MD-Kontaktstrukturen 215 und 216 in dem Zwischenschaltungsbereich 234 genauso groß wie in dem Schaltungsbereich 210. Mit anderen Worten, die Gatestrukturen 212, 213 und 214 und die MD-Kontaktstrukturen 215 und 216 werden in dem Zwischenschaltungsbereich 234 mit dem neuen Gatestruktur-Pitch CPPs umverteilt, ohne ihre entsprechenden Breiten zu ändern. Bei einigen Ausführungsformen werden die Gatestrukturbreite der Gatestrukturen 212, 213 und 214 und/oder die Breite der MD-Kontaktstrukturen 215 und 216 entsprechend dem Skalierfaktor skaliert. Bei einigen Ausführungsformen werden die Breite und die Länge jedes/jeder der aktiven Bereiche, Gatestrukturen und MD-Kontaktstrukturen in einem Schaltungsbereich entsprechend demselben Skalierfaktor skaliert.
  • Der aktive Bereich 211 des Schaltungsbereichs 210 wird entsprechend dem Skalierfaktor verkleinert und wird zu einem verkleinerten aktiven Bereich 211s, der eine kleinere Breite (nicht bezeichnet) entlang der x-Achse als der aktive Bereich 211 hat. Der verkleinerte aktive Bereich 211s hat dieselbe Höhe (nicht bezeichnet) entlang der y-Achse wie der aktive Bereich 211. Die Größe, z. B. die Breite entlang der x-Achse, des Schaltungsbereichs 210 wird ebenfalls verkleinert. Zum Beispiel hat der Zwischenschaltungsbereich 234 eine Breite Ws, die der Breite W des Schaltungsbereichs 210 und dem Skalierfaktor CPPs/CPP entspricht. Bei mindestens einer Ausführungsform ist Ws = W × CPPs/CPP. Andere Berechnungen für Ws liegen ebenfalls innerhalb des Schutzumfangs verschiedener Ausführungsformen. Eine Breitenänderung entlang der x-Achse durch das Verkleinern beträgt ΔWs = W - Ws.
  • Bei einigen Ausführungsformen führt das APR-Tool nach der Neuplatzierung eine Trassierungsmodifikation durch, um mindestens ein vorhandenes Trassierungselement in dem Schaltungsbereich 210 anzupassen und/oder um mindestens ein weiteres Trassierungselement hinzuzufügen. Bei einigen Ausführungsformen umfasst ein Anpassen von vorhandenen Trassierungselementen nach dem Skalieren eines Schaltungsbereichs entlang der x-Achse ein Umordnen von vorhandenen Durchkontaktierungen und vertikalen Trassierungselementen des Schaltungsbereichs entsprechend dem Skalierfaktor. Zum Beispiel werden die Positionen der Durchkontaktierungen 217, 218 und 219 entlang der x-Achse in dem Schaltungsbereich 210 in der (X-)-Richtung verschoben, um neue Positionen der Durchkontaktierungen 217, 218 und 219 in dem Zwischenschaltungsbereich 234 zu werden. Eine Verschiebungsstrecke jeder der Durchkontaktierungen 217, 218 und 219 ist, entsprechend dem Skalierfaktor, proportional zu einem Abstand entlang der x-Achse zwischen der Durchkontaktierung 217, 218, 219 und dem feststehenden Rand 223. Zwischen dem Schaltungsbereich 210 und dem Zwischenschaltungsbereich 234 wird die Position der Durchkontaktierung 217 um die kleinste Strecke in der (X-)-Richtung verschoben; die Position der Durchkontaktierung 218 wird um eine Strecke verschoben, die größer als die der Durchkontaktierung 217 ist; und die Position der Durchkontaktierung 219 wird um eine Strecke verschoben, die größer als die der Durchkontaktierung 218 ist. Das vertikale Trassierungselement wird in einer ähnlichen Weise verschoben. Bei einigen Ausführungsformen werden die Größe der Durchkontaktierungen und/oder die Metallbreite der vertikalen Trassierungselemente durch die Skalierung des Schaltungsbereichs nicht verändert. Durch das Skalieren und nachfolgende Umordnen von Durchkontaktierungen und vertikalen Trassierungselementen, die in dem Schaltungsbereich 210 vorhanden sind, wird der Zwischenschaltungsbereich 234 erhalten.
  • Bei einigen Ausführungsformen umfasst das Anpassen von vorhandenen Trassierungselementen nach dem Skalieren eines Schaltungsbereichs entlang der x-Achse weiterhin ein Neudimensionieren eines oder mehrerer vorhandener horizontaler Trassierungselemente des Schaltungsbereichs. Zum Beispiel zeigt die mittlere Darstellung von 2C die vorhandenen horizontalen Trassierungselemente des Schaltungsbereichs 210, d. h., die leitfähigen Strukturen 227, 228 und 229, nach dem Skalieren. Die leitfähigen Strukturen 227, 228 und 229 werden entsprechend dem Skalierfaktor neu dimensioniert, um entsprechende leitfähige Strukturen 227s, 228s und 229s in dem modifizierten Schaltungsbereich 236 in der unteren Darstellung von 2C zu erhalten. Zum Beispiel wird die Länge jeder der leitfähigen Strukturen 227, 228 und 229 in dem Schaltungsbereich 210 mit dem Skalierfaktor neu dimensioniert, z. B. verkleinert, um die Länge der entsprechenden leitfähigen Struktur 227s, 228s, 229s in dem modifizierten Schaltungsbereich 236 zu erhalten. Weitere horizontale Trassierungselemente, z. B. leitfähige Strukturen in einer oder mehreren geradzahligen Metallschichten, werden in ähnlicher Weise neu dimensioniert. Bei einigen Ausführungsformen wird die Metallbreite der horizontalen Trassierungselemente durch das Skalieren des Schaltungsbereichs nicht geändert.
  • Mit Ausnahme der neu dimensionierten Längen der leitfähigen Strukturen 227s, 228s und 229s ist der modifizierte Schaltungsbereich 236 derselbe wie der Zwischenschaltungsbereich 234. Der modifizierte Schaltungsbereich 236 ist das Ergebnis der beschriebenen Verkleinerungsoperation an dem Schaltungsbereich 210. Der modifizierte Schaltungsbereich 236 ist so konfiguriert, dass er dieselben Funktionen wie der Schaltungsbereich 210 ausführt. Die durch die Verkleinerungsoperation verkleinerte Größe von Vorrichtungen in dem modifizierten Schaltungsbereich 236 ermöglicht jedoch eine oder mehrere erwünschte Anpassungen bei der Herstellungsausbeute und/oder der Leistung der hergestellten ICs, die einem modifizierten Layout entsprechen, das den modifizierten Schaltungsbereich 236 enthält.
  • Die Skalierungsoperationen, die unter Bezugnahme auf die 2B und 2C beschrieben worden sind, sind beispielhafte Skalierungsoperationen entlang der x-Achse. Bei einigen Ausführungsformen werden Skalierungsoperationen entlang der y-Achse oder Skalierungsoperationen entlang der x- und der y-Achse in ähnlicher Weise ausgeführt. Bei mindestens einer Ausführungsform wird ein Schaltungsbereich mit demselben Skalierfaktor entlang der x- und der y-Achse vergrößert oder verkleinert.
  • 2D ist eine schematische Schnittansicht eines IC 250 gemäß einigen Ausführungsformen. Bei mindestens einer Ausführungsform entspricht der IC 250 einem oder mehreren IC-Layouts, die unter Bezugnahme auf eine oder mehrere der 2A bis 2C und 3A bis 7 beschrieben worden sind.
  • Wie in 2D gezeigt ist, weist die IC-Vorrichtung 250 ein Substrat 252 auf, über dem Schaltungselemente und Strukturen hergestellt werden, die einem oder mehreren Schaltungsbereichen und/oder Layouts entsprechen, die hier beschrieben sind. Das Substrat 252 hat eine Dickenrichtung entlang einer z-Achse, die senkrecht zu der x- und der y-Achse ist. Die z-Achse hat eine (Z+)-Richtung und eine entgegengesetzte (Z-)-Richtung, wie in 2D gezeigt ist. Das Substrat 252 enthält bei mindestens einer Ausführungsform Silizium, Siliziumgermanium (SiGe), Galliumarsen oder andere geeignete Halbleiter- oder dielektrische Materialien. Bei einigen Ausführungsformen ist das Substrat 252 ein p-dotiertes Substrat. Bei einigen Ausführungsformen ist das Substrat 252 ein n-dotiertes Substrat. Bei einigen Ausführungsformen ist das Substrat 252 ein von einem Halbleitermaterial verschiedenes steifes kristallines Material [z. B. Diamant, Saphir, Aluminiumoxid (Al2O3) oder dergleichen], auf dem ein IC hergestellt wird.
  • Die IC-Vorrichtung 250 enthält weiterhin n- und p-Dotanden, die in das Substrat 252 eingebracht werden, um entsprechend aktive Bereiche eines n-Kanal-Metalloxidhalbleiters (NMOS) und aktive Bereiche eines p-Kanal-Metalloxidhalbleiters (PMOS) zu erzeugen. Die aktiven NMOS-Bereiche und die aktiven PMOS-Bereiche bilden aktive Bereiche. Bei einigen Ausführungsformen werden Isolationsstrukturen zwischen benachbarten aktiven Bereichen hergestellt. Der Einfachheit halber sind die Isolationsstrukturen in 2D nicht dargestellt. Bei mindestens einer Ausführungsform entsprechen die aktiven Bereiche des IC 250 einem oder mehreren aktiven Bereichen, die unter Bezugnahme auf die 2B und 2C beschrieben worden sind.
  • Die IC-Vorrichtung 250 weist weiterhin verschiedene Gatestrukturen über den aktiven Bereichen auf. Zum Beispiel weist eine Gatestruktur einen Gateteil 255 und ein entsprechendes Gatedielektrikum 256 über dem aktiven Bereich des Substrats 252 auf. Beispielhafte Materialien für das Gatedielektrikum 256, das eine oder mehrere Schichten aufweist, sind HfO2, ZrO2 oder dergleichen. Beispielhafte Materialien für den Gateteil 255 sind Polysilizium, Metall oder dergleichen. Bei einigen Ausführungsformen entsprechen verschiedene Gatestrukturen des IC 250 einer oder mehreren der Gatestrukturen 212, 213 und 214, die unter Bezugnahme auf die 2B und 2C beschrieben worden sind. Bei mindestens einer Ausführungsform enthalten Gatestrukturen, die Dummy-Gatestrukturen entsprechen, dielektrische Materialien.
  • Die IC-Vorrichtung 250 weist MD-Kontaktstrukturen zum elektrischen Verbinden von tieferliegenden Sources/Drains verschiedener Transistoren in den aktiven Bereichen mit anderen Schaltungselementen auf. Zum Beispiel sind MD-Kontaktstrukturen 257 in 2D dargestellt. Bei einigen Ausführungsformen entspricht mindestens eine der MD-Kontaktstrukturen 257 einer oder mehreren der MD-Kontaktstrukturen 215 und 216, die unter Bezugnahme auf die 2B und 2C beschrieben worden sind.
  • Die IC-Vorrichtung 250 weist weiterhin VD-Durchkontaktierungen und VG-Durchkontaktierungen entsprechend über und in elektrischem Kontakt mit MD-Kontaktstrukturen und Gatestrukturen auf. Wie zum Beispiel in 2D gezeigt ist, ist eine VG-Durchkontaktierung 258 über und in elektrischem Kontakt mit dem Gateteil 255 einer der Gatestrukturen angeordnet, und eine VD-Durchkontaktierung 259 ist über und in elektrischem Kontakt mit einer der MD-Kontaktstrukturen 257 angeordnet. Bei einigen Ausführungsformen entspricht die VG-Durchkontaktierung 258 der VG-Durchkontaktierung 218, und/oder die VD-Durchkontaktierung 259 entspricht einer oder mehreren der VD-Durchkontaktierungen 217 und 219, die unter Bezugnahme auf die 2B und 2C beschrieben worden sind.
  • Die IC-Vorrichtung 250 weist weiterhin eine Interconnect-Struktur 260 auf, die über den VD- und VG-Durchkontaktierungen angeordnet ist und eine Mehrzahl von Metallschichten M0, M1, ... und eine Mehrzahl von Durchkontaktierungsschichten V0, V1, ... umfasst, die wechselweise in der Dickenrichtung des Substrats 252, d. h., entlang der z-Achse, angeordnet sind. Die Interconnect-Struktur 260 weist weiterhin verschiedene Zwischenschichtdielektrikum-Schichten (ILD-Schichten) (nicht dargestellt oder bezeichnet) auf, in die die Metallschichten und die Durchkontaktierungsschichten eingebettet sind. Die Metallschichten und die Durchkontaktierungsschichten der Interconnect-Struktur 260 sind so konfiguriert, dass sie verschiedene Elemente oder Schaltkreise der IC-Vorrichtung 250 miteinander und/oder mit externen Schaltungen elektrisch verbinden. Der Einfachheit halber sind die Metallschichten und die Durchkontaktierungsschichten über der M1-Schicht in 2D nicht dargestellt.
  • Die Mo-Schicht weist leitfähige Mo-Strukturen 261 und 262 auf, die entsprechend über und in elektrischem Kontakt mit der VG-Durchkontaktierung 258 und der VD-Durchkontaktierung 259 angeordnet sind. Bei einigen Ausführungsformen entspricht mindestens eine der leitfähigen Mo-Strukturen 261 und 262 einer oder mehreren der leitfähigen Strukturen 227, 228 und 229, die unter Bezugnahme auf die 2B und 2C beschrieben worden sind. Die V0-Schicht weist V0-Durchkontaktierungen 263 und 264 auf, die entsprechend über und in elektrischem Kontakt mit den leitfähigen Mo-Strukturen 261 und 262 angeordnet sind. Die M1-Schicht weist leitfähige M1-Strukturen 265 und 266 auf, die entsprechend über und in elektrischem Kontakt mit den V0-Durchkontaktierungen 263 und 264 angeordnet sind. Die leitfähigen Mo-Strukturen, die V0-Durchkontaktierungen, die leitfähigen M1-Strukturen und/oder weitere leitfähige Strukturen und Durchkontaktierungen der Interconnect-Struktur 260 stellen elektrische Verbindungen mit verschiedenen Schaltungselementen des IC 250 und/oder mit externen Schaltungen her.
  • Bei einigen Ausführungsformen enthält durch verschiedene Skalierungsoperationen, die für entsprechende unterschiedliche Schaltungsbereiche in einem IC-Layout ausgeführt werden, ein IC, der entsprechend dem IC-Layout hergestellt wird, entsprechende unterschiedliche Schaltungsbereiche mit unterschiedlichen Gatestruktur-Pitchs. Wenn zum Beispiel die Schaltungsbereiche 201 und 202 des IC-Layouts 200 mit unterschiedlichen Skalierfaktoren vergrößert werden, enthält ein IC, der dem modifizierten IC-Layout 200 entspricht, entsprechende Schaltungsbereiche mit unterschiedlichen Gatestruktur-Pitchs, die größer als der Gatestruktur-Pitch in anderen, unskalierten Schaltungsbereichen sind. In einem weiteren Beispiel enthält, wenn die Schaltungsbereiche 203 und 204 des IC-Layouts 200 mit unterschiedlichen Skalierfaktoren verkleinert werden, ein IC, der dem modifizierten IC-Layout 200 entspricht, entsprechende Schaltungsbereiche mit unterschiedlichen Gatestruktur-Pitchs, die kleiner als der Gatestruktur-Pitch in anderen, unskalierten Schaltungsbereichen sind. In einem noch weiteren Beispiel enthält, wenn die Schaltungsbereiche 201 und 202 des IC-Layouts 200 mit unterschiedlichen Skalierfaktoren vergrößert werden und die Schaltungsbereiche 203 und 204 des IC-Layouts 200 mit unterschiedlichen Skalierfaktoren verkleinert werden, ein IC, der dem modifizierten IC-Layout 200 entspricht, entsprechende Schaltungsbereiche mit vier unterschiedlichen Gatestruktur-Pitchs, die von dem Gatestruktur-Pitch in anderen, unskalierten Schaltungsbereichen verschieden sind. Andere Konfigurationen liegen ebenfalls innerhalb des Schutzumfangs verschiedener Ausführungsformen.
  • 3A ist eine schematische Darstellung eines IC-Layouts 300 bei verschiedenen Skalierungsoperationen mit Schiebegebieten gemäß einigen Ausführungsformen.
  • Das IC-Layout 300 enthält Schaltungsbereiche 302, 303 und 304, die vergrößert werden sollen, und Gebiete 312 und 314. Bei einigen Ausführungsformen entsprechen ein oder mehrere der zu vergrößernden Schaltungsbereiche 302, 303 und 304 einem oder mehreren der Schaltungsbereiche 201 und 202. Bei mindestens einer Ausführungsform enthält mindestens eines der Gebiete 312 und 314 einen oder mehrere zu vergrößernde Schaltungsbereiche und/oder einen oder mehrere zu verkleinernde Schaltungsbereiche und/oder einen oder mehrere unskalierte Schaltungsbereiche.
  • Bei der beispielhaften Konfiguration von 3A sollen die Schaltungsbereiche 302, 303 und 304 in der (X+)-Richtung vergrößert werden. Das Gebiet 312 ist in der (X+)-Richtung in Bezug auf die Schaltungsbereiche 302 und 303 angeordnet und überlappt zumindest teilweise jeden der Schaltungsbereiche 302 und 303 entlang der x-Achse. Das Gebiet 314 ist in der (X+)-Richtung in Bezug auf den Schaltungsbereich 304 angeordnet und überlappt zumindest teilweise den Schaltungsbereich 304 entlang der x-Achse. Der Schaltungsbereich 303 ist in der (X+)-Richtung in Bezug auf den Schaltungsbereich 302 angeordnet und überlappt zumindest teilweise den Schaltungsbereich 302 entlang der x-Achse. ΔW1 in 3A gibt eine Vergrößerung der Höhe entlang der y-Achse durch eine Skalierungsoperation entlang der y-Achse in einem oder mehreren Schaltungsbereichen an.
  • Aufgrund von Skalierfaktoren, mit denen die Schaltungsbereiche 302, 303 und 304 in der (X+)-Richtung vergrößert werden sollen, können entsprechende Breitenvergrößerungen ΔW2, ΔW3 und ΔW4 der Schaltungsbereiche 302,303 und 304 nach dem Vergrößern von dem APR-Tool festgelegt werden, zum Beispiel aufgrund der Breiten der Schaltungsbereiche 302, 303 und 304 vor dem Vergrößern und der entsprechenden Skalierfaktoren, wie unter Bezugnahme auf 2B dargelegt worden ist. In einigen Fällen besteht die Gefahr oder das Problem, dass die Breitenvergrößerungen eines oder mehrerer der Schaltungsbereiche 302, 303 und 304 nach dem Vergrößern möglicherweise bewirken, dass Gatestrukturen der vergrößerten Schaltungsbereiche Gatestrukturen eines oder mehrerer anderer Schaltungsbereiche überlappen, die zu den vergrößerten Schaltungsbereichen in der Skalierungsrichtung benachbart sind. Eine Gatestruktur-Überlappung verletzt eine oder mehrere Entwurfsregeln und ist zu vermeiden.
  • Bei einer oder mehreren Ausführungsformen kann eine mögliche Gatestruktur-Überlappung dadurch vermieden werden, dass das APR-Tool veranlasst wird, nach dem Vergrößern eines Schaltungsbereichs einen oder mehrere Schaltungsbereiche weiter in der Skalierungsrichtung zu verschieben oder zu bewegen. Um zum Beispiel eine mögliche Gatestruktur-Überlappung durch die Breitenvergrößerung ΔW2 nach dem Vergrößern des Schaltungsbereichs 302 in der (X+)-Richtung zu vermeiden, verschiebt das APR-Tool den Schaltungsbereich 303, der zu dem Schaltungsbereich 302 benachbart ist und diesen in der (X+)-Richtung überlappt, um eine Strecke, die der Breitenvergrößerung ΔW2 entspricht. Der Schaltungsbereich 303 selbst hat nach dem Vergrößern die Breitenvergrößerung ΔW3, sodass eine kombinierte Breitenvergrößerung ΔW2 + ΔW3 entsteht, die durch Vergrößern der Schaltungsbereiche 302 und 304 bewirkt wird. Um eine mögliche Gatestruktur-Überlappung durch die kombinierte Breitenvergrö-ßerung ΔW2 + ΔW3 nach dem Vergrößern der Schaltungsbereiche 302 und 303 in der (X+)-Richtung zu vermeiden, verschiebt das APR-Tool das Gebiet 312 (das hier als ein „Schiebegebiet“ bezeichnet wird und in 3A mit „PUSHED 1“ bezeichnet wird), das zu dem Schaltungsbereich 303 benachbart ist und diesen in der (X+)-Richtung überlappt, um eine Strecke, die der kombinierten Breitenvergrößerung ΔW2 + ΔW3 entspricht.
  • Bei einigen Ausführungsformen wird das Gebiet 312 durch die kombinierte Breitenvergrößerung ΔW2 + ΔW3 auch dann verschoben, wenn es den Schaltungsbereich 302 entlang der (X+)-Richtung nicht überlappt. Es ist ausreichend, wenn das Gebiet 312 den Schaltungsbereich 303 zumindest teilweise entlang der (X+)-Richtung überlappt, während der Schaltungsbereich 303 den Schaltungsbereich 302 entlang der (X+)-Richtung zumindest teilweise überlappt. Bei einigen Ausführungsformen wird, wenn das Gebiet 312 den Schaltungsbereich 302 zumindest teilweise überlappt, aber den Schaltungsbereich 303 entlang der (X+)-Richtung nicht überlappt, das Gebiet 312 um eine Strecke verschoben, die der Breitenvergrößerung ΔW2 nach dem Vergrößern des Schaltungsbereichs 302 entspricht.
  • Bei einigen Ausführungsformen verschiebt, um eine mögliche Gatestruktur-Überlappung durch die Breitenvergrößerung ΔW4 nach dem Vergrößern des Schaltungsbereichs 304 in der (X+)-Richtung zu vermeiden, das APR-Tool das Gebiet 314 (das hier ebenfalls als ein „Schiebegebiet“ bezeichnet wird und in 3A mit „PUSHED 2“ bezeichnet wird), das zu dem Schaltungsbereich 304 benachbart ist und diesen in der (X+)-Richtung überlappt, um eine Strecke, die der Breitenvergrößerung ΔW4 entspricht.
  • Bei einigen Ausführungsformen kann die beschriebene Verschiebungsoperation für Vergrößerungsoperationen und für Schaltungsbereiche oder Gebiete verwendet werden, die in der Skalierungsrichtung in Bezug auf den einen oder die mehreren zu vergrößernden Schaltungsbereiche angeordnet sind. Zum Beispiel wird, wenn der Schaltungsbereich 304 verkleinert wird, das Gebiet 314 nicht verschoben. In einem anderen Beispiel werden Schaltungsbereiche und/oder Gebiete, die in der (X-)-Richtung in Bezug auf den Schaltungsbereich 302 (d. h., auf der linken Seite des Schaltungsbereichs 302 in 3A) angeordnet sind, auch dann nicht verschoben, wenn die Schaltungsbereiche und/oder Gebiete den Schaltungsbereich 302 entlang der x-Achse überlappen.
  • Bei einigen Ausführungsformen wird die Entscheidung zum Verschieben oder Bewegen eines Gebiets zum Vermeiden einer möglichen Gatestruktur-Überlappung automatisch und/oder aufgrund einer Benutzereingabe getroffen. Zum Beispiel ist bei einer oder mehreren Ausführungsformen das APR-Tool so konfiguriert, dass es aufgrund von Positionen und/oder Höhen verschiedener Schaltungsbereiche und/oder Gebiete 302, 303 und 312 entlang der x-Achse eine erste Bestimmung durchführt, ob ein Gebiet 312 einen oder mehrere zu vergrößernde Schaltungsbereiche 302 und 303 entlang der x-Achse überlappt. Das APR-Tool ist weiterhin so konfiguriert, dass es aufgrund von Positionen und/oder Breiten verschiedener Schaltungsbereiche und/oder Gebiete 302, 303 und 312 entlang der x-Achse eine zweite Bestimmung durchführt, ob das Gebiet 312, das einen oder mehrere der zu vergrößernden Schaltungsbereiche 302, 303 entlang der x-Achse überlappt, auch in der Skalierungsrichtung, z. B. der (X+)-Richtung in Bezug auf die Schaltungsbereich(e) 302, 303 angeordnet ist. Wenn das APR-Tool zu dem Ergebnis kommt, dass die erste und die zweite Bestimmung positiv sind, setzt das APR-Tool ein Merkmal oder Attribut des Gebiets 312 auf PUSH, d. h. ein Schiebegebiet, und verwendet die errechnete(n) Breitenvergrößerung(en) ΔW2, ΔW3 der Schaltungsbereich(e) 302, 303 zum Verschieben oder Bewegen des Gebiets 312 in der Skalierungsrichtung, z. B. der (X+)-Richtung, nach dem Vergrößern der Schaltungsbereich(e) 302, 303. Bei einigen Ausführungsformen wird ein Gebiet mittels einer Markierungsschicht, die das Schiebegebiet überlappt, als ein Schiebegebiet festgelegt. Eine Markierungsschicht ist eine virtuelle Schicht zum Bearbeiten von Layouts, und sie wird nicht auf einer lithografischen Maske und/oder Wafern hergestellt.
  • Bei mindestens einer Ausführungsform legt das APR-Tool aufgrund der Benutzereingabe das Gebiet 312 und/oder das Gebiet 314 als ein Schiebegebiet fest. Zum Beispiel werden bei einer oder mehreren Ausführungsformen Schaltungsbereiche, die in einem IC-Layout skaliert werden sollen, markiert, um von anderen, unskalierten Schaltungsbereichen visuell unterscheidbar zu sein, wie hier unter Bezugnahme auf 2A dargelegt worden ist. Bei der beispielhaften Konfiguration von 3A werden die zu vergrößernden Schaltungsbereiche 302, 303 und 304 z. B. mit einer Anzeigevorrichtung eines APR-Tools visuell so dargestellt, dass sie von anderen Schaltungsbereichen oder Gebieten visuell unterscheidbar sind. Dadurch kann bei einer oder mehreren Ausführungsformen ein Benutzer schnell erkennen, dass das Gebiet 312 die zu vergrößernden Schaltungsbereiche 302, 303 überlappt und in der Skalierungsrichtung, d. h. der (X+)-Richtung, angeordnet ist, das heißt, das Gebiet 312 ist als ein Schiebegebiet festzulegen. Bei mindestens einer Ausführungsform nimmt der Benutzer eine Benutzereingabe vor, die angibt, dass das Gebiet 312 als ein Schiebegebiet festzulegen ist. In Reaktion auf die Benutzereingabe setzt das APR-Tool ein Merkmal oder Attribut des Gebiets 312 auf PUSH und verwendet die errechnete(n) Breitenvergrößerung(en) ΔW2, ΔW3 der Schaltungsbereich(e) 302, 303 zum Verschieben oder Bewegen des Gebiets 312 in der Skalierungsrichtung, z. B. der (X+)-Richtung, nach dem Vergrößern der Schaltungsbereich(e) 302, 303.
  • Bei einigen Ausführungsformen sind das APR-Tool und/oder ein externes Computersystem so konfiguriert, dass sie ein Machine Learning anhand von Lehrdaten durchführen, die frühere Benutzereingaben in verschiedenen Situationen enthalten, als Schiebegebiete festgelegt oder nicht festgelegt wurden. Bei einigen Ausführungsformen ist das Ergebnis des Machine Learning ein Maschinenlernmodell und/oder ein trainiertes neuronales Netzwerk. Das APR-Tool und/oder ein externes Computersystem sind so konfiguriert, dass sie zusätzlich zu oder statt der Benutzereingabe das Maschinenlernmodell und/oder das trainierte neuronale Netzwerk verwenden, um in künftigen Situationen zu ermitteln, ob ein oder mehrere Schiebegebiete festgelegt werden sollen. Andere Anordnungen zum Festlegen eines oder mehrerer Schiebegebiete liegen ebenfalls innerhalb des Schutzumfangs verschiedener Ausführungsformen.
  • 3B enthält schematische Darstellungen eines Teils eines IC-Layouts 320 bei verschiedenen Skalierungsoperationen mit Schiebegebieten gemäß einigen Ausführungsformen. Von oben nach unten zeigt in 3B die erste Darstellung das IC-Layout 320 ohne ein festgelegtes Schiebegebiet; die zweite Darstellung zeigt das IC-Layout 320 mit einem Schiebegebiet, wenn ein Schaltungsbereich vergrößert wird; die dritte Darstellung zeigt das IC-Layout 320 mit einem festgelegten Schiebegebiet; und die vierte Darstellung zeigt das IC-Layout 320 mit einem festgelegten Schiebegebiet, wenn ein Schaltungsbereich vergrößert wird.
  • Wie in der ersten Darstellung von 3B gezeigt ist, weist das IC-Layout 320 Folgendes auf: einen Schaltungsbereich 322, der in der (X+)-Richtung vergrößert werden soll; Kondensatorbereiche (die in 3B mit „Cap“ bezeichnet sind) 323 und 324; und Widerstandsbereiche (die mit „Resistor“ bezeichnet sind) 325 und 326. Die Anzahlen und/oder die Anordnungen der Kondensatorbereiche 323 und 324 und/oder der Widerstandsbereiche 325 und 326 sind nur Beispiele. Andere Anordnungen liegen ebenfalls innerhalb des Schutzumfangs verschiedener Ausführungsformen. Die Kondensatorbereiche 323 und 324 und die Widerstandsbereiche 325 und 326 sind Beispiele für analoge Schaltungsbereiche, die nicht skaliert werden müssen, um ursprüngliche Größen und eine unveränderte Leistung beizubehalten. Weitere Beispiele für Schaltungsbereiche, die nicht skaliert werden müssen, sind digitale Hochgeschwindigkeitsschaltungen. Die erste Darstellung von 3B zeigt eine Situation, in der keine Schiebegebiete in Verbindung mit dem zu vergrößernden Schaltungsbereich 322 festgelegt werden.
  • Wie in der zweiten Darstellung von 3B gezeigt ist, wird ein vergrößerter Schaltungsbereich 322b erhalten, wenn der Schaltungsbereich 322 vergrößert wird. Bei einigen Ausführungsformen wird der Schaltungsbereich 322 entsprechend einem neuen Gatestruktur-Pitch vergrößert, und es werden Trassierungsmodifikationen vorgenommen, wie unter Bezugnahme auf 2B dargelegt worden ist. Eine Größe des vergrößerten Schaltungsbereichs 322b entlang der x-Achse entspricht einer Größe des Schaltungsbereichs 322 entlang der x-Achse, der um ΔW vergrößert ist. Die größere Größe des vergrößerten Schaltungsbereichs 322b bewirkt, dass der vergrößerte Schaltungsbereich 322b die Kondensatorbereiche 323 und 324 berührt oder andernfalls eine oder mehrere Entwurfsregeln verletzt, wie in Gebieten 333 und 334 schematisch dargestellt ist. Diese Sachverhalte werden entweder von einem Benutzer erkannt, oder sie werden bei einer oder mehreren Kontrollen festgestellt, wenn ein modifiziertes Layout 330 mit dem vergrößerten Schaltungsbereich 322b Verifikationen unterzogen wird, wie unter Bezugnahme auf 1 dargelegt worden ist. Wenn zum Beispiel der vergrößerte Schaltungsbereich 322b einen oder mehrere der Kondensatorbereiche 323 und 324 berührt, wird eine LVS-Kontrolle nicht bestanden. In einem anderen Beispiel wird eine DRC nicht bestanden, wenn der vergrößerte Schaltungsbereich 322b zwar einen oder mehrere der Kondensatorbereiche 323 und 324 nicht berührt, aber diesen zu nahe kommt, z. B. wenn ein Abstand zwischen dem vergrößerten Schaltungsbereich 322b und den Kondensatorbereichen 323 und 324 kleiner als eine kritische Abmessung ist, die in einer Entwurfsregel definiert ist. Wenn ermittelt wird, dass das modifizierte Layout 330 eine oder mehrere Verifikationen nicht besteht, wird der Prozess automatisch von einem APR-Tool und/oder aufgrund einer Benutzereingabe zu dem Anfangs-IC-Layout 320 zwecks Korrektur und/oder Anpassung zurückgeführt.
  • Wie in der dritten Darstellung von 3B gezeigt ist, wird in dem IC-Layout 320 ein Schiebegebiet 335 mit den Kondensatorbereichen 323 und 324 und den Widerstandsbereichen 325 und 326 festgelegt. Bei der beispielhaften Konfiguration von 3B sind, obwohl die Widerstandsbereiche 325 und 326 wahrscheinlich nicht den vergrößerten Schaltungsbereich 322b berühren oder ihm zu nahe kommen, die Widerstandsbereiche 325 und 326 dennoch in dem Schiebegebiet 335 enthalten. Der Grund dafür ist, dass es vertikale Trassierungselemente (nicht dargestellt) gibt, die die Widerstandsbereiche 325 und 326 mit dem zu vergrößernden Schaltungsbereich 322 verbinden, weshalb die Widerstandsbereiche 325 und 326 in dem Schiebegebiet 335 enthalten sind, um zusammen mit dem vergrößerten Schaltungsbereich verschoben zu werden. Bei einigen Ausführungsformen sind die Widerstandsbereiche 325 und 326 nicht in dem Schiebegebiet 335 enthalten, und sie bleiben an derselben Stelle, wenn der Schaltungsbereich 322 vergrößert wird. Bei mindestens einer Ausführungsform wird die Entscheidung, die Widerstandsbereiche 325 und 326 in dem Schiebegebiet 335 zu verwenden oder nicht, von einem Benutzer aufgrund seiner Fachkenntnis getroffen. Bei mindestens einer Ausführungsform wird die Entscheidung, die Widerstandsbereiche 325 und 326 in dem Schiebegebiet 335 zu verwenden, automatisch von dem APR-Tool und/oder einem anderen Computersystem getroffen, zum Beispiel durch Machine Learning, wie hier dargelegt ist. Andere Anordnungen liegen ebenfalls innerhalb des Schutzumfangs verschiedener Ausführungsformen.
  • Wie in der vierten Darstellung von 3B gezeigt ist, werden durch Verwenden der Kondensatorbereiche 323 und 324 und der Widerstandsbereiche 325 und 326 in dem festgelegten Schiebegebiet 335 in dem Fall, dass der Schaltungsbereich 322 um ΔW vergrößert wird, die Kondensatorbereiche 323 und 324 und die Widerstandsbereiche 325 und 326 alle in der Skalierungsrichtung, d. h. der (X+)-Richtung, um eine Strecke verschoben, die ΔW entspricht. Die verschobenen Schaltungsbereiche sind mit 323p und 324p bezeichnet, und die verschobenen Widerstandsbereiche 325 und 326 sind mit 325p bzw. 326p bezeichnet. Die physische und/oder elektrische Beziehung zwischen den verschobenen Kondensatorbereichen 323p und 324p und den verschobenen Widerstandsbereichen 325p und 326p bleiben die Gleichen wie die in dem IC-Layout 320 vor dem Vergrößern des Schaltungsbereichs 322 auf den vergrößerten Schaltungsbereich 322b. Der vergrößerte Schaltungsbereich 322b berührt nicht mehr die verschobenen Kondensatorbereiche 323p und 324p oder kommt diesen nicht mehr zu nahe. Dadurch wird ein modifiziertes Layout 340 mit dem vergrößerten Schaltungsbereich 322b erhalten, das verschiedene Verifikationen besteht.
  • 4 enthält schematische Darstellungen eines IC-Layouts 400 bei einer Skalierungsoperation gemäß einigen Ausführungsformen. In 4 zeigt die obere Darstellung das IC-Layout 400 vor einer Skalierung eines Schaltungsbereichs 410, der in dem IC-Layout 400 enthalten ist; die mittlere Darstellung zeigt ein Zwischen-Layout 440 mit dem Schaltungsbereich 410 nach dem Skalieren und einer Trassierungsmodifikation; und die untere Darstellung zeigt ein modifiziertes Layout 450 nach einer weiteren Trassierungsmodifikation.
  • Wie in der oberen Darstellung von 4 gezeigt ist, weist das IC-Layout 400 den Schaltungsbereich 410 auf, der einen Grenzbereich 420 mit Rändern 421, 422, 423, 424 hat. Bei einigen Ausführungsformen entspricht der Schaltungsbereich 410 dem Schaltungsbereich 210, und/oder der Grenzbereich 420 mit den Rändern 421, 422, 423, 424 entspricht dem Grenzbereich 220 mit den Rändern 221, 222, 223, 224, der unter Bezugnahme auf 2B beschrieben worden ist. Der Schaltungsbereich 410 weist einen oder mehrere aktive Bereiche, eine oder mehrere Gatestrukturen und eine oder mehrere MD-Kontaktstrukturen auf, die den aktiven Bereichen, den Gatestrukturen bzw. den MD-Kontaktstrukturen entsprechen, die unter Bezugnahme auf 2B beschrieben worden sind. Der Einfachheit halber sind die aktiven Bereiche, die Gatestrukturen und die MD-Kontaktstrukturen des Schaltungsbereichs 410 in 4 nicht dargestellt. Der Schaltungsbereich 410 weist weiterhin horizontale Trassierungselemente, vertikale Trassierungselemente und Durchkontaktierungen zwischen den horizontalen und den vertikalen Trassierungselementen auf. Bei der beispielhaften Konfiguration von 4 enthält ein beispielhaftes horizontales Trassierungselement des Schaltungsbereichs 410 leitfähige Strukturen 407, 408 und 409, die entlang der x-Achse länglich sind; beispielhafte Durchkontaktierungen sind Durchkontaktierungen 417, 418 und 419, die entsprechend über und in elektrischem Kontakt mit den leitfähigen Strukturen 407, 408 und 409 angeordnet sind; und ein beispielhaftes vertikales Trassierungselement enthält leitfähige Strukturen 425, 431 und 434, die entlang der y-Achse länglich sind und entsprechend über und in elektrischem Kontakt mit den Durchkontaktierungen 417, 418 und 419 angeordnet sind. Bei einigen Ausführungsformen weist der Schaltungsbereich 410 weiterhin vertikale und/oder horizontale Trassierungselemente in einer oder mehreren anderen Metallschichten als denen der leitfähigen Strukturen 407, 408, 409 und 425, 431, 434 auf. Die leitfähigen Strukturen 425, 431 und 434 erstrecken sich von einem Bereich innerhalb des Schaltungsbereichs 410 bis zu einem Bereich außerhalb des Schaltungsbereichs 410, um die Schaltungen des Schaltungsbereichs 410 mit anderen Schaltungsbereichen elektrisch zu verbinden. Bei der beispielhaften Konfiguration von 4 erstrecken sich die leitfähigen Strukturen 425,431 und 434 quer über den Rand 424 des Grenzbereichs 420. Bei einigen Ausführungsformen erstrecken sich ein oder mehrere weitere vertikale Trassierungselemente quer über den gegenüberliegenden Rand 422 des Grenzbereichs 420. Das IC-Layout 400 enthält weiterhin leitfähige Strukturen 426 bis 430, 432, 433 und 435 in derselben Metallschicht wie die leitfähigen Strukturen 425, 431 und 434, die aber außerhalb des Schaltungsbereichs 410 angeordnet sind und kein vertikales Trassierungselement für den Schaltungsbereich 410 bilden. Die leitfähigen Strukturen 425 bis 435 sind entlang der x-Achse mit einem Metall-Pitch der entsprechenden Metallschicht angeordnet.
  • Wie in der mittleren Darstellung von 4 gezeigt ist, wird der Schaltungsbereich 410 entlang der (X+)-Richtung vergrößert, sodass ein vergrößerter Schaltungsbereich 410b entsteht. Bei einigen Ausführungsformen wird der Schaltungsbereich 410 entsprechend einem neuen Gatestruktur-Pitch vergrößert, und es werden Trassierungsmodifikationen vorgenommen, wie unter Bezugnahme auf 2B dargelegt worden ist. Eine Größe des vergrößerten Schaltungsbereichs 410b entlang der x-Achse entspricht einer Größe des Schaltungsbereichs 410 entlang der x-Achse, der um ΔW vergrößert ist. Wenn der Schaltungsbereich 410 vergrößert wird, wird das entsprechende horizontale Trassierungselement entlang der x-Achse gedehnt, während die Durchkontaktierungen und das vertikale Trassierungselement entlang der x-Achse entsprechend dem Skalierfaktor umgeordnet, z. B. verteilt, werden, wie unter Bezugnahme auf 2B dargelegt worden ist. Zum Beispiel werden die leitfähigen Strukturen 407, 408 und 409 entlang der x-Achse entsprechend dem Skalierfaktor gedehnt und werden zu entsprechenden leitfähigen Strukturen 407b, 408b und 409b in dem vergrößerten Schaltungsbereich 410b. Die Durchkontaktierungen 417, 418 und 419 und die entsprechenden leitfähigen Strukturen 425, 431 und 434 werden entlang der x-Achse entsprechend dem Skalierfaktor umgeordnet, z. B. verteilt, sodass sie sich als Durchkontaktierungen 417b, 418b und 419b bzw. als leitfähige Strukturen 425b, 431b und 434b an neuen Positionen befinden. In der mittleren Darstellung von 4 sind Anfangspositionen der leitfähigen Strukturen 425, 431 und 434 mit Strichlinien dargestellt. Durch das Vergrößern und die Trassierungsmodifikation wird ein Zwischen-Layout 440 erhalten, das in der mittleren Darstellung von 4 gezeigt ist.
  • Die leitfähigen Strukturen 426 bis 430,432,433 und 435 sind nicht mit dem Schaltungsbereich 410 assoziiert und werden durch das Vergrößern des Schaltungsbereichs 410 nicht umgeordnet. Dadurch besteht die Möglichkeit, dass die umgeordneten leitfähigen Strukturen 425b, 431b und 434b und die leitfähigen Strukturen 426 bis 430, 432, 433 und 435, die an denselben Positionen bleiben, eine oder mehrere Entwurfsregeln verletzen. Es ist zum Beispiel möglich, dass ein Metall-Metall-Abstand d1 zwischen der umgeordneten leitfähigen Struktur 425b und der benachbarten leitfähigen Struktur 426 kleiner als ein vorgegebener Wert (kritische Abmessung) ist, der von einer Entwurfsregel zugelassen wird. Bei mindestens einer Ausführungsform wird dieser Sachverhalt mit einer DRC verifiziert oder festgestellt. In einem anderen Beispiel berühren die umgeordneten leitfähigen Strukturen 431b, 434b entsprechend die leitfähigen Strukturen 432,435, wie es in entsprechenden Überlappungsgebieten 441,444 schematisch dargestellt ist. Bei mindestens einer Ausführungsform entsprechen diese Sachverhalte Kurzschlüssen, und sie werden mit einer LVS-Kontrolle verifiziert oder festgestellt. Wenn ermittelt wird, dass das modifizierte Layout 440 eine oder mehrere Verifikationen nicht besteht, wird der Prozess zwecks Korrektur und/oder Anpassung automatisch und/oder aufgrund einer Benutzereingabe zu dem APR-Tool zurückgeführt.
  • Wie in der unteren Darstellung von 4 gezeigt ist, werden bei einer oder mehreren Ausführungsformen die umgeordneten leitfähigen Strukturen 425b, 431b und 434b und die entsprechenden umgeordneten Durchkontaktierungen 417b, 418b und 419b zu den Anfangspositionen der entsprechenden leitfähigen Strukturen 425, 431 und 434 und der entsprechenden Durchkontaktierungen 417,418 und 419 zurück bewegt. Außerdem wird ein weiteres Trassierungselement, z. B. eine leitfähige Struktur 415, zu der leitfähigen Struktur 409b hinzugefügt, oder die leitfähige Struktur 409b wird in der x-Richtung verlängert, um unter der Durchkontaktierung 419 hindurchzugehen, um mit der leitfähigen Struktur 434 elektrisch verbunden zu werden. Dadurch werden die Kurzschluss- und/oder Metall-Metall-Abstands-Probleme gelöst, und es wird ein modifiziertes Layout 450 mit dem vergrößerten Schaltungsbereich 410b erhalten, das verschiedene Verifikationen besteht. Bei einigen Ausführungsformen werden die leitfähigen Strukturen 425b, 431b und 434b und die Durchkontaktierungen 417b, 418b und 419b von einem Benutzer manuell zurückbewegt, und/oder die weitere leitfähige Struktur 415 wird von einem Benutzer hinzugefügt, oder beides wird mit einem APR-Tool aufgrund einer Benutzereingabe realisiert. Bei einigen Ausführungsformen werden mit dem APR-Tool und/oder einem anderen Computersystem die leitfähigen Strukturen 425b, 431b und 434b und die Durchkontaktierungen 417b, 418b und 419b automatisch zurückbewegt und/oder die weitere leitfähige Struktur 415 wird mit diesen automatisch hinzugefügt, zum Beispiel durch Machine Learning, wie vorstehend dargelegt worden ist. Andere Anordnungen liegen ebenfalls innerhalb des Schutzumfangs verschiedener Ausführungsformen.
  • 5 enthält schematische Darstellungen eines IC-Layouts 500 bei Trennungs-, Skalierungs- und Wiederverbindungsoperationen gemäß einigen Ausführungsformen. Bei einigen Ausführungsformen entspricht das IC-Layout 500 dem IC-Layout 400. Elemente in 5, die entsprechende Elemente von 4 haben, sind mit denselben Bezugszahlen bezeichnet. In 5 zeigt die obere Darstellung das IC-Layout 500 bei einer Trennungsoperation vor dem Skalieren des Schaltungsbereichs 410, der in dem IC-Layout 500 enthalten ist; die mittlere Darstellung zeigt ein Zwischen-Layout 540 mit dem Schaltungsbereich 410 nach dem Skalieren und einer Trassierungsmodifikation; und die untere Darstellung zeigt ein modifiziertes Layout 550 nach einer Wiederverbindungsoperation.
  • Wie in der oberen Darstellung von 5 gezeigt ist, weist das IC-Layout 500 den Schaltungsbereich 410 auf, der unter Bezugnahme auf 4 beschrieben worden ist. Der Unterschied zwischen den oberen Darstellungen in den 4 und 5 besteht darin, dass in 5 eine Trennungsoperation, z. B. mit einem APR-Tool, ausgeführt wird, um jede leitfähige Struktur, die sich quer über den Grenzbereich 420 des Schaltungsbereichs 410 erstreckt, in einen inneren Teil in dem Schaltungsbereich 410 und einen äußeren Teil außerhalb des Schaltungsbereichs 410 zu trennen. Zum Beispiel erstrecken sich die leitfähigen Strukturen 425, 431 und 434 quer über den Rand 424 des Grenzbereichs 420 von außen in den Schaltungsbereich 410, und sie werden entlang dem Rand 424 getrennt, wie durch einen Pfeil 504 schematisch dargestellt ist. Jede der leitfähigen Strukturen 425, 431 und 434 wird in einen inneren Teil in dem Schaltungsbereich 410 und einen äußeren Teil außerhalb des Schaltungsbereichs 410 getrennt. Zum Beispiel wird durch die Trennungsoperation die leitfähige Struktur 425 in einen äußeren Teil 5250 und einen inneren Teil 525i getrennt, die leitfähige Struktur 431 wird in einen äußeren Teil 5310 und einen inneren Teil 531i getrennt, und die leitfähige Struktur 434 wird in einen äußeren Teil 5340 und einen inneren Teil 534i getrennt.
  • Bei einigen Ausführungsformen wird die Trennungsoperation automatisch von einem APR-Tool ausgeführt. Zum Beispiel ermittelt das APR-Tool anhand des IC-Layouts 500 den Grenzbereich 420 des Schaltungsbereichs 410 und der leitfähigen Strukturen 425, 431 und 434, die einen Rand des Grenzbereichs 420 überqueren. Das APR-Tool trennt automatisch die leitfähigen Strukturen 425, 431 und 434 entlang dem Rand, den sie überqueren, z. B. dem Rand 424. Zum späteren Wiederverbinden der getrennten inneren und äußeren Teile der leitfähigen Strukturen weist das APR-Tool ein Paar Stifte oder Anker benachbarten Enden eines entsprechenden Paars aus einem inneren und einem äußeren Teil in der Nähe des Rands 424 zu. Zum Beispiel wird ein Paar Anker A1, A2 den benachbarten Enden des entsprechenden Paars aus dem inneren Teil 525i und dem äußeren Teil 5250 zugewiesen, ein Paar Anker B1, B2 wird den benachbarten Enden des entsprechenden Paars aus dem inneren Teil 531i und dem äußeren Teil 5310 zugewiesen, und ein Paar Anker C1, C2 wird den benachbarten Enden des entsprechenden Paars aus dem inneren Teil 534i und dem äußeren Teil 5340 zugewiesen. Bei einigen Ausführungsformen haben die zugewiesenen Anker A1, B1, C1 dieselben Koordinaten entlang der x-Achse (die nachstehend als x-Achsen-Koordinaten bezeichnet werden) wie die entsprechenden Anker A2, B2, C2. Bei mindestens einer Ausführungsform werden die x-Achsen-Koordinaten in Bezug auf einen Referenzpunkt oder den Ursprung eines Koordinatensystems des IC-Layouts bestimmt, wie unter Bezugnahme auf 2A dargelegt worden ist.
  • Wie in der mittleren Darstellung von 5 gezeigt ist, wird der Schaltungsbereich 410 entlang der (X+)-Richtung vergrößert, sodass ein vergrößerter Schaltungsbereich 510b entsteht. Bei einigen Ausführungsformen wird der Schaltungsbereich 410 entsprechend einem neuen Gatestruktur-Pitch vergrößert, und es werden Trassierungsmodifikationen vorgenommen, wie unter Bezugnahme auf 2B dargelegt worden ist. Eine Größe des vergrößerten Schaltungsbereichs 510b entlang der x-Achse entspricht einer Größe des Schaltungsbereichs 410 entlang der x-Achse, der um ΔW vergrößert ist. Wenn der Schaltungsbereich 410 vergrößert wird, wird das entsprechende horizontale Trassierungselement entlang der x-Achse gedehnt, während die Durchkontaktierungen und das vertikale Trassierungselement entlang der x-Achse entsprechend dem Skalierfaktor umgeordnet, z. B. verteilt, werden, wie unter Bezugnahme auf 2B dargelegt worden ist.
  • Bei einigen Ausführungsformen von 4 werden die leitfähigen Strukturen 425, 431 und 434 gesamtheitlich nicht getrennt und umgeordnet, wenn der Schaltungsbereich 410 vergrößert wird. Im Gegensatz dazu werden bei Ausführungsformen von 5 die leitfähigen Strukturen 425, 431 und 434 entlang dem Rand 424 getrennt, und daher werden beim Vergrößern des Schaltungsbereichs 410 die inneren Teile 525i, 531i, 534i umgeordnet, während die äußeren Teile 5250, 5310, 5340 unverändert bleiben. Daher sind bei Ausführungsformen von 5 die unter Bezugnahme auf 4 erörterten Probleme mit möglichen Entwurfsregelverletzungen vermeidbar. In der mittleren Darstellung von 5 sind Anfangspositionen der inneren Teile 525i, 531i, 534i mit Strichlinien dargestellt. Die inneren Teile 525i, 531i, 534i werden entsprechend dem Skalierfaktor in einer ähnlichen Weise umgeordnet, z. B. verteilt, wie es unter Bezugnahme auf 4 beschrieben worden ist, und sie nehmen neue Positionen als entsprechende umgeordnete innere Teile 525ib, 531ib, 534ib ein. Durch das Trennen, das Vergrößern und die Trassierungsmodifikation wird ein Zwischen-Layout 540 erhalten, das in der mittleren Darstellung von 5 gezeigt ist.
  • Bei einigen Ausführungsformen ermittelt das APR-Tool, ob es notwendig ist, den entsprechenden inneren und äußeren Teil wieder zu verbinden, die von einer leitfähigen Anfangsstruktur durch eine hier beschriebene Trennungsoperation getrennt worden sind. Bei mindestens einer Ausführungsform trifft das APR-Tool die Entscheidung aufgrund von Koordinaten der paarigen Anker entlang der x-Achse. In einem Beispiel kann aufgrund der x-Achsen-Koordinaten der Anker A1, A2 entsprechend an dem umgeordneten inneren Teil 525ib und dem äußeren Teil 5250 der x-Achsen-Abstand zwischen den Ankern A1, A2 bestimmt werden. Wenn der x-Achsen-Abstand zwischen den Ankern A1, A2 größer als ein vorgegebener Wert ist, der in Zusammenhang mit der Metallbreite des umgeordneten inneren Teils 525ib und des äußeren Teils 5250 steht, ermittelt das APR-Tool, dass der umgeordnete innere Teil 525ib und der äußere Teil 5250 nicht richtig elektrisch verbunden sind und ein oder mehrere weitere Trassierungselemente hinzugefügt werden müssen, um den umgeordneten inneren Teil 525ib und den äußeren Teil 5250 zu verbinden. Ähnliche Festlegungen werden auf für die anderen Paare von Ankern B1, B2 und C1, C2 getroffen.
  • Bei einigen Ausführungsformen wird ein Paar aus einem entsprechenden umgeordneten inneren Teil und einem äußeren Teil auch dann als ein Paar, das nicht richtig elektrisch verbunden ist, ermittelt, wenn die Teile einander berühren. Zum Beispiel besteht in dem Zwischen-Layout 540 eine elektrische Verbindung zwischen dem äußeren Teil 5250 und dem umgeordneten inneren Teil 525i, aber ihre Akzeptanz muss verifiziert werden. Die vergrößerte Darstellung 509 in der mittleren Darstellung von 5 zeigt die benachbarten Enden des umgeordneten Teils 525ib und des äußeren Teils 5250. Der umgeordnete Teil 525ib und der äußere Teil 5250 überlappen einander über eine Überlappungsbreite Wo. Bei mindestens einer Ausführungsform kann die Überlappungsbreite Wo aufgrund des x-Achsen-Abstands zwischen den Ankern A1, A2 (in der Darstellung 509 nicht dargestellt) und der Metallbreite des umgeordneten inneren Teils 525ib und des äußeren Teils 5250 bestimmt werden. Wenn die Überlappungsbreite Wo größer als eine festgelegte minimale Metallbreite ist, die von einer Entwurfsregel definiert ist, ist die Verbindung zwischen dem umgeordneten inneren Teil 525ib und dem äußeren Teil 5250 bei einer DRC-Verifikation akzeptabel. In diesem Fall versucht das APR-Tool nicht, den umgeordneten inneren Teil 525ib und den äußeren Teil 5250 wieder zu verbinden. Andernfalls wird mindestens ein weiteres Trassierungselement hinzugefügt, um die Entwurfsregel einzuhalten. Wenn zum Beispiel die Überlappungsbreite Wo eine DRC-Verifikation nicht besteht, wird eine Trassierungsmodifikation von dem APR-Tool vorgenommen, um den umgeordneten inneren Teil 525ib und/oder den äußeren Teil 5250 zu- und übereinander zu verlängern. Dadurch wird die Überlappungsbreite Wo größer als eine Metallbreite des umgeordneten inneren Teils 525ib oder des äußeren Teils 5250, und die Entwurfsregel wird eingehalten. Alternativ oder zusätzlich kann ein Anlaufwert, der dem Umfang eines Überhangs entspricht, mit dem der umgeordnete innere Teil 525ib oder der äußere Teil 5250 entlang der x-Achse von dem jeweils anderen überhängen, bei einer Entwurfsregel zum Verifizieren der Akzeptanz der elektrischen Verbindung von dem äußeren Teil 5250 zu dem umgeordneten inneren Teil 525ib verwendet werden.
  • Wie in der unteren Darstellung von 5 gezeigt ist, wird eine Wiederverbindungsoperation von dem APR-Tool durchgeführt, um den entsprechenden umgeordneten inneren Teil und den äußeren Teil wieder zu verbinden, die zuvor durch das Vergrößern des Schaltungsbereichs 410 getrennt und voneinander weg bewegt wurden. Bei der beispielhaften Konfiguration von 5 besteht die elektrische Verbindung zwischen dem umgeordneten inneren Teil 525ib und dem äußeren Teil 5250 eine DRC-Verifikation und erfordert kein weiteres Trassierungselement für eine Wiederverbindung. Das Paar aus dem umgeordneten inneren Teil 531ib und dem äußeren Teil 5310 und das Paar aus dem umgeordneten inneren Teil 534ib und dem äußeren Teil 5340 erfordern jedoch weitere Trassierungselemente für die Wiederverbindung. Um zum Beispiel den umgeordneten inneren Teil 534ib und den äußeren Teil 5340 wieder zu verbinden, verlängert das APR-Tool den äußeren Teil 5340 in den vergrößerten Schaltungsbereich 510b hinein, fügt eine leitfähige Struktur 546 hinzu, die den verlängerten äußeren Teil 5340 und den umgeordneten inneren Teil 534ib überlappt, und fügt Durchkontaktierungen 547, 548 hinzu, die die leitfähige Struktur 546 entsprechend mit dem verlängerten äußeren Teil 5340 und dem umgeordneten inneren Teil 534ib elektrisch verbinden. Dadurch wird der äußere Teil 5340 wieder mit dem umgeordneten inneren Teil 534ib und dann über die Durchkontaktierung 419b mit der entsprechenden leitfähigen Struktur 409b verbunden. Bei mindestens einer Ausführungsform werden der umgeordnete innere Teil 531ib und der äußere Teil 5310 in einer ähnlichen Weise wieder verbunden, und der Einfachheit halber sind weitere Trassierungselemente zum Wiederverbinden des umgeordneten inneren Teils 531ib und des äußeren Teils 5310 in 5 nicht dargestellt. Nach Beenden der Wiederverbindungsoperation wird ein modifiziertes Layout 550 mit dem vergrößerten Schaltungsbereich 510b erhalten, das verschiedene Verifikationen besteht.
  • 6 enthält schematische Darstellungen eines IC-Layouts 600 bei einer Skalierungsoperation mit einem feststehenden Gebiet gemäß einigen Ausführungsformen. Bei einigen Ausführungsformen entspricht das IC-Layout 600 dem IC-Layout 400. Komponenten in 6, die entsprechende Elemente von 4 haben, sind mit denselben Bezugszahlen bezeichnet. In 6 zeigt die obere Darstellung das IC-Layout 600 mit einem feststehenden Gebiet 603 vor dem Skalieren des in dem IC-Layout 600 enthaltenen Schaltungsbereichs 410; die mittlere Darstellung zeigt ein Zwischen-Layout 640 mit dem Schaltungsbereich 410 nach dem Skalieren und einer Trassierungsmodifikation; und die untere Darstellung zeigt ein modifiziertes Layout 650 nach einer weiteren Trassierungsmodifikation.
  • Wie in der oberen Darstellung von 8 gezeigt ist, weist das IC-Layout 600 den Schaltungsbereich 410 auf, der unter Bezugnahme auf 4 beschrieben worden ist. Der Unterschied zwischen den oberen Darstellungen in den 4 und 6 besteht darin, dass in 6 ein feststehendes Gebiet 603 die leitfähigen Strukturen 425 bis 435 benachbart zu dem Schaltungsbereich 410 enthält und sich die enthaltenen leitfähigen Strukturen 425, 431 und 434 von außerhalb in den Schaltungsbereich 410 hinein erstrecken. Bei einigen Ausführungsformen wird das feststehende Gebiet von einem Benutzer festgelegt. Zum Beispiel verwendet ein Layout-Entwickler eine Markierungsschicht zum Abdecken eines Gebiets, das als ein feststehendes Gebiet festgelegt werden soll. Bei der beispielhaften Konfiguration von 6 entspricht der Grenzbereich des feststehenden Gebiets 603 der Markierungsschicht. Bei einigen Ausführungsformen wird ein Strom-/Erdungsnetz oder ein Teil davon in einem Layout als ein oder mehrere feststehende Gebiete festgelegt.
  • Bei einigen Ausführungsformen wird ein feststehendes Gebiet automatisch von einem Prozessor, einem APR-Tool oder einem externen Computersystem festgelegt. Zum Beispiel wird bei einer oder mehreren Ausführungsformen Machine Learning zum Lernen anhand von Lehrdaten verwendet, die frühere Benutzereingaben in verschiedenen Situationen enthalten, als feststehende Gebiete festgelegt oder nicht festgelegt wurden. Bei einigen Ausführungsformen ist das Ergebnis des Machine Learning ein Maschinenlernmodell und/oder ein trainiertes neuronales Netzwerk. Das APR-Tool und/oder ein externes Computersystem sind so konfiguriert, dass sie zusätzlich zu oder statt der Benutzereingabe das Maschinenlernmodell und/oder das trainierte neuronale Netzwerk verwenden, um in künftigen Situationen zu ermitteln, ob ein oder mehrere feststehende Gebiete festgelegt werden sollen. Andere Anordnungen zum Festlegen eines oder mehrerer feststehender Gebiete liegen ebenfalls innerhalb des Schutzumfangs verschiedener Ausführungsformen.
  • Ein feststehendes Gebiet zeigt dem APR-Tool das Gebiet an, in dem keine Skalierung durchgeführt werden soll. Somit werden die leitfähigen Strukturen 425, 431 und 434 und die entsprechenden Durchkontaktierungen 417, 418 und 419 nicht von der Skalierungsoperation an dem Schaltungsbereich 410 beeinflusst, auch wenn Teile der leitfähigen Strukturen 425, 431 und 434 und der entsprechenden Durchkontaktierungen 417, 418 und 419 in dem Schaltungsbereich 410 enthalten sind. Mit anderen Worten, das feststehende Gebiet 603 in dem IC-Layout 600 wird trotz Skalierungsoperationen an einem oder mehreren Schaltungsbereichen nicht skaliert oder verschoben.
  • Wie in der mittleren Darstellung von 6 gezeigt ist, wird der Schaltungsbereich 410 entlang der (X+)-Richtung vergrößert, sodass ein vergrößerter Schaltungsbereich 610b entsteht. Bei einigen Ausführungsformen wird der Schaltungsbereich 410 entsprechend einem neuen Gatestruktur-Pitch vergrößert, und es werden Trassierungsmodifikationen vorgenommen, wie unter Bezugnahme auf 2B dargelegt worden ist. Eine Größe des vergrößerten Schaltungsbereichs 610b entlang der x-Achse entspricht einer Größe des Schaltungsbereichs 410 entlang der x-Achse, der um ΔW vergrößert ist. Wenn der Schaltungsbereich 410 vergrößert wird, wird das entsprechende horizontale Trassierungselement entlang der x-Achse gedehnt, während die Durchkontaktierungen und das vertikale Trassierungselement entlang der x-Achse entsprechend dem Skalierfaktor umgeordnet, z. B. verteilt, werden, wie unter Bezugnahme auf 2B dargelegt worden ist. Da jedoch die vertikalen Trassierungselemente und die Durchkontaktierungen, d. h., die leitfähigen Strukturen 425, 431 und 434 und die entsprechenden Durchkontaktierungen 417,418 und 419, in dem feststehenden Gebiet 603 enthalten sind, werden die leitfähigen Strukturen 425, 431 und 434 und die entsprechenden Durchkontaktierungen 417, 418 und 419 nicht durch das Vergrößern des Schaltungsbereichs 410 beeinflusst und werden nicht umgeordnet oder verschoben, wie es unter Bezugnahme auf die 4 und 5 beschrieben worden ist, und sie bleiben an denselben Positionen wie in der oberen Darstellung von 6. Durch das Festlegen des feststehenden Gebiets 603 und das Vergrößern des Schaltungsbereichs 410 wird ein Zwischen-Layout 640 erhalten, das in der mittleren Darstellung von 6 gezeigt ist.
  • Das Zwischen-Layout 640 wird von einem Benutzer überprüft, und/oder es wird verschiedenen Verifikationen, wie etwa DRC- und LVS-Verifikationen, unterzogen. Bei der beispielhaften Konfiguration von 6 wird bei einer DRC-Verifikation erkannt, dass ein Abstand d2 zwischen dem Rand 617 der leitfähigen Struktur 407b und dem benachbarten Rand 618 der leitfähigen Struktur 425 kleiner als ein Mindestabstand ist, der von einer Entwurfsregel zugelassen wird. Eine ähnliche DRC-Verletzung besteht zwischen dem Rand 619 der leitfähigen Struktur 409b und dem benachbarten Rand 620 der leitfähigen Struktur 434. Es besteht ein offener Stromkreis zwischen der leitfähigen Struktur 409b und der leitfähigen Struktur 434, die wie in dem Anfangsschaltungsbereich 410 mutmaßlich miteinander elektrisch verbunden sind. Dies ist eine LVS-Verletzung.
  • Wie in der unteren Darstellung von 6 gezeigt ist, wird eine Trassierungsmodifikation, die eine Wiederverbindungsoperation umfasst, von dem APR-Tool durchgeführt, um die DRC- und/oder LVS-Verletzungen zu beheben, die in dem Zwischen-Layout 640 ermittelt worden sind. Um zum Beispiel die DRC-Verletzung zu beheben, die mit dem zu kleinen Abstand d2 zusammenhängt, wird ein weiteres Trassierungselement, d. h., ein horizontales Trassierungselement 627, zu dem Rand 617 der leitfähigen Struktur 407b hinzugefügt, um die leitfähige Struktur 407b in der (X-)-Richtung zu verlängern. Um die DRC- und LVS-Verletzungen zu beheben, die mit dem offenen Stromkreis an dem Rand 619 verbunden sind, wird ein weiteres Trassierungselement, d. h., ein horizontales Trassierungselement 629, zu dem Rand 619 der leitfähigen Struktur 409b hinzugefügt, um die leitfähige Struktur 409b in der (X-)-Richtung zu verlängern, damit sie unter der Durchkontaktierung 419 hindurchgeht, um mit der leitfähigen Struktur 434 elektrisch verbunden zu werden, um die zugehörige LVS-Bedingung zu erfüllen und um außerdem über den gegenüberliegenden Rand 621 der leitfähigen Struktur 434 mit einer ausreichenden Strecke überzustehen, um die zugehörige DRC-Regel einzuhalten. Nach Beenden der Trassierungsoperation mit der Wiederverbindungsoperation wird ein modifiziertes Layout 650 mit dem vergrößerten Schaltungsbereich 610b erhalten, das verschiedene Verifikationen besteht.
  • 7 ist eine schematische Darstellung von Schaltungsbereichen eines IC-Layouts 700 bei einer Trennungsoperation mit einem oder mehreren feststehenden Elementen gemäß einigen Ausführungsformen.
  • Bei der beispielhaften Konfiguration von 7 enthält das IC-Layout 700 Schaltungsbereiche 701, 702, 703, 704, die den Schaltungsbereichen 201, 202, 203, 204 in dem IC-Layout 200 entsprechen. Das IC-Layout 700 weist außerdem verschiedene leitfähige Strukturen auf, die sich in und aus den Schaltungsbereichen 701, 702, 703, 704 über die entsprechenden Grenzen (nicht bezeichnet) der Schaltungsbereiche erstrecken. Wie unter Bezugnahme auf 5 dargelegt worden ist, werden Trennungsoperationen entlang den Grenzen der Schaltungsbereiche durchgeführt, bevor die Schaltungsbereiche skaliert werden. Zum Beispiel wird eine Trennungsoperation zum Trennen von leitfähigen Strukturen 711, 712 ausgeführt, die sich in den Schaltungsbereich 701 erstrecken, wie durch einen Pfeil 713 schematisch dargestellt ist. Es wird eine Trennungsoperation zum Trennen von leitfähigen Strukturen 721, 722 ausgeführt, die sich in den Schaltungsbereich 702 erstrecken, wie durch einen Pfeil 723 schematisch dargestellt ist. Es wird eine Trennungsoperation zum Trennen von leitfähigen Strukturen 731, 732 ausgeführt, die sich in den Schaltungsbereich 703 erstrecken, wie durch Pfeile 733 schematisch dargestellt ist. Es wird eine Trennungsoperation zum Trennen von leitfähigen Strukturen 731, 741 ausgeführt, die sich in den Schaltungsbereich 704 erstrecken, wie durch Pfeile 742, 743 schematisch dargestellt ist.
  • Das IC-Layout 700 weist außerdem feststehende Elemente auf. Bei einigen Ausführungsformen ist ein feststehendes Element ein Element, das in einem feststehenden Gebiet enthalten ist oder anderweitig als feststehend gekennzeichnet ist, wie unter Bezugnahme auf 6 dargelegt worden ist. Beispielhafte feststehende Elemente sind unter anderem leitfähige Strukturen, Durchkontaktierungen, Schaltungselemente (-vorrichtungen), Netze, Zellen oder dergleichen. Bei der beispielhaften Konfiguration von 7 sind die feststehenden Elemente leitfähige Strukturen 760 und entsprechende Durchkontaktierungen (nicht dargestellt), die die leitfähigen Strukturen mit anderen Vorrichtungen und/oder leitfähigen Strukturen elektrisch verbinden. Die feststehenden leitfähigen Strukturen 760 erstrecken sich über Grenzen eines oder mehrerer Schaltungsbereiche, wie etwa der Schaltungsbereiche 701, 702, 703. Die feststehenden leitfähigen Strukturen 760 werden weder von verschiedenen Skalierungsoperationen in den Schaltungsbereichen 701, 702, 703, noch durch die Trennungsoperationen entlang den Grenzen der Schaltungsbereiche beeinflusst. Zum Beispiel werden die feststehenden leitfähigen Strukturen 760 nicht durch verschiedene Trennungsoperationen, die durch Pfeile 713, 723, 733 schematisch dargestellt sind, getrennt, obwohl sich die feststehenden leitfähigen Strukturen 760 über die Grenzen der Schaltungsbereiche 701, 702, 703 erstrecken. Mit anderen Worten, die Trennungsoperationen werden entlang den Grenzen der Schaltungsbereiche ausgeführt, ohne die feststehenden Elemente zu trennen.
  • Nachdem die Trennungsoperationen ausgeführt worden sind, ohne die feststehenden Elemente zu trennen, werden verschiedene Skalierungsoperationen zum Vergrößern der Schaltungsbereiche 701 und 702 und zum Verkleinern der Schaltungsbereiche 703 und 704 ausgeführt, wie zum Beispiel unter Bezugnahme auf die 2B und 2C beschrieben worden ist. Durch die Skalierungsoperationen werden verschiedene leitfähige Strukturen und Durchkontaktierungen in den Schaltungsbereichen 701 bis 704, mit Ausnahme der feststehenden leitfähigen Strukturen 760, umgeordnet und/oder neu dimensioniert, wie es zum Beispiel unter Bezugnahme auf die 2A, 2B, 5 und 6 beschrieben worden ist. Anschließend werden verschiedene Trassierungsmodifikationen, die Wiederverbindungsoperationen umfassen, durchgeführt, um elektrische Verbindungen zwischen einem feststehenden Element und einem entsprechenden Element in einem skalierten Schaltungsbereich und/oder zwischen getrennten Teilen einer leitfähigen Anfangsstruktur wiederherzustellen, wie es unter Bezugnahme auf die 5 und 6 beschrieben worden ist. Dadurch kann ein modifiziertes Layout mit Schaltungsbereichen erhalten werden, die jeweils einzeln für eine optimale Ausbeute und/oder Leistung skaliert werden und dabei verschiedene Entwurfsregeln einhalten und verschiedene Anforderungen erfüllen.
  • Bei einigen Ausführungsformen wird ein Layout durch Vergrößern oder Verkleinern eines oder mehrerer Bereiche des Layouts modifiziert. Es werden Merkmale PUSH und/oder FIXED z. B. von und/oder in einem APR-Tool zugewiesen, um Schiebe- und/oder feststehende Gebiete entsprechend festzulegen. Ein feststehendes Gebiet, das einen zu skalierenden Bereich überlappt, wird nicht skaliert oder verschoben, wenn der Bereich skaliert wird. Ein Schiebegebiet, das mit dem zu skalierenden Bereich assoziiert ist, aber außerhalb dieses Bereichs liegt, wird um eine Strecke und/oder in einer Richtung verschoben oder bewegt, die der Skalierungsoperation entsprechen. Es werden z. B. von dem APR-Tool Befehle CHOP (Trennen) und RE-CONNECT (Wiederverbinden) vor und nach dem Skalieren entsprechend ausgeführt, um verschiedene Möglichkeiten zum Realisieren einer lokalen Skalierung bereitzustellen. Bei einer oder mehreren Ausführungsformen sind Beispiele für das Merkmal PUSH unter Bezugnahme auf die 3A und 3B beschrieben worden, Beispiele für das Merkmal FIXED sind unter Bezugnahme auf die 6 und 7 beschrieben worden, Beispiele für den Befehl CHOP sind unter Bezugnahme auf die 5 und 7 beschrieben worden, und Beispiele für den Befehl RE-CONNECT sind unter Bezugnahme auf die 4, 5 und 6 beschrieben worden.
  • 8A ist ein Ablaufdiagramm eines Verfahrens 800A zum Herstellen einer Halbleitervorrichtung oder eines IC gemäß einigen Ausführungsformen.
  • Das Verfahren 800A kann gemäß einigen Ausführungsformen zum Beispiel mittels eines EDA-Systems 900 (siehe 9, die nachstehend erörtert wird) und eines IC-Herstellungssystems 1000 (siehe 10, die nachstehend erörtert wird) implementiert werden. Beispiele für eine Halbleitervorrichtung, die mit dem Verfahren 800A hergestellt werden kann, sind der IC 250, ICs, die verschiedenen Layouts entsprechen, die hier offenbart sind, oder dergleichen.
  • In 8A umfasst das Verfahren 800A Operationen 802 und 804. In der Operation 802 wird ein Layout-Diagramm erzeugt, das unter anderem ein oder mehrere der hier offenbarten Layout-Diagramme oder dergleichen umfasst. Die Operation 802 kann bei einigen Ausführungsformen zum Beispiel mittels eines EDA-Systems 1000 (siehe 10, die nachstehend erörtert wird) implementiert werden. Bei einigen Ausführungsformen enthält das erzeugte Layout mindestens einen Schaltungsbereich, der individuell oder lokal skaliert ist, wie hier dargelegt ist. Nach der Operation 802 geht der Ablauf zu der Operation 804 weiter.
  • In der Operation 804 wird aufgrund des Layout-Diagramms mindestens eines der folgenden Schritte durchgeführt: (A) Durchführen einer oder mehrerer fotolithografischer Belichtungen; (B) Herstellen einer oder mehrerer Halbleitermasken; und (C) Herstellen einer oder mehrerer Komponenten in einer Schicht einer Halbleitervorrichtung, wie nachstehend unter Bezugnahme auf 10 dargelegt wird.
  • 8B ist ein Ablaufdiagramm eines Verfahrens 800B zum Erzeugen eines Layouts gemäß einigen Ausführungsformen. Insbesondere zeigt das Ablaufdiagramm von 8B gemäß einigen Ausführungsformen weitere Operationen, die ein Beispiel für Methoden darstellen, die in der Operation 802 von 8A implementiert werden können. Bei mindestens einer Ausführungsform wird das Verfahren 800B mit einem APR-Tool durchgeführt. In 8B umfasst das Verfahren 800B Operationen 810 bis 824, wobei die Operation 818 Operationen 830 bis 838 umfasst.
  • In der Operation 810 wird ein Layout z. B. in ein APR-Tool geladen. Bei einigen Ausführungsformen wird das Layout in einem IC-Entwurfsablauf erzeugt, der unter Bezugnahme auf 1 beschrieben worden ist. Bei einigen Ausführungsformen ist das Layout ein bereits vorhandenes Layout, das aus einem nichtflüchtigen maschinenlesbaren Speichermedium geladen wird. Von der Operation 810 geht der Ablauf zu der Operation 812 weiter.
  • In der Operation 812 werden ein oder mehrere Schaltungsbereiche in dem Layout zum Skalieren ausgewählt. Bei einigen Ausführungsformen werden die Schaltungsbereiche automatisch und/oder aufgrund einer Benutzereingabe ausgewählt. Bei mindestens einer Ausführungsform werden die gewählten Schaltungsbereiche z. B. auf einem Bildschirm einer Anzeigevorrichtung markiert, damit ein Benutzer schnell und/oder leicht den/die gewählten zu skalierenden Schaltungsbereich(e) erkennen kann, ob die gewählten Schaltungsbereiche vergrößert oder verkleinert werden sollen und um entsprechende Benutzereingaben und/oder Korrekturen bereitzustellen, wenn sie von dem automatischen System, z. B. einem APR-Tool, angefordert werden. Beispiele für verschiedene Schaltungsbereiche, die für die Skalierung in einem Layout gewählt werden, sind unter Bezugnahme auf die 2 und 7 beschrieben worden. Von der Operation 812 geht der Ablauf zu der Operation 814 weiter.
  • In der Operation 814 werden mindestens ein feststehendes Gebiet und/oder mindestens ein Schiebegebiet festgelegt. Ein feststehendes Gebiet oder ein feststehendes Element wird auch dann nicht skaliert oder getrennt, wenn es innerhalb eines skalierten Schaltungsbereichs liegt. Ein Schiebegebiet ist auch dann um eine Strecke, die einem Skalierfaktor eines skalierten Schaltungsbereichs entspricht, zu verschieben, wenn das Schiebegebiet außerhalb des skalierten Schaltungsbereichs liegt. Beispiele für Schiebegebiete sind unter Bezugnahme auf die 3A und 3B beschrieben worden. Beispiele für feststehende Gebiete und/oder Elemente sind unter Bezugnahme auf die 6 und 7 beschrieben worden. Bei mindestens einer Ausführungsform werden ein feststehendes Gebiet und/oder ein Schiebegebiet von einem Benutzer festgelegt. Es liegt innerhalb des Schutzumfangs verschiedener Ausführungsformen, dass ein feststehendes Gebiet und/oder ein Schiebegebiet von einem automatischen System, einem APR-Tool oder einem Computersystem automatisch festgelegt werden, wie hier dargelegt ist. Bei mindestens einer Ausführungsform sind „Schiebegebiet“ und „feststehendes Gebiet“ Merkmale oder Flags, die von einem Benutzer oder automatisch festgelegt oder gesetzt werden, um spätere Operationen eines automatischen Systems, z. B. eines APR-Tools, zu steuern. Bei mindestens einer Ausführungsform werden ein Schiebegebiet und/oder ein feststehendes Gebiet unter Verwendung einer oder mehrerer Markierungsschichten festgelegt, die über zu verschiebenden oder feststehenden Gebieten angeordnet sind. Bei einigen Ausführungsformen wird die Operation 814 weggelassen. Von der Operation 814 geht der Ablauf zu der Operation 816 weiter.
  • In der Operation 816 werden eine oder mehrere leitfähige Strukturen, die sich über die Grenze des gewählten Schaltungsbereichs erstrecken, entlang der Grenze getrennt, ohne ein assoziiertes feststehendes Gebiet und/oder ein oder mehrere feststehende Elemente, die die Grenze überqueren, zu trennen. Beispielhafte Trennungsoperationen sind unter Bezugnahme auf die 5 und 7 beschrieben worden. Bei einigen Ausführungsformen legt ein Benutzer fest, ob eine Trennungsoperation für einen gewählten Schaltungsbereich ausgeführt werden soll. Es liegt innerhalb des Schutzumfangs verschiedener Ausführungsformen, dass eine Trennungsoperation von einem automatischen System, einem APR-Tool oder einem Computersystem automatisch ausgeführt wird, wie hier dargelegt ist. Bei einigen Ausführungsformen wird die Operation 816 weggelassen. Von der Operation 816 geht der Ablauf zu der Operation 818 weiter.
  • In der Operation 818 wird der gewählte Schaltungsbereich skaliert, ohne ein assoziiertes feststehendes Gebiet und/oder ein oder mehrere feststehende Elemente innerhalb des skalierten Schaltungsbereichs zu skalieren. Beispielhafte Skalierungsoperationen sind unter Bezugnahme auf die 2B, 2C und 3 bis 6 beschrieben worden und werden von einem automatischen System oder einem APR-Tool automatisch ausgeführt. Eine beispielhafte Skalierungsoperation ohne Skalierung eines feststehenden Gebiets oder von feststehenden Elementen ist unter Bezugnahme auf 6 beschrieben worden. Die Operation 818 wird hier näher beschrieben. Von der Operation 818 geht der Ablauf zu der Operation 820 weiter.
  • In der Operation 820 ist, wenn in der Operation 814 ein Schiebegebiet festgelegt worden ist, die Skalierungsoperation eine Vergrößerungsoperation, und das Schiebegebiet überlappt den skalierten Schaltungsbereich entlang der Skalierungsrichtung. Das APR-Tool verschiebt das Schiebegebiet entlang der Skalierungsrichtung um eine Strecke, z. B. ΔW, die einem Skalierfaktor entspricht. Bei einigen Ausführungsformen wird ein Schiebegebiet um eine kumulative Strecke verschoben, die einer Summe von Vergrößerungen verschiedener skalierter Schaltungsbereiche entspricht. Beispielhafte Verschiebungsoperationen sind unter Bezugnahme auf die 3A und 3B beschrieben worden. Bei einigen Ausführungsformen, z. B. wenn in der Operation 814 kein Schiebegebiet festgelegt worden ist, wird die Operation 820 weggelassen. Von der Operation 820 geht der Ablauf zu der Operation 822 weiter.
  • In der Operation 822 wird eine Wiederverbindungsoperation von einem APR-Tool ausgeführt, um leitfähige Strukturen, die zuvor in der Operation 816 getrennt worden sind, wieder zu verbinden, und/oder um ein feststehendes Element mit einem entsprechenden Element in dem skalierten Schaltungsbereich wieder zu verbinden, und/oder um Elemente, die anfangs miteinander elektrisch verbunden waren, aber durch die Skalierungsoperation getrennt wurden, wieder zu verbinden. Bei einigen Ausführungsformen wird eine Wiederverbindungsoperation in Reaktion auf ein Verifikationsergebnis ausgeführt, das von einer DRC- und/oder LVS-Verifikation zurückkommt. Bei mindestens einer Ausführungsform umfasst eine Wiederverbindungsoperation ein Anpassen eines vorhandenen Trassierungselements und/oder ein Hinzufügen mindestens eines weiteren Trassierungselements. Beispielhafte Wiederverbindungsoperationen sind unter Bezugnahme auf die 4 bis 6 beschrieben worden. Ein modifiziertes Layout, das bei der Operation 822 erhalten wird, wird einer oder mehreren Verifikationen unterzogen, wie unter Bezugnahme auf 1 dargelegt worden ist, und wird zum Herstellen genehmigt, wenn die Verifikationen bestanden sind.
  • Die Skalierungsoperation bei der Operation 818 umfasst die Operationen 830 bis 838. Beispielhafte Skalierungsoperationen sind unter Bezugnahme auf die 2B, 2C und 4 bis 6 beschrieben worden.
  • In der Operation 830 wird ein neuer Gatestruktur-Pitch CPP erhalten, der von dem aktuellen Gatestruktur-Pitch CPP des Layouts verschieden ist. Bei einigen Ausführungsformen wird der neue CPP von einem Benutzer eingegeben. Bei mindestens einer Ausführungsform wird der neue CPP automatisch erzeugt oder festgelegt. Von der Operation 830 geht der Ablauf zu der Operation 832 weiter.
  • In der Operation 832 führt das APR-Tool eine Neuplatzierung von Vorrichtungen entsprechend dem neuen CPP durch. Von der Operation 832 geht der Ablauf zu der Operation 834 weiter.
  • In der Operation 834 wird der Skalierfaktor festgelegt. Bei einigen Ausführungsformen ist der Skalierfaktor ein Verhältnis des neuen CPP zu dem aktuellen CPP. Aufgrund des Skalierfaktors kann eine Änderung der Größe des skalierten Schaltungsbereichs festgelegt werden. Bei mindestens einer Ausführungsform wird, wenn die Skalierungsoperation eine Vergrö-ßerungsoperation ist, eine Vergrößerung ΔW des skalierten Schaltungsbereichs als die Strecke zum weiteren Verschieben eines Schiebegebiets entlang der Skalierungsrichtung verwendet, wie bei der Operation 820 dargelegt worden ist. Von der Operation 834 geht der Ablauf zu der Operation 836 weiter.
  • In der Operation 836 ordnet das APR-Tool aufgrund des Skalierfaktors Positionen von Durchkontaktierungen und leitfähigen Strukturen in einer Richtung quer zu der Skalierungsrichtung um. Wenn die Skalierungsrichtung zum Beispiel entlang der x-Achse ist, werden Positionen von Durchkontaktierungen und vertikalen Trassierungselementen (leitfähigen Strukturen, die entlang der y-Achse länglich sind) entlang der x-Achse umgeordnet. Beispielhafte Umordnungen von Durchkontaktierungen und vertikalen Trassierungselementen sind unter Bezugnahme auf die 2B, 2C und 4 bis 6 beschrieben worden. Von der Operation 836 geht der Ablauf zu der Operation 838 weiter.
  • In der Operation 838 dimensioniert das APR-Tool leitfähige Strukturen, die entlang der Skalierungsrichtung länglich sind, d. h., horizontale Trassierungselemente, aufgrund des Skalierfaktors neu. Beispiele für das Neudimensionieren sind unter Bezugnahme auf die 2B und 2C beschrieben worden. Von der Operation 838 geht der Ablauf zu der Operation 818 zurück oder geht zu der Operation 820 weiter. Bei einigen Ausführungsformen können ein oder mehrere Vorzüge, die hier beschrieben worden sind, mit einem modifizierten Layout erzielt werden, das mit dem Verfahren 800B oder mit einem entsprechenden hergestellten IC erhalten wird.
  • Die beschriebenen Verfahren umfassen beispielhafte Operationen, aber sie brauchen nicht unbedingt in der angegebenen Reihenfolge durchgeführt zu werden. Entsprechend dem Grundgedanken und Schutzumfang von Ausführungsformen der Offenbarung können Operationen gegebenenfalls hinzugefügt, ersetzt, in ihrer Reihenfolge geändert und/oder weggelassen werden. Ausführungsformen, die unterschiedliche Elemente und/oder unterschiedliche Ausführungsformen kombinieren, liegen ebenfalls innerhalb des Schutzumfangs der Offenbarung und dürften von einem Durchschnittsfachmann beim Lesen der Offenbarung erkannt werden.
  • Bei einigen Ausführungsformen wird mindestens ein hier erörtertes Verfahren vollständig oder teilweise von mindestens einem EDA-System durchgeführt. Bei einigen Ausführungsformen kann ein EDA-System als Teil eines Entwurfshauses eines später erörterten IC-Herstellungssystems verwendet werden.
  • 9 ist ein Blockdiagramm eines EDA-Systems gemäß einigen Ausführungsformen.
  • Bei einigen Ausführungsformen umfasst ein EDA-System 900 ein APR-System. Hier beschriebene Verfahren zum Entwerfen von Layout-Diagrammen stellen Leitungstrassierungsanordnungen gemäß einer oder mehreren Ausführungsformen bereit, die gemäß einigen Ausführungsformen zum Beispiel unter Verwendung des EDA-Systems 900 implementiert werden können.
  • Bei einigen Ausführungsformen ist das EDA-System 900 eine Universalrechenvorrichtung mit einem Hardware-Prozessor 902 und einem nichtflüchtigen maschinenlesbaren Speichermedium 904. Das Speichermedium 904 wird unter anderem mit einem Computerprogrammcode 906, d. h., einem Satz von ausführbaren Befehlen, codiert, d. h., es speichert den Computerprogrammcode 906. Das Ausführen des Computerprogrammcodes 906 mit dem Hardware-Prozessor 902 erfolgt (zumindest teilweise) mit einem EDA-Tool, das einen Teil oder alle der Verfahren implementiert, die hier bei einer oder mehreren Ausführungsformen beschrieben werden (und nachstehend als „die angegebenen Prozesse und/oder Verfahren“ bezeichnet werden).
  • Der Prozessor 902 ist über einen Bus 908 mit dem maschinenlesbaren Speichermedium 904 elektrisch verbunden. Der Prozessor 902 ist durch den Bus 908 außerdem mit einer E/A-Schnittstelle 910 elektrisch verbunden. Weiterhin ist eine Netzwerk-Schnittstelle 912 über den Bus 908 mit dem Prozessor 902 elektrisch verbunden. Die Netzwerk-Schnittstelle 912 ist mit einem Netzwerk 914 verbunden, sodass der Prozessor 902 und das maschinenlesbare Speichermedium 904 externe Elemente über das Netzwerk 914 verbinden können. Der Prozessor 902 ist so konfiguriert, dass er den Computerprogrammcode 906, der in dem maschinenlesbaren Speichermedium 904 codiert ist, abarbeitet, damit das System 900 zum Durchführen eines Teils oder aller der angegebenen Prozesse und/oder Verfahren verwendet werden kann. Bei einer oder mehreren Ausführungsformen ist der Prozessor 902 ein Hauptprozessor (CPU), ein Multiprozessor, ein verteiltes Verarbeitungssystem, eine anwendungsspezifische integrierte Schaltung (ASIC) und/oder eine andere geeignete Verarbeitungseinheit.
  • Bei einer oder mehreren Ausführungsformen ist das maschinenlesbare Speichermedium 904 ein elektronisches, magnetisches, optisches, elektromagnetisches, Infrarot- und/oder ein Halbleitersystem (oder -vorrichtung). Das maschinenlesbare Speichermedium 904 umfasst zum Beispiel einen Halbleiter- oder Festkörperspeicher, ein Magnetband, eine Wechselplatte, einen Direktzugriffsspeicher (RAM), einen Festspeicher (ROM), eine starre Magnetplatte und/oder eine optische Platte. Bei einer oder mehreren Ausführungsformen, bei denen optische Platten verwendet werden, ist das maschinenlesbare Speichermedium 904 eine Compact Disc Read-Only Memory (CD-ROM), eine Compact Disc Read/Write (CD-R/W) und/oder eine digitale Videoplatte (DVD).
  • Bei einer oder mehreren Ausführungsformen speichert das Speichermedium 904 den Computerprogrammcode 906, der so konfiguriert ist, dass das System 900 (bei dem die Abarbeitung zumindest teilweise mit dem EDA-Tool erfolgt) zum Durchführen eines Teils oder aller der angegebenen Prozesse und/oder Verfahren verwendet werden kann. Bei einer oder mehreren Ausführungsformen speichert das Speichermedium 904 außerdem Informationen, die das Durchführen eines Teils oder aller der angegebenen Prozesse und/oder Verfahren erleichtern. Bei einer oder mehreren Ausführungsformen speichert das Speichermedium 904 eine Bibliothek 907 von Standardzellen, wie etwa die Standardzellen, die hier offenbart werden. Bei einer oder mehreren Ausführungsformen speichert das Speichermedium 904 ein oder mehrere Layout-Diagramme 909, die einem oder mehreren Layouts entsprechen, die hier offenbart werden.
  • Das EDA-System 900 weist die E/A-Schnittstelle 910 auf. Die E/A-Schnittstelle 910 ist mit externen Schaltungen verbunden. Bei einer oder mehreren Ausführungsformen umfasst die E/A-Schnittstelle 910 eine Tastatur, ein Keypad, eine Maus, einen Trackball, ein Touchpad, einen Touchscreen und/oder Cursor-Richtungstasten zum Senden von Informationen und Befehlen an den Prozessor 902.
  • Das EDA-System 900 weist außerdem die Netzwerk-Schnittstelle 912 auf, die mit dem Prozessor 902 verbunden ist. Die Netzwerk-Schnittstelle 912 gestattet es dem System 900, mit dem Netzwerk 914 zu kommunizieren, mit dem ein oder mehrere andere Computersysteme verbunden sind. Die Netzwerk-Schnittstelle 912 umfasst drahtlose Netzwerk-Schnittstellen, wie etwa BLUETOOTH, WIFI, WIMAX, GPRS oder WCDMA, oder drahtgebundene Netzwerk-Schnittstellen, wie etwa ETHERNET, USB oder IEEE-2164. Bei einer oder mehreren Ausführungsformen werden ein Teil oder alle der angegebenen Prozesse und/oder Verfahren in zwei oder mehr Systemen 900 implementiert.
  • Das System 900 ist so konfiguriert, dass es über die E/A-Schnittstelle 910 Informationen empfängt. Die Informationen, die über die E/A-Schnittstelle 910 empfangen werden, umfassen Befehle, Daten, Entwurfsregeln, Bibliotheken von Standardzellen und/oder andere Parameter für die Verarbeitung mit dem Prozessor 902. Die Informationen werden über den Bus 908 an den Prozessor 902 gesendet. Das EDA-System 900 ist so konfiguriert, dass es Informationen zu einer Benutzerschnittstelle (UI) über die E/A-Schnittstelle 910 empfängt. Die Informationen werden in dem maschinenlesbaren Speichermedium 904 als eine Benutzerschnittstelle (UI) 942 gespeichert.
  • Bei einigen Ausführungsformen werden ein Teil oder alle der angegebenen Prozesse und/oder Verfahren als eine unabhängige Software-Anwendung zum Abarbeiten mit einem Prozessor implementiert. Bei einigen Ausführungsformen werden ein Teil oder alle der angegebenen Prozesse und/oder Verfahren als eine Software-Anwendung implementiert, die Teil einer weiteren Software-Anwendung ist. Bei einigen Ausführungsformen werden ein Teil oder alle der angegebenen Prozesse und/oder Verfahren als ein Plug-in für eine Software-Anwendung implementiert. Bei einigen Ausführungsformen wird mindestens einer der angegebenen Prozesse und/oder Verfahren als eine Software-Anwendung implementiert, die ein Teil eines EDA-Tools ist. Bei einigen Ausführungsformen werden ein Teil oder alle der angegebenen Prozesse und/oder Verfahren als eine Software-Anwendung implementiert, die von dem EDA-System 900 verwendet wird. Bei einigen Ausführungsformen wird ein Layout-Diagramm, das Standardzellen enthält, unter Verwendung eines Tools wie VIRTUOSO®, das von der Fa. CADENCE DESIGN SYSTEMS, Inc. lieferbar ist, oder eines anderen geeigneten Layout-Erzeugungstools erzeugt.
  • Bei einigen Ausführungsformen werden die Prozesse als Funktionen eines Programms realisiert, das in einem nichtflüchtigen maschinenlesbaren Aufzeichnungsmedium gespeichert ist. Beispiele für ein nichtflüchtiges maschinenlesbares Aufzeichnungsmedium sind unter anderem externe/Wechsel- und/oder interne/eingebaute Speichereinheiten, z. B. eine optische Platte, wie etwa eine DVD, eine Magnetplatte, wie etwa eine Festplatte, ein Halbleiterspeicher, wie etwa ein ROM, ein RAM und/oder eine Speicherkarte oder dergleichen.
  • 10 ist ein Blockschaltbild eines IC-Herstellungssystems 1000 (IC: integrierter Schaltkreis) und eines damit verbundenen IC-Herstellungsablaufs gemäß einigen Ausführungsformen. Bei einigen Ausführungsformen werden auf Grund eines Layout-Diagramms (A) eine oder mehrere Halbleitermasken und/oder (B) mindestens eine Komponente in einer Schicht eines integrierten Halbleiterschaltkreises unter Verwendung des Herstellungssystems 1000 hergestellt.
  • In 10 weist das IC-Herstellungssystem 1000 Einheiten wie ein Entwurfshaus 1020, ein Maskenhaus 1030 und einen IC-Hersteller („Mikrochip-Fabrik“) 1050 auf, die miteinander in den Entwurfs-, Entwicklungs- und Herstellungszyklen und/oder bei den Dienstleistungen interagieren, die mit der Herstellung eines IC 1060 verbunden sind. Die Einheiten in dem System 1000 sind durch ein Kommunikationsnetzwerk verbunden. Bei einigen Ausführungsformen ist das Kommunikationsnetzwerk ein einzelnes Netzwerk. Bei einigen Ausführungsformen umfasst das Kommunikationsnetzwerk mehrere unterschiedliche Netzwerke, wie etwa ein Intranet und das Internet. Das Kommunikationsnetzwerk umfasst drahtgebundene und/oder drahtlose Kommunikationskanäle. Jede Einheit interagiert mit einer oder mehreren der anderen Einheiten und stellt Dienste für eine oder mehrere der anderen Einheiten bereit und/oder empfängt Dienste von diesen. Bei einigen Ausführungsformen sind zwei oder mehr der Einheiten Entwurfshaus 1020, Maskenhaus 1030 und IC-Fabrik 1050 im Besitz eines einzigen größeren Unternehmens. Bei einigen Ausführungsformen bestehen zwei oder mehr der Einheiten Entwurfshaus 1020, Maskenhaus 1030 und IC-Fabrik 1050 in einer gemeinsamen Einrichtung nebeneinander und sie nutzen gemeinsame Ressourcen.
  • Das Entwurfshaus (oder Entwurfs-Team) 1020 erzeugt ein IC-Entwurfs-Layout-Diagramm 1022. Das IC-Entwurfs-Layout-Diagramm 1022 enthält verschiedene geometrische Strukturen, die für einen IC 1060 entworfen werden. Die geometrischen Strukturen entsprechen Strukturen von Metall-, Oxid- oder Halbleiterschichten, die die verschiedenen Komponenten des herzustellenden IC 1060 bilden. Die verschiedenen Schichten bilden gemeinsam verschiedene IC-Strukturelemente. Zum Beispiel enthält ein Teil des IC-Entwurfs-Layout-Diagramms 1022 verschiedene IC-Strukturelemente, wie etwa einen aktiven Bereich, eine Gateelektrode, eine Source und einen Drain, Metallleitungen oder Durchkontaktierungen einer Zwischenschichtverbindung und Öffnungen für Bondpads, die in einem Halbleitersubstrat (wie etwa einem Siliziumwafer) und verschiedenen Materialschichten, die auf dem Halbleitersubstrat angeordnet sind, hergestellt werden sollen. Das Entwurfshaus 1020 implementiert ein passendes Entwurfsverfahren zum Erzeugen des IC-Entwurfs-Layout-Diagramms 1022. Das Entwurfsverfahren umfasst einen oder mehrere der Schritte Logikentwurf, physischer Entwurf und Platzierung und Trassierung. Das IC-Entwurfs-Layout-Diagramm 1022 wird in einer oder mehreren Datendateien mit Informationen zu den geometrischen Strukturen dargestellt. Das IC-Entwurfs-Layout-Diagramm 1022 kann zum Beispiel in einem GDSII-Dateiformat oder einem DFII-Dateiformat dargestellt werden.
  • In dem Maskenhaus 1030 werden eine Datenaufbereitung 1032 und eine Maskenherstellung 1044 durchgeführt. Das Maskenhaus 1030 verwendet das IC-Entwurfs-Layout-Diagramm 1022 zum Herstellen einer oder mehrerer Masken 1045, die zum Herstellen der verschiedenen Schichten des IC 1060 entsprechend dem IC-Entwurfs-Layout-Diagramm 1022 genutzt werden sollen. Das Maskenhaus 1030 führt die Maskendatenaufbereitung 1032 durch, bei der das IC-Entwurfs-Layout-Diagramm 1022 in eine repräsentative Datendatei (RDF) übersetzt wird. Bei der Maskendatenaufbereitung 1032 wird die RDF für die Maskenherstellung 1044 bereitgestellt. Bei der Maskenherstellung 1044 wird ein Maskenschreiber verwendet. Ein Maskenschreiber wandelt die RDF in ein Bild auf einem Substrat um, wie etwa auf der Maske (Retikel) 1045 oder einem Halbleiterwafer 1053. Das IC-Entwurfs-Layout-Diagramm 1022 wird bei der Maskendatenaufbereitung 1032 so manipuliert, dass es bestimmten Eigenschaften des Maskenschreibers entspricht und/oder Anforderungen der IC-Fabrik 1050 erfüllt. In 10 sind die Maskendatenaufbereitung 1032 und die Maskenherstellung 1044 als getrennte Elemente dargestellt. Bei einigen Ausführungsformen können die Maskendatenaufbereitung 1032 und die Maskenherstellung 1044 kollektiv als Maskendatenaufbereitung bezeichnet werden.
  • Bei einigen Ausführungsformen umfasst die Maskendatenaufbereitung 1032 eine Optical Proximity Correction (OPC), bei der lithografische Verbesserungsmethoden verwendet werden, um Bildfehler auszugleichen, wie etwa solche, die durch Beugung, Interferenz, andere Prozess-Effekte oder dergleichen entstehen können. Durch die OPC wird das IC-Entwurfs-Layout-Diagramm 1022 angepasst. Bei einigen Ausführungsformen umfasst die Maskendatenaufbereitung 1032 weitere Auflösungsverbesserungsmethoden (RETs), wie etwa außeraxiale Belichtung, Teilauflösungs-Unterstützungselemente, Phasenverschiebungsmasken, andere geeignete Methoden und dergleichen, oder Kombinationen davon. Bei einigen Ausführungsformen wird auch die Inverse-Lithografie-Technologie (ILT) verwendet, bei der die OPC als ein inverses Abbildungsproblem behandelt wird.
  • Bei einigen Ausführungsformen wird bei der Maskendatenaufbereitung 1032 mit einem Maskenregelprüfer (MRC) das IC-Entwurfs-Layout-Diagramm 1022, das Prozesse in der OPC durchlaufen hat, mit einer Gruppe von Maskenerzeugungsregeln überprüft, die bestimmte geometrische und/oder Konnektivitätseinschränkungen enthalten, um ausreichende Spannen zu gewährleisten, um der Variabilität bei Halbleiterherstellungsprozessen und dergleichen Rechnung zu tragen. Bei einigen Ausführungsformen modifiziert der MRC das IC-Entwurfs-Layout-Diagramm 1022, um Beschränkungen während der Maskenherstellung 1044 auszugleichen, die einen Teil der von der OPC durchgeführten Modifikationen rückgängig machen können.
  • Bei einigen Ausführungsformen umfasst die Maskendatenaufbereitung 1032 eine Prüfung des lithografischen Prozesses (LPC), bei der die Bearbeitung simuliert wird, die von der IC-Fabrik 1050 zum Herstellen des IC 1060 implementiert wird. Bei der LPC wird diese Bearbeitung auf Grund des IC-Entwurfs-Layout-Diagramms 1022 simuliert, um eine simulierte hergestellte Vorrichtung, wie etwa den IC 1060, zu erzeugen. Die Bearbeitungsparameter bei der LPC-Simulation können Folgendes umfassen: Parameter, die mit verschiedenen Prozessen des IC-Herstellungszyklus assoziiert sind; Parameter, die mit Tools assoziiert sind, die zum Herstellen der ICs verwendet werden; und/oder andere Aspekte des Herstellungsprozesses. Bei der LPC werden verschiedene Faktoren berücksichtigt, wie etwa Zwischenbildkontrast, Tiefenschärfe (DOF), Maskenfehler-Verbesserungsfaktor (MEEF), andere geeignete Faktoren und dergleichen, oder Kombinationen davon. Bei einigen Ausführungsformen müssen in dem Fall, dass nach der Erzeugung einer simulierten hergestellten Vorrichtung durch die LPC die simulierte Vorrichtung hinsichtlich der Form zu stark von der Einhaltung der Entwurfsregeln abweicht, die OPC und/oder die MRC wiederholt werden, um das IC-Entwurfs-Layout-Diagramm 1022 weiter zu verbessern.
  • Es versteht sich, dass die vorstehende Beschreibung der Maskendatenaufbereitung 1032 der Übersichtlichkeit halber vereinfacht worden ist. Bei einigen Ausführungsformen umfasst die Maskendatenaufbereitung 1032 weitere Elemente, wie etwa eine logische Operation (LOP), um das IC-Entwurfs-Layout-Diagramm 1022 entsprechend den Herstellungsregeln zu modifizieren. Darüber hinaus können die Prozesse, die für das IC-Entwurfs-Layout-Diagramm 1022 während der Maskendatenaufbereitung 1032 verwendet werden, in verschiedenen anderen Reihenfolgen durchgeführt werden.
  • Nach der Maskendatenaufbereitung 1032 und während der Maskenherstellung 1044 wird eine Maske 1045 oder eine Gruppe von Masken 1045 auf der Grundlage des modifizierten IC-Entwurfs-Layout-Diagramms 1022 hergestellt. Bei einigen Ausführungsformen umfasst die Maskenherstellung 1044 ein Durchführen einer oder mehrerer lithografischer Belichtungen auf Grund des IC-Entwurfs-Layout-Diagramms 1022. Bei einigen Ausführungsformen wird ein Elektronenstrahl oder ein Mechanismus mit mehreren Elektronenstrahlen zum Erzeugen einer Struktur auf der Maske (Fotomaske oder Retikel) 1045 auf der Grundlage des modifizierten IC-Entwurfs-Layout-Diagramms 1022 verwendet. Die Maske 1045 kann mit verschiedenen Technologien hergestellt werden. Bei einigen Ausführungsformen wird die Maske 1045 unter Verwendung der Binärtechnologie hergestellt. Bei einigen Ausführungsformen weist eine Maskenstruktur opake Bereiche und transparente Bereiche auf. Ein Strahlungsstrahl, wie etwa ein Ultraviolettstahl (UV-Strahl), der zum Belichten der auf einen Wafer aufgebrachten bildempfindlichen Materialschicht (z. B. Fotoresist) verwendet wird, wird von dem opaken Bereich blockiert und geht durch die transparenten Bereiche hindurch. In einem Beispiel weist eine Binärmasken-Variante der Maske 1045 ein transparentes Substrat (z. B. Quarzglas) und ein opakes Material (z. B. Chrom) auf, das in den opaken Bereichen der Binärmaske aufgebracht ist. In einem anderen Beispiel wird die Maske 1045 unter Verwendung der Phasenverschiebungstechnologie hergestellt. Bei einer Phasenverschiebungsmasken-Variante (PSM-Variante) der Maske 1045 sind verschiedene Elemente in der Struktur, die auf der Phasenverschiebungsmaske erzeugt wird, so konfiguriert, dass sie eine Phasendifferenz haben, um die Auflösung und die Bildqualität zu verbessern. In verschiedenen Beispielen kann die Phasenverschiebungsmaske eine Maske mit abgeschwächter Phasenverschiebung oder eine Maske mit veränderlicher Phasenverschiebung sein. Die von der Maskenherstellung 1044 erzeugten Masken werden in verschiedenen Prozessen verwendet. Diese Masken werden zum Beispiel in einem Ionenimplantationsprozess zum Erzeugen von verschiedenen dotierten Bereichen in dem Halbleiterwafer 1053, in einem Ätzprozess zum Erzeugen von verschiedenen Ätzbereichen in dem Halbleiterwafer 1053 und/oder in anderen geeigneten Prozessen verwendet.
  • Die IC-Fabrik 1050 ist ein IC-Herstellungsbetrieb mit einer oder mehreren Produktionsstätten zum Herstellen mehrerer unterschiedlicher IC-Produkte. Bei einigen Ausführungsformen ist die IC-Fabrik 1050 eine Halbleiter-Fertigungsanlage. In einer Produktionsstätte kann zum Beispiel die Front-End-Fertigung einer Mehrzahl von IC-Produkten (FEOL-Fertigung; FEOL: Front End of Line) erfolgen, während in einer zweiten Produktionsstätte die Back-End-Fertigung für das Verbinden und Packaging der IC-Produkte (BEOL-Fertigung; BEOL: Back End of Line) durchgeführt werden kann und in einer dritten Produktionsstätte andere Dienste für den Fertigungsbetrieb bereitgestellt werden können.
  • In der IC-Fabrik 1050 werden Herstellungstools 1052 verwendet, die so konfiguriert sind, dass sie verschiedene Herstellungsoperationen an dem Halbleiterwafer 1053 so ausführen, dass der IC 1060 entsprechend den Masken, z. B. der Maske 1045, hergestellt wird. Bei verschiedenen Ausführungsformen umfassen die Herstellungs-Tools 1052 einen Wafer-Stepper, eine Ionenimplantationsanlage, eine Fotoresist-Beschichtungsanlage, eine Prozesskammer, z. B. eine CVD-Kammer oder einen LPCVD-Ofen (LPCVD: Tiefdruck-CVD), eine CMP-Anlage (CMP: chemisch-mechanische Polierung), eine Plasmaätzanlage, eine Waferreinigungsanlage und/oder andere Herstellungseinrichtungen, die einen oder mehrere geeignete Herstellungsprozesse, die hier erörtert werden, durchführen können.
  • In der IC-Fabrik 1050 werden die Masken 1045, die von dem Maskenhaus 1030 hergestellt worden sind, zum Herstellen des IC 1060 verwendet. Somit verwendet die IC-Fabrik 1050 zumindest indirekt das IC-Entwurfs-Layout-Diagramm 1022 zum Herstellen des IC 1060. Bei einigen Ausführungsformen wird der Halbleiterwafer 1053 von der IC-Fabrik 1050 unter Verwendung der Masken 1045 hergestellt, um den IC 1060 herzustellen. Bei einigen Ausführungsformen umfasst die IC-Herstellung ein Durchführen einer oder mehrerer lithografischer Belichtungen, die zumindest indirekt auf dem IC-Entwurfs-Layout-Diagramm 1022 basieren. Der Halbleiterwafer 1053 weist ein Siliziumsubstrat oder ein anderes geeignetes Substrat auf, auf dem Materialschichten hergestellt sind. Der Halbleiterwafer 1053 weist weiterhin einen oder mehrere verschiedene dotierte Bereiche, dielektrische Strukturelemente, Mehrebenen-Interconnects und dergleichen auf (die in späteren Herstellungsschritten hergestellt werden).
  • Bei einigen Ausführungsformen umfasst ein Verfahren zum Modifizieren eines Layouts für einen IC Folgendes: Auswählen eines zu skalierenden Schaltungsbereichs in dem Layout; Festlegen eines feststehenden Gebiets mit einem feststehenden Element in dem gewählten Schaltungsbereich; und Skalieren des gewählten Schaltungsbereichs, ohne das feststehende Gebiet mit dem feststehenden Element zu skalieren, um ein modifiziertes Layout für den IC zu erhalten.
  • Bei einigen Ausführungsformen weist ein System zum Modifizieren eines Layouts für einen IC einen Prozessor und ein mit dem Prozessor verbundenes nichtflüchtiges maschinenlesbares Speichermedium auf, wobei der Prozessor so konfiguriert ist, dass er Befehle ausführt, die in dem maschinenlesbaren Speichermedium gespeichert sind. Der Prozessor wählt in dem Layout einen Schaltungsbereich aus, der entlang einer ersten Richtung skaliert werden soll, und trennt eine erste leitfähige Struktur, die sich in einer zweiten Richtung, die quer zu der ersten Richtung ist, und über eine Grenze des gewählten Schaltungsbereichs erstreckt, in einen inneren Teil in dem gewählten Schaltungsbereich und einen äußeren Teil außerhalb des gewählten Schaltungsbereichs. Der Prozessor skaliert den gewählten Schaltungsbereich entlang der ersten Richtung und verbindet den inneren Teil in dem skalierten Schaltungsbereich wieder mit dem äußeren Teil in Reaktion auf eine erste Bestimmung, dass der innere Teil in dem skalierten Schaltungsbereich und der äußere Teil voneinander elektrisch getrennt sind, und/oder auf eine zweite Bestimmung, dass der innere Teil in dem skalierten Schaltungsbereich und/oder der äu-ßere Teil eine Verifikation nicht bestehen.
  • Bei einigen Ausführungsformen weist ein Computerprogrammprodukt ein nichtflüchtiges maschinenlesbares Medium auf, das Befehle enthält. Wenn die Befehle ausgeführt werden, veranlassen sie einen Prozessor, in einem Layout für einen IC einen Schaltungsbereich auszuwählen, der entlang einer ersten Richtung skaliert werden soll. Der gewählte Schaltungsbereich weist Folgendes auf: Vorrichtungen mit einer Mehrzahl von Gatestrukturen, die mit einem ersten Gatestruktur-Pitch entlang der ersten Richtung angeordnet sind; erste leitfähige Strukturen, die sich entlang der ersten Richtung erstrecken; zweite leitfähige Strukturen, die sich entlang einer zweiten Richtung erstrecken, die quer zu der ersten Richtung ist; und Durchkontaktierungen. Der Prozessor wird weiterhin veranlasst, eine Skalierung des gewählten Schaltungsbereichs entlang der ersten Richtung durchzuführen, ohne eine Gatestrukturbreite der Mehrzahl von Gatestrukturen zu ändern, um ein modifiziertes Layout zu erhalten. Die Skalierung umfasst Folgendes: Durchführen einer Neuplatzierung der Vorrichtungen mit der Mehrzahl von Gatestrukturen, die mit einem zweiten Gatestruktur-Pitch entlang der ersten Richtung angeordnet sind, wobei der zweite Gatestruktur-Pitch von dem ersten Gatestruktur-Pitch verschieden ist; Umordnen einer oder mehrerer der zweiten leitfähigen Strukturen und der Durchkontaktierungen entlang der ersten Richtung aufgrund eines Skalierfaktors, der ein Verhältnis des zweiten Gatestruktur-Pitchs zu dem ersten Gatestruktur-Pitch ist; und Neudimensionieren einer oder mehrerer der ersten leitfähigen Strukturen entlang der ersten Richtung aufgrund des Skalierfaktors.
  • Vorstehend sind verschiedene Merkmale mehrerer Ausführungsformen beschrieben worden, damit Fachleute die Aspekte der vorliegenden Offenbarung besser verstehen können. Fachleute dürften erkennen, dass sie die vorliegende Offenbarung ohne Weiteres als eine Grundlage zum Entwerfen oder Modifizieren anderer Prozesse und Strukturen verwenden können, um dieselben Zwecke wie bei den hier vorgestellten Ausführungsformen zu erreichen und/oder dieselben Vorzüge wie diese zu erzielen. Fachleute dürften außerdem erkennen, dass solche äquivalenten Auslegungen nicht von dem Grundgedanken und Schutzumfang der vorliegenden Offenbarung abweichen und dass sie hier verschiedene Änderungen, Ersetzungen und Abwandlungen vornehmen können, ohne von dem Grundgedanken und Schutzumfang der vorliegenden Offenbarung abzuweichen.

Claims (20)

  1. Verfahren zum Modifizieren eines Layouts für einen integrierten Schaltkreis (IC), umfassend: Auswählen eines zu skalierenden Schaltungsbereichs in dem Layout; Festlegen eines feststehenden Gebiets mit einem feststehenden Element in dem gewählten Schaltungsbereich; und Skalieren des gewählten Schaltungsbereichs, ohne das feststehende Gebiet mit dem feststehenden Element zu skalieren, um ein modifiziertes Layout für den IC zu erhalten.
  2. Verfahren nach Anspruch 1, wobei das Skalieren ein Ändern eines Gatestruktur-Pitchs zwischen benachbarten Gatestrukturen einer Mehrzahl von Gatestrukturen in dem gewählten Schaltungsbereich mit einem Skalierfaktor umfasst.
  3. Verfahren nach Anspruch 1, wobei das Skalieren ein Ändern eines Gatestruktur-Pitchs zwischen benachbarten Gatestrukturen einer Mehrzahl von Gatestrukturen in dem gewählten Schaltungsbereich mit einem Skalierfaktor, ohne eine Gatestrukturbreite der Mehrzahl von Gatestrukturen zu ändern, umfasst.
  4. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Skalieren ein Vergrößern des gewählten Schaltungsbereichs mit einem Skalierfaktor entlang einer ersten Richtung umfasst, das Festlegen weiterhin ein Festlegen eines Gebiets, das den gewählten Schaltungsbereich entlang der ersten Richtung überlappt, als eine Schiebegebiet umfasst, und das Verfahren weiterhin ein Verschieben des Schiebegebiets entlang der ersten Richtung um eine Strecke umfasst, die einer Breite des gewählten Schaltungsbereichs und dem Skalierfaktor entspricht.
  5. Verfahren nach Anspruch 4, wobei das Auswählen weiterhin ein Auswählen eines weiteren zu skalierenden Schaltungsbereichs in dem Layout umfasst, das Skalieren weiterhin ein Vergrößern des gewählten weiteren Schaltungsbereichs mit einem weiteren Skalierfaktor entlang der ersten Richtung umfasst, das Schiebegebiet den gewählten Schaltungsbereich und den weiteren Schaltungsbereich entlang der ersten Richtung überlappt, und das Verschieben weiterhin ein Verschieben des Schiebegebiets entlang der ersten Richtung um eine weitere Strecke umfasst, die einer Breite des gewählten weiteren Schaltungsbereichs und dem weiteren Skalierfaktor entspricht.
  6. Verfahren nach einem der vorhergehenden Ansprüche, wobei das feststehende Element eine leitfähige Struktur aufweist, die sich über eine Grenze des gewählten Schaltungsbereichs erstreckt.
  7. Verfahren nach einem der vorhergehenden Ansprüche, das weiterhin Folgendes umfasst: nach dem Skalieren Hinzufügen oder Modifizieren mindestens eines Trassierungselements, um eine elektrische Verbindung zwischen dem feststehenden Element und einem entsprechenden Element in dem skalierten Schaltungsbereich wiederherzustellen, und/oder eine Entwurfsregel einzuhalten.
  8. Verfahren nach einem der vorhergehenden Ansprüche, wobei der gewählte Schaltungsbereich Folgendes enthält: Vorrichtungen, die mit einem ersten Gatestruktur-Pitch entlang einer ersten Richtung platziert sind; erste leitfähige Strukturen, die sich entlang der ersten Richtung erstrecken; zweite leitfähige Strukturen, die sich entlang einer zweiten Richtung erstrecken, die quer zu der ersten Richtung ist; und Durchkontaktierungen, und das Skalieren Folgendes umfasst: Durchführen einer Neuplatzierung der Vorrichtungen mit einem zweiten Gatestruktur-Pitch entlang der ersten Richtung, wobei der zweite Gatestruktur-Pitch von dem ersten Gatestruktur-Pitch verschieden ist; Umordnen einer oder mehrerer der zweiten leitfähigen Strukturen und der Durchkontaktierungen entlang der ersten Richtung aufgrund eines Skalierfaktors, der ein Verhältnis des zweiten Gatestruktur-Pitchs zu dem ersten Gatestruktur-Pitch ist; und Neudimensionieren einer oder mehrerer der ersten leitfähigen Strukturen entlang der ersten Richtung aufgrund des Skalierfaktors.
  9. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Skalieren ein Skalieren des gewählten Schaltungsbereichs entlang einer ersten Richtung umfasst, das Layout eine leitfähige Struktur aufweist, die sich in einer zweiten Richtung, die quer zu der ersten Richtung ist, und über eine Grenze des gewählten Schaltungsbereichs erstreckt, und das Verfahren weiterhin Folgendes umfasst: vor dem Skalieren Trennen der leitfähigen Struktur in einen inneren Teil in dem gewählten Schaltungsbereich und einen äußeren Teil außerhalb des gewählten Schaltungsbereichs; und nach dem Skalieren Wiederverbinden des inneren Teils in dem gewählten Schaltungsbereich mit dem äußeren Teil.
  10. Verfahren nach Anspruch 9, wobei das Wiederverbinden Folgendes umfasst: Verlängern des äußeren Teils in den skalierten Schaltungsbereich hinein, um den inneren Teil zu überlappen; und/oder Hinzufügen mindestens eines Trassierungselements.
  11. System zum Modifizieren eines Layouts für einen integrierten Schaltkreis (IC), wobei das System Folgendes aufweist: einen Prozessor; und ein mit dem Prozessor verbundenes nichtflüchtiges maschinenlesbares Speichermedium, wobei der Prozessor so konfiguriert ist, dass er Befehle ausführt, die in dem maschinenlesbaren Speichermedium gespeichert sind, um in dem Layout einen Schaltungsbereich auszuwählen, der entlang einer ersten Richtung skaliert werden soll, eine erste leitfähige Struktur, die sich in einer zweiten Richtung, die quer zu der ersten Richtung ist, und über eine Grenze des gewählten Schaltungsbereichs erstreckt, in einen inneren Teil in dem gewählten Schaltungsbereich und einen äußeren Teil außerhalb des gewählten Schaltungsbereichs zu trennen, den gewählten Schaltungsbereich entlang der ersten Richtung zu skalieren, und den inneren Teil in dem skalierten Schaltungsbereich wieder mit dem äußeren Teil in Reaktion auf Folgendes zu verbinden: eine erste Bestimmung, dass der innere Teil in dem skalierten Schaltungsbereich und der äußere Teil voneinander elektrisch getrennt sind, und/oder eine zweite Bestimmung, dass der innere Teil in dem skalierten Schaltungsbereich und/oder der äußere Teil eine Verifikation nicht bestehen.
  12. System nach Anspruch 11, wobei der mindestens eine Prozessor weiterhin so konfiguriert ist, dass er Befehle ausführt, die in dem maschinenlesbaren Speichermedium gespeichert sind, um die Verifikation durchzuführen, die Folgendes umfasst: eine Entwurfsregelkontrolle; und/oder eine LVS-Kontrolle (LVS: Layout versus Schaltbild).
  13. System nach Anspruch 11 oder 12, wobei der mindestens eine Prozessor weiterhin so konfiguriert ist, dass er Befehle ausführt, die in dem maschinenlesbaren Speichermedium gespeichert sind, um in Reaktion auf eine dritte Bestimmung, dass der innere Teil in dem skalierten Schaltungsbereich und der äußere Teil einander über eine Strecke überlappen, die größer als eine vorgegebene Mindestbreite einer leitfähigen Struktur ist, nicht zu versuchen, den inneren Teil in dem skalierten Schaltungsbereich wieder mit dem äußeren Teil zu verbinden.
  14. System nach einem der Ansprüche 11 bis 13, wobei der mindestens eine Prozessor weiterhin so konfiguriert ist, dass er Befehle ausführt, die in dem maschinenlesbaren Speichermedium gespeichert sind, um den inneren Teil in dem skalierten Schaltungsbereich dadurch wieder mit dem äußeren Teil zu verbinden, dass der äußere Teil in den skalierten Schaltungsbereich hinein verlängert wird, um den inneren Teil zu überlappen, und/oder mindestens ein Trassierungselement hinzugefügt wird.
  15. System nach einem der Ansprüche 11 bis 14, wobei der mindestens eine Prozessor weiterhin so konfiguriert ist, dass er Befehle ausführt, die in dem maschinenlesbaren Speichermedium gespeichert sind, um vor dem Trennen der ersten leitfähigen Struktur einen ersten Anker an dem inneren Teil und einen zweiten Anker an dem äußeren Teil festzulegen, und nach dem Skalieren des gewählten Schaltungsbereichs die erste Bestimmung und/oder die zweite Bestimmung aufgrund einer ersten Koordinate des ersten Ankers an dem inneren Teil in dem skalierten Bereich und einer zweiten Koordinate des zweiten Ankers des äußeren Teils durchzuführen.
  16. System nach einem der Ansprüche 11 bis 15, wobei der mindestens eine Prozessor weiterhin so konfiguriert ist, dass er Befehle ausführt, die in dem maschinenlesbaren Speichermedium gespeichert sind, um in Reaktion auf ein Festlegen eines feststehenden Gebiets in dem Layout, wobei das feststehende Gebiet eine zweite leitfähige Struktur aufweist, die sich in der zweiten Richtung über die Grenze des gewählten Schaltungsbereichs erstreckt, die zweite leitfähige Struktur nicht zu trennen, und den gewählten Schaltungsbereich zu skalieren, ohne das feststehende Gebiet zu skalieren.
  17. System nach einem der Ansprüche 11 bis 16, wobei der mindestens eine Prozessor weiterhin so konfiguriert ist, dass er Befehle ausführt, die in dem maschinenlesbaren Speichermedium gespeichert sind, um in Reaktion auf ein Festlegen eines Schiebegebiets in dem Layout, wobei das Schiebegebiet den gewählten Schaltungsbereich entlang der ersten Richtung überlappt, den gewählten Schaltungsbereich mit einem Skalierfaktor zu vergrößern, und das Schiebegebiet entlang der ersten Richtung um eine Strecke zu verschieben, die einer Breite des gewählten Schaltungsbereichs und dem Skalierfaktor entspricht.
  18. Computerprogrammprodukt, das ein nichtflüchtiges maschinenlesbares Medium aufweist, das Befehle enthält, die beim Ausführen mit einem Prozessor den Prozessor veranlassen, Folgendes durchzuführen: Auswählen, in einem Layout für einen integrierten Schaltkreis (IC), eines Schaltungsbereichs, der entlang einer ersten Richtung skaliert werden soll, wobei der gewählte Schaltungsbereich Folgendes aufweist: Vorrichtungen mit einer Mehrzahl von Gatestrukturen, die mit einem ersten Gatestruktur-Pitch entlang der ersten Richtung angeordnet sind, erste leitfähige Strukturen, die sich entlang der ersten Richtung erstrecken, zweite leitfähige Strukturen, die sich entlang einer zweiten Richtung erstrecken, die quer zu der ersten Richtung ist, und Durchkontaktierungen; und Skalieren des gewählten Schaltungsbereichs entlang der ersten Richtung, ohne eine Gatestrukturbreite der Mehrzahl von Gatestrukturen zu ändern, um ein modifiziertes Layout zu erhalten, wobei das Skalieren Folgendes umfasst: Durchführen einer Neuplatzierung der Vorrichtungen mit der Mehrzahl von Gatestrukturen, die mit einem zweiten Gatestruktur-Pitch entlang der ersten Richtung angeordnet sind, wobei der zweite Gatestruktur-Pitch von dem ersten Gatestruktur-Pitch verschieden ist, Umordnen einer oder mehrerer der zweiten leitfähigen Strukturen und der Durchkontaktierungen entlang der ersten Richtung aufgrund eines Skalierfaktors, der ein Verhältnis des zweiten Gatestruktur-Pitchs zu dem ersten Gatestruktur-Pitch ist, und Neudimensionieren einer oder mehrerer der ersten leitfähigen Strukturen entlang der ersten Richtung aufgrund des Skalierfaktors.
  19. Computerprogrammprodukt nach Anspruch 18, wobei sich mindestens eine der zweiten leitfähigen Strukturen in der zweiten Richtung über eine Grenze des gewählten Schaltungsbereichs erstreckt, und die Befehle beim Ausführen mit dem Prozessor den Prozessor weiterhin veranlassen, vor dem Skalieren eine Trennung der mindestens einen zweiten leitfähigen Struktur in einen inneren Teil in dem gewählten Schaltungsbereich und einen äußeren Teil außerhalb des gewählten Schaltungsbereichs durchzuführen, und nach dem Skalieren eine Trassierung zum Wiederverbinden des inneren Teils in dem skalierten Schaltungsbereich mit dem äußeren Teil durchzuführen.
  20. Computerprogrammprodukt nach Anspruch 19, wobei die Befehle beim Ausführen mit dem Prozessor den Prozessor weiterhin veranlassen, in Reaktion auf ein Festlegen eines feststehenden Gebiets in dem Layout, wobei das feststehende Gebiet eine feststehende leitfähige Struktur aufweist, die sich in der zweiten Richtung über die Grenze des gewählten Schaltungsbereichs erstreckt, die Trennung der mindestens einen zweiten leitfähigen Struktur durchzuführen, ohne die feststehende leitfähige Struktur zu trennen, und die Skalierung des gewählten Schaltungsbereichs durchzuführen, ohne das feststehende Gebiet zu skalieren.
DE102022132158.4A 2022-01-25 2022-12-05 Verfahren, system und computerprogrammprodukt zum entwerfen von integrierten schaltkreisen Pending DE102022132158A1 (de)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US202263302671P 2022-01-25 2022-01-25
US63/302,671 2022-01-25
US202263310466P 2022-02-15 2022-02-15
US63/310,466 2022-02-15
US17/747,383 US20230237234A1 (en) 2022-01-25 2022-05-18 Integrated circuit design method, system and computer program product
US17/747,383 2022-05-18

Publications (1)

Publication Number Publication Date
DE102022132158A1 true DE102022132158A1 (de) 2023-07-27

Family

ID=86349491

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102022132158.4A Pending DE102022132158A1 (de) 2022-01-25 2022-12-05 Verfahren, system und computerprogrammprodukt zum entwerfen von integrierten schaltkreisen

Country Status (5)

Country Link
US (1) US20230237234A1 (de)
KR (1) KR20230114681A (de)
CN (1) CN116151177A (de)
DE (1) DE102022132158A1 (de)
TW (1) TW202331580A (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117291137B (zh) * 2023-11-22 2024-02-13 全芯智造技术有限公司 用于生成版图元素的方法、设备和介质

Also Published As

Publication number Publication date
CN116151177A (zh) 2023-05-23
TW202331580A (zh) 2023-08-01
US20230237234A1 (en) 2023-07-27
KR20230114681A (ko) 2023-08-01

Similar Documents

Publication Publication Date Title
DE102019101570B4 (de) Layout, struktur, system und verfahren eines integrierten schaltkreises
DE102019129048B4 (de) Halbleitervorrichtung mit füllerzellregion, verfahren zur erzeugung eines layoutdiagramms und system für dafür
DE102017118336B4 (de) Standardzellen-layout, halbleiter-bauelement mit technische-änderungsanweisungs(eco)-zellen und verfahren
DE102018108579B4 (de) Integrierte schaltung und verfahren zu deren herstellung
DE102017125395A1 (de) Zellstrunkturen und Halbleitervorrichtungen damit
DE102017110226A1 (de) Füller für integrierte Schaltungen und Verfahren davon
DE102019116952B4 (de) Integrierte-schaltkreis-struktur, layout-schaubild-verfahren und system
DE102019123621B4 (de) Routungsressourcenverbesserndes verfahren zum generieren von layout-diagrammen, und system dafür
DE102013106539A1 (de) Verfahren zur Verifikation eines Layouts für Polysilizium-Zellrandstrukturen in FinFET-Standardzellen
DE102019116733A1 (de) Verfahren, vorrichtung und system eines integrierten schaltungslayouts
DE102021110387A1 (de) Integrierte schaltungsanlage und verfahren
US11816414B2 (en) Automatic generation of sub-cells for an analog integrated circuit
US20240028810A1 (en) Automatic generation of layouts for analog integrated circuits
DE102020119415A1 (de) Integrierte schaltung mit rückseitiger stromschiene und rückseitigem interconnect
DE102020119280A1 (de) Platzbedarf für multi-bit-flip-flop
DE102022132158A1 (de) Verfahren, system und computerprogrammprodukt zum entwerfen von integrierten schaltkreisen
DE102020115617B4 (de) Halbleitervorrichtung, integrierte Schaltung und darauf basierendes System
DE102019125900B4 (de) Metallschnittgebiet-positionierungsverfahren und system
DE102019125461A1 (de) Halbleiterstruktur, vorrichtung und verfahren
DE102021119369B4 (de) Pegelverschiebungsschaltkreis und verfahren
DE102021108836A1 (de) Halbleiterbauelement mit v2v-schiene und herstellungsverfahren davon
DE102020114130A1 (de) Abbindungsvorrichtung
DE102023116053A1 (de) Designverfahren, system und computerprogrammprodukt für integrierte schaltung
DE102022132289A1 (de) Verfahren zum implementieren einer integrierten schaltung mit einer zelle schmaler breite und einer zelle breiterer breite mit der gleichen funktionalität
DE102022101653A1 (de) Gebiete aktive gebiete für eine halbleitervorrichtung und verfahren zu deren herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed