DE102022132289A1 - Verfahren zum implementieren einer integrierten schaltung mit einer zelle schmaler breite und einer zelle breiterer breite mit der gleichen funktionalität - Google Patents

Verfahren zum implementieren einer integrierten schaltung mit einer zelle schmaler breite und einer zelle breiterer breite mit der gleichen funktionalität Download PDF

Info

Publication number
DE102022132289A1
DE102022132289A1 DE102022132289.0A DE102022132289A DE102022132289A1 DE 102022132289 A1 DE102022132289 A1 DE 102022132289A1 DE 102022132289 A DE102022132289 A DE 102022132289A DE 102022132289 A1 DE102022132289 A1 DE 102022132289A1
Authority
DE
Germany
Prior art keywords
circuit cell
circuit
line
cell
wider
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102022132289.0A
Other languages
English (en)
Inventor
Anurag Verma
Meng-Kai Hsu
ChiWei Hu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102022132289A1 publication Critical patent/DE102022132289A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing
    • G06F30/3953—Routing detailed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2117/00—Details relating to the type or aim of the circuit design
    • G06F2117/12—Sizing, e.g. of transistors or gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • H01L2027/11868—Macro-architecture
    • H01L2027/11874—Layout specification, i.e. inner core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Evolutionary Computation (AREA)
  • Architecture (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

Eine integrierte Schaltung weist eine erste Schaltungszelle mit einer ersten Breite und eine zweite Schaltungszelle mit einer zweiten Breite auf, die um mindestens einen Contacted-Poly-Pitch breiter als die erste Breite ist. Eine Ersatzschaltung der ersten Schaltungszelle und eine Ersatzschaltung der zweiten Schaltungszelle sind gleich.

Description

  • PRIORITÄTSANSPRUCH UND QUERVERWEIS
  • Die vorliegende Anmeldung beansprucht die Priorität der vorläufigen US-Anmeldung Nr. 63/310,645 , eingereicht am 16. Februar 2022, und der vorläufigen US-Anmeldung Nr. 63/303,847 , eingereicht am 27. Januar 2022, die jeweils durch Bezugnahme vollständig hierin aufgenommen werden.
  • HINTERGRUND
  • In letzter Zeit hat der Trend zur Miniaturisierung von integrierten Schaltungen (ICs) zu kleineren Bauelementen geführt, die weniger Energie verbrauchen und dennoch bei höheren Geschwindigkeiten mehr Funktionalität bieten. Der Miniaturisierungsprozess hat auch zu strengeren Design- und Herstellungsspezifikationen sowie Herausforderungen bei der Zuverlässigkeit geführt. Verschiedene elektronische Designautomatisierungstools (EDA-Tools) erzeugen, optimieren und verifizieren Standardzelllayoutdesigns für integrierte Schaltungen und stellen dabei sicher, dass dem Standardzelllayoutdesign und den Herstellungsspezifikationen entsprochen wird.
  • Figurenliste
  • Aspekte der vorliegenden Offenbarung lassen sich am besten anhand der folgenden detaillierten Beschreibung in Verbindung mit den beiliegenden Zeichnungen verstehen. Es ist zu beachten, dass gemäß der branchenüblichen Praxis verschiedene Merkmale nicht maßstabsgetreu dargestellt sind. Tatsächlich können die Abmessungen der verschiedenen Merkmale zugunsten einer klaren Erläuterung willkürlich vergrößert oder verkleinert sein.
    • 1A-1C sind Layoutdiagramme einer integrierten Schaltung gemäß einigen Ausführungsformen.
    • 1D ist Querschnittsansichten der integrierten Schaltung 100 in den Schnittebenen A-A', B-B' und C-C', wie in 1B vorgegeben, gemäß einigen Ausführungsformen.
    • 2-6 sind Layoutdiagramme einer integrierten Schaltung mit einer breiteren Schaltungszelle gemäß einigen Ausführungsformen.
    • 7A-7C sind Layoutdiagramme einer integrierten mit einer Schaltungszelle, die zwei Pre-Routing-Leitungen überlappt, gemäß einigen Ausführungsformen.
    • 8A-8B sind Layoutdiagramme einer integrierten mit einer Schaltungszelle, die Pre-Routing-Leitungen überlappt, gemäß einigen Ausführungsformen.
    • 9 ist ein Flussdiagramm eines Prozesses zum Legalisieren eines Layoutdesigns gemäß einigen Ausführungsformen.
    • 10 ist ein Flussdiagramm eines Verfahrens zum Erzeugen eines Layoutdiagramms gemäß einigen Ausführungsformen.
    • 11 ist ein Flussdiagramm eines Verfahrens 1100 zum Herstellen einer integrierten Schaltung gemäß einigen Ausführungsformen.
    • 12 ist ein Blockdiagramm eines Systems zur elektronischen Designautomatisierung (EDA-Systems) gemäß einigen Ausführungsformen.
    • 13 ist ein Blockdiagramm eines Herstellungssystems für integrierte Schaltungen (ICs) und eines zugehörigen IC-Herstellungsablaufs gemäß einigen Ausführungsformen.
  • DETAILLIERTE BESCHREIBUNG
  • Die folgende Offenbarung stellt viele unterschiedliche Ausführungsformen bzw. Beispiele zum Implementieren unterschiedlicher Merkmale des bereitgestellten Gegenstands bereit. Konkrete Beispiele für Komponenten, Werte, Vorgänge, Materialien, Anordnungen oder dergleichen werden nachstehend beschrieben, um die vorliegende Offenbarung zu vereinfachen. Diese sind selbstverständlich lediglich Beispiele und sollen nicht einschränkend sein. Andere Komponenten, Werte, Vorgänge, Materialien, Anordnungen oder dergleichen werden in Betracht gezogen. Zum Beispiel kann die Bildung eines ersten Strukturelements über oder auf einem zweiten Strukturelement in der folgenden Beschreibung Ausführungsformen umfassen, bei denen das erste und das zweite Strukturelement in direktem Kontakt miteinander gebildet werden, und auch Ausführungsformen umfassen, bei denen zusätzliche Strukturelemente derart zwischen dem ersten und dem zweiten Strukturelement gebildet werden können, dass das erste und das zweite Strukturelement nicht in direktem Kontakt miteinander stehen können. Zusätzlich kann die vorliegende Offenbarung in den verschiedenen Beispielen Bezugszeichen und/oder -buchstaben wiederholen. Diese Wiederholung dient der Einfachheit und Klarheit und gibt an sich keine Beziehung zwischen den verschiedenen erörterten Ausführungsformen und/oder Konfigurationen vor.
  • Ferner können räumlich relative Begriffe wie „unter“, „unterhalb“, „untere(r/s)“, „oberhalb“, „obere(r/s)“ und dergleichen hier zur Vereinfachung der Beschreibung verwendet werden, um die Beziehung eines Elementes oder Strukturelements zu einem anderen Element (anderen Elementen) oder Strukturelement(en), wie in den Figuren veranschaulicht, zu beschreiben. Die räumlich relativen Begriffe sollen zusätzlich zu der in den Figuren dargestellten Ausrichtung unterschiedliche Ausrichtungen des Bauelements in Gebrauch oder Betrieb umfassen. Die Vorrichtung kann anders ausgerichtet sein (um 90 Grad gedreht oder in anderen Ausrichtungen), und die vorliegend verwendeten räumlich relativen Beschreibungen können ebenso dementsprechend interpretiert werden.
  • 1A-1C sind Layoutdiagramme einer integrierten Schaltung 100 gemäß einigen Ausführungsformen. Das Layoutdiagramm in 1A weist die Schaltungszellen 100A und 100B auf, während die Diagramme in 1B-1C jeweils die Schaltungszellen 100W und 100B aufweisen. Eine Designregelverletzung in Zusammenhang mit der Schaltungszelle 100A in 1A wird behoben, wenn die Schaltungszelle 100A in 1A durch die breitere Schaltungszelle 100W in 1B oder 1C ersetzt wird. Die breitere Schaltungszelle 100W weist eine Funktion auf, die identisch zur Funktion der Schaltungszelle 100A ist, während die breitere Schaltungszelle 100W eine Breite aufweist, die um mindestens einen Contacted-Poly-Pitch (CPP) größer als die Breite der Schaltungszelle 100A ist.
  • In 1A sind die Schaltungszellen 100A und 100B in derselben Zeile positioniert, die sich in X-Richtung erstreckt. Weitere, nicht explizit dargestellte Schaltungszellen zwischen den Schaltungszellen 100A und 100B werden durch das Symbol „..." zwischen den Schaltungszellen 100A und 100B grafisch repräsentiert. In dem Layoutdiagramm der 1B oder 1C sind die Schaltungszellen 100W und 100B ebenfalls in derselben Zeile positioniert, die sich in X-Richtung erstreckt, da die breitere Schaltungszelle 100W die Schaltungszelle 100A in 1A ersetzt. Die Layoutdiagramme in 1A-1C werden als Beispiele bereitgestellt. In anderen Implementierungen sind die Schaltungszellen 100A und 100B nicht in derselben Zeile positioniert, und dementsprechend sind die Schaltungszellen 100W und 100B nicht in derselben Zeile positioniert.
  • In 1A ist jede der Schaltungszellen 100A und 100B in Y-Richtung zwischen zwei horizontalen Grenzen (hB1 und hB2) und in X-Richtung zwischen zwei vertikalen Grenzen (vB1 und vB2) begrenzt. Jede der Schaltungszellen 100A und 100B empfängt die Versorgungsspannungen von den Stromschienen VDD und VSS. Jede der Schaltungszellen 100A und 100B weist mehrere horizontalen Leitungen, die sich in X-Richtung erstrecken, und mehrere Verbindungsstifte auf, die sich in X-Richtung erstrecken. Der Verbindungsstift ZN in der Schaltungszelle 100A ist in einer horizontalen Routingbahn h1 positioniert und die Verbindungsstifte A1 und A2 in der Schaltungszelle 100A sind in einer horizontalen Routingbahn h3 positioniert. Die horizontalen Leitungen 122, 124 und 125 in der Schaltungszelle 100A sind entsprechend in einer horizontalen Routingbahn h2, h4 bzw. h5 positioniert. In einigen beispielhaften Ausführungsformen ist jede der Schaltungszellen 100A und 100B als Logikgatter mit zwei Eingängen und einem Ausgang implementiert, wobei die Verbindungsstifte A1 und A2 entsprechend die zwei Eingänge des Logikgatters bereitstellen, während der Verbindungsstift ZN entsprechend den Ausgang des Logikgatters bereitstellt.
  • In 1A sind die vertikalen Leitungen an vertikalen Routingbahnen ausgerichtet positioniert. Die vertikalen Routingbahnen, die die Schaltungszelle 100A überlappen oder in der Nähe der Schaltungszelle 100A verlaufen, weisen die vertikalen Routingbahnen T1A, T2A, T3A, T4A, T5A, T6A und T7A auf. Die vertikalen Routingbahnen, die die Schaltungszelle 100A überlappen oder in der Nähe der Schaltungszelle 100B verlaufen, weisen die vertikalen Routingbahnen T1B, T2B, T3B, T4B, T5B, T6B und T7B auf. Die vertikalen Leitungen in den vertikalen Routingbahnen T1A-T7A und T1B-T7B befinden sich in einer Metallschicht, die von der Metallschicht verschieden ist, die die horizontalen Leitungen (z. B. 122, 124 und 125) und Verbindungsstifte (z. B. ZN, A1 und A2) enthält, die sich in X-Richtung erstrecken. In einigen Ausführungsformen befinden sich die horizontalen Leitungen (z. B. 122, 124 und 125) und Verbindungsstifte (z. B. ZN, A1 und A2) zum Beispiel in einer ersten Metallschicht M0 über der oberen Isolationsschicht, die in dem Front-End-of-Line-Prozess (FEOL-Prozess) gefertigt wird, während sich die vertikalen Leitungen in den vertikalen Routingbahnen (z. B. T1A-T7A und T1B-T7B) in einer zweiten Metallschicht M1 über der ersten Metallschicht M0 befinden.
  • In 1A wurden die vertikalen Leitungen 110A und 110B durch ein automatisches Platzierung-und-Routing-Programm (APR-Programm) als Pre-Routing-Leitungen entsprechend in der vertikalen Routingbahn T4A bzw. T1B positioniert, bevor die Schaltungszellen 100A und 100B in dem Layoutdiagramm positioniert werden. In einem Beispiel ist jede der vertikalen Leitungen 110A und 110B eine Leitung für ein Stromnetz. Wenn die Schaltungszelle 100B neben der vertikalen Leitung 110B positioniert ist, ist der Verbindungsstift ZN der Schaltungszelle 100B von der vertikalen Leitung in der vertikalen Routingbahn T3B aus zugänglich, während die Verbindungsstifte A1 und A2 der Schaltungszelle 100B entsprechend von der vertikalen Leitung in der vertikalen Routingbahn T2B bzw. T4B aus zugänglich sind. Wenn die Schaltungszelle 100A derart positioniert ist, dass sie die vertikale Leitung 110A überlappt, sind die Verbindungsstifte A1 und A2 der Schaltungszelle 100B entsprechend von der vertikalen Leitung in der vertikalen Routingbahn T3A bzw. T5A aus zugänglich. Der Verbindungsstift ZN der Schaltungszelle 100A ist jedoch, wie in 1A gezeigt ist, von keiner der vertikalen Leitungen in den vertikalen Routingbahnen aus zugänglich. Infolgedessen führt das Positionieren der Schaltungszelle 100A an einer Position, der eine Pre-Routing-Leitung (z. B. die vertikale Leitung 110A) überlappt, wie in 1A gezeigt, zu einer Designregelverletzung in Zusammenhang mit Verbindungsstiften.
  • Die Designregelverletzung wird behoben, wenn die Schaltungszelle 100A in 1A durch die breitere Schaltungszelle 100W in 1B oder 1C ersetzt wird. Die breitere Schaltungszelle 100W weist die gleiche Funktion wie die Schaltungszelle 100A auf, weist jedoch eine Breite auf, die in X-Richtung breiter ist als die Schaltungszelle 100A. In 1B sind die Verbindungsstifte A1 und A2 der breiteren Schaltungszelle 100W entsprechend von der vertikalen Leitung in der vertikalen Routingbahn T3A bzw. T6A aus zugänglich, während der Verbindungsstift ZN der breiteren Schaltungszelle 100W von der vertikalen Leitung in der vertikalen Routingbahn T5A aus zugänglich ist. In 1C sind die Verbindungsstifte A1 und A2 der breiteren Schaltungszelle 100W entsprechend von der vertikalen Leitung in der vertikalen Routingbahn T2A bzw. T5A aus zugänglich, während der Verbindungsstift ZN der breiteren Schaltungszelle 100W von der vertikalen Leitung in der vertikalen Routingbahn T3A aus zugänglich ist.
  • Während des Prozesses zum Beheben der Designregelverletzungen wird, wenn die Schaltungszelle 100A in 1A durch die breitere Schaltungszelle 100W in 1B oder 1C ersetzt wird, die durch das Ersetzen der Zelle bedingte kaskadierte Verlagerung benachbarter Zellen in der Nähe der Schaltungszelle 100A im Vergleich zu einer alternativen Implementation reduziert, bei der die Schaltungszelle 100A zur Behebung der Designregelverletzung an eine andere Position bewegt wird. Bei einer alternativen Implementation des Bewegens der Schaltungszelle 100A zur Vermeidung einer Überlappung mit der vertikalen Leitung 110A wird die Schaltungszelle 100A zum Beispiel um eine Entfernung von 2 CPP entweder in positiver X-Richtung oder negativer X-Richtung bewegt. Im Gegensatz dazu wird, wenn die Schaltungszelle 100A in 1A durch die breitere Schaltungszelle 100W in 1B ersetzt wird, durch das Vergrößern der Breite der breiteren Schaltungszelle 100W lediglich die Grenze vB2 der Schaltungszelle um einen CPP in positiver X-Richtung verschoben. Ähnlich wird, wenn die Schaltungszelle 100A in 1A durch die breitere Schaltungszelle 100W in 1C ersetzt wird, durch das Vergrößern der Breite der breiteren Schaltungszelle 100W lediglich die Grenze vB 1 der Schaltungszelle um einen CPP in negativer X-Richtung verschoben.
  • Im Layoutdiagramm der 1B oder 1C ist die durch die Ersetzung der Zelle bedingte kaskadierte Verlagerung benachbarter Zellen auf einen CPP reduziert. In den in 1A-1C gezeigten Beispielen würde die alternative Implementierung des Bewegens der Schaltungszelle 100A an einer anderen Position zur kaskadierten Verlagerung von um zwei CPPs zu verschiebenden benachbarten Zellen führen. In anderen Beispielen würde, wenn die betreffende Schaltungszelle die Designregelverletzung in Zusammenhang mit dem Stiftzugang erfährt größer und breiter wird, ein Bewegen der betreffenden Schaltungszelle an eine andere Position dazu führen, dass die kaskadierte Verlagerung benachbarter Zellen größer als zwei CPPs wird, während ein Ersetzen der betreffenden Schaltungszelle durch eine Schaltungszelle mit gleicher Funktion und breiterer Breite lediglich zu einer kaskadierten Verlagerung benachbarter Zellen um einen CPP führen kann. Die Verringerung der kaskadierten Verlagerung benachbarter Zellen entspricht oft kürzeren Routing-Drähten, was zu geringerer Überlastung, reduzierter Zeitverzögerung und geringerem Stromverbrauch führen kann. Zusätzlich kann das Ersetzen der betreffenden Schaltungszelle durch eine Schaltungszelle mit der gleichen Funktion und breiterer Breite auch zu einer besseren Ausnutzung der Layoutbereiche in der Nähe der Pre-Routing-Leitung (z. B. der vertikalen Leitungen 110A) führen, die die Designregelverletzungen verursacht, und kann infolgedessen zu mehr verfügbarem Platz für andere Schaltungszellen führen.
  • In 1A weisen die Schaltungszelle 100A und die Schaltungszelle 100B das gleiche Zelllayoutdesign auf. In 1B-1C weisen die breitere Schaltungszelle 100W und die Schaltungszelle 100B unterschiedliche Zelllayoutdesigns, jedoch die gleiche Schaltungsspezifikation auf. In einigen Ausführungsformen weisen die Schaltungszelle 100A und die Schaltungszelle 100B die gleiche Schaltungsfunktion und die gleiche SPICE-Spezifikation in einer Schaltungsbeschreibungsdatei auf. In 1B oder 1C ist die Schaltungszelle 100A in 1A durch die breitere Schaltungszelle 100W ersetzt und die Schaltungsfunktion der Schaltungszelle 100W ist die gleiche wie die der Schaltungszelle 100B. Das Zelllayout der breiteren Schaltungszelle 100W ist jedoch nicht dasselbe wie das Zelllayout der Schaltungszelle 100B und das Zelllayout der Schaltungszelle 100A. Zum Beispiel beträgt die Zellbreite der Schaltungszelle 100A (bzw. der Schaltungszelle 100B) in 1A 3 CPP, wohingegen die Zellbreite der breiteren Schaltungszelle 100W in 1B oder 1C 4 CPP beträgt.
  • In einigen Ausführungsformen weisen die Schaltungszelle 100W und Schaltungszelle 100B auf Registertransferebene (RTL) die gleiche Ersatzschaltung auf. In einigen Ausführungsformen weisen die Schaltungszelle 100W und die Schaltungszelle 100B gemäß einer Spezifikation durch eine Hardwarebeschreibungssprache, wie VHDL oder Verilog, die gleiche Ersatzschaltung auf. In einigen Ausführungsformen sind die Schaltungszelle 100W und die Schaltungszelle 100B unterschiedliche Layoutdesigns des gleichen Logikgatters. In einigen Ausführungsformen sind die Schaltungszelle 100W und die Schaltungszelle 100B unterschiedliche Layoutdesigns der gleichen analogen Schaltung, die durch dieselbe schematische Datei oder dieselbe Vor-Layout-SPICE-Netzliste-Datei beschrieben wird, obwohl die aus den Layoutdesigns der Schaltungszelle 100W und der Schaltungszelle 100B extrahierten Nach-Layout-SPICE-Simulation-Netzlisten unterschiedlich sind. Die unterschiedlichen Nach-Layout-SPICE-Simulation-Netzlisten erklären die geringen Zeitunterschiede zwischen den Zeitablaufdiagrammen der Schaltungszelle 100W und der Schaltungszelle 100B.
  • In 1A identifizieren Gate-Ausrichtungslinien vG1 und vG2 die Positionen der Gate-Leitern (in der Figur nicht gezeigt), die sich in Y-Richtung erstrecken, für die PMOS-Transistoren und die NMOS-Transistoren in der Schaltungszelle 100A. Der Abstand zwischen den Gate-Ausrichtungslinien vG1 und vG2 beträgt einen Contacted-Poly-Pitch (CPP), der der Pitch-Abstand zwischen zweien Gate-Leitern ist, die an der Gate-Ausrichtungslinie vG1 bzw. vG2 positioniert sind. Der Abstand zwischen der Grenze vB1 und der Gate-Ausrichtungslinie vG1 beträgt einen CPP, und der Abstand zwischen der Grenze vB2 und der Gate-Ausrichtungslinie vG2 beträgt ebenfalls einen CPP. Daher beträgt die Zellbreite der Schaltungszelle 100A 3 CPP.
  • In einigen Ausführungsformen wird jede der vertikalen Grenzen vB1 und vB2 der Schaltungszelle 100A in einer gefertigten integrierten Schaltung durch die entsprechenden Dummy-Gate-Leiter identifiziert, die an der vertikalen Grenze vB 1 bzw. der vertikalen Grenze vB2 positioniert sind. In einigen Ausführungsformen wird jede der vertikalen Grenzen vB1 und vB2 der Schaltungszelle 100A in einer gefertigten integrierten Schaltung durch die entsprechenden Isolationsbereiche identifiziert, die die Source-/Drain-Bereiche in der Schaltungszelle 100A von den Source-/Drain-Bereichen in den benachbarten Schaltungszellen isolieren. In einigen Ausführungsformen wird jede der horizontalen Grenzen hB1 und hB2 der Schaltungszelle 100A in einer gefertigten integrierten Schaltung anhand der Position und Geometrie der Stromschienen VDD und VSS identifiziert. Zum Beispiel ist in einigen Ausführungsformen die horizontale Grenze hB1 an einer (in X-Richtung verlaufenden) Mittellinie in der Stromschiene VDD ausgerichtet und die horizontale Grenze hB2 ist an einer (sich in X-Richtung erstreckenden) Mittellinie in der Stromschiene VSS ausgerichtet.
  • In einigen Ausführungsformen ist die breitere Schaltungszelle 100W in 1B oder 1C basierend auf der Schaltungszelle 100A in 1A abgewandelt. In einigen Ausführungsformen weist die breitere Schaltungszelle 100W eine neue Gate-Ausrichtungslinie vGa auf, die zwischen den Gate-Ausrichtungslinien vG1 und vG2 eingefügt ist, und der Abstand zwischen den Gate-Ausrichtungslinien vG1 und vG2 beträgt dann 2 CPP. Die Gate-Leiter, die an den Gate-Ausrichtungslinien vG1 in der Schaltungszelle 100A ausgerichtet sind, werden als entsprechende Gate-Leiter beibehalten, die an der Gate-Ausrichtungslinie vG1 in der breiteren Schaltungszelle 100W ausgerichtet sind. Die Gate-Leiter, die an der Gate-Ausrichtungslinie vG2 in der Schaltungszelle 100A ausgerichtet sind, werden als entsprechende Gate-Leiter beibehalten, die an der Gate-Ausrichtungslinie vG2 in der breiteren Schaltungszelle 100W ausgerichtet sind. In einigen Ausführungsformen werden in der breiteren Schaltungszelle 100W Dummy-Gate-Leiter hinzugefügt, die an der neuen Gate-Ausrichtungslinie vGa ausgerichtet sind. In einigen Ausführungsformen wird in der breiteren Schaltungszelle 100W kein an der neuen Gate-Ausrichtungslinie vGa ausgerichteter Dummy-Gate-Leiter hinzugefügt und in der breiteren Schaltungszelle 100W kein an der neuen Gate-Ausrichtungslinie vGa ausgerichteter echter Gate-Leiter hinzugefügt.
  • In einigen Ausführungsformen werden der breiteren Schaltungszelle 100W keine PMOS-Transistoren und keine NMOS-Transistoren hinzugefügt, wenn die Schaltungszelle 100A abgewandelt wird, sodass sie zur breiteren Schaltungszelle 100W wird, und eine Ersatzschaltung der breiteren Schaltungszelle 100W ist die gleiche wie eine Ersatzschaltung der Schaltungszelle 100A. In einigen Ausführungsformen werden der breiteren Schaltungszelle 100W, während eine durch Logikgatter dargestellte Ersatzschaltung der breiteren Schaltungszelle 100W immer noch gleich einer durch Logikgatter dargestellten Ersatzschaltung der Schaltungszelle 100A ist, ein PMOS-Transistor und ein NMOS-Transistor hinzugefügt, wenn die Schaltungszelle 100A abgewandelt wird, sodass sie zur breiteren Schaltungszelle 100W wird, wobei die Ansteuerleistung eines oder mehrerer Logikgatter in der breiteren Schaltungszelle 100W durch die neu hinzugefügten PMOS-Transistoren und/oder NMOS-Transistoren erhöht ist. In einigen Ausführungsformen sind der neu hinzugefügte PMOS-Transistor und der neu hinzugefügte NMOS-Transistor zwischen den Gate-Ausrichtungslinien vG1 und vG2 positioniert und die Gate-Leiter für den neu hinzugefügten PMOS-Transistor und den neu hinzugefügten NMOS-Transistor sind an der neuen Gate-Ausrichtungslinie vGa ausgerichtet.
  • 1D ist Querschnittsansichten der integrierten Schaltung 100 in den Schnittebenen A-A', B-B' und C-C', wie in 1B vorgegeben, gemäß einigen Ausführungsformen. In der Querschnittsansicht der Schnittebene A-A', wie in 1D gezeigt, befindet sich die Aktivbereich-Struktur 80p auf einem Substrat 20. Die aktiven Bereiche (wie der Source-Bereich, der Kanalbereich oder der Drain-Bereich) in der Aktivbereich-Struktur 80p in der Schaltungszelle 100B sind durch die Grenzisolationsbereiche ivB1p und ivB2p entsprechend an der vertikalen Grenze vB 1 bzw. vB2 der Schaltungszelle 100B von den aktiven Bereichen in den benachbarten Zellen isoliert. Die aktiven Bereiche (wie der Source-Bereich, der Kanalbereich oder der Drain-Bereich) in der Aktivbereich-Struktur 80p in der breiteren Schaltungszelle 100W sind durch die Grenzisolationsbereiche ivB 1 p und ivB2p entsprechend an der vertikalen Grenze vB 1 bzw. vB2 der breiteren Schaltungszelle 100W von den aktiven Bereichen in den benachbarten Zellen isoliert.
  • In 1D kreuzt jeder der Gate-Leiter gT1 und gT2 in der Schaltungszelle 100B oder der breiteren Schaltungszelle 100W die Aktivbereich-Struktur 80p am Kanalbereich eines entsprechenden PMOS-Transistors. Jeder der Anschlussleiter 132p, 135 und 138p in der Schaltungszelle 100B oder der breiteren Schaltungszelle 100W kreuzt die Aktivbereich-Struktur 80p an dem entsprechenden Source-/Drain-Bereich mindestens eines PMOS-Transistors. In der breiteren Schaltungszelle 100W ist der Dummy-Gate-Leiter gTa nicht als Gate-Anschluss eines funktionierenden Transistors in der breiteren Schaltungszelle 100W implementiert, obwohl der Dummy-Gate-Leiter gTa die Aktivbereich-Struktur 80p kreuzt. Der Verbindungsstift ZN in der Schaltungszelle 100B oder in der breiteren Schaltungszelle 100W befindet sich in einer Metallschicht, die über dem Zwischenschichtdielektrikum liegt, das die Gate-Leiter (z. B. gT1 und gT2) und die Anschlussleiter (z. B. 132p, 135 und 138p) bedeckt. Der Verbindungsstift ZN ist über eine Durchkontaktierung VD leitfähig mit dem Anschlussleiter 135 verbunden.
  • In der Querschnittsansicht der Schnittebene B-B', wie in 1D gezeigt, befinden sich die Gate-Leiter (gT1 und gT2) und der Anschlussleiter 135 in der Schaltungszelle 100B und der breiteren Schaltungszelle 100W alle auf dem Substrat 20. Der Dummy-Gate-Leiter gTa in der breiteren Schaltungszelle 100W befindet sich ebenfalls auf dem Substrat 20.
  • Die Verbindungsstifte A1 und A2 in der Schaltungszelle 100B und der breiteren Schaltungszelle 100W befinden sich alle in der Metallschicht, die über dem Zwischenschichtdielektrikum liegt, das die Gate-Leiter (z. B. gT1 und gT2) und den Anschlussleiter 135 bedeckt. Die horizontale Leitung 125 in der breiteren Schaltungszelle 100W befindet sich ebenfalls in der Metallschicht, die über dem Zwischenschichtdielektrikum liegt, das die Gate-Leiter (z. B. gT1 und gT2) und den Anschlussleiter 135 bedeckt. Der Verbindungsstift A1 ist über eine entsprechende Durchkontaktierung VG leitfähig mit dem Gate-Leiter gT1 verbunden. Der Verbindungsstift A2 ist über eine entsprechende Durchkontaktierung VG leitfähig mit dem Gate-Leiter gT2 verbunden.
  • In der Querschnittsansicht der Schnittebene C-C', wie in 1D gezeigt, befindet sich die Aktivbereich-Struktur 80n auf dem Substrat 20. Die aktiven Bereiche (wie der Source-Bereich, der Kanalbereich oder der Drain-Bereich) in der Aktivbereich-Struktur 80n in der Schaltungszelle 100B sind durch die Grenzisolationsbereiche ivB1n und ivB2n entsprechend an der vertikalen Grenze vB 1 bzw. vB2 der Schaltungszelle 100B von den aktiven Bereichen in den benachbarten Zellen isoliert. Die aktiven Bereiche (wie der Source-Bereich, der Kanalbereich oder der Drain-Bereich) in der Aktivbereich-Struktur 80n in der breiteren Schaltungszelle 100W sind durch die Grenzisolationsbereiche ivB1n und ivB2n entsprechend an der vertikalen Grenze vB 1 bzw. vB2 der breiteren Schaltungszelle 100W von den aktiven Bereichen in den benachbarten Zellen isoliert.
  • In 1D kreuzt jeder der Gate-Leiter gT1 und gT2 in der Schaltungszelle 100B oder der breiteren Schaltungszelle 100W die Aktivbereich-Struktur 80n am Kanalbereich eines entsprechenden NMOS-Transistors. Jeder der Anschlussleiter 132p, 135 und 138p in der Schaltungszelle 100B oder der breiteren Schaltungszelle 100W kreuzt die Aktivbereich-Struktur 80n an dem entsprechenden Source-/Drain-Bereich mindestens eines NMOS-Transistors. In der breiteren Schaltungszelle 100W ist der Dummy-Gate-Leiter gTa nicht als Gate-Anschluss eines funktionierenden Transistors in der breiteren Schaltungszelle 100W implementiert, obwohl der Dummy-Gate-Leiter gTa die Aktivbereich-Struktur 80n kreuzt. Die horizontale Leitung 125 in der Schaltungszelle 100B oder in der breiteren Schaltungszelle 100W befindet sich in einer Metallschicht, die über dem Zwischenschichtdielektrikum liegt, das die Gate-Leiter (z. B. gT1 und gT2) und die Anschlussleiter (z. B. 132n, 135 und 138n) bedeckt.
  • In 1D sind der Verbindungsstift ZN, die Verbindungsstifte A1 und A2 und die horizontale Leitung 125 alle durch eine Schicht aus einem Zwischenschichtdielektrikum IDL1 bedeckt. Die vertikalen Leitungen 110A und 110B befinden sich in einer Metallschicht, die über der Schicht aus Zwischenschichtdielektrikum IDL1 liegt. In einigen Ausführungsformen ist jede der vertikalen Leitungen 110A und 110B eine Stromnetzleitung. Die vertikalen Leitungen 110A und 110B sind (wie in 1B gezeigt) an der vertikalen Routingbahn T1B bzw. T4A ausgerichtet. Die vertikalen Leitungen 172A, 175A und 178A, die die breitere Schaltungszelle 100W kreuzen, und die vertikalen Leitungen 172B, 175B und 178B, die die Schaltungszelle 100B kreuzen, befinden sich ebenfalls in der Metallschicht, die über der Schicht aus Zwischenschichtdielektrikum IDL1 liegt. Die vertikalen Leitungen 172A, 175A und 178A sind entsprechend an der vertikalen Routingbahn T3A, T5A bzw. T6A ausgerichtet (wie in 1B gezeigt), während die vertikalen Leitungen 172A, 175A und 178A entsprechend an der vertikalen Routingbahn T2B, T3B bzw. T4B ausgerichtet sind (wie in 1B gezeigt).
  • In der Querschnittsansicht der Schnittebene A-A', wie in 1D gezeigt, ist die vertikale Leitung 175A über eine Durchkontaktierung 195A leitfähig mit dem Verbindungsstift ZN der breiteren Schaltungszelle 100W verbunden, während die vertikale Leitung 175B über eine Durchkontaktierung 195B leitfähig mit dem Verbindungsstift ZN der Schaltungszelle 100B verbunden ist. In der Querschnittsansicht der Schnittebene B-B', wie in 1D gezeigt, ist die vertikale Leitung 172A über eine Durchkontaktierung 192A leitfähig mit dem Verbindungsstift A1 der breiteren Schaltungszelle 100W verbunden und die vertikale Leitung 178A ist über eine Durchkontaktierung 198A leitfähig mit dem Verbindungsstift A2 der breiteren Schaltungszelle 100W verbunden. Die vertikale Leitung 172B ist über eine Durchkontaktierung 192B leitfähig mit den Verbindungsstiften A1 der Schaltungszelle 100B verbunden, und die vertikale Leitung 178B ist über eine Durchkontaktierung 198B leitfähig mit dem Verbindungsstift A2 der Schaltungszelle 100B verbunden.
  • Zusätzlich zu der breiteren Schaltungszelle 100W in 1B oder 1C sind in 2-6 andere Implementationen der breiteren Schaltungszelle gezeigt. Wenn die Schaltungszelle 100A in 1A durch eine beliebige der breiteren Schaltungszellen in 2-6 ersetzt wird, wird die zuvor identifizierte Designregelverletzung in Zusammenhang mit dem Stiftzugang behoben.
  • 2 ist ein Layoutdiagramm einer integrierten Schaltung mit einer breiteren Schaltungszelle gemäß einigen Ausführungsformen. Das Layoutdesign der breiteren Schaltungszelle 200W in 2 ist eine Spiegelung der breiteren Schaltungszelle 100W in 1B (relativ zu einer sich in Y-Richtung erstreckenden Spiegelachse), die zu einer Vertauschung der Positionen der Verbindungsstifte A1 und A2 in X-Richtung führt. Sowohl in der breiteren Schaltungszelle 100W der 1B als auch der breiteren Schaltungszelle 200W der 2 ist zwischen den Gate-Ausrichtungslinien vG1 und vG2 die neue Gate-Ausrichtungslinie vGa eingefügt.
  • In der breiteren Schaltungszelle 100W der 1B liegt der Verbindungsstift A1 neben der Grenze vB 1 und der Verbindungsstift A2 neben der Grenze vB2. Zusätzlich liegt in der breiteren Schaltungszelle 100W die Gate-Ausrichtungslinie vG1 neben der Grenze vB 1 und die Gate-Ausrichtungslinie vG2 neben der Grenze vB2. Im Gegensatz dazu liegt in der breiteren Schaltungszelle 200W der 2 der Verbindungsstift A2 neben der Grenze vB 1 und der Verbindungsstift A1 neben der Grenze vB2. Ferner liegt in der breiteren Schaltungszelle 200W die Gate-Ausrichtungslinie vG2 neben der Grenze vB1 und die Gate-Ausrichtungslinie vG1 neben der Grenze vB2. Wegen der Positionsvertauschung der Gate-Ausrichtungslinien vG1 und VG2 werden die PMOS- bzw. NMOS-Transistoren mit den Gate-Leitern an der Gate-Ausrichtungslinie vG1 ausgerichtet sind, die in 1B neben der Grenze vB 1 liegt, in 2 an neue Positionen bewegt, bei denen die PMOS- bzw. NMOS-Transistoren mit den Gate-Leitern an der Gate-Ausrichtungslinie vG1 ausgerichtet sind, nun neben der Grenze vB2 liegen. Ähnlich werden die PMOS- bzw. NMOS-Transistoren mit den Gate-Leitern, die an der Gate-Ausrichtungslinie vG2 ausgerichtet sind, die in 1B neben der Grenze vB2 liegt, in 2 an neue Positionen bewegt, bei denen die PMOS- bzw. NMOS-Transistoren mit den Gate-Leitern, die an der Gate-Ausrichtungslinie vG2 ausgerichtet sind, nun neben der Grenze vB1 liegen. Die breitere Schaltungszelle 200W weist die gleiche Funktion wie die Schaltungszelle 100A in 1A oder die Schaltungszelle 100B in 2 auf.
  • In 2 sind die Verbindungsstifte A1 und A2 der breiteren Schaltungszelle 200W entsprechend von der vertikalen Leitung in der vertikalen Routingbahn T5A bzw. T2A aus zugänglich, während der Verbindungsstift ZN der breiteren Schaltungszelle 200W von der vertikalen Leitung in der vertikalen Routingbahn T3A aus zugänglich ist.
  • 3-4 sind Layoutdiagramme einer integrierten Schaltung mit einer breiteren Schaltungszelle gemäß einigen Ausführungsformen. Die breitere Schaltungszelle 300W in 3 ist eine Abwandlung der breiteren Schaltungszelle 100W in 1B, und die breitere Schaltungszelle 400W in 4 ist eine Abwandlung der breiteren Schaltungszelle 100W in 1C. Die Abwandlung umfasst Verkürzen von dem Verbindungsstift ZN der breiteren Schaltungszelle 100W. In einigen Ausführungsformen verringert das Verkürzen von den Verbindungsstiften in einer Schaltungszelle Zeitverzögerungen und verbessert die Geschwindigkeitsleistung der Schaltungszelle.
  • In 3 ist der verkürzte Verbindungsstift ZN der breiteren Schaltungszelle 300W an einer horizontalen Leitung 321 in der horizontalen Routingbahn h1 ausgerichtet und die horizontale Leitung 321 nimmt einen Raum zwischen der vertikalen Grenze vB1 und dem verkürzten Verbindungsstift ZN ein. Der verkürzte Verbindungsstift ZN der breiteren Schaltungszelle 300W ist von der vertikalen Leitung in der vertikalen Routingbahn T5A aus zugänglich, während die Verbindungsstifte A1 und A2 der breiteren Schaltungszelle 100W entsprechend von der vertikalen Leitung in der vertikalen Routingbahn T3A bzw. T6A aus zugänglich sind.
  • In 4 ist der verkürzte Verbindungsstift ZN der breiteren Schaltungszelle 400W an einer horizontalen Leitung 421 in der horizontalen Routingbahn h1 ausgerichtet und die horizontale Leitung 421 nimmt einen Raum zwischen dem verkürzten Verbindungsstift ZN und der vertikalen Grenze vB1 ein. In 4 ist der verkürzte Verbindungsstift ZN der breiteren Schaltungszelle 400W von der vertikalen Leitung in der vertikalen Routingbahn T3A aus zugänglich, während die Verbindungsstifte A1 und A2 der breiteren Schaltungszelle 100W entsprechend von der vertikalen Leitung in der vertikalen Routingbahn T2A bzw. T5A aus zugänglich sind.
  • 5-6 sind Layoutdiagramme einer integrierten Schaltung mit einer breiteren Schaltungszelle gemäß einigen Ausführungsformen. Die breitere Schaltungszelle 500W in 5 ist eine Abwandlung der breiteren Schaltungszelle 100W in 1B, und die breitere Schaltungszelle 600W in 6 ist eine Abwandlung der breiteren Schaltungszelle 600W in 1C. Als Abwandlung der breiteren Schaltungszelle 100W in 1B umfasst die breitere Schaltungszelle 500W in 5 Verkürzen von dem Verbindungsstift ZN der breiteren Schaltungszelle 100W. Als Abwandlung der breiteren Schaltungszelle 100W in 1C umfasst die breitere Schaltungszelle 600W in 6 Verkürzen von dem Verbindungsstift ZN der breiteren Schaltungszelle 100W und Verlängern von dem Verbindungsstift A2 der breiteren Schaltungszelle 100W.
  • In 5 ist der verkürzte Verbindungsstift ZN der breiteren Schaltungszelle 500W an horizontalen Leitungen 521L und 521R in der horizontalen Routingbahn h1 ausgerichtet. Die horizontale Leitung 521L nimmt einen Raum zwischen der vertikalen Grenze vB1 und dem verkürzten Verbindungsstift ZN ein, und die horizontale Leitung 521R nimmt einen Raum zwischen dem verkürzten Verbindungsstift ZN und der vertikalen Grenze vB2 ein. Der verkürzte Verbindungsstift ZN der breiteren Schaltungszelle 500W ist von der vertikalen Leitung in der vertikalen Routingbahn T5A aus zugänglich, während die Verbindungsstifte A1 und A2 der breiteren Schaltungszelle 100W entsprechend von der vertikalen Leitung in der vertikalen Routingbahn T3A bzw. T6A aus zugänglich sind.
  • In 6 ist der verkürzte Verbindungsstift ZN der breiteren Schaltungszelle 600W an horizontalen Leitungen 621L und 621R in der horizontalen Routingbahn h1 ausgerichtet. Die horizontale Leitung 621L nimmt einen Raum zwischen der vertikalen Grenze vB1 und dem verkürzten Verbindungsstift ZN ein, und die horizontale Leitung 621R nimmt einen Raum zwischen dem verkürzten Verbindungsstift ZN und der vertikalen Grenze vB2 ein. Zusätzlich nimmt in 6 der verlängerte Verbindungsstift A2 einen Raum zwischen dem Verbindungsstift A2 und der vertikalen Grenze vB2 ein. Der verkürzte Verbindungsstift ZN der breiteren Schaltungszelle 600W ist von der vertikalen Leitung in der vertikalen Routingbahn T3A aus zugänglich, während die Verbindungsstifte A1 und A2 der breiteren Schaltungszelle 100W entsprechend von der vertikalen Leitung in der vertikalen Routingbahn T2A bzw. T5A aus zugänglich sind.
  • In dem beispielhaften Layoutdiagramm der 1A ist die Schaltungszelle 100A an einer Position positioniert, die dazu führt, dass die Schaltungszelle 100A eine Pre-Routing-Leitung (z. B. die vertikale Leitung 110A) überlappt, und zu einer Designregelverletzung in Zusammenhang mit dem Stiftzugang führt. Die Designregelverletzung wird behoben, wenn die Schaltungszelle 100A durch eine breitere Schaltungszelle mit der gleichen Funktion (z. B. die breitere Schaltungszelle 100W in 1B-1C) ersetzt wird. Weitere Beispiele für die breitere Schaltungszelle als Ersatz für die Schaltungszelle 100A weisen die breitere Schaltungszelle 200W in 2, die breitere Schaltungszelle 300W in 3, die breitere Schaltungszelle 400W in 4, die breitere Schaltungszelle 500W in 5 und die breitere Schaltungszelle 600W in 6 auf. Zwar überlappt die Schaltungszelle 100A in 1A eine Pre-Routing-Leitung, in einigen anderen Implementationen überlappt die Schaltungszelle 700A dagegen zwei Pre-Routing-Leitungen, wenn die Schaltungszelle 700A in einem Layoutdiagramm der 7A positioniert ist.
  • 7A-7C sind Layoutdiagramme einer integrierten mit einer Schaltungszelle, die zwei Pre-Routing-Leitungen überlappt, gemäß einigen Ausführungsformen. Die Schaltungszelle 700A in 7A weist ein Zelllayoutdesign ähnlich der Schaltungszelle 100A in 1A auf, weist jedoch eine Abwandlung auf, die einen verkürzten Verbindungsstift ZN der breiteren Schaltungszelle 700A aufweist, der an den horizontalen Leitungen 721L und 721R in der horizontalen Routingbahn h1 ausgerichtet ist. Zwar überlappt die Schaltungszelle 100A in 1A eine vertikale Leitung 110A, die Schaltungszelle 700A in 7A ist jedoch an einer Position positioniert, die dazu führt, dass die Schaltungszelle 700A zwei vertikale Leitungen 110A und 112A überlappt. Jede der vertikalen Leitungen 110A und 112A ist eine Pre-Routing-Leitung, die in dem Layoutdiagramm positioniert wurden, bevor die Schaltungszelle 100A an der Position, wie gezeigt, positioniert wird. In einigen Ausführungsformen ist jede der vertikalen Leitungen 110A und 112A eine Stromnetzleitung zur Bereitstellung der Versorgungsspannung an die Stromschienen VDD bzw. VSS. In 7A sind die vertikalen Leitungen 110A und 112A entsprechend an der vertikalen Routingbahn T4A bzw. T5A ausgerichtet.
  • In 7A sind, da die Schaltungszelle 700A die vertikalen Leitungen 110A und 112A überlappt, weder der Verbindungsstift ZN noch der Verbindungsstift A2 in der Schaltungszelle 700A von den vertikalen Leitungen aus zugänglich, die an den vertikalen Routingbahnen (z. B. T1A-T7A) ausgerichtet sind, was eine Designregelverletzung darstellt. In einigen Ausführungsformen wird die Designregelverletzung in 7A behoben, wenn die Schaltungszelle 700A in 7A durch die breitere Schaltungszelle 700WB in 7B oder durch die breitere Schaltungszelle 700WC in 7C ersetzt wird.
  • Jede der breiteren Schaltungszelle 700WB in 7B und der breiteren Schaltungszelle 700WC in 7C weist die gleiche Schaltungsspezifikation wie die Schaltungszelle 700A in 7A auf. Jedoch weist jede der breiteren Schaltungszelle 700WB und der breiteren Schaltungszelle 700WC ein Zelllayoutdesign auf, das sich von dem Zelllayoutdesign der Schaltungszelle 700A unterscheidet. Zum Beispiel beträgt die Zellbreite der Schaltungszelle 700A in 7A 3 CPP, während die Zellbreite der breiteren Schaltungszelle 700WB in 7B 5 CPP beträgt und die Zellbreite der breiteren Schaltungszelle 700WC in 7C ebenfalls 5 CPP beträgt.
  • Jede der breiteren Schaltungszelle 700WB in 7B und der breiteren Schaltungszelle 700WC in 7C ist basierend auf der Schaltungszelle 700A in 7A abgewandelt. In einigen Ausführungsformen weist jede der breiteren Schaltungszellen 700WB und 700WC zwei neue Gate-Ausrichtungslinien vGa und vGb auf, die zwischen den Gate-Ausrichtungslinien vG1 und vG2 eingefügt sind, und der Abstand zwischen den Gate-Ausrichtungslinien vG1 und vG2 beträgt dann 3 CPP. Die Gate-Leiter, die an den Gate-Ausrichtungslinien vG1 in der Schaltungszelle 100A ausgerichtet sind, werden als entsprechende Gate-Leiter beibehalten, die an der Gate-Ausrichtungslinie vG1 in den breiteren Schaltungszellen 700WB und 700WC ausgerichtet sind. Die Gate-Leiter, die an der Gate-Ausrichtungslinie vG2 in der Schaltungszelle 700A ausgerichtet sind, werden als entsprechende Gate-Leiter beibehalten, die an der Gate-Ausrichtungslinie vG2 in den breiteren Schaltungszellen 700WB und 700WC ausgerichtet sind.
  • In einigen Ausführungsformen werden in der breiteren Schaltungszelle (700WB oder 700WC) Dummy-Gate-Leiter hinzugefügt, die an den neuen Gate-Ausrichtungslinien vGa und vGb ausgerichtet sind. In einigen Ausführungsformen wird in der breiteren Schaltungszelle (700WB oder 700WC) kein an den neuen Gate-Ausrichtungslinien vGa und vGb ausgerichteter Dummy-Gate-Leiter hinzugefügt und in der breiteren Schaltungszelle (700WC oder 700WC) kein an den neuen Gate-Ausrichtungslinien vGa und vGb ausgerichteter echter Gate-Leiter hinzugefügt.
  • In einigen Ausführungsformen werden der breiteren Schaltungszelle (700WB oder 700WC) keine PMOS-Transistoren und keine NMOS-Transistoren hinzugefügt, wenn die Schaltungszelle 700A abgewandelt wird, sodass sie zur breiteren Schaltungszelle wird, und eine Ersatzschaltung der breiteren Schaltungszelle (700WB oder 700WC) ist die gleiche wie eine Ersatzschaltung der Schaltungszelle 700A. In einigen Ausführungsformen werden der breiteren Schaltungszelle (700WB oder 700WC), während eine durch Logikgatter dargestellte Ersatzschaltung der breiteren Schaltungszelle (700WB oder 700WC) immer noch gleich einer durch Logikgatter dargestellten Ersatzschaltung der Schaltungszelle 100A ist, mindestens ein PMOS-Transistor und mindestens ein NMOS-Transistor hinzugefügt, wenn die Schaltungszelle 700A abgewandelt wird, sodass sie zur breiteren Schaltungszelle (700WB oder 700WC) wird, wobei die Ansteuerleistung eines oder mehrere Logikgatter in der breiteren Schaltungszelle 100W durch die neu hinzugefügten PMOS-Transistoren und/oder NMOS-Transistoren erhöht ist. Der Gate-Leiter jedes der neu hinzugefügten PMOS- und NMOS-Transistoren ist an einer der neuen Gate-Ausrichtungslinien vGa und vGb ausgerichtet.
  • In 7B-7C ist eine horizontale Leitung 723 zwischen den Verbindungsstiften A1 und A2 hinzugefügt, was mindestens eine der Längen der Verbindungsstifte A1 und A2 vermindert. Zusätzlich sind die Längen der horizontalen Leitungen 721L und 721R in der horizontalen Routingbahn h1 im Vergleich zu den entsprechenden Längen der horizontalen Leitungen in der Schaltungszelle 700A der 7A abgewandelt. In 7B ist der Verbindungsstift ZN der breiteren Schaltungszelle 700WB von der vertikalen Leitung in der vertikalen Routingbahn T3A aus zugänglich, während die Verbindungsstifte A1 und A2 der breiteren Schaltungszelle 700WB entsprechend von der vertikalen Leitung in der vertikalen Routingbahn T2A bzw. T6A aus zugänglich sind. In 7C ist der Verbindungsstift ZN der breiteren Schaltungszelle 700WC von der vertikalen Leitung in der vertikalen Routingbahn T6A aus zugänglich, während die Verbindungsstifte A1 und A2 der breiteren Schaltungszelle 700WB entsprechend von der vertikalen Leitung in der vertikalen Routingbahn T3A bzw. T7A aus zugänglich sind.
  • Bei den beispielhaften Layoutdesigns aus 1A-1C, 2-6 und 7A-7C beträgt der Abstand zwischen zwei benachbarten vertikalen Routingbahnen einen CPP. Andere Layoutdesigns, bei denen der Abstand zwischen zwei benachbarten vertikalen Routingbahnen nicht ein CPP beträgt, liegen innerhalb des vorgesehenen Schutzumfangs der vorliegenden Offenbarung. Zum Beispiel beträgt bei den Layoutdesigns der 8A-8B der Abstand zwischen zwei benachbarten vertikalen Routingbahnen 2/3 eines CPP. In 8A-8B beträgt das Verhältnis zwischen dem Pitch-Abstand der vertikalen Leitungen und dem Pitch-Abstand der Gate-Leiter (die an den Gate-Ausrichtungslinien ausgerichtet sind) 2 zu 3.
  • 8A-8B sind Layoutdiagramme einer integrierten mit einer Schaltungszelle, die Pre-Routing-Leitungen überlappt, gemäß einigen Ausführungsformen. Die Schaltungszelle 800A in 8A weist ein Zelllayoutdesign auf, das der Schaltungszelle 700A in 7A ähnlich ist, der Abstand zwischen zwei benachbarten vertikalen Routingbahnen in 8A unterscheidet sich jedoch von dem in 7A. Wie die Schaltungszelle 700A in 7A ist die Schaltungszelle 800A in 8A an einer Position positioniert, die dazu führt, dass die Schaltungszelle 800A vertikale Leitungen 110A und 112A überlappt. Die Designregelverletzung in 8A wird behoben, wenn die Schaltungszelle 800A in 8A durch die breitere Schaltungszelle 800W in 8B ersetzt wird. Die breitere Schaltungszelle 800W ist von der Schaltungszelle 800A der 8A ausgehend abgewandelt, genauso wie die breitere Schaltungszelle 700WB oder 700WC von der Schaltungszelle 700A der 7A ausgehend abgewandelt ist. Die Zellbreite der breiteren Schaltungszelle 800W in 8B beträgt ebenfalls 5 CPP. In 8B ist der Verbindungsstift ZN der breiteren Schaltungszelle 800W von der vertikalen Leitung in der vertikalen Routingbahn T6A aus zugänglich, während die Verbindungsstifte A1 und A2 der breiteren Schaltungszelle 800W entsprechend von der vertikalen Leitung in der vertikalen Routingbahn T3A bzw. T7A aus zugänglich sind.
  • 9 ist ein Flussdiagramm eines Prozesses 900 zum Legalisieren eines Layoutdesigns gemäß einigen Ausführungsformen. Jedes Mal, wenn es nötig ist, den Stiftzugang einer Schaltungszelle zu legalisieren, wird Vorgang 950 im Prozess 900 in einem APR-Programm ausgeführt. In einigen Ausführungsformen wird Vorgang 950 mindestens einmal in einem APR-Programm ausgeführt. In einigen Ausführungsformen wird Vorgang 950 mehrmals in einem APR-Programm ausgeführt. In dem beispielhaften Prozess 900 in 9 beginnt ein APR-Programm den Vorgang 950 nach einem APR-Schritt 910 und geht nach Abschluss des Vorgangs 950 durch das APR-Programm zu dem nächsten APR-Schritt 990 über.
  • In Vorgang 950 werden Vorgang 952 und Vorgang 954 ausgeführt, wenn in dem APR-Programm eine Platzierungslegalisierung-Engine aufgerufen wird. In Vorgang 952 werden Zellinstanzen legalisiert. Während des Vorgangs zum Legalisieren der Zellinstanzen prüft die Platzierungslegalisierung-Engine, ob irgendeine Schaltungszelle eine oder mehrere Pre-Routing-Leitungen überlappt, was verhindert, dass ein sich horizontal erstreckender Verbindungsstift von einer vertikalen Leitung aus zugänglich ist. Die Designregelverletzung in Zusammenhang mit dem Stiftzugang wird behoben, wenn die Schaltungszelle (z. B. 100A in 1A), die die Designregelverletzung erfährt, durch eine entsprechende breitere Schaltungszelle (z. B. 100W in Fig. B) ersetzt wird.
  • Während des Vorgangs zum Legalisieren der Zellinstanzen werden manchmal mehrere Schaltungszellen durch ihre entsprechende Version der Schaltungszellen mit breiterer Breite ersetzt. Die Ersetzung jeder Instanz der Schaltungszellen führt oft zu einer kaskadierten Verlagerung anderer Schaltungszellen. Die verlagerten Schaltungszellen weisen gelegentlich Schaltungszellen mit breiterer Breite auf. In einigen Fällen sind nach der Verlagerung einige der Schaltungszellen mit breiterer Breite Kandidaten für ein Zurückwechseln in ihre ursprüngliche, nicht verbreiterte Version von Schaltungszellen.
  • Nach Vorgang 952 wird Vorgang 954 ausgeführt und ein zeitbewusster Flächenrückgewinnungsschritt ausgelöst, um einige Schaltungszellen der Version mit breiterer Breite zurück in ihre ursprüngliche, nicht verbreiterte Version von Schaltungszellen zu wechseln. Da durch das Bewegen der ursprünglichen, nicht verbreiterten Version von Schaltungszellen an einer neuen Position durch die kaskadierte Verlagerung nun in einigen der ursprünglichen, nicht verbreiterten Versionen von Schaltungszellen keine Designregelverletzungen in Zusammenhang mit dem Verbindungsstiftzugang mehr vorliegen, werden einige der Schaltungszellen mit breiterer Breite zurückgewechselt. Nach Vorgang 954 ist die Verwendung von Schaltungszellen der Variante mit breiterer Breite reduziert, wodurch Layoutflächen in einem Grundriss besser ausgenutzt werden.
  • 10 ist ein Flussdiagramm eines Verfahrens 1000 zum Erzeugen eines Layoutdiagramms gemäß einigen Ausführungsformen. Die Abfolge, in der die Vorgänge des Verfahrens 1000 in 10 dargestellt sind, dient lediglich der Veranschaulichung; die Vorgänge des Verfahrens 1000 können in einer anderen als der in 10 dargestellten Reihenfolge ausgeführt werden. Es versteht sich, dass zusätzliche Vorgänge vor, während und/oder nach dem in 10 dargestellten Verfahren 1000 durchgeführt werden können und dass einige andere Prozesse hierin nur kurz beschrieben sein können.
  • In Vorgang 1010 des Verfahrens 1000 wird eine Pre-Routing-Leitung in einer ersten Routingbahn platziert. In der beispielhaften Ausführungsform, wie in 1A-1C gezeigt, sind die vertikalen Leitungen 110A und 110B als Pre-Routing-Leitungen entsprechend in der vertikalen Routingbahn T4A bzw. T1B platziert. In der beispielhaften Ausführungsform, wie in 7A-7C gezeigt, sind die vertikalen Leitungen 110A und 112A als Pre-Routing-Leitungen in der vertikalen Routingbahn T4A bzw. T5A platziert. Nach dem Vorgang 1010 fährt der Prozess mit Vorgang 1020 fort.
  • In Vorgang 1020 des Verfahrens 1000 wird eine erste Schaltungszelle an einer Position platziert, die die Pre-Routing-Leitung überlappt. In der beispielhaften Ausführungsform, wie in 1A-1C gezeigt, ist die Schaltungszelle 100A an einer Position platziert, die die vertikale Leitung 110A überlappt, und die Schaltungszelle 100B ist an einer Position platziert, die die vertikale Leitung 110B überlappt. In der beispielhaften Ausführungsform, wie in 7A-7C gezeigt, ist die Schaltungszelle 700A an einer Position platziert, die die vertikalen Leitungen 110A und 112A überlappt. Nach Vorgang 1020 fährt der Prozess mit Vorgang 1030 fort.
  • In Vorgang 1030 bestimmt ein APR-Programm, ob die Pre-Routing-Leitung verhindert, dass ein Verbindungsstift der ersten Schaltungszelle von einer anderen Routingbahn aus zugänglich ist. Ein Verbindungsstift der ersten Schaltungszelle ist von einer zweiten Routingbahn aus zugänglich, wenn ein Bereich, der die Schaltungszelle überlappt, verfügbar ist, um eine Durchkontaktierung zum direkten Verbinden des Verbindungsstifts mit einer vertikalen Leitung in der zweiten Routingbahn zu platzieren. Im Gegensatz dazu ist ein Verbindungsstift der ersten Schaltungszelle unzugänglich, wenn kein Bereich verfügbar ist, um eine Durchkontaktierung zum direkten Verbinden des Verbindungsstifts mit einer vertikalen Leitung, die an einer vertikalen Routingbahn ausgerichtet ist, zu platzieren. In der beispielhaften Ausführungsform, wie in 1A-1C gezeigt, ist der Verbindungsstift ZN in der Schaltungszelle 110A von keiner vertikalen Leitung in einer der vertikalen Routingbahnen aus zugänglich, während jeder Verbindungsstift (z. B. ZN, A1 oder A2) in der Schaltungszelle 110B von einer der vertikalen Leitungen aus unzugänglich ist, die an den vertikalen Routingbahnen ausgerichtet sind. In Vorgang 1030 fährt, wenn die Pre-Routing-Leitung nicht verhindert, dass ein Verbindungsstift der ersten Schaltungszelle von einer anderen Routingbahn aus zugänglich ist, der Vorgang mit Vorgang 1070 fort. In Vorgang 1070 des Verfahrens 1000 wird der Verbindungsstift der ersten Schaltungszelle über eine Durchkontaktierung mit einer vertikalen Leitung verbunden. Wenn die Pre-Routing-Leitung verhindert, dass ein Verbindungsstift der ersten Schaltungszelle von einer anderen Routingbahn aus zugänglich ist, fährt der Vorgang alternativ mit Vorgang 1040 fort.
  • In Vorgang 1040 des Verfahrens 1000 wird die erste Schaltungszelle durch eine zweite Schaltungszelle mit breiterer Breite ersetzt. In der beispielhaften Ausführungsform, wie in 1A-1C gezeigt, wird die Schaltungszelle 100A in 1A durch die breitere Schaltungszelle 100W in 1B-1C ersetzt. In der beispielhaften Ausführungsform, wie in 7A-7C gezeigt, wird die Schaltungszelle 700A in 7A durch die breitere Schaltungszelle 700WB in 7B oder die breitere Schaltungszelle 700WC in 7C ersetzt. Nach Vorgang 1040 fährt der Prozess mit Vorgang 1050 fort.
  • In Vorgang 1050 des Verfahrens 1000 wird eine vertikale Leitung in einer zweiten Routingbahn platziert. In Vorgang 1060 des Verfahrens 1000 wird dann die vertikale Leitung über eine Durchkontaktierung mit einem entsprechenden Verbindungsstift der zweiten Schaltungszelle verbunden. In der beispielhaften Ausführungsform, wie in 1B gezeigt, ist eine vertikale Leitung in der Routingbahn T5A platziert und der Verbindungsstift ZN der breiteren Schaltungszelle 100W ist durch eine Durchkontaktierung an der Kreuzungsstelle zwischen dem Verbindungsstift ZN und der vertikalen Leitung in der Routingbahn T5A direkt mit der vertikalen Leitung in der Routingbahn T5A verbunden. In der beispielhaften Ausführungsform, wie in 1C gezeigt, ist eine vertikale Leitung in der Routingbahn T3A platziert und der Verbindungsstift ZN der breiteren Schaltungszelle 100W ist durch eine Durchkontaktierung an der Kreuzungsstelle zwischen dem Verbindungsstift ZN und der vertikalen Leitung in der Routingbahn T3A direkt mit der vertikalen Leitung in der Routingbahn T3A verbunden.
  • In der beispielhaften Ausführungsform, wie in 7B gezeigt, ist eine vertikale Leitung in der Routingbahn T5A platziert und der Verbindungsstift ZN der breiteren Schaltungszelle 700WB ist durch eine Durchkontaktierung an der Kreuzungsstelle zwischen dem Verbindungsstift ZN und der vertikalen Leitung in der Routingbahn T3A direkt mit der vertikalen Leitung in der Routingbahn T3A verbunden. In der beispielhaften Ausführungsform, wie in 7C gezeigt, ist eine vertikale Leitung in der Routingbahn T6A platziert und der Verbindungsstift ZN der breiteren Schaltungszelle 700WC ist durch eine Durchkontaktierung an der Kreuzungsstelle zwischen dem Verbindungsstift ZN und der vertikalen Leitung in der Routingbahn T6A direkt mit der vertikalen Leitung in der Routingbahn T6A verbunden.
  • 11 ist ein Flussdiagramm eines Verfahrens 1100 zum Herstellen einer integrierten Schaltung gemäß einigen Ausführungsformen. Die Abfolge, in der die Vorgänge des Verfahrens 1100 in 11 dargestellt sind, dient lediglich der Veranschaulichung; die Vorgänge des Verfahrens 1100 können in einer anderen als der in 11 dargestellten Reihenfolge ausgeführt werden. Es versteht sich, dass zusätzliche Vorgänge vor, während und/oder nach dem in 11 dargestellten Verfahren 1100 durchgeführt werden können und dass einige andere Prozesse hierin nur kurz beschrieben sein können.
  • In Vorgang 1110 des Verfahrens 1100 werden Aktivbereich-Strukturen eines ersten Typs und Aktivbereich-Strukturen eines zweiten Typs, die sich in X-Richtung erstrecken, auf einem Substrat gefertigt. In der beispielhaften Ausführungsform, wie in 1B und 1D gezeigt, werden die Aktivbereich-Struktur 80p und die Aktivbereich-Struktur 80n auf dem Substrat 20 gefertigt. In einigen Ausführungsformen sind, wenn die Aktivbereich-Strukturen 80p und 80n mit Finnen-Strukturen gebildet werden, die mit den Aktivbereich-Strukturen 80p und 80n gebildeten Transistoren FinFETs. In einigen Ausführungsformen sind, wenn die Aktivbereich-Strukturen 80p und 80n mit Nanoblattstrukturen gebildet werden, die mit den Aktivbereich-Strukturen 80p und 80n gebildeten Transistoren Nanoblatttransistoren. In einigen Ausführungsformen sind, wenn die Aktivbereich-Strukturen 80p und 80n mit Nanodrahtstrukturen gebildet werden, die mit den Aktivbereich-Strukturen 80p und 80n gebildeten Transistoren Nanodrahttransistoren. Nach Vorgang 1110 fährt der Prozess mit Vorgang 1120 fort.
  • In Vorgang 1120 des Verfahrens 1100 werden Gate-Leiter und Anschlussleiter gefertigt, die sich in Y-Richtung erstrecken. Ein oder mehrere Gate-Leiter kreuzen mindestens eine der Aktivbereich-Strukturen des ersten oder zweiten Typs. Ein oder mehrere Anschlussleiter kreuzen mindestens eine der Aktivbereich-Strukturen des ersten oder zweiten Typs. In der beispielhaften Ausführungsform, wie in 1B und 1D gezeigt, kreuzt jeder der Gate-Leiter gT1 und gT2 (entweder in der Schaltungszelle 100B oder in der breiteren Schaltungszelle 100W) die Aktivbereich-Struktur 80p am Kanalbereich eines entsprechenden PMOS-Transistors und jeder der Gate-Leiter gT1 und gT2 (entweder in der Schaltungszelle 100B oder in der breiteren Schaltungszelle 100W) kreuzt die Aktivbereich-Struktur 80n am Kanalbereich eines entsprechenden NMOS-Transistors. In der beispielhaften Ausführungsform, wie in 1B und 1D gezeigt, kreuzt jeder der Anschlussleiter 132p, 135 und 138p (entweder in der Schaltungszelle 100B oder in der breiteren Schaltungszelle 100W) die Aktivbereich-Struktur 80p an dem entsprechenden Source-/Drain-Bereich mindestens eines PMOS-Transistors und jeder der Anschlussleiter 132n, 135 und 138n (entweder in der Schaltungszelle 100B oder in der breiteren Schaltungszelle 100W) kreuzt die Aktivbereich-Struktur 80n an dem entsprechenden Source-/Drain-Bereich mindestens eines NMOS-Transistors. Nach Vorgang 1120 fährt der Prozess mit Vorgang 1130 fort.
  • In Vorgang 1130 des Verfahrens 1100 werden Verbindungsstifte gebildet, die sich in X-Richtung erstrecken. In der beispielhaften Ausführungsform, wie in 1B und 1D gezeigt, werden der Verbindungsstift ZN und die Verbindungsstifte A1 und A2 (entweder in der Schaltungszelle 100B oder in der breiteren Schaltungszelle 100W) in einer ersten Metallschicht (z. B. M0) gebildet, die über dem Zwischenschichtdielektrikum liegt, das die Gate-Leiter (z. B. gT1 und gT2) und die Anschlussleiter (z. B. 132p, 132n, 135, 138p und 138n) bedeckt. In anderen Ausführungsformen werden die Verbindungsstifte in einer Metallschicht gebildet, die sich von der ersten Metallschicht (z. B. M0) unterscheidet, die über dem Zwischenschichtdielektrikum liegt, das die Gate-Leiter und die Anschlussleiter bedeckt. Nach Vorgang 1130 fährt der Prozess mit Vorgang 1140 fort.
  • In Vorgang 1140 des Verfahrens 1100 werden Durchkontaktierungen in einer Schicht aus Zwischenschichtdielektrika gefertigt, die die Anschlussstifte bedeckt. In der beispielhaften Ausführungsform, wie in 1B und 1D gezeigt, werden die Durchkontaktierungen 192A, 195A, 198A, 192B, 195B und 198B in der Schicht aus Zwischenschichtdielektrikum IDL1 gefertigt, die den Verbindungsstift ZN und die Verbindungsstifte A1 und A2 bedeckt. Nach Vorgang 1140 fährt der Prozess mit Vorgang 1150 fort.
  • In Vorgang 1150 des Verfahrens 1100 werden Leitungen, die sich in Y-Richtung erstrecken, in einer Metallschicht gebildet, die über der Schicht aus Zwischenschichtdielektrikum liegt, die die Verbindungsstifte bedeckt. In der beispielhaften Ausführungsform, wie in 1B und 1D gezeigt, werden vertikale Leitungen 172A, 175A, 178A, 172B, 175B und 178B in einer Metallschicht gebildet, die über der Schicht aus Zwischenschichtdielektrikum IDL1 liegt. Die vertikalen Leitungen 172A, 175A und 178A sind entsprechend mit dem Verbindungsstift A1, ZN bzw. A2 in der breiteren Schaltungszelle 100W verbunden. Die vertikalen Leitungen 172B, 175B und 178B sind entsprechend mit dem Verbindungsstift A1, ZN bzw. A2 in der Schaltungszelle 100B verbunden.
  • 12 ist ein Blockdiagramm eines Systems zur elektronischen Designautomatisierung (EDA-Systems) 1200 gemäß einigen Ausführungsformen.
  • In einigen Ausführungsformen weist das EDA-System 1200 ein APR-System auf. Hierin beschriebene Verfahren zum Designen von Layoutdiagrammen, die Routing-Anordnungen von Leitungen repräsentieren, gemäß einer oder mehreren Ausführungsformen, sind zum Beispiel unter Verwendung des EDA-Systems 1200 gemäß einigen Ausführungsformen implementierbar.
  • In einigen Ausführungsformen ist das EDA-System 1200 eine Allzweck-Recheneinrichtung, die einen Hardwareprozessor 1202 und ein nichtflüchtiges, computerlesbares Speichermedium 1204 aufweist. Das Speichermedium 1204 ist unter anderem mit Computerprogrammcode 1206, d. h. einem Satz von ausführbaren Anweisungen codiert, d. h., der Computerprogrammcode ist auf dem Speichermedium gespeichert. Die Ausführung der Anweisungen 1206 durch den Hardwareprozessor 1202 repräsentiert (zumindest teilweise) ein EDA-Tool, das einen Abschnitt oder die Gesamtheit der vorliegend gemäß einer oder mehreren Ausführungsformen beschriebenen Verfahren (im Folgenden als aufgeführte Prozesse und/oder Verfahren bezeichnet) implementiert.
  • Der Prozessor 1202 ist über einen Bus 1208 elektrisch mit dem computerlesbaren Speichermedium 1204 gekoppelt. Der Prozessor 1202 ist außerdem über den Bus 1208 elektrisch mit einer E/A-Schnittstelle 1210 gekoppelt. Eine Netzwerkschnittstelle 1212 ist ebenfalls über den Bus 1208 elektrisch mit dem Prozessor 1202 verbunden. Die Netzwerkschnittstelle 1212 ist derart mit einem Netzwerk 1214 verbunden, dass sich der Prozessor 1202 und das computerlesbare Speichermedium 1204 über das Netzwerk 1214 mit externen Elementen verbinden können. Der Prozessor 1202 ist dazu eingerichtet, den Computerprogrammcode 1206 auszuführen, der in dem computerlesbaren Speichermedium 1204 codiert ist, um das System 1200 zu befähigen, zum Durchführen eines Abschnitts oder der Gesamtheit der aufgeführten Prozesse und/oder Verfahren verwendbar zu sein. In einer oder mehreren Ausführungsformen ist der Prozessor 1202 eine zentrale Verarbeitungseinheit (CPU), ein Multiprozessor, ein verteiltes Verarbeitungssystem, eine anwendungsspezifische integrierte Schaltung (ASIC) und/oder eine geeignete Verarbeitungseinheit.
  • In einer oder mehreren Ausführungsformen ist das computerlesbare Speichermedium 1204 ein elektronisches, magnetisches, optisches, elektromagnetisches, Infrarot- und/oder Halbleiter-System (bzw. -Vorrichtung, -Bauelement oder -Einrichtung). Zum Beispiel weist das computerlesbare Speichermedium 1204 einen Halbleiter- oder Festkörperspeicher, ein Magnetband, eine entnehmbare Computerdiskette, einen Direktzugriffsspeicher (RAM), einen Nur-Lese-Speicher (ROM), eine magnetische Festplatte und/oder eine optische Platte auf. In einer oder mehreren Ausführungsformen, in denen optische Platten verwendet werden, weist das computerlesbare Speichermedium 1204 eine CD-ROM (Compact Disc Read-Only Memory), eine CD-RW (Compact Disc ReWritable) und/oder eine DVD (Digital Video Disc) auf.
  • In einer oder mehreren Ausführungsformen ist auf dem Speichermedium 1204 Computerprogrammcode 1206 gespeichert, der dazu eingerichtet ist, das System 1200 (wobei eine derartige Ausführung (zumindest teilweise) das EDA-Tool repräsentiert) zu befähigen, zum Durchführen eines Abschnitts oder der Gesamtheit der aufgeführten Prozesse und/oder Verfahren verwendbar zu sein. In einer oder mehreren Ausführungsformen sind auf dem Speichermedium 1204 auch Informationen gespeichert, die das Durchführen eines Abschnitts oder der Gesamtheit der aufgeführten Prozesse und/oder Verfahren erleichtern. In einer oder mehreren Ausführungsformen ist auf dem Speichermedium 1204 eine Bibliothek 1207 von Standardzellen gespeichert, die Standardzellen wie die vorliegend offenbarten umfasst. In einer oder mehreren Ausführungsformen sind auf dem Speichermedium 1204 ein oder mehrere Layoutdiagramme 1209 gespeichert, die einem oder mehreren der vorliegend offenbarten Layouts entsprechen.
  • Das EDA-System 1200 weist die E/A-Schnittstelle 1210 auf. Die E/A-Schnittstelle 1210 ist mit externen Schaltungen gekoppelt. In einer oder mehreren Ausführungsformen weist die E/A-Schnittstelle 1210 eine Tastatur, ein Tastenfeld, eine Maus, eine Rollkugel, ein Trackpad, einen Touchbildschirm und/oder Cursor-Richtungstasten zum Kommunizieren von Informationen und Befehlen an den Prozessor 1202 auf.
  • Das EDA-System 1200 weist auch die Netzwerkschnittstelle 1212 auf, die mit dem Prozessor 1202 gekoppelt ist. Die Netzwerkschnittstelle 1212 befähigt das System 1200 dazu, mit dem Netzwerk 1214 zu kommunizieren, mit dem ein oder mehrere andere Computersysteme verbunden sind. Die Netzwerkschnittstelle 1212 weist Drahtlosnetzwerkschnittstellen wie Bluetooth, Wi-Fi, WiMAX, GPRS oder WCDMA; oder drahtgebundene Netzwerkschnittstellen wie Ethernet, USB oder IEEE-1364 auf. In einer oder mehreren Ausführungsformen ist ein Abschnitt oder die Gesamtheit der aufgeführten Prozesse und/oder Verfahren in zwei oder mehr Systemen 1200 implementiert.
  • Das System 1200 ist dazu eingerichtet, Informationen über die E/A-Schnittstelle 1210 zu empfangen. Die über die E/A-Schnittstelle 1210 empfangenen Informationen weisen Anweisungen, Daten, Designregeln, Bibliotheken von Standardzellen und/oder andere Parameter für die Verarbeitung durch den Prozessor 1202 auf. Die Informationen werden über den Bus 1208 an den Prozessor 1202 übertragen. Das EDA-System 1200 ist dazu eingerichtet, Informationen, die eine UI betreffen, über die E/A-Schnittstelle 1210 zu empfangen. Die Informationen sind bzw. werden auf dem computerlesbaren Medium 1204 als Benutzerschnittstelle (UI - User Interface) 1242 gespeichert.
  • In einigen Ausführungsformen ist ein Abschnitt oder die Gesamtheit der aufgeführten Prozesse und/oder Verfahren als unabhängige Softwareapplikation zur Ausführung durch einen Prozessor implementiert. In einigen Ausführungsformen ist ein Abschnitt oder die Gesamtheit der aufgeführten Prozesse und/oder Verfahren als Softwareapplikation implementiert, die ein Teil einer zusätzlichen Softwareapplikation ist. In einigen Ausführungsformen ist ein Abschnitt oder die Gesamtheit der aufgeführten Prozesse und/oder Verfahren als Zusatzmodul für eine Softwareapplikation implementiert. In einigen Ausführungsformen ist mindestens einer der aufgeführten Prozesse und/oder Verfahren als Softwareapplikation implementiert, die ein Abschnitt eines EDA-Tools ist. In einigen Ausführungsformen ist ein Abschnitt oder die Gesamtheit der aufgeführten Prozesse und/oder Verfahren als Softwareapplikation implementiert, die von dem EDA-System 1200 verwendet wird. In einigen Ausführungsformen wird ein Layoutdiagramm, das Standardzellen aufweist, unter Verwendung eines Tools wie VIRTUOSO®, lieferbar von CADENCE DESIGN SYSTEMS, Inc., oder eines anderen geeigneten Layouterzeugungstools erzeugt.
  • In einigen Ausführungsformen werden die Prozesse als Funktionen eines Programms realisiert, das auf einem nichtflüchtigen computerlesbaren Aufzeichnungsmedium gespeichert ist. Beispiele für ein nichtflüchtiges computerlesbares Aufzeichnungsmedium umfassen, ohne darauf beschränkt zu sein, einen externen/entnehmbaren und/oder internen/eingebauten Speicher bzw. Speichereinheit, z. B. eine optische Platte wie eine DVD, eine magnetische Platte wie eine Festplatte, ein Halbleiterspeicher wie ein ROM, ein RAM, eine Speicherkarte und/oder dergleichen.
  • 13 ist ein Blockdiagramm eines Herstellungssystems 1300 für integrierte Schaltungen (ICs) und eines zugehörigen IC-Herstellungsablaufs gemäß einigen Ausführungsformen. In einigen Ausführungsformen werden basierend auf einem Layoutdiagramm (A) eine oder mehrere Halbleitermasken und/oder (B) mindestens eine Komponente in einer Schicht einer integrierten Halbleiterschaltung unter Verwendung des Herstellungssystems 1300 gefertigt.
  • In 13 weist das IC-Herstellungssystem 1300 Entitäten wie ein Designhaus 1320, ein Maskenhaus 1330 und einen IC-Hersteller/-Fertiger (eine „Fab“) 1350 auf, die bei den Design-, Entwicklungs- und Herstellungszyklen und/oder -Diensten, die mit der Herstellung eines IC-Bauelements 1360 in Zusammenhang stehen, miteinander interagieren. Die Entitäten im System 1300 sind über ein Kommunikationsnetzwerk verbunden. In einigen Ausführungsformen ist das Kommunikationsnetzwerk ein einziges Netzwerk. In einigen Ausführungsformen umfasst das Kommunikationsnetzwerk mehrere verschiedene Netze, wie ein Intranet und das Internet. Das Kommunikationsnetzwerk weist drahtgebundene und/oder drahtlose Kommunikationskanäle auf. Jede Entität interagiert mit einer oder mehreren anderen Entitäten und stellt einer oder mehreren der anderen Entitäten Dienste bereit und/oder empfängt Dienste von diesen. In einigen Ausführungsformen sind zwei oder mehr aus Designhaus 1320, Maskenhaus 1330 und IC-Fab 1350 im Besitz einer einzigen, größeren Firma. In einigen Ausführungsformen koexistieren zwei oder mehr aus Designhaus 1320, Maskenhaus 1330 und IC-Fab 1350 in einer gemeinsamen Einrichtung und verwenden gemeinsame Ressourcen.
  • Das Designhaus (oder Designteam) 1320 erzeugt ein IC-Design-Layoutdiagramm 1322. Das IC-Design-Layoutdiagramm 1322 weist verschiedene geometrische Strukturen auf, die für ein IC-Bauelement 1360 designt wurden. Die geometrischen Strukturen entsprechen Strukturen aus Metall-, Oxid- oder Halbleiterschichten, die die verschiedenen Komponenten des zu fertigenden IC-Bauelements 1360 bilden. Die verschiedenen Schichten bilden zusammen verschiedene IC-Strukturelemente. Zum Beispiel weist ein Abschnitt des IC-Design-Layoutdiagramms 1322 verschiedene IC-Strukturelemente auf, wie einen aktiven Bereich, eine Gate-Elektrode, Source und Drain, Metallleitungen oder Durchkontaktierungen einer Zwischenschichtverschaltung und Öffnungen für Bondpads, die in einem Halbleitersubstrat (wie einem Siliziumwafer) und verschiedenen auf dem Halbleitersubstrat angeordneten Materialschichten zu bilden sind. Das Designhaus 1320 implementiert eine geeignete Designprozedur, um das IC-Design-Layoutdiagramm 1322 zu bilden. Die Designprozedur umfasst logisches Design, physisches Design und/oder Platzieren und Routing (Place and Route). Das IC-Design-Layoutdiagramm 1322 wird durch eine oder mehrere Dateien präsentiert, die Informationen über die geometrischen Strukturen aufweisen. Zum Beispiel kann das IC-Design-Layoutdiagramm 1322 in einem GDSII-Dateiformat oder einem DFII-Dateiformat ausgedrückt werden.
  • Das Maskenhaus 1330 umfasst Datenvorbereitung 1332 und Maskenfertigung 1344. Das Maskenhaus 1330 verwendet das IC-Design-Layoutdiagramm 1322, um eine oder mehrere Masken 1345 herzustellen, die zum Fertigen der verschiedenen Schichten des IC-Bauelements 1360 gemäß dem IC-Design-Layoutdiagramm 1322 zu verwenden sind. Das Maskenhaus 1330 führt eine Maskendatenvorbereitung 1332 durch, bei der das IC-Design-Layoutdiagramm 1322 in eine repräsentative Datei („RDF“ - Representative Data File) übersetzt wird. Die Maskendatenvorbereitung 1332 stellt die RDF der Maskenfertigung 1344 bereit. Die Maskenfertigung 1344 weist einen Maskenschreiber auf. Der Maskenschreiber wandelt die RDF in ein Bild auf einem Substrat wie einer Maske (Retikel) 1345 oder einem Halbleiterwafer 1353 um. Das Design-Layoutdiagramm 1322 wird durch die Maskendatenvorbereitung 1332 so bearbeitet, dass besonderen Eigenschaften des Maskenschreibers und/oder Anforderungen der IC-Fab 1350 entsprochen wird. In 13 sind die Maskendatenvorbereitung 1332 und die Maskenfertigung 1344 als getrennte Elemente veranschaulicht. In einigen Ausführungsformen können die Maskendatenvorbereitung 1332 und die Maskenfertigung 1344 zusammen als Maskendatenvorbereitung bezeichnet werden.
  • In einigen Ausführungsformen umfasst die Maskendatenvorbereitung 1332 eine Korrektur von optischen Naheffekten (OPC - Optical Proximity Correction), die Lithografieverbesserungsmethoden verwendet, um Bildfehler zu kompensieren, wie solche, die durch Beugung, Interferenz, andere Prozesseffekte und dergleichen verursacht werden können. Die OPC passt das IC-Design-Layoutdiagramm 1322 an. In einigen Ausführungsformen umfasst die Maskendatenvorbereitung 1332 weitere Auflösungsverbesserungsmethoden (RET - Resolution Enhancement Techniques), wie Schrägbeleuchtung, Subauflösungshilfselemente, Phasenverschiebungsmasken, andere geeignete Methoden und dergleichen oder Kombinationen davon. In einigen Ausführungsformen wird auch eine inverse Lithografietechnik (ILT) verwendet, die die OPC als inverses Abbildungsproblem behandelt.
  • In einigen Ausführungsformen weist die Maskendatenvorbereitung 1332 einen Maskenregelprüfer (MRC - Mask Rule Checker) auf, der das IC-Design-Layoutdiagramm 1322, das OPC-Prozessen unterzogen wurde, mit einem Satz von Maskenerzeugungsregeln abgleicht, die bestimmte geometrische und/oder Verbindungs-Beschränkungen enthalten, um ausreichende Randabstände sicherzustellen, um Schwankungen der Halbleiterherstellungsprozesse zu berücksichtigen, und dergleichen. In einigen Ausführungsformen wandelt der MRC das IC-Design-Layoutdiagramm 1322 ab, um Einschränkungen bei der Maskenfertigung 1344, die einen Teil der durch die OPC durchgeführten Abwandlungen rückgängig machen können, zu kompensieren, um den Maskenerzeugungsregeln zu entsprechen.
  • In einigen Ausführungsformen umfasst die Maskendatenvorbereitung 1332 eine Lithografieprozessprüfung (LPC - Lithography Process Checking), die eine Verarbeitung simuliert, die durch die IC-Fab 1350 implementiert werden, um das IC-Bauelement 1360 fertigen. Die LPC simuliert diese Verarbeitung basierend auf dem IC-Design-Layoutdiagramm 1322, um ein simuliertes hergestelltes Bauelement wie das IC-Bauelement 1360 zu erzeugen. Verarbeitungsparameter bei der LPC-Simulation können Parameter aufweisen, die verschiedenen Prozessen im IC-Herstellungszyklus zugeordnet sind, oder Parameter aufweisen, die Werkzeugen zur Verwendung bei der Herstellung des IC und/oder anderen Aspekten des Herstellungsprozesses zugeordnet sind. Die LPC berücksichtigt verschiedene Faktoren, wie den Luftbildkontrast, die Tiefenschärfe („DOF“ - Depth of Focus), den Maskenfehlerverstärkungsfaktor („MEEF“ - Mask Error Enhancement Factor), andere geeignete Faktoren und dergleichen oder Kombinationen davon. In einigen Ausführungsformen werden, nachdem durch die LPC ein simuliertes hergestelltes Bauelement erzeugt worden ist, die OPC und/oder die MRC zum weiteren Verfeinern des IC-Design-Layoutdiagramms 1322 wiederholt, wenn die Form des simulierten Bauelements zu weit von der Erfüllung der Designregeln entfernt ist.
  • Es sollte verstanden werden, dass die obige Beschreibung der Maskendatenvorbereitung 1332 der Klarheit halber vereinfacht worden ist. In einigen Ausführungsformen weist die Datenvorbereitung 1332 zusätzliche Elemente, wie eine logische Verknüpfung (LOP - Logic Operation) auf, um das IC-Design-Layoutdiagramm 1322 gemäß Herstellungsregeln abzuwandeln. Außerdem können die während der Datenvorbereitung 1332 auf das IC-Design-Layoutdiagramm 1322 angewendeten Prozesse in vielen unterschiedlichen Reihenfolgen ausgeführt werden.
  • Nach der Maskendatenvorbereitung 1332 und während der Maskenfertigung 1344 wird eine Maske 1345 oder eine Gruppe von Masken 1345 basierend auf dem abgewandelten IC-Design-Layoutdiagramm 1322 gefertigt. In einigen Ausführungsformen umfasst die Maskenfertigung 1344 Durchführen von einer oder mehreren lithografischen Belichtungen basierend auf dem IC-Design-Layoutdiagramm 1322. In einigen Ausführungsformen wird ein Elektronenstrahl oder ein Mechanismus mit mehreren Elektronenstrahlen verwendet, um basierend auf dem abgewandelten IC-Design-Layoutdiagramm 1322 eine Struktur auf einer Maske (Fotomaske oder Retikel) 1345 zu bilden. Die Maske 1345 kann gemäß verschiedenen Techniken gebildet werden. In einigen Ausführungsformen wird die Maske 1345 unter Verwendung einer binären Technik gebildet. In einigen Ausführungsformen weist eine Maskenstruktur undurchlässige Bereiche und transparente Bereiche auf. Ein Strahl, wie ein Ultraviolettstrahl (UV-Strahl), der zum Belichten der Schicht aus bildempfindlichem Material (z. B. Fotolack), mit der ein Wafer beschichtet worden ist, verwendet wird, wird durch den undurchlässigen Bereich blockiert und durch die transparenten Bereiche durchgelassen. In einem Beispiel weist eine binäre Maskenversion der Maske 1345 ein transparentes Substrat (z. B. Quarzglas) und ein undurchlässiges Material (z. B. Chrom) auf, das in den undurchlässigen Bereichen der binären Maske aufgebracht wurde. In einem weiteren Beispiel wird die Maske 1345 unter Verwendung einer Phasenverschiebungstechnik gebildet. Bei einer Phasenverschiebungsmaskenversion (Phase-Shift-Mask- bzw. PSM-Version) der Maske 1345 sind verschiedene Elemente in der auf der Phasenverschiebungsmaske gebildeten Struktur dazu eingerichtet, eine geeignete Phasendifferenz aufzuweisen, um die Auflösung und die Abbildungsqualität zu verbessern. In verschiedenen Beispielen kann die Phasenverschiebungsmaske eine gedämpfte PSM oder eine alternierende PSM sein. Die durch die Maskenfertigung 1344 erzeugte(n) Maske(n) wird/werden in vielen unterschiedlichen Prozessen verwendet. Zum Beispiel wird eine solche Maske (werden solche Masken) in einem Ionenimplantationsprozess verwendet, um verschiedene dotierte Bereiche in dem Halbleiterwafer 1353 zu bilden, in einem Ätzprozess verwendet, um verschiedene Ätzbereiche in dem Halbleiterwafer 1353 zu bilden, und/oder in anderen geeigneten Prozessen verwendet.
  • Die IC-Fab 1350 ist ein IC-Fertigungsunternehmen, das eine oder mehrere Herstellungseinrichtungen zur Fertigung vieler unterschiedlicher IC-Produkte aufweist. In einigen Ausführungsformen ist die IC-Fab 1350 eine Halbleiterfabrik (Foundry). Zum Beispiel kann eine Herstellungseinrichtung für die Front-End-Fertigung mehrerer IC-Produkte (Front-End-of-Line-Fertigung (FEOL-Fertigung)) vorhanden sein, während eine zweite Herstellungseinrichtung die Back-End-Fertigung für die Verschaltung und Packung der IC-Produkte (Back-End-of-Line-Fertigung (BEOL-Fertigung)) bereitstellen kann und eine dritte Herstellungseinrichtung andere Dienste für die Fabrik bereitstellen kann.
  • Die IC-Fab 1350 weist Fertigungswerkzeuge 1352 auf, die dazu eingerichtet sind, verschiedene Herstellungsvorgänge an dem Halbleiterwafer 1353 derart auszuführen, dass das IC-Bauelement 1360 gemäß der Maske (bzw. den Masken), z. B. Maske 1345, gefertigt wird. In verschiedenen Ausführungsformen weisen die Fertigungswerkzeuge 1352 einen Wafer-Stepper, einen Ionenimplantierer, einen Fotolackbeschichter, eine Prozesskammer, z. B. eine CVD-Kammer oder ein LPCVD-Ofen, ein CMP-System, ein Plasmaätzsystem, ein Waferreinigungssystem und/oder andere Herstellungsausrüstung auf, die einen oder mehrere geeignete Herstellungsprozesse wie vorliegend erörtert ausführen kann.
  • Die IC-Fab 1350 verwendet die vom Maskenhaus 1330 gefertigte(n) Maske(n) 1345, um das IC-Bauelement 1360 zu fertigen. Somit verwendet die IC-Fab 1350 zumindest indirekt das IC-Design-Layoutdiagramm 1322, um das IC-Bauelement 1360 zu fertigen. In einigen Ausführungsformen wird der Halbleiterwafer 1353 von der IC-Fab 1350 unter Verwendung der Maske(n) 1345 gefertigt, um das IC-Bauelement 1360 zu bilden. In einigen Ausführungsformen umfasst die IC-Fertigung Durchführen von einer oder mehreren lithografischen Belichtungen zumindest indirekt basierend auf dem IC-Design-Layoutdiagramm 1322. Der Halbleiterwafer 1353 weist ein Siliziumsubstrat oder anderes geeignetes Substrat mit darauf gebildeten Materialschichten auf. Der Halbleiterwafer 1353 weist ferner verschiedene dotierte Bereiche, dielektrische Elemente, mehrlagige Interconnects und/oder dergleichen (die in nachfolgenden Herstellungsschritten gebildet werden) auf.
  • Ein Aspekt der vorliegenden Offenbarung betrifft eine integrierte Schaltung. Die integrierte Schaltung weist eine erste Schaltungszelle mit einer ersten Breite und eine zweite Schaltungszelle mit einer zweiten Breite auf, die um mindestens einen Contacted-Poly-Pitch (CPP) breiter als die erste Breite ist. Eine Ersatzschaltung der ersten Schaltungszelle und eine Ersatzschaltung der zweiten Schaltungszelle sind gleich.
  • Ein weiterer Aspekt der vorliegenden Offenbarung betrifft ebenfalls eine integrierte Schaltung. Die integrierte Schaltung weist eine erste Schaltungszelle mit einer ersten Breite und eine zweite Schaltungszelle mit einer zweiten Breite auf, die um mindestens einen Contacted-Poly-Pitch (CPP) breiter als die erste Breite ist. Die integrierte Schaltung weist ferner einen ersten Verbindungsstift, der sich in einer ersten Richtung in der zweiten Schaltungszelle erstreckt, eine erste Leitung, die sich in einer zweiten Richtung erstreckt und den ersten Verbindungsstift der zweiten Schaltungszelle kreuzt, und eine Stromnetzleitung auf, die sich in der zweiten Richtung erstreckt und die zweite Schaltungszelle kreuzt. Die erste Richtung ist senkrecht zu der ersten Richtung. Die Stromnetzleitung liegt neben der ersten Leitung. Die erste Schaltungszelle und die zweite Schaltungszelle weisen gleiche Schaltungsfunktionen auf.
  • Ein weiterer Aspekt der vorliegenden Offenbarung betrifft ein Verfahren. Das Verfahren umfasst Fertigen von Aktivbereich-Strukturen eines ersten Typs und Aktivbereich-Strukturen eines zweiten Typs. Jede der Aktivbereich-Strukturen des ersten Typs und der Aktivbereich-Strukturen des zweiten Typs erstreckt sich in einer ersten Richtung. Das Verfahren umfasst ferner Fertigen von Gate-Leitern und Anschlussleitern, die sich in einer zweiten Richtung senkrecht zu der ersten Richtung erstrecken, und Bilden von Verbindungsstiften, die sich in der ersten Richtung erstrecken. Mindestens zwei Verbindungsstifte sind in einer ersten Schaltungszelle mit einer ersten Breite angeordnet und mindestens zwei Verbindungsstifte sind in einer zweiten Schaltungszelle mit einer zweiten Breite angeordnet, wobei die erste Schaltungszelle und die zweite Schaltungszelle gleiche Schaltungsfunktionen aufweisen. Die zweite Breite ist um mindestens einen Contacted-Poly-Pitch (CPP) breiter als die erste Breite. Das Verfahren umfasst ferner Fertigen von Durchkontaktierungen in einer oder mehreren Schichten aus Zwischenschichtdielektrika, die die Verbindungsstifte bedecken, und Bilden von Leitungen, die sich in der zweiten Richtung in einer Metallschicht erstrecken, die über den Zwischenschichtdielektrika liegt, die die Verbindungsstifte bedecken. Jede einer ersten Leitung und einer zweiten Leitung ist über eine der Durchkontaktierungen mit einem der Verbindungsstifte in der zweiten Schaltungszelle verbunden.
  • Ein Fachmann auf dem Gebiet wird ohne Weiteres erkennen, dass eine oder mehrere der offenbarten Ausführungsformen einen oder mehrere der oben beschriebenen Vorteile erzielen. Nach dem Lesen der vorstehenden Beschreibung ist der Fachmann in der Lage, verschiedene Änderungen, Ersetzungen von Äquivalenten und verschiedenen anderen Ausführungsformen wie vorliegend umfassend offenbart zu bewirken. Der Schutzumfang der vorliegenden Erfindung soll daher nur durch die Definition beschränkt sein, die in den Patentansprüchen und deren Äquivalenten enthalten sind.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 63/310645 [0001]
    • US 63/303847 [0001]

Claims (20)

  1. Integrierte Schaltung, aufweisend: eine erste Schaltungszelle mit einer ersten Breite; und eine zweite Schaltungszelle mit einer zweiten Breite, die um mindestens einen Contacted-Poly-Pitch (CPP) breiter als die erste Breite ist, wobei eine Ersatzschaltung der ersten Schaltungszelle und eine Ersatzschaltung der zweiten Schaltungszelle gleich sind.
  2. Integrierte Schaltung nach Anspruch 1, wobei die zweite Breite um einen CPP größer als die erste Breite ist.
  3. Integrierte Schaltung nach Anspruch 1, wobei die zweite Breite um zwei CPPs größer als die erste Breite ist.
  4. Integrierte Schaltung nach einem der vorangehenden Ansprüche, ferner aufweisend: eine Stromnetzleitung, die sich in einer zweiten Richtung erstreckt und die zweite Schaltungszelle kreuzt, wobei sich die zweite Breite der zweiten Schaltungszelle in einer ersten Richtung senkrecht zu der zweiten Richtung erstreckt.
  5. Integrierte Schaltung nach einem der vorangehenden Ansprüche, ferner aufweisend: einen ersten Verbindungsstift, der sich in einer ersten Richtung in der zweiten Schaltungszelle erstreckt; einen zweiten Verbindungsstift, der sich in der ersten Richtung in der zweiten Schaltungszelle erstreckt; eine erste Leitung, die sich in einer zweiten Richtung erstreckt und den ersten Verbindungsstift der zweiten Schaltungszelle kreuzt, wobei die erste Richtung senkrecht zu der ersten Richtung ist; eine zweite Leitung, die sich in der zweiten Richtung erstreckt und den zweiten Verbindungsstift der zweiten Schaltungszelle kreuzt; und eine dritte Leitung, die sich in der zweiten Richtung erstreckt und die zweite Schaltungszelle kreuzt, wobei die dritte Leitung zwischen der ersten Leitung und der zweiten Leitung angeordnet ist.
  6. Integrierte Schaltung nach Anspruch 5, wobei jeder des ersten Verbindungsstifts und des zweiten Verbindungsstifts in einer ersten Metallschicht angeordnet ist.
  7. Integrierte Schaltung nach Anspruch 5 oder 6, wobei die dritte Leitung eine Stromnetzleitung ist.
  8. Integrierte Schaltung nach einem der vorangehenden Ansprüche 5 bis 7, ferner aufweisend: eine erste Durchkontaktierung, die die erste Leitung direkt mit dem ersten Verbindungsstift verbindet; und eine zweite Durchkontaktierung, die die zweite Leitung direkt mit dem zweiten Verbindungsstift verbindet.
  9. Integrierte Schaltung nach einem der vorangehenden Ansprüche 5 bis 8, wobei die erste Leitung und die dritte Leitung um einen Pitch-Abstand von einem CPP voneinander getrennt sind; und die zweite Leitung und die dritte Leitung um einen Pitch-Abstand von einem CPP voneinander getrennt sind.
  10. Integrierte Schaltung nach einem der vorangehenden Ansprüche 5 bis 8, wobei die erste Leitung und die dritte Leitung um einen Pitch-Abstand von zwei Dritteln eines CPP voneinander getrennt sind; und die zweite Leitung und die dritte Leitung um einen Pitch-Abstand von zwei Dritteln eines CPP voneinander getrennt sind.
  11. Integrierte Schaltung nach einem der vorangehenden Ansprüche, wobei die Ersatzschaltung der ersten Schaltungszelle und die Ersatzschaltung der zweiten Schaltungszelle auf Registertransferebene (RTL) gleich sind.
  12. Integrierte Schaltung, aufweisend: eine erste Schaltungszelle mit einer ersten Breite; eine zweite Schaltungszelle mit einer zweiten Breite, die um mindestens einen Contacted-Poly-Pitch (CPP) breiter als die erste Breite ist; einen ersten Verbindungsstift, der sich in einer ersten Richtung in der zweiten Schaltungszelle erstreckt; eine erste Leitung, die sich in einer zweiten Richtung erstreckt und den ersten Verbindungsstift der zweiten Schaltungszelle kreuzt, wobei die erste Richtung senkrecht zu der ersten Richtung ist; und eine Stromnetzleitung, die sich in der zweiten Richtung erstreckt und die zweite Schaltungszelle kreuzt, wobei die Stromnetzleitung neben der ersten Leitung liegt; wobei die erste Schaltungszelle und die zweite Schaltungszelle gleiche Schaltungsfunktionen aufweisen.
  13. Integrierte Schaltung nach Anspruch 12, wobei die erste Schaltungszelle und die zweite Schaltungszelle auf Registertransferebene (RTL) die gleiche Ersatzschaltung aufweisen.
  14. Integrierte Schaltung nach Anspruch 12, wobei die erste Schaltungszelle und die zweite Schaltungszelle gemäß einer Spezifikation durch eine Hardwarebeschreibungssprache die gleiche Ersatzschaltung aufweisen.
  15. Integrierte Schaltung nach Anspruch 12, wobei die erste Schaltungszelle und die zweite Schaltungszelle unterschiedliche Layoutdesigns des gleichen Logikgatters sind.
  16. Integrierte Schaltung nach Anspruch 12, wobei die erste Schaltungszelle und die zweite Schaltungszelle unterschiedliche Layoutdesigns unterschiedlicher Layoutdesigns der gleichen analogen Schaltung sind, die durch eine Vor-Layout-Netzliste-Datei beschrieben wird.
  17. Integrierte Schaltung nach einem der vorangehenden Ansprüche 12 bis 16, wobei die zweite Breite um entweder einen CPP oder zwei CPPs größer als die erste Breite ist.
  18. Verfahren, umfassend: Fertigen von Aktivbereich-Strukturen eines ersten Typs und Aktivbereich-Strukturen eines zweiten Typs, wobei sich jede der Aktivbereich-Strukturen des ersten Typs und der Aktivbereich-Strukturen des zweiten Typs in einer ersten Richtung erstreckt; Fertigen von Gate-Leitern und Anschlussleitern, die sich in einer zweiten Richtung senkrecht zu der ersten Richtung erstrecken; Bilden von Verbindungsstiften, die sich in der ersten Richtung erstrecken, wobei mindestens zwei Verbindungsstifte in einer ersten Schaltungszelle mit einer ersten Breite angeordnet sind und mindestens zwei Verbindungsstifte in einer zweiten Schaltungszelle mit einer zweiten Breite angeordnet sind, wobei die erste Schaltungszelle und die zweite Schaltungszelle gleiche Schaltungsfunktionen aufweisen und wobei die zweite Breite um mindestens einen Contacted-Poly-Pitch (CPP) breiter als die erste Breite ist; Fertigen von Durchkontaktierungen in einer oder mehreren Schichten aus Zwischenschichtdielektrika, die die Verbindungsstifte bedecken; und Bilden von Leitungen, die sich in der zweiten Richtung in einer Metallschicht erstrecken, die über den Zwischenschichtdielektrika liegt, die die Verbindungsstifte bedecken, wobei jede einer ersten Leitung und einer zweiten Leitung über eine der Durchkontaktierungen mit einem der Verbindungsstifte in der zweiten Schaltungszelle verbunden ist.
  19. Verfahren nach Anspruch 18, ferner umfassend: Bilden von einer Stromnetzleitung, die sich in der zweiten Richtung erstreckt und die zweite Schaltungszelle kreuzt, wobei die Stromnetzleitung zwischen der ersten Leitung und der zweiten Leitung angeordnet ist.
  20. Verfahren nach Anspruch 18 oder 19, wobei das Bilden von den Leitungen umfasst: Bilden von Verbindungsstiften in einer ersten Metallschicht, die über einer ersten Schicht aus Zwischenschichtdielektrikum liegt, die die Gate-Leiter und die Anschlussleiter bedeckt.
DE102022132289.0A 2022-01-27 2022-12-06 Verfahren zum implementieren einer integrierten schaltung mit einer zelle schmaler breite und einer zelle breiterer breite mit der gleichen funktionalität Pending DE102022132289A1 (de)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US202263303847P 2022-01-27 2022-01-27
US63/303,847 2022-01-27
US202263310645P 2022-02-16 2022-02-16
US63/310,645 2022-02-16
US17/841,661 2022-06-15
US17/841,661 US20230237235A1 (en) 2022-01-27 2022-06-15 Method of implementing an integrated circuit having a narrow-width cell and a wider-width cell with same functionality

Publications (1)

Publication Number Publication Date
DE102022132289A1 true DE102022132289A1 (de) 2023-07-27

Family

ID=86798554

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102022132289.0A Pending DE102022132289A1 (de) 2022-01-27 2022-12-06 Verfahren zum implementieren einer integrierten schaltung mit einer zelle schmaler breite und einer zelle breiterer breite mit der gleichen funktionalität

Country Status (5)

Country Link
US (1) US20230237235A1 (de)
KR (1) KR20230115861A (de)
CN (1) CN116314175A (de)
DE (1) DE102022132289A1 (de)
TW (1) TW202343569A (de)

Also Published As

Publication number Publication date
CN116314175A (zh) 2023-06-23
US20230237235A1 (en) 2023-07-27
KR20230115861A (ko) 2023-08-03
TW202343569A (zh) 2023-11-01

Similar Documents

Publication Publication Date Title
DE102019116952B4 (de) Integrierte-schaltkreis-struktur, layout-schaubild-verfahren und system
DE102017125395A1 (de) Zellstrunkturen und Halbleitervorrichtungen damit
DE102017110226A1 (de) Füller für integrierte Schaltungen und Verfahren davon
DE102018108579B4 (de) Integrierte schaltung und verfahren zu deren herstellung
DE102019129048A1 (de) Halbleitervorrichtung mit füllerzellregion, verfahren zur erzeugung eines layoutdiagramms und system für dafür
DE102019116744A1 (de) Verfahren zum erzeugen eines layoutdiagramms, das hervorstehendestiftzellengebiete aufweist, und eine darauf basierendehalbleitervorrichtung
DE102019123621B4 (de) Routungsressourcenverbesserndes verfahren zum generieren von layout-diagrammen, und system dafür
DE102019116733A1 (de) Verfahren, vorrichtung und system eines integrierten schaltungslayouts
DE102021110387A1 (de) Integrierte schaltungsanlage und verfahren
DE102019128571A1 (de) Verfahren zum erzeugen eines layoutdiagramms mit zelle mit darauf basierenden stiftmustern und halbleitervorrichtung
US11296070B2 (en) Integrated circuit with backside power rail and backside interconnect
DE112021002870T5 (de) Halbleiterschaltungs-entwurf und einheits-pin-anordnung
DE102020119280A1 (de) Platzbedarf für multi-bit-flip-flop
DE102021111423B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102021110414A1 (de) Vier-cpp-breite speicherzelle mit vergrabenem leistungsgitter und verfahren zu deren herstellung
DE102019125900B4 (de) Metallschnittgebiet-positionierungsverfahren und system
DE102020115617A1 (de) Integrierte schaltung
DE102022132158A1 (de) Verfahren, system und computerprogrammprodukt zum entwerfen von integrierten schaltkreisen
DE102022132289A1 (de) Verfahren zum implementieren einer integrierten schaltung mit einer zelle schmaler breite und einer zelle breiterer breite mit der gleichen funktionalität
DE102021108836A1 (de) Halbleiterbauelement mit v2v-schiene und herstellungsverfahren davon
US11748543B2 (en) Multiple power domains using nano-sheet structures
DE102021119369A1 (de) Pegelverschiebungsschaltkreis und verfahren
DE102020114130A1 (de) Abbindungsvorrichtung
DE102020132602B4 (de) Halbleitervorrichtung mit vergrabenen leitfähigen fingern und deren herstellungsverfahren
US11967596B2 (en) Power rail and signal conducting line arrangement

Legal Events

Date Code Title Description
R012 Request for examination validly filed