KR20120048904A - 오버레이 측정 방법 - Google Patents
오버레이 측정 방법 Download PDFInfo
- Publication number
- KR20120048904A KR20120048904A KR1020100110365A KR20100110365A KR20120048904A KR 20120048904 A KR20120048904 A KR 20120048904A KR 1020100110365 A KR1020100110365 A KR 1020100110365A KR 20100110365 A KR20100110365 A KR 20100110365A KR 20120048904 A KR20120048904 A KR 20120048904A
- Authority
- KR
- South Korea
- Prior art keywords
- pattern
- overlay
- measuring
- coordinates
- measured
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70616—Monitoring the printed patterns
- G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
Abstract
본 발명은 오버레이 측정 방법에 관한 것으로, 칩 내에 형성된 패턴 이미지를 통해 패턴의 좌표를 측정하고, 이들을 비교하여 오버레이 값을 측정하거나 패턴 이미지를 통해 얻은 패턴의 좌표를 기준 좌표로 하고, 이 기준 좌표와 패턴의 디자인 레이아웃의 설계 테이타를 비교하여 오버레이 값을 측정함으로써, 오버레이 정확도를 향상시키는 오버레이 측정 방법을 제공하는 기술이다.
본 발명에 따른 오버레이 측정 방법은 상부 레이어에 위치한 제 1 패턴의 좌표를 측정하는 단계와 제 1 패턴의 좌표를 통해 제 1 패턴을 중심점을 측정하는 단계와, 하부 레이어에 위치한 제 2 패턴의 좌표를 측정하는 단계와, 제 2 패턴의 중심점을 측정하는 단계와, 제 1 패턴 및 제 2 패턴의 중심점을 비교하여 오버레이 값을 측정하는 단계를 포함하는 것을 특징으로 한다.
본 발명에 따른 오버레이 측정 방법은 상부 레이어에 위치한 제 1 패턴의 좌표를 측정하는 단계와 제 1 패턴의 좌표를 통해 제 1 패턴을 중심점을 측정하는 단계와, 하부 레이어에 위치한 제 2 패턴의 좌표를 측정하는 단계와, 제 2 패턴의 중심점을 측정하는 단계와, 제 1 패턴 및 제 2 패턴의 중심점을 비교하여 오버레이 값을 측정하는 단계를 포함하는 것을 특징으로 한다.
Description
본 발명은 오버레이 측정 방법에 관한 것이다. 보다 상세하게는 칩(Chip) 내에 형성된 패턴을 이용한 오버레이 측정 방법에 관한 것이다.
반도체 소자는 다수개의 층간 구조가 구비되며, 각 층간 구조물을 형성하기 위하여 하부층과의 중첩도를 측정하는 공정을 수행한다. 이러한 중첩도 측정을 위해서 반도체 기판의 스크라이브 레인(Scribe Lane) 영역에 오버레이 버니어(Overlay Vernier)를 형성한다.
오버레이 버니어는 하부층에 형성된 모 버니어 및 상부층에 구비되는 자버니어로 구비되며, 이러한 모 버니어 및 자 버니어가 정렬된 정도를 측정하여 각층간 구조물이 정확하게 중첩되었는지 측정하는 역할을 수행한다.
도 1은 종래 기술에 따른 오버레이 버니어 및 이를 이용한 오버레이 측정 방법을 도시한 평면도이다.
도 1을 참조하여 오버레이 버니어를 설명하면 다음과 같다. 먼저, 모 버니어(100)가 구비되고, 모 버니어(100) 내측에 자 버니어(110)가 구비된다. 이러한 모 버니어(100) 및 자 버니어(110)는 칩(Chip)들 사이의 스크라이브 레인(Scribe lane) 영역이 형성된다. 즉, 오버레이 버니어는 칩 외각에 형성된다.
도 1의 오버레이 버니어를 이용한 오버레이 측정 방법은 X축 방향으로 오버레이 버니어를 스캔하여 이전 마스크 공정 시 형성된 모 버니어의 우측 에지부와 현재 마스크 공정 시 형성된 자 버니어의 우측 에지부 간의 간격을 측정한다. 이와 동시에, 모 버니어의 좌측 에지부와 자 버니어의 좌측 에지부 간의 간격을 측정하고, 이 두 값을 비교하여 오버레이 값을 얻어낼 수 있다.
또한, Y축 방향으로 오버레이 버니어를 스캔한 후 모 버니어(100)의 상측 에지부 및 자 버니어(110)의 상측 에지부 간의 간격을 측정하고, 이와 동시에 모 버니어(100)의 하측 에지부 및 자 버니어(110)의 하측 에지부를 비교하여 Y축 방향의 오버레이 값도 얻어낼 수 있다.
상술한 종래 기술에 따른 반도체 소자의 오버레이 버니어는 22㎛로 그 사이즈가 매우 큰 단점이 있다.
또한, 웨이퍼 에지부에는 오버레이 버니어가 형성되지 않으므로, 웨이퍼 에지부에 형성되는 패턴에 대한 오버레이를 측정할 수 없다. 그리고, 오버레이 버니어가 칩 외각에 형성되면 칩 내부에 형성된 패턴에 대한 오버레이를 정확하게 측정하는데 어려움이 있다.
본 발명은 상기한 바와 같은 종래의 문제점을 해결하기 위한 것으로, 칩 내에 형성된 패턴 이미지를 통해 패턴의 좌표를 측정하고, 이들을 비교하여 오버레이 값을 측정하거나 패턴 이미지를 통해 얻은 패턴의 좌표를 기준 좌표로 하고, 이 기준 좌표와 패턴의 디자인 레이아웃의 설계 테이타를 비교하여 오버레이 값을 측정함으로써, 오버레이 정확도를 향상시키는 오버레이 측정 방법을 제공하는 기술이다., 오버레이 정확도를 향상시키는 오버레이 측정 방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해, 본 발명은 상부 레이어에 위치한 제 1 패턴의 좌표를 측정하는 단계와, 제 1 패턴의 좌표를 통해 상기 제 1 패턴을 중심점을 측정하는 단계와, 하부 레이어에 위치한 제 2 패턴의 좌표를 측정하는 단계와, 제 2 패턴의 중심점을 측정하는 단계와, 제 1 패턴 및 제 2 패턴의 중심점을 비교하여 오버레이 값을 측정하는 단계를 포함하는 것을 특징으로 한다.
나아가, 제 1 패턴 및 제 2 패턴은 칩 내부에 형성되는 것을 특징으로 하고,제 1 패턴의 좌표를 측정하는 단계 또는 제 2 패턴의 좌표를 측정하는 단계는 제 1 패턴 또는 제 2 패턴의 이미지 정보를 취득한 후 이미지 정보를 통하여 좌표를 측정하는 것을 특징으로 한다. 이미지 정보는 SEM 장비를 사용하여 취득하는 것을 특징으로 한다.
또한, 제 1 패턴의 좌표를 측정하는 단계 또는 상기 제 2 패턴의 좌표를 측정하는 단계는 설계 데이타를 이용하는 것을 특징으로 한다.
본 발명의 오버레이 측정 방법은 칩 외곽에 있는 오버레이 버니어 대신 칩 내부에 형성된 패턴의 이미지 또는 디자인 레이아웃을 통해 오버레이 값을 측정함으로써, 오버레이 값을 정확하게 측정할 수 있는 효과를 제공한다.
도 1은 종래 기술에 따른 오버레이 버니어를 도시한 평면도.
도 2는 본 발명에 따른 오버레이 측정 방법을 도시한 흐름도.
도 2는 본 발명에 따른 오버레이 측정 방법을 도시한 흐름도.
이하 첨부된 도면을 참조하여 본 발명에 따른 오버레이 측정 방법의 일실시예에 대해 상세히 설명하기로 한다.
도 2는 본 발명에 따른 오버레이 측정 방법을 도시한 순서도이다. 도 2를 참조하여 오버레이 측정 방법을 설명하면 다음과 같다.
먼저, 제 1 패턴이 형성된 상부 레이어 및 제 2 패턴이 형성된 하부 레이어를 포함하는 반도체 기판에서 오버레이 값을 측정하고자 하는 부분을 선택하여 패턴 이미지 정보를 취득한다(S100). 여기서 패턴 이미지(Pattern Image) 정보는 해상력이 우수한 SEM 장비를 사용하여 취득하는 것이 바람직하다. 이때, 패턴 이미지 정보는 상부 레이어 및 하부 레이어에 형성된 제 1 패턴 및 제 2 패턴이 모두 나타날 수도 있고, 상부 레이어에 형성된 제 1 패턴만 나타날 수도 있다. 예컨대, 두 개의 패턴이 서로 중첩되지 않도록 형성되거나, 상부 레이어에 형성된 제 1 패턴이 하부 레이어에 형성된 제 2 패턴보다 작게 형성된 경우에는 제 1 패턴 및 제 2 패턴이 모두 패턴 이미지로 나타날 수 있다. 그러나 상부 레이어에 형성된 제 1 패턴이 하부 레이어에 형성된 제 2 패턴보다 크게 형성된 경우에는 상기 제 1 패턴이 제 2 패턴을 덮고 있기 때문에 상부 레이어에 형성된 제 1 패턴만 패턴 이미지로 나타나게 된다.
그 다음, 상부 레이어에 형성된 제 1 패턴의 좌표를 환산한다(S110). 제 1 패턴의 좌표는 미리 얻은 패턴 이미지 정보를 이용하여 측정할 수 있다. 이어서, 제 1 패턴의 좌표를 이용하여 제 1 패턴의 중심점을 측정한다(S120).
그 다음, 하부 레이어 상에 형성된 제 2 패턴의 좌표를 환산한다(S130). 이때, 패턴 이미지에 제 1 패턴 및 제 2 패턴이 모두 나타난 경우에는 제 2 패턴의 좌표 역시 이미지 정보를 이용하여 측정한다. 그러나, 제 2 패턴이 나타나지 않은 경우에는 이미지 정보를 통해 제 2 패턴의 좌표를 측정할 수 없다. 이미지 정보를 통해 제 2 패턴의 좌표를 측정할 수 없는 경우에는 설계 데이타를 통해 제 2 패턴이 형성된 것으로 인식하고 제 2 패턴의 디자인 레이아웃(Design Layout)의 설계 데이타를 통해 제 2 패턴의 좌표를 측정한다.
이어서, 제 2 패턴의 좌표를 이용하여 제 2 패턴의 중심점을 측정한다(S140). 그 다음, 제 1 패턴의 중심점과 제 2 패턴의 중심점을 비교하여 오버레이 값을 계산한다(S150). 여기서, 오버레이 값은 X, Y축 좌표의 비교를 통한 벡터값으로 얻을 수 있다.
상술한 바와 같이, 별도의 오버레이 버니어를 사용하지 않고 칩 내부에 형성된 패턴에 대해 SEM 장비를 이용하여 구현된 패턴 이미지를 통해 패턴의 좌표를 측정하고, 이들을 비교하여 오버레이 값을 측정할 수 있다. 또한, 패턴 이미지를 통해 얻은 패턴의 좌표를 기준 좌표로 하고, 이 기준 좌표와 패턴의 디자인 레이아웃의 설계 테이타를 비교하여 오버레이 값을 측정할 수 있다.
와 설계 테이타를 이용하여 오버레이 값을 측정하는 방법에 있어서 오차를 감소시킬 수 있다.
본 발명은 기재된 실시예에 한정하는 것이 아니고, 본 발명의 사상 및 범위를 벗어나지 않는 한 다양하게 수정 및 변형을 할 수 있음은 당업자에게 자명하다고 할 수 있는 바, 그러한 변형예 또는 수정예들은 본 발명의 특허청구범위에 속하는 것이다.
Claims (5)
- 상부 레이어에 위치한 제 1 패턴의 좌표를 측정하는 단계;
상기 제 1 패턴의 좌표를 통해 상기 제 1 패턴을 중심점을 측정하는 단계;
하부 레이어에 위치한 제 2 패턴의 좌표를 측정하는 단계;
상기 제 2 패턴의 중심점을 측정하는 단계; 및
상기 제 1 패턴 및 제 2 패턴의 중심점을 비교하여 오버레이 값을 측정하는 단계
를 포함하는 것을 특징으로 하는 오버레이 측정 방법. - 청구항 1에 있어서,
상기 제 1 패턴 및 제 2 패턴은 칩 내부에 형성되는 것을 특징으로 하는 오버레이 측정 방법. - 청구항 1에 있어서,
상기 제 1 패턴의 좌표를 측정하는 단계 또는 상기 제 2 패턴의 좌표를 측정하는 단계는
디자인 레이아웃의 설계 데이타를 이용하는 것을 특징으로 하는 오버레이 측정 방법. - 청구항 1에 있어서,
상기 제 1 패턴의 좌표를 측정하는 단계 또는 제 2 패턴의 좌표를 측정하는 단계는
상기 제 1 패턴 또는 제 2 패턴의 이미지 정보를 취득한 후 상기 이미지 정보를 통하여 좌표를 측정하는 것을 특징으로 하는 오버레이 측정 방법. - 청구항 4에 있어서,
상기 이미지 정보는 SEM 장비를 사용하여 취득하는 것을 특징으로 하는 오버레이 측정 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100110365A KR20120048904A (ko) | 2010-11-08 | 2010-11-08 | 오버레이 측정 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100110365A KR20120048904A (ko) | 2010-11-08 | 2010-11-08 | 오버레이 측정 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20120048904A true KR20120048904A (ko) | 2012-05-16 |
Family
ID=46266990
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020100110365A KR20120048904A (ko) | 2010-11-08 | 2010-11-08 | 오버레이 측정 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20120048904A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9607852B2 (en) | 2013-07-08 | 2017-03-28 | Samsung Electronics Co., Ltd. | Methods of dividing layouts and methods of manufacturing semiconductor devices using the same |
| US11847777B1 (en) | 2022-11-14 | 2023-12-19 | Auros Technology, Inc. | Correlation-based overlay key centering system and method thereof |
-
2010
- 2010-11-08 KR KR1020100110365A patent/KR20120048904A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9607852B2 (en) | 2013-07-08 | 2017-03-28 | Samsung Electronics Co., Ltd. | Methods of dividing layouts and methods of manufacturing semiconductor devices using the same |
| US11847777B1 (en) | 2022-11-14 | 2023-12-19 | Auros Technology, Inc. | Correlation-based overlay key centering system and method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI742148B (zh) | 對準標記及其測量方法 | |
| US20210382402A1 (en) | Overlay Alignment Mark and Method for Measuring Overlay Error | |
| US9244365B2 (en) | Method for measuring pattern misalignment | |
| TWI633610B (zh) | 繞射疊合標記 | |
| US20170262975A1 (en) | Wafer inspection method for manufacturing semiconductor device | |
| CN102902167B (zh) | 一种检测光刻机的掩模板遮光板精度的方法 | |
| JP2007049074A (ja) | 合わせ誤差計測マークおよびこれを用いた半導体装置の製造方法 | |
| KR20120048904A (ko) | 오버레이 측정 방법 | |
| KR102019538B1 (ko) | 웨이퍼 좌표계와 직교하지 않는 방향을 따라서 형성된 패턴 층용 오버레이 마크 및 이를 이용한 오버레이 측정방법 및 반도체 디바이스 제조방법 | |
| CN111128829B (zh) | 对准方法及校准方法 | |
| US9134628B2 (en) | Overlay mark and application thereof | |
| CN102437068B (zh) | 孔量测图形以及孔量测方法 | |
| KR100904732B1 (ko) | 오정렬 가늠 마크를 이용한 정렬도 측정 방법 | |
| CN103646885A (zh) | 一种减小电子显微镜观察晶圆缺陷误差的方法 | |
| US8729716B2 (en) | Alignment accuracy mark | |
| JP6202521B2 (ja) | シリコンウエハ及び配線形成方法 | |
| CN104701140B (zh) | 双重曝光的图案拆分方法以及系统 | |
| CN104752251B (zh) | 采用cdsem测试图形的方法 | |
| KR102617622B1 (ko) | 오버레이 마크 및 이를 이용한 오버레이 계측방법 및 반도체 디바이스 제조방법 | |
| JP2014132605A (ja) | 半導体装置及び半導体装置の製造方法 | |
| KR20120067129A (ko) | 오버레이 버니어 및 이를 이용한 오버레이 측정 방법 | |
| KR100866747B1 (ko) | 반도체 소자의 오버레이 버니어 및 그 형성 방법 | |
| KR20110077984A (ko) | 마스크 패턴의 등록좌표 측정 방법 | |
| CN116259608A (zh) | 套刻标记结构及其形成方法 | |
| JPH116725A (ja) | 重ね合わせ精度測定方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |