JPS61214421A - 半導体ウエハ - Google Patents
半導体ウエハInfo
- Publication number
- JPS61214421A JPS61214421A JP5515785A JP5515785A JPS61214421A JP S61214421 A JPS61214421 A JP S61214421A JP 5515785 A JP5515785 A JP 5515785A JP 5515785 A JP5515785 A JP 5515785A JP S61214421 A JPS61214421 A JP S61214421A
- Authority
- JP
- Japan
- Prior art keywords
- plane
- flat
- cutting
- semiconductor wafer
- cleavage plane
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54493—Peripheral marks on wafers, e.g. orientation flats, notches, lot number
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Dicing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（発明の技術分野）
本発明は半導体ウェハにｇ１１″するもので、特に、結
晶情報をより適切に報知させ得るように改善したものに
使用される。
晶情報をより適切に報知させ得るように改善したものに
使用される。
〔発明の技術的背景およびその問題点〕従来、インゴッ
トから半導体ウェハを形成する際に結晶のへ今回面を報
知せしめるように、側面の一部を平面としたいわゆるオ
リエンテーションフラン、トが設けられていた。さらに
添附図面の第２図に示すように、軸の垂直方向断面にお
ける直線の長さく以下、単にフラットの長さと呼ぶ）が
異なる。２つの主、副フラットＯＦ （０ｒｉｅｎｔａ
ｔｉｏｎＦｌａｔ） 、Ｉ Ｆ （Ｉｎｄｅｘ Ｆｌａ
ｔ）を互いに直交する位置に設け、単にへき開面を報知
させるのみならず、ウェハ１の表裏、成長方位等を報知
させるようにしたものである。
トから半導体ウェハを形成する際に結晶のへ今回面を報
知せしめるように、側面の一部を平面としたいわゆるオ
リエンテーションフラン、トが設けられていた。さらに
添附図面の第２図に示すように、軸の垂直方向断面にお
ける直線の長さく以下、単にフラットの長さと呼ぶ）が
異なる。２つの主、副フラットＯＦ （０ｒｉｅｎｔａ
ｔｉｏｎＦｌａｔ） 、Ｉ Ｆ （Ｉｎｄｅｘ Ｆｌａ
ｔ）を互いに直交する位置に設け、単にへき開面を報知
させるのみならず、ウェハ１の表裏、成長方位等を報知
させるようにしたものである。
実際上、面方位（１００）の化合物半導体（例えばＧａ
Ａｓ）ウェハ１（直径３インチ）では、（０１１）方向
に長い（例えば２２（ｍ））主フラットＯＦ＠設けると
共に、（０１１）方向に短い（例、ｌｉ １０ （ａ＊
） ） ｌ１ｆｌＪ７ラツトＩＦを設けていた。
Ａｓ）ウェハ１（直径３インチ）では、（０１１）方向
に長い（例えば２２（ｍ））主フラットＯＦ＠設けると
共に、（０１１）方向に短い（例、ｌｉ １０ （ａ＊
） ） ｌ１ｆｌＪ７ラツトＩＦを設けていた。
なお、（１００）、（０１１）、（０１１）は結晶面、
結晶の晶帯軸を表すミラーの記号法による標記である。
結晶の晶帯軸を表すミラーの記号法による標記である。
このようにして、従来から結晶情報を報知せしめる機能
を実現しているが、半導体ウェハによってはかかる情報
で不十分な場合があった。例えば、ＧａＡＳ等の化石物
半導体ウェハでは、各チップを切り出す平面はへき開面
に対して４５度の角度をなす平面が最適である。従って
、切り出し工程（スクライビング工程）では、へき開面
を検出してもさらに４５度の角度をなす平面を検出する
必要があり、従来のオリエンテーションフラットの配置
では未だ不十分であった。
を実現しているが、半導体ウェハによってはかかる情報
で不十分な場合があった。例えば、ＧａＡＳ等の化石物
半導体ウェハでは、各チップを切り出す平面はへき開面
に対して４５度の角度をなす平面が最適である。従って
、切り出し工程（スクライビング工程）では、へき開面
を検出してもさらに４５度の角度をなす平面を検出する
必要があり、従来のオリエンテーションフラットの配置
では未だ不十分であった。
本発明は上記の従来技術の欠点を克服するためになされ
たもので、へき開面とチップ切り出しの最適平面が直交
および平行な位置関係にない場合に、上述の切り出し最
適平面を容易に報知させ得る半導体ウェハを提供するこ
とを目的とする。
たもので、へき開面とチップ切り出しの最適平面が直交
および平行な位置関係にない場合に、上述の切り出し最
適平面を容易に報知させ得る半導体ウェハを提供するこ
とを目的とする。
上記の目的を達成するため本発明は、へき開面とチップ
切り出しの最適方向が一致しないウェハに、へき開面を
示す第１のオリエンテーションフラットと、切り出しの
最適方向を示す第２のＪ−１ノニンチージヨンフラツト
とを設けた半導体ウエノ＼を提供するしのである。
切り出しの最適方向が一致しないウェハに、へき開面を
示す第１のオリエンテーションフラットと、切り出しの
最適方向を示す第２のＪ−１ノニンチージヨンフラツト
とを設けた半導体ウエノ＼を提供するしのである。
（発明の実施例）
以下、添付図面の第１図を参照して本発明の一実施例を
説明する。第１図は同実施例の平面図であるが、本発明
の要点をわかりやすくするために、フラット部分を強調
して大きく描いである。
説明する。第１図は同実施例の平面図であるが、本発明
の要点をわかりやすくするために、フラット部分を強調
して大きく描いである。
第１図において、半導体ウェハ２（例えば直径３（イン
チ））はＧａＡｓのウェハであり、面方位（１００）の
ものである。主フラットＯＦはへき開面と４５度をなす
方向（００１）に、フラットの長さが例えば２２〔履〕
になるように設けられている。これに対して、副フラッ
トＩＦはへき開面〔０１１〕にフラットの長さが例えば
１０（膳）になるように設けられている。また、この半
導体ウェハ２は主フラットＯＦに対して平行又は直交す
る境界によりチップ領域を形成するよう素子パターンを
設けている。
チ））はＧａＡｓのウェハであり、面方位（１００）の
ものである。主フラットＯＦはへき開面と４５度をなす
方向（００１）に、フラットの長さが例えば２２〔履〕
になるように設けられている。これに対して、副フラッ
トＩＦはへき開面〔０１１〕にフラットの長さが例えば
１０（膳）になるように設けられている。また、この半
導体ウェハ２は主フラットＯＦに対して平行又は直交す
る境界によりチップ領域を形成するよう素子パターンを
設けている。
この第１図の半導体ウェハ２によれば、主フラットＯＦ
を基準として縦横にチップの切り出しを実行できるので
、基準面と切り出し面とが一致し、又は直交するので位
置出しを容易に行なえることができ、歩留りを向上させ
ることができる。従って、自動化された装置に適用して
好適である。また、このようにするにつき、従来と同様
に主副の２つのフラットを設けかつ一方のフラットをへ
き開面に一致させているので、スライス、ラップ、ポリ
→シュ等の他のウェハ加工に必要なへき開面情報、表裏
情報を損うことなく提供することができる。
を基準として縦横にチップの切り出しを実行できるので
、基準面と切り出し面とが一致し、又は直交するので位
置出しを容易に行なえることができ、歩留りを向上させ
ることができる。従って、自動化された装置に適用して
好適である。また、このようにするにつき、従来と同様
に主副の２つのフラットを設けかつ一方のフラットをへ
き開面に一致させているので、スライス、ラップ、ポリ
→シュ等の他のウェハ加工に必要なへき開面情報、表裏
情報を損うことなく提供することができる。
なお、上記の実施例はオリエンテーションフラットが２
つのものであるが、これ以上設けても良 。
つのものであるが、これ以上設けても良 。
く、例えばへき開面を示す２つの直交するフラットを設
けると共に切り出し方向を示すフラットを別に設けても
良く、切り出し方向を示すフラットを直交するように２
つ設けると共にへき開面を示すフラットを別に設けるよ
うにしても良い。また、上記の実施例はＧａＡＳ半導体
ウェハについてのものであるが、本発明はこれに限らず
、切り出し最適方向がへき開面と一致しない半導体ウェ
ハに広く適用できる。
けると共に切り出し方向を示すフラットを別に設けても
良く、切り出し方向を示すフラットを直交するように２
つ設けると共にへき開面を示すフラットを別に設けるよ
うにしても良い。また、上記の実施例はＧａＡＳ半導体
ウェハについてのものであるが、本発明はこれに限らず
、切り出し最適方向がへき開面と一致しない半導体ウェ
ハに広く適用できる。
以上の如く本発明によれば、へき開面ｉ示すオリエンテ
ーションフラットと、切り出し最適方向を示すオリエン
テーションフラットとを区別し得るように設けたので、
切り出し工程をはじめ半導体ウェハ処理工程に必要な多
くの情報を容易に報知せしめることのできる半導体ウェ
ハを得ることができる。
ーションフラットと、切り出し最適方向を示すオリエン
テーションフラットとを区別し得るように設けたので、
切り出し工程をはじめ半導体ウェハ処理工程に必要な多
くの情報を容易に報知せしめることのできる半導体ウェ
ハを得ることができる。
第１図は本発明の一実施例を示す平面図、第２図は従来
のウェハの一例を示す平面図である。 １．２・・・半導体ウェハ、ＯＦ・・・主フラット、
・ＩＦ・・・副フラット。
のウェハの一例を示す平面図である。 １．２・・・半導体ウェハ、ＯＦ・・・主フラット、
・ＩＦ・・・副フラット。
Claims (1)
- へき開面とチップ切り出しの最適方向が一致しない半導
体ウェハにおいて、前記へき開面を示す少なくとも１つ
の第１のオリエンテーシヨンフラットと、前記最適方向
を示し前記第１のオリエンテーションフラットとは長さ
が異なる少なくとも１つの第２のオリエンテーションフ
ラットとを設けたことを特徴とする半導体ウエハ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5515785A JPS61214421A (ja) | 1985-03-19 | 1985-03-19 | 半導体ウエハ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5515785A JPS61214421A (ja) | 1985-03-19 | 1985-03-19 | 半導体ウエハ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61214421A true JPS61214421A (ja) | 1986-09-24 |
Family
ID=12990910
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5515785A Pending JPS61214421A (ja) | 1985-03-19 | 1985-03-19 | 半導体ウエハ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61214421A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100424428B1 (ko) * | 1998-09-28 | 2004-03-24 | 가부시키가이샤 히타치세이사쿠쇼 | 종형로 및 종형로용 웨이퍼보트 |
| WO2007126158A1 (ja) * | 2006-04-27 | 2007-11-08 | Panasonic Corporation | 半導体発光素子およびウエハ |
| JP2007294804A (ja) * | 2006-04-27 | 2007-11-08 | Matsushita Electric Ind Co Ltd | 半導体発光素子およびウエハ |
| CN108511514A (zh) * | 2017-02-28 | 2018-09-07 | 英飞凌科技奥地利有限公司 | 使用芯片外围沟槽进行的半导体晶片划片裂纹防止 |
| JP2020047946A (ja) * | 2019-12-13 | 2020-03-26 | 株式会社東京精密 | ウェーハの面取り方法 |
-
1985
- 1985-03-19 JP JP5515785A patent/JPS61214421A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100424428B1 (ko) * | 1998-09-28 | 2004-03-24 | 가부시키가이샤 히타치세이사쿠쇼 | 종형로 및 종형로용 웨이퍼보트 |
| WO2007126158A1 (ja) * | 2006-04-27 | 2007-11-08 | Panasonic Corporation | 半導体発光素子およびウエハ |
| JP2007294804A (ja) * | 2006-04-27 | 2007-11-08 | Matsushita Electric Ind Co Ltd | 半導体発光素子およびウエハ |
| US7915714B2 (en) | 2006-04-27 | 2011-03-29 | Panasonic Corporation | Semiconductor light emitting element and wafer |
| CN108511514A (zh) * | 2017-02-28 | 2018-09-07 | 英飞凌科技奥地利有限公司 | 使用芯片外围沟槽进行的半导体晶片划片裂纹防止 |
| US10903120B2 (en) | 2017-02-28 | 2021-01-26 | Infineon Technologies Austria Ag | Semiconductor wafer dicing crack prevention using chip peripheral trenches |
| JP2020047946A (ja) * | 2019-12-13 | 2020-03-26 | 株式会社東京精密 | ウェーハの面取り方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960005047B1 (ko) | 화합물 반도체 웨이퍼의 다이싱방법 | |
| JPS6317243Y2 (ja) | ||
| JPH0888201A (ja) | サファイアを基板とする半導体素子 | |
| JP2009099681A (ja) | 基板の個片化方法 | |
| US5060043A (en) | Semiconductor wafer with notches | |
| JPS6317244Y2 (ja) | ||
| JPS61214421A (ja) | 半導体ウエハ | |
| JPS59220947A (ja) | 半導体装置の製造方法 | |
| US5792566A (en) | Single crystal wafers | |
| US6621149B2 (en) | Semiconductor chip production method and semiconductor wafer | |
| JP4449088B2 (ja) | 半導体ウエハーおよびその製造方法 | |
| JP2004315314A (ja) | サファイヤ基板及びその製造方法 | |
| US3731861A (en) | Method for dicing materials having a hexagonal crystal structure | |
| JPH06204336A (ja) | 半導体基板の分割方法 | |
| JP2002052448A (ja) | 半導体ウェハおよびその加工方法 | |
| US20240162031A1 (en) | Method of producing gaas wafer, and gaas wafer group | |
| JP2001196333A (ja) | オフアングル付き半導体ウエハ | |
| JP2005032804A (ja) | 半導体ウェハの加工方法 | |
| JPH01133703A (ja) | 半導体ウエハおよびこれを用いた半導体装置 | |
| JPS60167426A (ja) | 半導体結晶ウエハ− | |
| JPS62171112A (ja) | 半導体基体の製造方法 | |
| JPH04113619A (ja) | ウェーハおよびその製造方法 | |
| JPS6189012A (ja) | 基板切断方法 | |
| JPH1070056A (ja) | 半導体基板およびその製造方法 | |
| TW202311586A (zh) | 磷化銦基板 |