JPH06204336A - 半導体基板の分割方法 - Google Patents
半導体基板の分割方法Info
- Publication number
- JPH06204336A JPH06204336A JP29271393A JP29271393A JPH06204336A JP H06204336 A JPH06204336 A JP H06204336A JP 29271393 A JP29271393 A JP 29271393A JP 29271393 A JP29271393 A JP 29271393A JP H06204336 A JPH06204336 A JP H06204336A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- semiconductor
- substrate
- elements
- dividing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 半導体基板を分割する時、分割に必要な幅を
スクライブ痕幅程度に出来るようにし、それにより分割
方向を半導体基板の結晶方位に依存せず、分割面にチッ
ピングやクラックの発生の少ない且つ分割面近傍に加工
歪の少ない半導体基板の分割方法を提供する。 【構成】 半導体素子４を、複数個形成した表面を有す
る半導体基板１において、前記半導体素子４と隣接する
半導体素子４との間の表面に対応する裏面に、連続する
ハ−フダイス溝２を、この半導体基板１の一端から他端
まで付け、前記半導体素子４と隣接する半導体素子４と
の間の表面に、連続するスクライブ痕３を、この半導体
基板１の一端から他端まで付け、この半導体基板１に垂
直な力をこのハ−フダイス溝２の全長または一部に加え
た。
スクライブ痕幅程度に出来るようにし、それにより分割
方向を半導体基板の結晶方位に依存せず、分割面にチッ
ピングやクラックの発生の少ない且つ分割面近傍に加工
歪の少ない半導体基板の分割方法を提供する。 【構成】 半導体素子４を、複数個形成した表面を有す
る半導体基板１において、前記半導体素子４と隣接する
半導体素子４との間の表面に対応する裏面に、連続する
ハ−フダイス溝２を、この半導体基板１の一端から他端
まで付け、前記半導体素子４と隣接する半導体素子４と
の間の表面に、連続するスクライブ痕３を、この半導体
基板１の一端から他端まで付け、この半導体基板１に垂
直な力をこのハ−フダイス溝２の全長または一部に加え
た。
Description
【０００１】
【産業上の利用分野】本発明は、半導体基板の分割方法
に係わり、特に複数のＬＥＤ素子又は複数のフォトダイ
オ−ド素子を形成した半導体基板の分割方法に関する。
に係わり、特に複数のＬＥＤ素子又は複数のフォトダイ
オ−ド素子を形成した半導体基板の分割方法に関する。
【０００２】
【従来の技術】以下、添付図面を参照して、従来の技術
を説明する。図２は、従来例及び本発明の一実施例の半
導体基板の分割方法を説明するための半導体基板の上面
図である。図２において、１は、半導体基板を示し、４
は、半導体基板上に形成されたＬＥＤ素子又はフォトダ
イオ−ド素子を示す。５は、複数のＬＥＤ素子又はフォ
トダイオ−ド素子から構成されるＬＥＤ素子アレ−又は
フォトダイオ−ド素子アレ−を示す。６は、ＬＥＤ素子
アレ−又はフォトダイオ−ド素子アレ−を半導体基板か
ら切り離す分割線である。
を説明する。図２は、従来例及び本発明の一実施例の半
導体基板の分割方法を説明するための半導体基板の上面
図である。図２において、１は、半導体基板を示し、４
は、半導体基板上に形成されたＬＥＤ素子又はフォトダ
イオ−ド素子を示す。５は、複数のＬＥＤ素子又はフォ
トダイオ−ド素子から構成されるＬＥＤ素子アレ−又は
フォトダイオ−ド素子アレ−を示す。６は、ＬＥＤ素子
アレ−又はフォトダイオ−ド素子アレ−を半導体基板か
ら切り離す分割線である。
【０００３】例えば、ＬＥＤ装置を製造するとき、図２
に示すように、複数のＬＥＤ素子４が１枚の半導体基板
１上に形成される。複数のＬＥＤ素子４は、１個のＬＥ
Ｄ素子アレ−５を形成し、複数のＬＥＤ素子アレ−５
は、１枚の半導体基板１上に形成されている。ＬＥＤ装
置の特性に応じて、１個のＬＥＤ素子アレ−５を構成す
る、複数のＬＥＤ素子４の形状及び配列のピッチが決定
されている。各ＬＥＤ素子アレ−５は、ＬＥＤ素子の分
割線６によって、それぞれ半導体基板１より切り離され
て取り出される。ＬＥＤ素子の分割線６の幅は、半導体
基板１の分割が容易に出来る幅に決められている。
に示すように、複数のＬＥＤ素子４が１枚の半導体基板
１上に形成される。複数のＬＥＤ素子４は、１個のＬＥ
Ｄ素子アレ−５を形成し、複数のＬＥＤ素子アレ−５
は、１枚の半導体基板１上に形成されている。ＬＥＤ装
置の特性に応じて、１個のＬＥＤ素子アレ−５を構成す
る、複数のＬＥＤ素子４の形状及び配列のピッチが決定
されている。各ＬＥＤ素子アレ−５は、ＬＥＤ素子の分
割線６によって、それぞれ半導体基板１より切り離され
て取り出される。ＬＥＤ素子の分割線６の幅は、半導体
基板１の分割が容易に出来る幅に決められている。
【０００４】ところで、従来、半導体基板の分割方法に
は２種類の方法が知られている。一つの方法は、フルダ
イス法である。すなわち、ダイサ−を用いて半導体基板
を所望の形状に切断分離分割する方法である。この方法
は、回転するブレ−ドによる切断であるため、ブレ−ド
厚程度の切断代が必要である。現状の薄いブレ−ド厚
は、２５μｍであり、このときの切断代は、約４０μｍ
である。さらに、切断代以外に、切断面にチッピングが
発生すること、切断面から半導体基板内部に向かってク
ラックが発生すること、従って切断面近傍には加工によ
る残留歪みが発生するため、これらの及ぶ幅を考慮する
必要がある。この幅は、おおよそ１０μｍである。即
ち、分割に必要な幅は、最小限約６０μｍ以上である。
このため、フルダイス法は、半導体基板上に形成される
半導体素子が、それぞれ６０μｍ以上離れているような
半導体基板の分割に使用される。
は２種類の方法が知られている。一つの方法は、フルダ
イス法である。すなわち、ダイサ−を用いて半導体基板
を所望の形状に切断分離分割する方法である。この方法
は、回転するブレ−ドによる切断であるため、ブレ−ド
厚程度の切断代が必要である。現状の薄いブレ−ド厚
は、２５μｍであり、このときの切断代は、約４０μｍ
である。さらに、切断代以外に、切断面にチッピングが
発生すること、切断面から半導体基板内部に向かってク
ラックが発生すること、従って切断面近傍には加工によ
る残留歪みが発生するため、これらの及ぶ幅を考慮する
必要がある。この幅は、おおよそ１０μｍである。即
ち、分割に必要な幅は、最小限約６０μｍ以上である。
このため、フルダイス法は、半導体基板上に形成される
半導体素子が、それぞれ６０μｍ以上離れているような
半導体基板の分割に使用される。
【０００５】他の方法は、半導体基板を構成する結晶の
劈開性を利用するものであり、例えば、特開平４−１６
４３５０号に公開されている。すなわち、分割したい位
置にある半導体基板表面の端部に、複数のスクライブ痕
を例えばポイントスクライバによって付け、このスクラ
イブ痕の裏面を例えばエッジにより突上げて、スクライ
ブ痕に端を発する劈開面に沿って、半導体基板を分割す
る方法である。この方法によれば、破断面におけるチッ
ピングやクラックの発生は少なく、破断面近傍の残留歪
みもほとんどない。
劈開性を利用するものであり、例えば、特開平４−１６
４３５０号に公開されている。すなわち、分割したい位
置にある半導体基板表面の端部に、複数のスクライブ痕
を例えばポイントスクライバによって付け、このスクラ
イブ痕の裏面を例えばエッジにより突上げて、スクライ
ブ痕に端を発する劈開面に沿って、半導体基板を分割す
る方法である。この方法によれば、破断面におけるチッ
ピングやクラックの発生は少なく、破断面近傍の残留歪
みもほとんどない。
【０００６】しかし、この方法により分割出来る位置は
劈開面に沿った位置に限定されること、及び劈開により
破断出来る長さもせいぜい１０数ｍｍであり、この方法
の適用出来る半導体基板の大きさ形状には制限がある。
同時に、劈開面に沿って分割するため、精度の良い分割
をするためには、半導体素子を形成する際のパタ−ンニ
ングの位置決めを正確に行う必要がある。
劈開面に沿った位置に限定されること、及び劈開により
破断出来る長さもせいぜい１０数ｍｍであり、この方法
の適用出来る半導体基板の大きさ形状には制限がある。
同時に、劈開面に沿って分割するため、精度の良い分割
をするためには、半導体素子を形成する際のパタ−ンニ
ングの位置決めを正確に行う必要がある。
【０００７】
【発明が解決しようとする課題】ところで、半導体基板
上に形成される複数の半導体素子の特性を全て均一にす
ることは非常に困難である。種々の原因により、いくら
かの特性不良品が発生するし、特性良品の素子において
も、特性は、分布を持つ。
上に形成される複数の半導体素子の特性を全て均一にす
ることは非常に困難である。種々の原因により、いくら
かの特性不良品が発生するし、特性良品の素子において
も、特性は、分布を持つ。
【０００８】このため、例えば、ＬＥＤ素子アレ−から
構成されるスキャナ−用ヘッドを製造する場合、所定の
ピッチを持って配置された複数のＬＥＤ素子から構成さ
れるＬＥＤ素子アレ−の形成されている半導体基板を一
旦個々のＬＥＤ素子に分割し、特性の合わないＬＥＤ素
子を取り除き、次に取り除かれたＬＥＤ素子の有った場
所に、残されたＬＥＤ素子と特性の揃ったＬＥＤ素子を
配置し、ＬＥＤ素子アレ−を構成し配線組立後、スキャ
ナ−用ヘッドにする。
構成されるスキャナ−用ヘッドを製造する場合、所定の
ピッチを持って配置された複数のＬＥＤ素子から構成さ
れるＬＥＤ素子アレ−の形成されている半導体基板を一
旦個々のＬＥＤ素子に分割し、特性の合わないＬＥＤ素
子を取り除き、次に取り除かれたＬＥＤ素子の有った場
所に、残されたＬＥＤ素子と特性の揃ったＬＥＤ素子を
配置し、ＬＥＤ素子アレ−を構成し配線組立後、スキャ
ナ−用ヘッドにする。
【０００９】しかし、分解能の優れたヘッドを得るには
ＬＥＤ素子アレ−の配列ピッチを小さくする必要がある
が、上述のフルダイス法のような、従来の半導体の分割
方法では、分割に必要な幅は約６０μｍでありミクロン
オ−ダ−の精密な分割が不可能であるので、分解能の優
れたヘッドを得ることは出来なかった。
ＬＥＤ素子アレ−の配列ピッチを小さくする必要がある
が、上述のフルダイス法のような、従来の半導体の分割
方法では、分割に必要な幅は約６０μｍでありミクロン
オ−ダ−の精密な分割が不可能であるので、分解能の優
れたヘッドを得ることは出来なかった。
【００１０】このため、通常はＬＥＤアレ−の形成され
る半導体基板の結晶の劈開性を利用する半導体基板の分
割方法を用いる。この方法によれば、分割面にチッピン
グやクラックが発生することは少なく、又分割面近傍に
加工歪みを残す事も少ないため分割面の近傍まで特性の
優れたＬＥＤ素子を形成することができる。この分割方
法では、通常スクライブ痕は、ピンポイントスクライバ
によって付けられる。スクライブツ−ルに印加される荷
重は、約５ｇから２０ｇの範囲である。この条件下で得
られるスクライブ痕幅は、１０μｍ以上になる。そのた
め、半導体素子に影響を与えない箇所に、スクライブ痕
が付けられる。しかしながら、半導体基板の端部に付け
た複数のスクライブ痕を起点に劈開を起こしても、きれ
いに分割できる長さは、せいぜい１０数ｍｍ程度であ
り、しかも、劈開の起こる場所のばらつきのため、分割
に必要な幅は約１０μｍ程度であり、しかも、必ずし
も、常にきれいに劈開が起こるわけではなく、分割の歩
留まりは良くなかった。
る半導体基板の結晶の劈開性を利用する半導体基板の分
割方法を用いる。この方法によれば、分割面にチッピン
グやクラックが発生することは少なく、又分割面近傍に
加工歪みを残す事も少ないため分割面の近傍まで特性の
優れたＬＥＤ素子を形成することができる。この分割方
法では、通常スクライブ痕は、ピンポイントスクライバ
によって付けられる。スクライブツ−ルに印加される荷
重は、約５ｇから２０ｇの範囲である。この条件下で得
られるスクライブ痕幅は、１０μｍ以上になる。そのた
め、半導体素子に影響を与えない箇所に、スクライブ痕
が付けられる。しかしながら、半導体基板の端部に付け
た複数のスクライブ痕を起点に劈開を起こしても、きれ
いに分割できる長さは、せいぜい１０数ｍｍ程度であ
り、しかも、劈開の起こる場所のばらつきのため、分割
に必要な幅は約１０μｍ程度であり、しかも、必ずし
も、常にきれいに劈開が起こるわけではなく、分割の歩
留まりは良くなかった。
【００１１】又、ＬＥＤ素子を半導体基板上に形成する
とき、パタ−ンニングによってＬＥＤ素子の配置を決定
するが、半導体基板結晶の劈開面に対して正確に配置し
なければならない。半導体基板の結晶方位は、ファセッ
トの結晶方位が既知であるので、これを基準に必要な方
位を選択出来る。しかし、ファセットの結晶方位は誤差
を含む。同様に、マスクアナライザによるパタ−ンニン
グも誤差を含む。以上の理由により、半導体基板の劈開
性を利用する半導体基板の分割方法において、分割に必
要な分割幅は、１０μｍ以下にすることは出来なかっ
た。
とき、パタ−ンニングによってＬＥＤ素子の配置を決定
するが、半導体基板結晶の劈開面に対して正確に配置し
なければならない。半導体基板の結晶方位は、ファセッ
トの結晶方位が既知であるので、これを基準に必要な方
位を選択出来る。しかし、ファセットの結晶方位は誤差
を含む。同様に、マスクアナライザによるパタ−ンニン
グも誤差を含む。以上の理由により、半導体基板の劈開
性を利用する半導体基板の分割方法において、分割に必
要な分割幅は、１０μｍ以下にすることは出来なかっ
た。
【００１２】そこで、本発明は、半導体基板を分割する
時、分割に必要な幅をスクライブ痕幅程度に出来るよう
にし、それにより分割方向を半導体基板の結晶方位に依
存せず、分割面にチッピングやクラックの発生の少ない
且つ分割面近傍に加工歪の少ない半導体基板の分割方法
を提供する事を目的とする。
時、分割に必要な幅をスクライブ痕幅程度に出来るよう
にし、それにより分割方向を半導体基板の結晶方位に依
存せず、分割面にチッピングやクラックの発生の少ない
且つ分割面近傍に加工歪の少ない半導体基板の分割方法
を提供する事を目的とする。
【０１１３】
【課題を解決するための手段】本発明の半導体基板の分
割方法は、半導体素子を複数個形成した表面を有する半
導体基板において、この半導体素子とこの半導体素子に
隣接する分割されるべき半導体素子との間にあり、この
半導体基板の表面上の領域を二分する、この半導体基板
の表面に垂直な平面を、溝内に含み、この半導体基板の
所定の厚さに応じた所定の深さを持つ連続するハ−フダ
イス溝を、この半導体基板の一端より他端まで、この半
導体基板の裏面に付け、前記半導体素子とこの半導体素
子に隣接する分割されるべき半導体素子との間にあるこ
の半導体基板の表面上の領域を二分する、所定の幅を持
つ直線状の連続するスクライブ痕を、この半導体基板の
一端から他端まで、この半導体基板の表面に付け、この
半導体基板に垂直な力をこのハ−フダイス溝の全長また
は一部に加えることにより、上述の目的を達成するもの
である。
割方法は、半導体素子を複数個形成した表面を有する半
導体基板において、この半導体素子とこの半導体素子に
隣接する分割されるべき半導体素子との間にあり、この
半導体基板の表面上の領域を二分する、この半導体基板
の表面に垂直な平面を、溝内に含み、この半導体基板の
所定の厚さに応じた所定の深さを持つ連続するハ−フダ
イス溝を、この半導体基板の一端より他端まで、この半
導体基板の裏面に付け、前記半導体素子とこの半導体素
子に隣接する分割されるべき半導体素子との間にあるこ
の半導体基板の表面上の領域を二分する、所定の幅を持
つ直線状の連続するスクライブ痕を、この半導体基板の
一端から他端まで、この半導体基板の表面に付け、この
半導体基板に垂直な力をこのハ−フダイス溝の全長また
は一部に加えることにより、上述の目的を達成するもの
である。
【００１４】
【実施例】以下、添付図面を参照して本発明の一実施例
を説明する。図１は、本発明の半導体基板の分割方法の
一実施例を説明するための半導体素子アレ−の部分拡大
斜視図である。この図１は、図２にて前述の半導体基板
１の一部分を示すものである。図１において、１は、半
導体基板を示す。２は、ハ−フダイス溝を示す。３は、
スクライブ痕を示す。４は、半導体基板上に形成された
ＬＥＤ素子を示す。５は、半導体基板上に形成されたＬ
ＥＤ素子アレ−を示す。
を説明する。図１は、本発明の半導体基板の分割方法の
一実施例を説明するための半導体素子アレ−の部分拡大
斜視図である。この図１は、図２にて前述の半導体基板
１の一部分を示すものである。図１において、１は、半
導体基板を示す。２は、ハ−フダイス溝を示す。３は、
スクライブ痕を示す。４は、半導体基板上に形成された
ＬＥＤ素子を示す。５は、半導体基板上に形成されたＬ
ＥＤ素子アレ−を示す。
【００１５】＜第１実施例＞半導体基板１はＧａＡｌＡ
ｓ／ＧａＡｓより構成されている。この半導体基板１の
厚さは３００μｍである。ＬＥＤ素子アレ−５の間隔
は、１００μｍである。初めに、それぞれのＬＥＤ素子
アレ−５を、前述の図２に示すＬＥＤ素子アレ−の分割
線６に沿って、フルダイスによって分離した。ＬＥＤ素
子アレ−５内の複数のＬＥＤ素子４は、１２μｍ×１２
μｍの形状を持ち、ピッチ１６μｍで配置されている。
すなわち、ＬＥＤ素子４間の間隔は４μｍである。パタ
−ンニングの際には、結晶面内方位には、格別の注意を
払わなかった。このＬＥＤ素子４間のＬＥＤ素子４を分
離している領域の中央部を、本発明による半導体基板の
分割方法により分割した。
ｓ／ＧａＡｓより構成されている。この半導体基板１の
厚さは３００μｍである。ＬＥＤ素子アレ−５の間隔
は、１００μｍである。初めに、それぞれのＬＥＤ素子
アレ−５を、前述の図２に示すＬＥＤ素子アレ−の分割
線６に沿って、フルダイスによって分離した。ＬＥＤ素
子アレ−５内の複数のＬＥＤ素子４は、１２μｍ×１２
μｍの形状を持ち、ピッチ１６μｍで配置されている。
すなわち、ＬＥＤ素子４間の間隔は４μｍである。パタ
−ンニングの際には、結晶面内方位には、格別の注意を
払わなかった。このＬＥＤ素子４間のＬＥＤ素子４を分
離している領域の中央部を、本発明による半導体基板の
分割方法により分割した。
【００１６】まず、この半導体基板１の裏面の、ＬＥＤ
素子４間のＬＥＤ素子４を分離している領域の中央線の
位置に、溝幅１２０μｍ溝深さ１００μｍの連続するハ
−フダイス溝２を、ブレ−ド厚１００μｍのダイサ−を
用いて付けた。さらに、半導体基板１の表面の、ＬＥＤ
素子４間のＬＥＤ素子４を分離している領域の中央線の
位置に、ピンポイントスクライバを用いて、連続するス
クライブ痕３を付けた。スクライブ痕３幅を小さくする
ために、市販のピンポイントスクライバを改良してツ−
ル荷重を小さく出来るようにした。この小さいツ−ル荷
重条件で付けられたスクライバ痕２の幅は０．８μｍで
あり、深さは０．４μｍであった。
素子４間のＬＥＤ素子４を分離している領域の中央線の
位置に、溝幅１２０μｍ溝深さ１００μｍの連続するハ
−フダイス溝２を、ブレ−ド厚１００μｍのダイサ−を
用いて付けた。さらに、半導体基板１の表面の、ＬＥＤ
素子４間のＬＥＤ素子４を分離している領域の中央線の
位置に、ピンポイントスクライバを用いて、連続するス
クライブ痕３を付けた。スクライブ痕３幅を小さくする
ために、市販のピンポイントスクライバを改良してツ−
ル荷重を小さく出来るようにした。この小さいツ−ル荷
重条件で付けられたスクライバ痕２の幅は０．８μｍで
あり、深さは０．４μｍであった。
【００１７】次に、この半導体基板１の表面を上にし
て、半導体基板１をクリ−バにセットした。クリ−バの
エッヂの面方向とスクライバ痕２の進行方向とを一致さ
せて、エッヂを突き上げた。この結果、スクライバ痕２
の位置で半導体基板１は分割された。分割面には、大き
なチッピングは無く、あるのは１μｍ以下のチッピング
であった。クラックはなかった。分割面近傍の加工歪み
については、ＬＥＤ素子４の特性を測定した結果、無い
事が分かった。分割幅は、分割して得られた２個のＬＥ
Ｄ素子４を、１６μｍピッチで再配列した結果、約２μ
ｍと評価出来た。
て、半導体基板１をクリ−バにセットした。クリ−バの
エッヂの面方向とスクライバ痕２の進行方向とを一致さ
せて、エッヂを突き上げた。この結果、スクライバ痕２
の位置で半導体基板１は分割された。分割面には、大き
なチッピングは無く、あるのは１μｍ以下のチッピング
であった。クラックはなかった。分割面近傍の加工歪み
については、ＬＥＤ素子４の特性を測定した結果、無い
事が分かった。分割幅は、分割して得られた２個のＬＥ
Ｄ素子４を、１６μｍピッチで再配列した結果、約２μ
ｍと評価出来た。
【００１８】なお、上述の本発明の実施例１では、半導
体基板の厚さが３００μｍの時、ハ−フダイス溝の深さ
を１００μｍとした場合の結果について述べたが、半導
体基板の厚さが２００μｍ以下の場合には、ハ−フダイ
ス溝が無くても、分割に必要な幅はスクライブ痕の幅程
度で、分割できる。
体基板の厚さが３００μｍの時、ハ−フダイス溝の深さ
を１００μｍとした場合の結果について述べたが、半導
体基板の厚さが２００μｍ以下の場合には、ハ−フダイ
ス溝が無くても、分割に必要な幅はスクライブ痕の幅程
度で、分割できる。
【００１９】＜第２実施例＞図１及び図２に示す半導体
基板１はＧａＡｓＰ／ＧａＡｓより構成されている。こ
の半導体基板１の厚さは３００μｍである。ＬＥＤ素子
アレ−５の間隔は、８１２５μｍである。初めに、それ
ぞれのＬＥＤ素子アレ−５を、前述の図２に示すＬＥＤ
素子アレ−の分割線６に沿って、フルダイスによって分
離した。ＬＥＤ素子アレ−５内の複数のＬＥＤ素子４
は、１２μｍ×１２μｍの形状を持ち、ピッチ１６μｍ
で配置されている。すなわち、ＬＥＤ素子４間の間隔は
４μｍである。パタ−ンニングの際には、結晶面内方位
には、格別の注意を払わなかった。このＬＥＤ素子４間
のＬＥＤ素子４を分離している領域の中央部を、本発明
による半導体基板の分割方法により分割した。
基板１はＧａＡｓＰ／ＧａＡｓより構成されている。こ
の半導体基板１の厚さは３００μｍである。ＬＥＤ素子
アレ−５の間隔は、８１２５μｍである。初めに、それ
ぞれのＬＥＤ素子アレ−５を、前述の図２に示すＬＥＤ
素子アレ−の分割線６に沿って、フルダイスによって分
離した。ＬＥＤ素子アレ−５内の複数のＬＥＤ素子４
は、１２μｍ×１２μｍの形状を持ち、ピッチ１６μｍ
で配置されている。すなわち、ＬＥＤ素子４間の間隔は
４μｍである。パタ−ンニングの際には、結晶面内方位
には、格別の注意を払わなかった。このＬＥＤ素子４間
のＬＥＤ素子４を分離している領域の中央部を、本発明
による半導体基板の分割方法により分割した。
【００２０】図３は、本発明の半導体基板の分割方法の
第２実施例を説明するための半導体基板の部分拡大断面
図である。図３において、２ａは第１ハ−フダイス溝
を、２ｂは第２ハ−フダイス溝を、２ｃは、Ｖ型ハ−フ
ダイス溝をそれぞれ示す。まず、この半導体基板１の裏
面の、ＬＥＤ素子４間のＬＥＤ素子４を分離している領
域の中央線の位置に、溝幅６０μｍ溝深さ１００μｍの
連続する第１ハ−フダイス溝２ａを、ブレ−ド厚４０μ
ｍのダイサ−を用いて付けた（図３（ａ））。次に、こ
の第１ハ−フダイス溝２ａのほば中央の位置に、溝幅４
０μｍ溝深さ５０μｍの連続する第２ハ−フダイス溝２
ｂを、ブレ−ド厚２５μｍのダイサ−を用いて付けた
（図３（ｂ））。
第２実施例を説明するための半導体基板の部分拡大断面
図である。図３において、２ａは第１ハ−フダイス溝
を、２ｂは第２ハ−フダイス溝を、２ｃは、Ｖ型ハ−フ
ダイス溝をそれぞれ示す。まず、この半導体基板１の裏
面の、ＬＥＤ素子４間のＬＥＤ素子４を分離している領
域の中央線の位置に、溝幅６０μｍ溝深さ１００μｍの
連続する第１ハ−フダイス溝２ａを、ブレ−ド厚４０μ
ｍのダイサ−を用いて付けた（図３（ａ））。次に、こ
の第１ハ−フダイス溝２ａのほば中央の位置に、溝幅４
０μｍ溝深さ５０μｍの連続する第２ハ−フダイス溝２
ｂを、ブレ−ド厚２５μｍのダイサ−を用いて付けた
（図３（ｂ））。
【００２１】さらに、半導体基板１の表面の、ＬＥＤ素
子４間のＬＥＤ素子４を分離している領域の中央線の位
置に、ピンポイントスクライバを用いて、連続するスク
ライブ痕３を付けた。スクライブ痕３幅を小さくするた
めに、市販のピンポイントスクライバを改良してツ−ル
荷重を小さく出来るようにした。この小さいツ−ル荷重
条件で付けられたスクライバ痕２の幅は０．８μｍであ
り、深さは０．４μｍであった。
子４間のＬＥＤ素子４を分離している領域の中央線の位
置に、ピンポイントスクライバを用いて、連続するスク
ライブ痕３を付けた。スクライブ痕３幅を小さくするた
めに、市販のピンポイントスクライバを改良してツ−ル
荷重を小さく出来るようにした。この小さいツ−ル荷重
条件で付けられたスクライバ痕２の幅は０．８μｍであ
り、深さは０．４μｍであった。
【００２２】次に、この半導体基板１の表面を上にし
て、半導体基板１をクリ−バにセットした。クリ−バの
エッヂの面方向とスクライバ痕２の進行方向とを一致さ
せて、エッヂを突き上げた。この結果、スクライバ痕２
の位置で半導体基板１は分割された。分割面には、大き
なチッピングは無く、あるのは１μｍ以下のチッピング
であった。クラックはなかった。分割面近傍の加工歪み
については、ＬＥＤ素子４の特性を測定した結果、無い
事が分かった。分割幅は、分割して得られた２個のＬＥ
Ｄ素子４を、１６μｍピッチで再配列した結果、約２μ
ｍと評価出来た。
て、半導体基板１をクリ−バにセットした。クリ−バの
エッヂの面方向とスクライバ痕２の進行方向とを一致さ
せて、エッヂを突き上げた。この結果、スクライバ痕２
の位置で半導体基板１は分割された。分割面には、大き
なチッピングは無く、あるのは１μｍ以下のチッピング
であった。クラックはなかった。分割面近傍の加工歪み
については、ＬＥＤ素子４の特性を測定した結果、無い
事が分かった。分割幅は、分割して得られた２個のＬＥ
Ｄ素子４を、１６μｍピッチで再配列した結果、約２μ
ｍと評価出来た。
【００２３】なお、上述の本発明の第２実施例では、ハ
−フダイス溝を第１ハ−フダイス溝と第２ハ−フダイス
溝の２段溝とした結果について説明したが、図３（ｃ）
に示す先端角が６０〜９０°であるＶ型ハ−フダイス溝
を形成しても、良好な分割結果を得る事が出来る。ま
た、半導体基板の厚さが３００μｍの時、ハ−フダイス
溝の深さを１００μｍとした場合の結果について述べた
が、ハ−フダイス溝の深さは、半導体基板の厚さの３０
〜５５％の範囲であれば、分割の際のチッピングは無
く、あるのは１μｍ以下のチッピングであり、クラック
はなかった。
−フダイス溝を第１ハ−フダイス溝と第２ハ−フダイス
溝の２段溝とした結果について説明したが、図３（ｃ）
に示す先端角が６０〜９０°であるＶ型ハ−フダイス溝
を形成しても、良好な分割結果を得る事が出来る。ま
た、半導体基板の厚さが３００μｍの時、ハ−フダイス
溝の深さを１００μｍとした場合の結果について述べた
が、ハ−フダイス溝の深さは、半導体基板の厚さの３０
〜５５％の範囲であれば、分割の際のチッピングは無
く、あるのは１μｍ以下のチッピングであり、クラック
はなかった。
【００２４】＜第３実施例＞図１及び図２に示す半導体
基板１はＧａＡｌＡｓ／ＧａＡｓより構成されている。
この半導体基板１の厚さは３００μｍである。ＬＥＤ素
子アレ−５の間隔は、１００μｍである。初めに、それ
ぞれのＬＥＤ素子アレ−５を、前述の図２に示すＬＥＤ
素子アレ−の分割線６に沿って、フルダイスによって分
離した。ＬＥＤ素子アレ−５内の複数のＬＥＤ素子４
は、１２μｍ×１２μｍの形状を持ち、ピッチ１６μｍ
で配置されている。すなわち、ＬＥＤ素子４間の間隔は
４μｍである。パタ−ンニングの際には、結晶面内方位
には、格別の注意を払わなかった。このＬＥＤ素子４間
のＬＥＤ素子４を分離している領域の中央部を、本発明
による半導体基板の分割方法により分割した。
基板１はＧａＡｌＡｓ／ＧａＡｓより構成されている。
この半導体基板１の厚さは３００μｍである。ＬＥＤ素
子アレ−５の間隔は、１００μｍである。初めに、それ
ぞれのＬＥＤ素子アレ−５を、前述の図２に示すＬＥＤ
素子アレ−の分割線６に沿って、フルダイスによって分
離した。ＬＥＤ素子アレ−５内の複数のＬＥＤ素子４
は、１２μｍ×１２μｍの形状を持ち、ピッチ１６μｍ
で配置されている。すなわち、ＬＥＤ素子４間の間隔は
４μｍである。パタ−ンニングの際には、結晶面内方位
には、格別の注意を払わなかった。このＬＥＤ素子４間
のＬＥＤ素子４を分離している領域の中央部を、本発明
による半導体基板の分割方法により分割した。
【００２５】まず、半導体基板１の表面の、ＬＥＤ素子
４間のＬＥＤ素子４を分離している領域の中央線の位置
に、ピンポイントスクライバを用いて、連続するスクラ
イブ痕３を付けた。スクライブ痕３幅を小さくするため
に、市販のピンポイントスクライバを改良してツ−ル荷
重を小さく出来るようにした。この小さいツ−ル荷重条
件で付けられたスクライバ痕２の幅は０．８μｍであ
り、深さは０．４μｍであった。さらに、この半導体基
板１の裏面の、ＬＥＤ素子４間のＬＥＤ素子４を分離し
ている領域の中央線の位置に、溝幅１２０μｍ溝深さ１
００μｍの連続するハ−フダイス溝２を、ブレ−ド厚１
００μｍのダイサ−を用いて付けた。
４間のＬＥＤ素子４を分離している領域の中央線の位置
に、ピンポイントスクライバを用いて、連続するスクラ
イブ痕３を付けた。スクライブ痕３幅を小さくするため
に、市販のピンポイントスクライバを改良してツ−ル荷
重を小さく出来るようにした。この小さいツ−ル荷重条
件で付けられたスクライバ痕２の幅は０．８μｍであ
り、深さは０．４μｍであった。さらに、この半導体基
板１の裏面の、ＬＥＤ素子４間のＬＥＤ素子４を分離し
ている領域の中央線の位置に、溝幅１２０μｍ溝深さ１
００μｍの連続するハ−フダイス溝２を、ブレ−ド厚１
００μｍのダイサ−を用いて付けた。
【００２６】次に、この半導体基板１の表面を上にし
て、半導体基板１をクリ−バにセットした。クリ−バの
エッヂの面方向とスクライバ痕２の進行方向とを一致さ
せて、エッヂを突き上げた。この結果、スクライバ痕２
の位置で半導体基板１は分割された。分割面には、大き
なチッピングは無く、あるのは１μｍ以下のチッピング
であった。クラックはなかった。分割面近傍の加工歪み
については、ＬＥＤ素子４の特性を測定した結果、無い
事が分かった。分割幅は、分割して得られた２個のＬＥ
Ｄ素子４を、１６μｍピッチで再配列した結果、約２μ
ｍと評価出来た。
て、半導体基板１をクリ−バにセットした。クリ−バの
エッヂの面方向とスクライバ痕２の進行方向とを一致さ
せて、エッヂを突き上げた。この結果、スクライバ痕２
の位置で半導体基板１は分割された。分割面には、大き
なチッピングは無く、あるのは１μｍ以下のチッピング
であった。クラックはなかった。分割面近傍の加工歪み
については、ＬＥＤ素子４の特性を測定した結果、無い
事が分かった。分割幅は、分割して得られた２個のＬＥ
Ｄ素子４を、１６μｍピッチで再配列した結果、約２μ
ｍと評価出来た。
【００２７】なお、上述の本発明の実施例では、半導体
基板の厚さが３００μｍの時、ハ−フダイス溝の深さを
１００μｍとした場合の結果について述べたが、半導体
基板の厚さが２００μｍ以下の場合には、ハ−フダイス
溝が無くても、分割に必要な幅はスクライブ痕の幅程度
で、分割できる。
基板の厚さが３００μｍの時、ハ−フダイス溝の深さを
１００μｍとした場合の結果について述べたが、半導体
基板の厚さが２００μｍ以下の場合には、ハ−フダイス
溝が無くても、分割に必要な幅はスクライブ痕の幅程度
で、分割できる。
【００２８】以上、上述の本発明の各実施例では、ＬＥ
Ｄ素子アレ−内のＬＥＤ素子を分割した場合の結果につ
いて述べたが、半導体基板から、各ＬＥＤ素子アレ−を
分離する場合のように、半導体基板全面にわたって分割
する場合にも、分割に必要な幅はスクライブ痕の幅程度
で、分割できる。そして、スクライブ痕を付けた後ハ−
フダイス溝をつけても、逆に、ハ−フダイス溝を付けた
後にスクライブ痕を付けても、同様に、分割に必要な幅
はスクライブ痕の幅程度で、分割できる。また、一般
に、基板分割は、順メサ方向と逆メサ方向では、分割の
難易度が異なる（基板材料の種類により、いずれかの方
向が困難方向になる）が、本発明の分割方法によれば、
これらの方向に関係なく、分割に必要な幅はスクライブ
痕の幅程度で、分割する事ができる。
Ｄ素子アレ−内のＬＥＤ素子を分割した場合の結果につ
いて述べたが、半導体基板から、各ＬＥＤ素子アレ−を
分離する場合のように、半導体基板全面にわたって分割
する場合にも、分割に必要な幅はスクライブ痕の幅程度
で、分割できる。そして、スクライブ痕を付けた後ハ−
フダイス溝をつけても、逆に、ハ−フダイス溝を付けた
後にスクライブ痕を付けても、同様に、分割に必要な幅
はスクライブ痕の幅程度で、分割できる。また、一般
に、基板分割は、順メサ方向と逆メサ方向では、分割の
難易度が異なる（基板材料の種類により、いずれかの方
向が困難方向になる）が、本発明の分割方法によれば、
これらの方向に関係なく、分割に必要な幅はスクライブ
痕の幅程度で、分割する事ができる。
【００２９】さらに、上述の本発明の実施例では、ＬＥ
Ｄ素子アレ−を分割して，ＬＥＤ素子に分離したが、こ
のときの分割幅は２μｍであることを示した。従って本
発明の半導体基板の分割方法によれば、ＬＥＤ素子アレ
−又はフォトダイオ−ド素子アレ−に於いて、特性の不
良な素子を分離して、その部分に特性の良好な素子を再
配置することにより、高密度に配列されたしかも特性の
揃ったＬＥＤ素子アレ−又はフォトダイオ−ド素子アレ
−を得る事ができる。
Ｄ素子アレ−を分割して，ＬＥＤ素子に分離したが、こ
のときの分割幅は２μｍであることを示した。従って本
発明の半導体基板の分割方法によれば、ＬＥＤ素子アレ
−又はフォトダイオ−ド素子アレ−に於いて、特性の不
良な素子を分離して、その部分に特性の良好な素子を再
配置することにより、高密度に配列されたしかも特性の
揃ったＬＥＤ素子アレ−又はフォトダイオ−ド素子アレ
−を得る事ができる。
【００３０】
【発明の効果】以上説明したように、本発明の半導体基
板の分割方法は、半導体素子を複数個形成した表面を有
する半導体基板において、この半導体素子とこの半導体
素子に隣接する分割されるべき半導体素子との間にあ
り、この半導体基板の表面上の領域を二分する、この半
導体基板の表面に垂直な平面を、溝内に含み、この半導
体基板の所定の厚さに応じた所定の深さを持つ連続する
ハ−フダイス溝を、この半導体基板の一端より他端ま
で、この半導体基板の裏面に付け、前記半導体素子とこ
の半導体素子に隣接する分割されるべき半導体素子との
間にあるこの半導体基板の表面上の領域を二分する、所
定の幅を持つ直線状の連続するスクライブ痕を、この半
導体基板の一端から他端まで、この半導体基板の表面に
付け、この半導体基板に垂直な力をこのハ−フダイス溝
の全長または一部に加えることにより、前記半導体基板
を分割する時、分割に必要な幅をスクライブ痕幅程度に
出来、それにより分割方向を前記半導体基板の結晶方位
に依存せず、分割面にチッピングやヘアクラックの発生
の少ない且つ分割面近傍に加工歪の少ない半導体基板の
分割方法を提供する事が出来る。
板の分割方法は、半導体素子を複数個形成した表面を有
する半導体基板において、この半導体素子とこの半導体
素子に隣接する分割されるべき半導体素子との間にあ
り、この半導体基板の表面上の領域を二分する、この半
導体基板の表面に垂直な平面を、溝内に含み、この半導
体基板の所定の厚さに応じた所定の深さを持つ連続する
ハ−フダイス溝を、この半導体基板の一端より他端ま
で、この半導体基板の裏面に付け、前記半導体素子とこ
の半導体素子に隣接する分割されるべき半導体素子との
間にあるこの半導体基板の表面上の領域を二分する、所
定の幅を持つ直線状の連続するスクライブ痕を、この半
導体基板の一端から他端まで、この半導体基板の表面に
付け、この半導体基板に垂直な力をこのハ−フダイス溝
の全長または一部に加えることにより、前記半導体基板
を分割する時、分割に必要な幅をスクライブ痕幅程度に
出来、それにより分割方向を前記半導体基板の結晶方位
に依存せず、分割面にチッピングやヘアクラックの発生
の少ない且つ分割面近傍に加工歪の少ない半導体基板の
分割方法を提供する事が出来る。
【図１】本発明の半導体基板の分割方法の一実施例を説
明するための半導体素子アレ−の部分拡大斜視図であ
る。
明するための半導体素子アレ−の部分拡大斜視図であ
る。
【図２】本発明の半導体基板の分割方法の一実施例を説
明するための半導体基板の上面図である。
明するための半導体基板の上面図である。
【図３】本発明の半導体基板の分割方法の第２実施例を
説明するための半導体基板の部分拡大断面図である。
説明するための半導体基板の部分拡大断面図である。
１ 半導体基板 ２ ハ−フダイス溝 ２ａ 第１ハ−フダイス溝 ２ｂ 第２ハ−フダイス溝 ２ｃ Ｖ型ハ−フダイス溝 ３ スクライブ痕 ４ ＬＥＤ素子 ５ ＬＥＤ素子アレ− ６ ＬＥＤ素子アレ−の分割線
Claims (2)
- 【請求項１】半導体素子を複数個形成した表面を有する
半導体基板において、この半導体素子とこの半導体素子
に隣接する分割されるべき半導体素子との間にあり、こ
の半導体基板の表面上の領域を二分する、この半導体基
板の表面に垂直な平面を、溝内に含み、この半導体基板
の所定の厚さに応じた所定の深さを持つ連続するハ−フ
ダイス溝を、この半導体基板の一端より他端まで、この
半導体基板の裏面に付け、前記半導体素子とこの半導体
素子に隣接する分割されるべき半導体素子との間にある
この半導体基板の表面上の領域を二分する、所定の幅を
持つ直線状の連続するスクライブ痕を、この半導体基板
の一端から他端まで、この半導体基板の表面に付け、こ
の半導体基板に垂直な力をこのハ−フダイス溝の全長ま
たは一部に加えることを特徴とする半導体基板の分割方
法。 - 【請求項２】請求項１記載の半導体基板の分割方法によ
り、半導体基板上に形成された複数の半導体素子から構
成された半導体素子アレ−を個々の半導体素子に分離し
た後、この個々の半導体素子を前記半導体素子アレ−と
同じピッチに再配列することにより新たな半導体素子ア
レ−を得る事を特徴とする半導体素子アレ−の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29271393A JPH06204336A (ja) | 1992-10-28 | 1993-10-28 | 半導体基板の分割方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31275892 | 1992-10-28 | ||
| JP4-312758 | 1992-10-28 | ||
| JP29271393A JPH06204336A (ja) | 1992-10-28 | 1993-10-28 | 半導体基板の分割方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06204336A true JPH06204336A (ja) | 1994-07-22 |
Family
ID=26559104
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29271393A Pending JPH06204336A (ja) | 1992-10-28 | 1993-10-28 | 半導体基板の分割方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06204336A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001319899A (ja) * | 2000-05-11 | 2001-11-16 | Disco Abrasive Syst Ltd | 半導体ウエーハの分割方法 |
| JP2001319897A (ja) * | 2000-05-11 | 2001-11-16 | Disco Abrasive Syst Ltd | 半導体ウエーハの分割方法 |
| WO2005011005A1 (ja) * | 2003-07-29 | 2005-02-03 | Hamamatsu Photonics K.K. | 裏面入射型光検出素子及びその製造方法 |
| JP2008028144A (ja) * | 2006-07-21 | 2008-02-07 | Mitsubishi Electric Corp | 窒化ガリウム系半導体発光素子の製造方法 |
| JP2009177160A (ja) * | 2007-12-28 | 2009-08-06 | Semiconductor Energy Lab Co Ltd | 半導体装置及び半導体装置の作製方法 |
| JP2010239005A (ja) * | 2009-03-31 | 2010-10-21 | Kinki Univ | 裏面照射型撮像素子の製造方法、その製造方法により製造された裏面照射型撮像素子及びそれを備えた撮像装置 |
| WO2024009591A1 (ja) * | 2022-07-07 | 2024-01-11 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
-
1993
- 1993-10-28 JP JP29271393A patent/JPH06204336A/ja active Pending
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4590064B2 (ja) * | 2000-05-11 | 2010-12-01 | 株式会社ディスコ | 半導体ウエーハの分割方法 |
| JP2001319897A (ja) * | 2000-05-11 | 2001-11-16 | Disco Abrasive Syst Ltd | 半導体ウエーハの分割方法 |
| JP2001319899A (ja) * | 2000-05-11 | 2001-11-16 | Disco Abrasive Syst Ltd | 半導体ウエーハの分割方法 |
| WO2005011005A1 (ja) * | 2003-07-29 | 2005-02-03 | Hamamatsu Photonics K.K. | 裏面入射型光検出素子及びその製造方法 |
| JP2005051080A (ja) * | 2003-07-29 | 2005-02-24 | Hamamatsu Photonics Kk | 裏面入射型光検出素子及びその製造方法 |
| US7560790B2 (en) | 2003-07-29 | 2009-07-14 | Hamamatsu Photonics K.K. | Backside-illuminated photodetector |
| EP2141749A1 (en) * | 2003-07-29 | 2010-01-06 | Hamamatsu Photonics K.K. | Back-illuminated photodetector and method for manufacturing the same |
| JP4499386B2 (ja) * | 2003-07-29 | 2010-07-07 | 浜松ホトニクス株式会社 | 裏面入射型光検出素子の製造方法 |
| US7964898B2 (en) | 2003-07-29 | 2011-06-21 | Hamamatsu Photonics K.K. | Back illuminated photodetector |
| JP2008028144A (ja) * | 2006-07-21 | 2008-02-07 | Mitsubishi Electric Corp | 窒化ガリウム系半導体発光素子の製造方法 |
| JP2009177160A (ja) * | 2007-12-28 | 2009-08-06 | Semiconductor Energy Lab Co Ltd | 半導体装置及び半導体装置の作製方法 |
| US8999818B2 (en) | 2007-12-28 | 2015-04-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
| JP2010239005A (ja) * | 2009-03-31 | 2010-10-21 | Kinki Univ | 裏面照射型撮像素子の製造方法、その製造方法により製造された裏面照射型撮像素子及びそれを備えた撮像装置 |
| WO2024009591A1 (ja) * | 2022-07-07 | 2024-01-11 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4814296A (en) | Method of fabricating image sensor dies for use in assembling arrays | |
| US5128282A (en) | Process for separating image sensor dies and the like from a wafer that minimizes silicon waste | |
| EP0228863B1 (en) | Method of dividing a substrate into a plurality of substrate portions | |
| US8779435B2 (en) | Semiconductor device structure and method of manufacturing semiconductor device structure | |
| JPH07211674A (ja) | 電気光学デバイスを製造する方法 | |
| JPH0888201A (ja) | サファイアを基板とする半導体素子 | |
| JPH0611071B2 (ja) | 化合物半導体基板の分割方法 | |
| JPH07131069A (ja) | 窒化ガリウム系化合物半導体チップの製造方法 | |
| JPH06204336A (ja) | 半導体基板の分割方法 | |
| JP3395620B2 (ja) | 半導体発光素子及びその製造方法 | |
| JPS6180890A (ja) | レーザーダイオードの製造方法 | |
| JPH0144030B2 (ja) | ||
| JP2006222359A (ja) | 発光ダイオードアレイの製造方法 | |
| JPS62105446A (ja) | 半導体装置の製造方法 | |
| JPH1083974A (ja) | 半導体基板の分割方法 | |
| JPH09102473A (ja) | 半導体装置の製造方法 | |
| JPH065703A (ja) | 半導体レーザダイオードの素子分割方法 | |
| JP4938374B2 (ja) | 窒化ガリウム系半導体発光素子の製造方法 | |
| TW200947542A (en) | Wafer cutting method for contact image sensing unit | |
| JPH10163522A (ja) | Ｌｅｄアレイの製造方法 | |
| JPH05190896A (ja) | Ｌｅｄアレイ及びその製造方法 | |
| JPS61214421A (ja) | 半導体ウエハ | |
| JPH08279479A (ja) | 発光ダイオードアレイのダイシング方法 | |
| JPH06103820B2 (ja) | 弾性表面波素子の製造方法 | |
| JPH05121544A (ja) | ダイシング方法 |