JPH07211674A - 電気光学デバイスを製造する方法 - Google Patents
電気光学デバイスを製造する方法Info
- Publication number
- JPH07211674A JPH07211674A JP32204994A JP32204994A JPH07211674A JP H07211674 A JPH07211674 A JP H07211674A JP 32204994 A JP32204994 A JP 32204994A JP 32204994 A JP32204994 A JP 32204994A JP H07211674 A JPH07211674 A JP H07211674A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- bar
- electro
- substrate
- epitaxial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- 239000000758 substrate Substances 0.000 claims abstract description 43
- 235000012431 wafers Nutrition 0.000 claims description 81
- 238000000034 method Methods 0.000 claims description 62
- 239000004065 semiconductor Substances 0.000 claims description 35
- 238000007373 indentation Methods 0.000 claims description 15
- 238000005530 etching Methods 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 5
- 238000000926 separation method Methods 0.000 abstract 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 16
- 230000015572 biosynthetic process Effects 0.000 description 10
- 235000012239 silicon dioxide Nutrition 0.000 description 8
- 239000000377 silicon dioxide Substances 0.000 description 8
- 238000007796 conventional method Methods 0.000 description 7
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 6
- 238000005452 bending Methods 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 239000000428 dust Substances 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052697 platinum Inorganic materials 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 238000011179 visual inspection Methods 0.000 description 2
- 240000007049 Juglans regia Species 0.000 description 1
- 235000009496 Juglans regia Nutrition 0.000 description 1
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 1
- BYDQGSVXQDOSJJ-UHFFFAOYSA-N [Ge].[Au] Chemical compound [Ge].[Au] BYDQGSVXQDOSJJ-UHFFFAOYSA-N 0.000 description 1
- FFBHFFJDDLITSX-UHFFFAOYSA-N benzyl N-[2-hydroxy-4-(3-oxomorpholin-4-yl)phenyl]carbamate Chemical compound OC1=C(NC(=O)OCC2=CC=CC=C2)C=CC(=C1)N1CCOCC1=O FFBHFFJDDLITSX-UHFFFAOYSA-N 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 210000004209 hair Anatomy 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 235000011149 sulphuric acid Nutrition 0.000 description 1
- 235000020234 walnut Nutrition 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
- H01S5/0202—Cleaving
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Dicing (AREA)
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
- Processing Of Stones Or Stones Resemblance Materials (AREA)
Abstract
(57)【要約】
【目的】 ウェハーを、実質的に刻み目のない、高品質
と歩留のミラー面を有するバーに分割する電気光学デバ
イス半導体を製造するための改善された方法を提供する
こと。 【構成】 ウェハーをエピタキシアル側から基板側の刻
み込マークの下へ叩くことにより、ウェハーを半導体材
料のバーに分割するために分割装置が用いられる半導体
電気光学デバイスを製造する方法である。角度をもって
形成された一連の溝が半導体バーのエピタキシャル側を
横切ってエッチングされ、バーを個々のデバイスへの分
割し、複数のバーが同時に処理される。
と歩留のミラー面を有するバーに分割する電気光学デバ
イス半導体を製造するための改善された方法を提供する
こと。 【構成】 ウェハーをエピタキシアル側から基板側の刻
み込マークの下へ叩くことにより、ウェハーを半導体材
料のバーに分割するために分割装置が用いられる半導体
電気光学デバイスを製造する方法である。角度をもって
形成された一連の溝が半導体バーのエピタキシャル側を
横切ってエッチングされ、バーを個々のデバイスへの分
割し、複数のバーが同時に処理される。
Description
【０００１】
【産業上の利用分野】本発明は、一般的に、電気光学デ
バイスの製造に関し、特に、半導体ウェハーをバー形
状、並びに個々の電気光学デバイスに分割するための方
法に関するものである。
バイスの製造に関し、特に、半導体ウェハーをバー形
状、並びに個々の電気光学デバイスに分割するための方
法に関するものである。
【０００２】
【従来の技術】電気光学半導体と光子デバイスの製造
は、エピタキシアル成長ウェハーを効果的な電気光学デ
バイスに変形させるために、多くの処理工程を必要とす
る。この処理のほとんどはウェハー形式でおこり、ウェ
ハーのエピタキシアル側と基板側においておこる電気的
接触の形成を含む。ウェハーは縦長のストリップ状また
はバー状に分割もしくは分離され、実質的にウェハーの
全幅にまで伸びる。それぞれのバーは、機械的に引き続
き単体の電気光学デバイスに分割される。最も一般的に
は、エピタキシアル側がｐドープ側であり、基板側がｎ
ドープ側である。しかしながら、基板側がｐドープ側で
ある場合、エピタキシアル側はｎドープ側である。電気
光学デバイスは、レーザーおよび発光ダイオード（ＬＥ
Ｄ）を含むものである。
は、エピタキシアル成長ウェハーを効果的な電気光学デ
バイスに変形させるために、多くの処理工程を必要とす
る。この処理のほとんどはウェハー形式でおこり、ウェ
ハーのエピタキシアル側と基板側においておこる電気的
接触の形成を含む。ウェハーは縦長のストリップ状また
はバー状に分割もしくは分離され、実質的にウェハーの
全幅にまで伸びる。それぞれのバーは、機械的に引き続
き単体の電気光学デバイスに分割される。最も一般的に
は、エピタキシアル側がｐドープ側であり、基板側がｎ
ドープ側である。しかしながら、基板側がｐドープ側で
ある場合、エピタキシアル側はｎドープ側である。電気
光学デバイスは、レーザーおよび発光ダイオード（ＬＥ
Ｄ）を含むものである。
【０００３】現在の半導体ミラーフォーメーションの処
理は、ウェハーをバー形式に分割すること（分割された
表面のひとつが電気光学デバイスのミラー、もしくは、
別のエッジ発光表面の別側となる）を含むが、この処理
はデバイスの製造を管理するための応力集中の点あるい
は線を作るために、ウェハーのエピタキシアル側に印を
つけることを必要とする。この工程は、「刻み目」また
は極めて微細な段をミラー表面の下半分に形成し、一般
的にそれはデバイスの性能またはデバイスの歩留におい
てほとんどあるいは全く問題とならない。しかしなが
ら、時には刻み目がデバイスの上の表面と平行に走り、
活性領域（ミラー表面の上半分）を通過し、これにより
欠陥及び歩留の減少を生じさせることがある。この過度
の刻み目はまた、分割点のエッジから上の表面への平行
伝播を生み、ウェハーの基板側からエピタキシアル側へ
と伸びることになる。現在使用されている処理方法は、
バーを個々のデバイスに分割する前及び最中に、半導体
バーの手間と費用のかかる手動操作が必要である。
理は、ウェハーをバー形式に分割すること（分割された
表面のひとつが電気光学デバイスのミラー、もしくは、
別のエッジ発光表面の別側となる）を含むが、この処理
はデバイスの製造を管理するための応力集中の点あるい
は線を作るために、ウェハーのエピタキシアル側に印を
つけることを必要とする。この工程は、「刻み目」また
は極めて微細な段をミラー表面の下半分に形成し、一般
的にそれはデバイスの性能またはデバイスの歩留におい
てほとんどあるいは全く問題とならない。しかしなが
ら、時には刻み目がデバイスの上の表面と平行に走り、
活性領域（ミラー表面の上半分）を通過し、これにより
欠陥及び歩留の減少を生じさせることがある。この過度
の刻み目はまた、分割点のエッジから上の表面への平行
伝播を生み、ウェハーの基板側からエピタキシアル側へ
と伸びることになる。現在使用されている処理方法は、
バーを個々のデバイスに分割する前及び最中に、半導体
バーの手間と費用のかかる手動操作が必要である。
【０００４】現在使われている半導体電気光学デバイス
をバー形状から個々のデバイスに分割する方法は、短い
刻込マークを個々のデバイスのサイドに刻みつけること
を必要とする。新たな割れ目となる全幅への刻みをつけ
るよりは、短いサイドへの刻みが、それぞれの切り口を
延ばすことなくバーの中心におかれる。通常、全長に刻
みをつける必要なく、この割れ目は、バーまたはウェハ
ー全幅に至る。サイドへの刻み、もしくは切り口のある
部分だけに刻みをつけることによって、完全なウェハー
あるいはバー材料に刻みをつけるという欠点を減少でき
る。
をバー形状から個々のデバイスに分割する方法は、短い
刻込マークを個々のデバイスのサイドに刻みつけること
を必要とする。新たな割れ目となる全幅への刻みをつけ
るよりは、短いサイドへの刻みが、それぞれの切り口を
延ばすことなくバーの中心におかれる。通常、全長に刻
みをつける必要なく、この割れ目は、バーまたはウェハ
ー全幅に至る。サイドへの刻み、もしくは切り口のある
部分だけに刻みをつけることによって、完全なウェハー
あるいはバー材料に刻みをつけるという欠点を減少でき
る。
【０００５】
【発明が解決しようとする課題】しかしながら、刻込マ
ークは、電気光学デバイスがバー形状にある間は、次々
に隣接するデバイスに電気絶縁を行うものではない。電
気光学デバイス間の電気絶縁は、そのより効果的なテス
トを可能にすることから、望まれている。さらに、刻込
マークをつくることによってバーを電気光学デバイスに
サイド分割する方法は、電気光学デバイスに曲がったエ
ッジを残すこととなり、これによって歩留を減らし、全
体的なチップの外観の品質を落とすこととなる。また、
従来の製造プロセスにおいてバーに刻みを入れること
は、しばしばバーを弱めることとなり、破損あるいは歩
留の減少の原因となるばかりか分割したバーやデバイス
の目視検査を損なう好ましくない酸化物ダストを生成す
る。
ークは、電気光学デバイスがバー形状にある間は、次々
に隣接するデバイスに電気絶縁を行うものではない。電
気光学デバイス間の電気絶縁は、そのより効果的なテス
トを可能にすることから、望まれている。さらに、刻込
マークをつくることによってバーを電気光学デバイスに
サイド分割する方法は、電気光学デバイスに曲がったエ
ッジを残すこととなり、これによって歩留を減らし、全
体的なチップの外観の品質を落とすこととなる。また、
従来の製造プロセスにおいてバーに刻みを入れること
は、しばしばバーを弱めることとなり、破損あるいは歩
留の減少の原因となるばかりか分割したバーやデバイス
の目視検査を損なう好ましくない酸化物ダストを生成す
る。
【０００６】本発明の目的は、ウェハーを、実質的に刻
み目のない、よって高品質と歩留のミラー面を有するバ
ーに分割する電気光学デバイス半導体を製造する改善さ
れた方法を提供することである。
み目のない、よって高品質と歩留のミラー面を有するバ
ーに分割する電気光学デバイス半導体を製造する改善さ
れた方法を提供することである。
【０００７】本発明の別の目的は、個々のデバイスに割
るため、電気工学デバイスバーにマーキングする電気光
学デバイス半導体を製造する改善された方法を提供する
ことである。この方法は、迅速かつ高い歩留を達成する
ことができる。
るため、電気工学デバイスバーにマーキングする電気光
学デバイス半導体を製造する改善された方法を提供する
ことである。この方法は、迅速かつ高い歩留を達成する
ことができる。
【０００８】本発明のもうひとつの目的は、各電気光学
デバイスの電気絶縁を達成し、エピタキシアル側のより
よい外観をつくり、酸化物層ダストを排除し、より強い
電気光学デバイスバーをつくる上記したタイプの方法を
提供することである。
デバイスの電気絶縁を達成し、エピタキシアル側のより
よい外観をつくり、酸化物層ダストを排除し、より強い
電気光学デバイスバーをつくる上記したタイプの方法を
提供することである。
【０００９】本発明の更に別の目的は、バーを各デバイ
スに分割することによって電気光学デバイス半導体を製
造するより改善された方法を提供することはである。こ
の方法はより速い処理時間、高い歩留で行われ、エピタ
キシアル側と基板側の両方の全体面におけるよりよい品
質をもたらすことができる。
スに分割することによって電気光学デバイス半導体を製
造するより改善された方法を提供することはである。こ
の方法はより速い処理時間、高い歩留で行われ、エピタ
キシアル側と基板側の両方の全体面におけるよりよい品
質をもたらすことができる。
【００１０】
【課題を解決するための手段】本発明は、エピタキシア
ル成長層をウェハーからバーに分割するため、半導体ウ
ェハーの基板側に基板サイド刻みを使用することにより
これらの及び他の目的を達成する。基板サイド刻込マー
クは、予定分割ポイントにおかれ、このポイントは、バ
ーのミラー面となる。分割ツールがエピタキシアル側か
らエピタキシアル側に積み上げられたウェハーの基板側
の刻込マークのポジションの下側に打ち込み、加えられ
た実質的にすべての力は刻込マークをもつウェハーのエ
ッジに作用する。
ル成長層をウェハーからバーに分割するため、半導体ウ
ェハーの基板側に基板サイド刻みを使用することにより
これらの及び他の目的を達成する。基板サイド刻込マー
クは、予定分割ポイントにおかれ、このポイントは、バ
ーのミラー面となる。分割ツールがエピタキシアル側か
らエピタキシアル側に積み上げられたウェハーの基板側
の刻込マークのポジションの下側に打ち込み、加えられ
た実質的にすべての力は刻込マークをもつウェハーのエ
ッジに作用する。
【００１１】本発明の処理のもうひとつの方法において
は、線のパターンが半導体ウェハーのエピタキシアル側
の反対側に写真製版的に形成されている。これらの線
は、ウェハーがバーに分割されるときに個々の半導体デ
バイスの間を走る。このウェハーにそのようなトレンチ
の形成を許容するラインを化学的に刻む。刻みの処理が
完了すると、トレンチは最低でも半導体の基板側に届く
深さを有し、プラナー側壁と外側に向う「Ｖ」形状に面
するプラナー表面を有するベースを有する形状を有す
る。
は、線のパターンが半導体ウェハーのエピタキシアル側
の反対側に写真製版的に形成されている。これらの線
は、ウェハーがバーに分割されるときに個々の半導体デ
バイスの間を走る。このウェハーにそのようなトレンチ
の形成を許容するラインを化学的に刻む。刻みの処理が
完了すると、トレンチは最低でも半導体の基板側に届く
深さを有し、プラナー側壁と外側に向う「Ｖ」形状に面
するプラナー表面を有するベースを有する形状を有す
る。
【００１２】本発明のさらなる方法においては、、バー
が機械により分割プラットフォームに設置された後、バ
ーは、デバイスに分割される。分割の間、トレンチは平
行に並び、バーは、エピタキシアル側の溝と反対の対応
するポイントにある基板側から叩くことによってデバイ
スに分割される。多数の電気光学デバイスは同時に同じ
方法で叩かれ、同時に多数の電気光学デバイスバーを分
割する。
が機械により分割プラットフォームに設置された後、バ
ーは、デバイスに分割される。分割の間、トレンチは平
行に並び、バーは、エピタキシアル側の溝と反対の対応
するポイントにある基板側から叩くことによってデバイ
スに分割される。多数の電気光学デバイスは同時に同じ
方法で叩かれ、同時に多数の電気光学デバイスバーを分
割する。
【００１３】
【実施例】従来の電気光学デバイスの製造プロセスは、
図１Ａのフローチャートに図示した如く、インジウム燐
化物のような半導体基板が従来の技術によってウェハー
形式に処理されることから始まる。画定された活性領域
をもつ十分にエピタキシアル成長したウェハーは、工程
１に示されたように二酸化珪素のような誘電層を受け
る。エピタキシアル側は工程２に示されたようにフォト
レジストされており、その後工程３のようにメタライズ
され、工程４のようにレジスト障壁がパターン化され
る。境界層金属は工程５において堆積され、部分的処理
が施されたウェハーが工程６に示されたように薄くさ
れ、その基板側は工程７に示されたように二酸化珪素に
よってコーティングされる。基板側ウェハーは、その
後、工程８に示されたようにフォトレジストパターン化
され、工程９のようにメタライズされる。
図１Ａのフローチャートに図示した如く、インジウム燐
化物のような半導体基板が従来の技術によってウェハー
形式に処理されることから始まる。画定された活性領域
をもつ十分にエピタキシアル成長したウェハーは、工程
１に示されたように二酸化珪素のような誘電層を受け
る。エピタキシアル側は工程２に示されたようにフォト
レジストされており、その後工程３のようにメタライズ
され、工程４のようにレジスト障壁がパターン化され
る。境界層金属は工程５において堆積され、部分的処理
が施されたウェハーが工程６に示されたように薄くさ
れ、その基板側は工程７に示されたように二酸化珪素に
よってコーティングされる。基板側ウェハーは、その
後、工程８に示されたようにフォトレジストパターン化
され、工程９のようにメタライズされる。
【００１４】その後、バーは、ウェハーのエピタキシア
ル側に刻みを入れることによってウェハーから分割さ
れ、工程１０に示されるように引き続き分割され、工程
１１に示されるようにウェハーからバーに刻みを入れ、
分割された後、短い刻込マークが各デバイスのサイドに
そって入れられる。この工程は、典型的な２インチウェ
ハーの４分円におよそ３時間半の時間を要し、およそ２
５００の工程を必要とし、刻みを繰り返す。バーは工程
１２に示されたように、サイドへの刻みの後、分割装置
から取り外される。これらのサイドへの刻みは、ファセ
ットコーティング処理の後、バーを個々のデバイスに分
割するための応力上昇部として働く。従来のプロセス
は、工程１２に示されたように、刻みを入れたバーをテ
ープ刻込プラットフォームから取り外す際においてこの
工程間の易損性、及び、ファセットコーティング装置装
填取り外しにより、一般に低い歩留の結果を生むことが
あった。
ル側に刻みを入れることによってウェハーから分割さ
れ、工程１０に示されるように引き続き分割され、工程
１１に示されるようにウェハーからバーに刻みを入れ、
分割された後、短い刻込マークが各デバイスのサイドに
そって入れられる。この工程は、典型的な２インチウェ
ハーの４分円におよそ３時間半の時間を要し、およそ２
５００の工程を必要とし、刻みを繰り返す。バーは工程
１２に示されたように、サイドへの刻みの後、分割装置
から取り外される。これらのサイドへの刻みは、ファセ
ットコーティング処理の後、バーを個々のデバイスに分
割するための応力上昇部として働く。従来のプロセス
は、工程１２に示されたように、刻みを入れたバーをテ
ープ刻込プラットフォームから取り外す際においてこの
工程間の易損性、及び、ファセットコーティング装置装
填取り外しにより、一般に低い歩留の結果を生むことが
あった。
【００１５】各個々の電気光学デバイスバーは、その後
真空ペンシルにより手動で拾い上げられ、工程１４で示
すように、クリービングフープ内のノータックテープの
ような取り付けテープに置かれる。処理技術者がそのバ
ーをできる限り平行に近いように並べる。バーは、ひと
つの列におかれ、フープごとにいくつかのバーの列がで
きる。このバーをテープの上に手動で置いていくという
方法は、全てのバーが人間の手では得られないアライン
メント角度を必要とすることから、ダイナテックスクリ
ービングツールのような刻みをつけるツールを引き続き
用いる上で妨げになる。
真空ペンシルにより手動で拾い上げられ、工程１４で示
すように、クリービングフープ内のノータックテープの
ような取り付けテープに置かれる。処理技術者がそのバ
ーをできる限り平行に近いように並べる。バーは、ひと
つの列におかれ、フープごとにいくつかのバーの列がで
きる。このバーをテープの上に手動で置いていくという
方法は、全てのバーが人間の手では得られないアライン
メント角度を必要とすることから、ダイナテックスクリ
ービングツールのような刻みをつけるツールを引き続き
用いる上で妨げになる。
【００１６】取り付けられたバーは、工程１５に示すよ
うに、その後ドエルによって曲げられるか、もしくは特
別なローラーを用いて後ろから巻上げられる。テープを
曲げることによってバーが刻込マークの位置で分割され
ることとなる。この工程は「刻まない」方法と比べると
およそ５％の歩留のロスを導くこととなり、また基板側
デバイスの外観の品質に曲がったエッジや欠損などのた
くさんのバリエーションを持たせることとなる。さら
に、サイド刻みやドエルによって曲げる方法、ローラー
方法によるサイド分割は、エピタキシアル側のサイド刻
みからデバイスに欠損や曲がったエッジを生み出すこと
ともなる。従来方法の最後のプロセスは、個々のデバイ
スをクリービングフープから拾い上げて置き、工程１６
に示すようにフラットパックに入れるという作業であ
る。
うに、その後ドエルによって曲げられるか、もしくは特
別なローラーを用いて後ろから巻上げられる。テープを
曲げることによってバーが刻込マークの位置で分割され
ることとなる。この工程は「刻まない」方法と比べると
およそ５％の歩留のロスを導くこととなり、また基板側
デバイスの外観の品質に曲がったエッジや欠損などのた
くさんのバリエーションを持たせることとなる。さら
に、サイド刻みやドエルによって曲げる方法、ローラー
方法によるサイド分割は、エピタキシアル側のサイド刻
みからデバイスに欠損や曲がったエッジを生み出すこと
ともなる。従来方法の最後のプロセスは、個々のデバイ
スをクリービングフープから拾い上げて置き、工程１６
に示すようにフラットパックに入れるという作業であ
る。
【００１７】図１Ａに図示された従来のプロセスのよう
に、本発明のプロセスは、図１Ｂにフローチャート式に
示されているが、（図２に示されたとおり）前もって画
定された活性領域３６、インジウム燐化物ブロック層３
５、インジウム燐化物キャップ層３４、３元素あるいは
４元素からなるキャップ層３７をもつインジウム燐化物
基板と共に始まる。二酸化珪素層３８はキャップ層３７
上に堆積される。ウェハーのエピタキシアル側は工程１
７において二酸化珪素のコーティングを受ける。（図１
Ｂ）。チタン、プラチナ、金のメタル化層３９を形成す
るために使用される工程１８におけるパターン化したフ
ォトレジスト層は、二酸化珪素層３８とキャップ層３７
の上に堆積される。フォトレジスト障壁の形成は、工程
２０において、ウェハーのエピタキシアル側において実
行され、その後、境界層金属が工程２１において堆積さ
れる。
に、本発明のプロセスは、図１Ｂにフローチャート式に
示されているが、（図２に示されたとおり）前もって画
定された活性領域３６、インジウム燐化物ブロック層３
５、インジウム燐化物キャップ層３４、３元素あるいは
４元素からなるキャップ層３７をもつインジウム燐化物
基板と共に始まる。二酸化珪素層３８はキャップ層３７
上に堆積される。ウェハーのエピタキシアル側は工程１
７において二酸化珪素のコーティングを受ける。（図１
Ｂ）。チタン、プラチナ、金のメタル化層３９を形成す
るために使用される工程１８におけるパターン化したフ
ォトレジスト層は、二酸化珪素層３８とキャップ層３７
の上に堆積される。フォトレジスト障壁の形成は、工程
２０において、ウェハーのエピタキシアル側において実
行され、その後、境界層金属が工程２１において堆積さ
れる。
【００１８】図１Ａに示された従来のプロセスから離れ
て、工程２１に示される境界層金属の形成後、本発明の
プロセスでは溝のエッチング処理が工程２２（ａ）およ
び２２（ｂ）において実行され、従来のプロセス１１に
おけるサイド刻み工程の必要性を除外する。溝のエッチ
ングは、ウェハー処理の間行われ、そして好ましくは最
後のエピタキシアル側プロセス工程ととして、工程２３
におけるウェハーを薄くするプロセスに先立っておこな
われる。溝のエッチングは２つの工程によって達成され
る。まず最初に、フォトレジスト・パターンが工程２２
（ａ）に示されるようにウェハーに塗布され、好ましく
は２から６ｕｍの間のウィンドウが溝の境界を示す各デ
バイスのサイドに沿って写真製版的にパターン化され
る。このパターンは工程２２（ｂ）において二酸化珪素
層３８を通ってエッチングされ、そして下にあるキャッ
プ層３７、エピタキシアル層３４、ブロック層３５を通
ってパターン化された場所において基板３３まで伸び
る。溝を形成するために、３元素からなるトップキャッ
プ層３７は好ましくは１：８：８ H2SO4: H2O2: H2Oの
溶液によってエッチングされ、ブロック層と基板は好ま
しくは５：１ HCL: H2PO4の溶液によってエッチングさ
れる。この方法により、溝４２はマスク層を通り図２で
示されたように基板まで伸びる。溝４２は好ましくはお
よそ１０ｕｍの深さにまで及び、下に行く途中にまっす
ぐなサイドウォール５４を持ち、図３の示すように５５
から底５６の点へしだいに細くなる。溝４２の角度をも
った形は、図４に示すように、衝撃分割ツール４８が正
しい場所において分割５７を作ることを確実にする。
て、工程２１に示される境界層金属の形成後、本発明の
プロセスでは溝のエッチング処理が工程２２（ａ）およ
び２２（ｂ）において実行され、従来のプロセス１１に
おけるサイド刻み工程の必要性を除外する。溝のエッチ
ングは、ウェハー処理の間行われ、そして好ましくは最
後のエピタキシアル側プロセス工程ととして、工程２３
におけるウェハーを薄くするプロセスに先立っておこな
われる。溝のエッチングは２つの工程によって達成され
る。まず最初に、フォトレジスト・パターンが工程２２
（ａ）に示されるようにウェハーに塗布され、好ましく
は２から６ｕｍの間のウィンドウが溝の境界を示す各デ
バイスのサイドに沿って写真製版的にパターン化され
る。このパターンは工程２２（ｂ）において二酸化珪素
層３８を通ってエッチングされ、そして下にあるキャッ
プ層３７、エピタキシアル層３４、ブロック層３５を通
ってパターン化された場所において基板３３まで伸び
る。溝を形成するために、３元素からなるトップキャッ
プ層３７は好ましくは１：８：８ H2SO4: H2O2: H2Oの
溶液によってエッチングされ、ブロック層と基板は好ま
しくは５：１ HCL: H2PO4の溶液によってエッチングさ
れる。この方法により、溝４２はマスク層を通り図２で
示されたように基板まで伸びる。溝４２は好ましくはお
よそ１０ｕｍの深さにまで及び、下に行く途中にまっす
ぐなサイドウォール５４を持ち、図３の示すように５５
から底５６の点へしだいに細くなる。溝４２の角度をも
った形は、図４に示すように、衝撃分割ツール４８が正
しい場所において分割５７を作ることを確実にする。
【００１９】溝の形成は、従来のサイド刻み法よりもた
くさんの利点が提供する。溝４２は、ウェハー４４の全
長に達し、しかも基板３３にまでエッチングされた材料
を有するので、隣接するデバイス４３からの電気絶縁を
供給する。ゆえにいかなる導電路をも除くことができ
る。各デバイスはバー形状になっている間、それゆえに
電気的にテストされることができる。溝４２の形成はゆ
えに、その方法が２インチの円形ウェハーにおいて溝を
形成するために約１〜２時間を典型的に要するとしても
尚、従来の刻み法と比べればおよそ１０〜１２時間の刻
み時間を節約する。溝４２の形成は更に、従来の接着プ
ロセスにおいてデバイスをサイド刻込マーク４５によっ
て欠損する可能性を減らし、エピタキシアル側の接着に
よってサイド刻込マークが不足してしまう可能性をも減
らすことができる。従来のサイド刻みによる破損が排除
されることから、歩留のロスもまた減ることになる。ウ
ェハーのエピタキシアル側が刻みを必要としなくなるこ
とから、前記刻みによって従来のプロセス上発生したダ
ストもなくなり、不良品発見のための目による検品を行
う必要もなくなる。本発明のプロセスにおける溝の形成
はより強いバーを作り出し、次なる処理工程２８、２
９、３０における歩留のロスの減少と、より簡単で速い
ハンドリングを可能にする。
くさんの利点が提供する。溝４２は、ウェハー４４の全
長に達し、しかも基板３３にまでエッチングされた材料
を有するので、隣接するデバイス４３からの電気絶縁を
供給する。ゆえにいかなる導電路をも除くことができ
る。各デバイスはバー形状になっている間、それゆえに
電気的にテストされることができる。溝４２の形成はゆ
えに、その方法が２インチの円形ウェハーにおいて溝を
形成するために約１〜２時間を典型的に要するとしても
尚、従来の刻み法と比べればおよそ１０〜１２時間の刻
み時間を節約する。溝４２の形成は更に、従来の接着プ
ロセスにおいてデバイスをサイド刻込マーク４５によっ
て欠損する可能性を減らし、エピタキシアル側の接着に
よってサイド刻込マークが不足してしまう可能性をも減
らすことができる。従来のサイド刻みによる破損が排除
されることから、歩留のロスもまた減ることになる。ウ
ェハーのエピタキシアル側が刻みを必要としなくなるこ
とから、前記刻みによって従来のプロセス上発生したダ
ストもなくなり、不良品発見のための目による検品を行
う必要もなくなる。本発明のプロセスにおける溝の形成
はより強いバーを作り出し、次なる処理工程２８、２
９、３０における歩留のロスの減少と、より簡単で速い
ハンドリングを可能にする。
【００２０】工程２３において、溝の形成の後にウェハ
ーが薄められる。ウェハーの基板側は、その後、工程２
４に示されるように二酸化ケイ素層を受け、ウェハーの
基板側は、その後、工程２５に示されるようにフォトレ
ジストされ、必要な金ゲルマニウムとチタンまたはプラ
チナと、金電気的接触４０をつくりだすために工程２６
においてメタライズされる。
ーが薄められる。ウェハーの基板側は、その後、工程２
４に示されるように二酸化ケイ素層を受け、ウェハーの
基板側は、その後、工程２５に示されるようにフォトレ
ジストされ、必要な金ゲルマニウムとチタンまたはプラ
チナと、金電気的接触４０をつくりだすために工程２６
においてメタライズされる。
【００２１】次の工程は、従来のプロセスによる工程１
０と対照して工程２７におけるサイドエッジ刻みでバー
を刻む。この方法では、刻みは、ウェハーのエピタキシ
アル側に実行される。基板側刻みと分割のプロセスは、
テープに対してエピタキシアル側のテーププラットフォ
ーム４６またはエピタキシアル側にウェハーを積み上げ
ることから構成される。短い刻込マーク４５は、ウェハ
ーの基板側４７に置かれる。ダイナテックス刻込ツール
のような分割に用いるツール４８は、刻込５２でウェハ
ーのエッジのみに力を与えるインパルスで、図５Ｂに示
されるような角度をもつ刃で、ウェハーを叩くことによ
ってバー５０をウェハー５１から分割させる。図８は、
４回に渡る分割のプロセスを示すものである。インパク
トポイントは、バー５３のエッジとなる分割を生み出
す。（分割したてのエッジは、好ましくない分割がエッ
ジの欠損あるいはダメージから伝播するのを防ぐ。）工
程２７に示された基板側の分割工程はむらなく刻み目の
ない電気光学デバイスファセットを作り出す。基板側が
分割と刻込を終了した後、バー５８は、工程２８におい
て取り除かれ、電気光学デバイスファセットは従来の方
法により工程２９において被覆される。被覆されたバー
は、バーを個々の電気光学デバイスへさらに分割するた
めに設けられる。
０と対照して工程２７におけるサイドエッジ刻みでバー
を刻む。この方法では、刻みは、ウェハーのエピタキシ
アル側に実行される。基板側刻みと分割のプロセスは、
テープに対してエピタキシアル側のテーププラットフォ
ーム４６またはエピタキシアル側にウェハーを積み上げ
ることから構成される。短い刻込マーク４５は、ウェハ
ーの基板側４７に置かれる。ダイナテックス刻込ツール
のような分割に用いるツール４８は、刻込５２でウェハ
ーのエッジのみに力を与えるインパルスで、図５Ｂに示
されるような角度をもつ刃で、ウェハーを叩くことによ
ってバー５０をウェハー５１から分割させる。図８は、
４回に渡る分割のプロセスを示すものである。インパク
トポイントは、バー５３のエッジとなる分割を生み出
す。（分割したてのエッジは、好ましくない分割がエッ
ジの欠損あるいはダメージから伝播するのを防ぐ。）工
程２７に示された基板側の分割工程はむらなく刻み目の
ない電気光学デバイスファセットを作り出す。基板側が
分割と刻込を終了した後、バー５８は、工程２８におい
て取り除かれ、電気光学デバイスファセットは従来の方
法により工程２９において被覆される。被覆されたバー
は、バーを個々の電気光学デバイスへさらに分割するた
めに設けられる。
【００２２】本発明のさらに新たな方法によると、工程
３０に示される電気光学デバイスバー設置操作は、本目
的のために改善されたピックアンドプレースマシンを用
いることにより機械化される。従来の方法において、こ
の工程は、機械で実行不可能であり、図１Ａに示した工
程１４のようにバーをテープの上に手で置いていた。な
ぜならばこの従来のエピタキシアル側に刻む方法は壊れ
やすく、脆性を含むものであったからである。しかしな
がら、工程２２における溝の刻み（従来の刻込に代わ
る）は、バー５８を機械で取り扱っても高い歩留を残す
ほどに十分な強さを保持するという結果が発見された。
ピックアンドプレース工程３０において、ファセットコ
ーティング後、図６に示されたように、ルーズな電気光
学デバイスのバー５８は、拾い上げられ、工程３１にお
ける刻み込ツールの高い処理能力により、テープ状に５
９に並ぶサイド溝と平行に並べられる。クロス・ヘアー
を用いることによるルーズなバーの並びは、図６に示さ
れるように入力段階において平行な据え付けが達成され
る。
３０に示される電気光学デバイスバー設置操作は、本目
的のために改善されたピックアンドプレースマシンを用
いることにより機械化される。従来の方法において、こ
の工程は、機械で実行不可能であり、図１Ａに示した工
程１４のようにバーをテープの上に手で置いていた。な
ぜならばこの従来のエピタキシアル側に刻む方法は壊れ
やすく、脆性を含むものであったからである。しかしな
がら、工程２２における溝の刻み（従来の刻込に代わ
る）は、バー５８を機械で取り扱っても高い歩留を残す
ほどに十分な強さを保持するという結果が発見された。
ピックアンドプレース工程３０において、ファセットコ
ーティング後、図６に示されたように、ルーズな電気光
学デバイスのバー５８は、拾い上げられ、工程３１にお
ける刻み込ツールの高い処理能力により、テープ状に５
９に並ぶサイド溝と平行に並べられる。クロス・ヘアー
を用いることによるルーズなバーの並びは、図６に示さ
れるように入力段階において平行な据え付けが達成され
る。
【００２３】図７に示されたように、工程３１は高い処
理能力により複数のバーに同時に処理を、より速い速
度、よってより安い費用で行うことができる。個々のデ
バイスを取り扱うために使用される標準的なツールが、
電気光学デバイスを取り扱うため、そしてこれらをＵＶ
対応のロータックテープのような据え付けテープにのせ
るために用いられる。バーがいったん据え付けられたら
これ以上のシフトが起こらないようにテープを密着しな
ければならないことから、ノータックテープは効果が薄
いことが証明されている。平行に置いたあとにバーが数
回程度回転することはあり得るが、電気光学デバイスを
取り扱うために設計されたコレットを使用することによ
り、個々の電気光学デバイスを個々に取り扱うために使
われたコレットを使うときよりもバーの回転による変位
は少なくなる。
理能力により複数のバーに同時に処理を、より速い速
度、よってより安い費用で行うことができる。個々のデ
バイスを取り扱うために使用される標準的なツールが、
電気光学デバイスを取り扱うため、そしてこれらをＵＶ
対応のロータックテープのような据え付けテープにのせ
るために用いられる。バーがいったん据え付けられたら
これ以上のシフトが起こらないようにテープを密着しな
ければならないことから、ノータックテープは効果が薄
いことが証明されている。平行に置いたあとにバーが数
回程度回転することはあり得るが、電気光学デバイスを
取り扱うために設計されたコレットを使用することによ
り、個々の電気光学デバイスを個々に取り扱うために使
われたコレットを使うときよりもバーの回転による変位
は少なくなる。
【００２４】工程３１のように、分割ツールを使うこと
によってバーフォームから個々のデバイスをサイド分割
した後、個々のデバイスは拾い上げられ、工程３２に示
されたようにフラットパック上に置かれる。このときプ
ロセスは本質的に終了する。電気光学デバイスバー５８
は、ダイナテックス刻込ツールまたはそれに等しいよう
なツールを用いることにより電気光学デバイス４３に分
割される。このツールは、溝６０の真下又は図４に記述
されたサイド刻み込マークに力を直接与えるものであ
る。これは、非分割によって複数のチップが形成されの
を防ぐことによって歩留を増加し、基板側とエピタキシ
アル側４６、４７の両方におけるチップ全体のよりよい
外観を達成する（図４）。このバーを拾い上げてテープ
に据え付ける工程は、図７に示されたとおり、同時にた
くさんのバーを分割することができるので処理能力を高
める。本発明のプロセスは、４倍サイズのウェハーごと
におよそ３０分の追加が必要にはなるが、複数のバーを
同時にに処理することにより、従来のシングルバー処理
に比べ時間が節約できる。
によってバーフォームから個々のデバイスをサイド分割
した後、個々のデバイスは拾い上げられ、工程３２に示
されたようにフラットパック上に置かれる。このときプ
ロセスは本質的に終了する。電気光学デバイスバー５８
は、ダイナテックス刻込ツールまたはそれに等しいよう
なツールを用いることにより電気光学デバイス４３に分
割される。このツールは、溝６０の真下又は図４に記述
されたサイド刻み込マークに力を直接与えるものであ
る。これは、非分割によって複数のチップが形成されの
を防ぐことによって歩留を増加し、基板側とエピタキシ
アル側４６、４７の両方におけるチップ全体のよりよい
外観を達成する（図４）。このバーを拾い上げてテープ
に据え付ける工程は、図７に示されたとおり、同時にた
くさんのバーを分割することができるので処理能力を高
める。本発明のプロセスは、４倍サイズのウェハーごと
におよそ３０分の追加が必要にはなるが、複数のバーを
同時にに処理することにより、従来のシングルバー処理
に比べ時間が節約できる。
【００２５】本発明の新規的工程である工程２２、２
７、３０、３１は。お互いに補足しあい、他の工程をよ
り効果的にするよう貢献する。例えば、溝刻み工程２２
は、分割ツールを用いて、基板サイドへの刻み込み工程
２７とサイド分割工程３１と共に行われた場合により効
果的であることが示される。また、分割ツールを用いて
達成される高いサイド分割歩留びプロセスなしでは、溝
形成におけるウェハーの分割は、従来の手動で曲げる技
術を用いるデバイス分割の方法を用いた場合、効果が少
なくなる。
７、３０、３１は。お互いに補足しあい、他の工程をよ
り効果的にするよう貢献する。例えば、溝刻み工程２２
は、分割ツールを用いて、基板サイドへの刻み込み工程
２７とサイド分割工程３１と共に行われた場合により効
果的であることが示される。また、分割ツールを用いて
達成される高いサイド分割歩留びプロセスなしでは、溝
形成におけるウェハーの分割は、従来の手動で曲げる技
術を用いるデバイス分割の方法を用いた場合、効果が少
なくなる。
【００２６】本発明のプロセスにおける溝への刻みは、
従来の刻みを入れる方法におこる２つの問題を排除する
ことによって効率的な基板サイドへの刻みに有効であ
る。溝無しで、サイドへの刻みは、ウェハーをエピタキ
シアル側からミラーの刻み目まで据え付ける前にエピタ
キシアル側に施されなければなない、もしくは、サイド
への刻みは基板側に施されなければならない。第１の方
法は、ミラー分割の最中にサイドへの刻みから好ましく
ない分割を導くこととなり、第２の方法では、（従来の
曲げるタイプの分割技術を用いることにより）エピタキ
シアル側に真直ぐでないエッジや欠損を残すこととな
る。本発明のプロセスによる溝の形成は、これらの問題
のどちらも防ぐことができ、基板側でのミラーへの刻み
によって引き続きサイド分割をさせることができる。
従来の刻みを入れる方法におこる２つの問題を排除する
ことによって効率的な基板サイドへの刻みに有効であ
る。溝無しで、サイドへの刻みは、ウェハーをエピタキ
シアル側からミラーの刻み目まで据え付ける前にエピタ
キシアル側に施されなければなない、もしくは、サイド
への刻みは基板側に施されなければならない。第１の方
法は、ミラー分割の最中にサイドへの刻みから好ましく
ない分割を導くこととなり、第２の方法では、（従来の
曲げるタイプの分割技術を用いることにより）エピタキ
シアル側に真直ぐでないエッジや欠損を残すこととな
る。本発明のプロセスによる溝の形成は、これらの問題
のどちらも防ぐことができ、基板側でのミラーへの刻み
によって引き続きサイド分割をさせることができる。
【００２７】本発明のプロセスについての説明は、具体
的に示すことを意図し、これに芸呈されるものではな
い。本発明のプロセスはその請求の範囲のみによって限
定されるものである。
的に示すことを意図し、これに芸呈されるものではな
い。本発明のプロセスはその請求の範囲のみによって限
定されるものである。
【００２８】
【発明の効果】本発明によれば、ウェハーを、実質的に
刻み目のない、高品質と歩留のミラー面を有するバーに
分割する電気光学デバイス半導体を製造するための改善
された方法を提供することができる。
刻み目のない、高品質と歩留のミラー面を有するバーに
分割する電気光学デバイス半導体を製造するための改善
された方法を提供することができる。
【図１】Ａはフローチャート形式に従来の技術による電
気光学デバイス処理の大体の処理工程のリスト化の説明
図である。Ｂは本発明の実施例に従った大体の処理工程
を説明するフローチャートである。
気光学デバイス処理の大体の処理工程のリスト化の説明
図である。Ｂは本発明の実施例に従った大体の処理工程
を説明するフローチャートである。
【図２】半導体ウェハーの層と溝の形を図示する刻まれ
た半導体ウェハーの断面図である。
た半導体ウェハーの断面図である。
【図３】溝の形を示す端部の断面図である。
【図４】Ａは溝が刻まれた電気光学デバイスバーを各デ
バイスに分割させる４回の工程を示す断面図である。Ｂ
は溝が刻まれた電気光学デバイスバーを各デバイスに分
割させる４回の工程を示す断面図である。Ｃは溝が刻ま
れた電気光学デバイスバーを各デバイスに分割させる４
回の工程を示す断面図である。Ｄは溝が刻まれた電気光
学デバイスバーを各デバイスに分割させる４回の工程を
示す断面図である。
バイスに分割させる４回の工程を示す断面図である。Ｂ
は溝が刻まれた電気光学デバイスバーを各デバイスに分
割させる４回の工程を示す断面図である。Ｃは溝が刻ま
れた電気光学デバイスバーを各デバイスに分割させる４
回の工程を示す断面図である。Ｄは溝が刻まれた電気光
学デバイスバーを各デバイスに分割させる４回の工程を
示す断面図である。
【図５】Ａは刻込マークと分割の位置を図示する半導体
ウェハーの基板側の透視図である。Ｂはエピタキシアル
側からサイド刻みウェハーを叩く角度をつけた分割ツー
ルの端部断面である。
ウェハーの基板側の透視図である。Ｂはエピタキシアル
側からサイド刻みウェハーを叩く角度をつけた分割ツー
ルの端部断面である。
【図６】デバイス分割の準備にむけてプラットフォーム
上に溝を整列させて並べた半導体バーの列の平面図であ
る。
上に溝を整列させて並べた半導体バーの列の平面図であ
る。
【図７】バーからデバイスへの分割操作の斜視図であ
る。
る。
【図８】Ａはウェハーのエピタキシアル側を叩く破壊ツ
ールの断面図である。Ｂはウェハーのエピタキシアル側
を叩く破壊ツールの断面図である。Ｃはウェハーのエピ
タキシアル側を叩く破壊ツールの断面図である。
ールの断面図である。Ｂはウェハーのエピタキシアル側
を叩く破壊ツールの断面図である。Ｃはウェハーのエピ
タキシアル側を叩く破壊ツールの断面図である。
３３ 基板 ３４ エピタキシアル層 ３４ インジウム燐化物キャップ層 ３５ インジウム燐化物ブロック層 ３６ 活性領域 ３７ キャップ層 ３８ 二酸化珪素層 ３９ チタン、プラチナ、金のメタル化層 ４２ 溝 ４６ 基板側 ５８ バー ６０ 溝 ４７ エピタキシアル側
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｓ 3/18 (72)発明者 ジョン ウィリアム オーゼンバッハ アメリカ合衆国 19503 ペンシルヴァニ ア，カッツタウン，ウォルナット ドライ ヴ 17 (72)発明者 ブリアン フィリップ セグナー アメリカ合衆国 08854 ニュージャーシ ィ，ピスカッタウェイ，ハーモニー スト リート 15
Claims (8)
- 【請求項１】 半導体電気光学デバイスを製造する方法
であって、 基板ウェハー上に少なくとも１つのエピタキシアル層を
形成する工程と、 前記エピタキシアル層に少なくとも１つの酸化層を加え
る工程と、 前記ウェハーのウェハーからバーへの分割が起こる位置
と対応する位置の前記ウェハーの基板側の上に刻み込マ
ークを入れる工程と、 刻みを入れるプラットフォーム上に前記ウェハーを取り
付ける工程と、 分割ツールによって前記ウェハーのエピタキシアル側を
打つことによって、前記ウェハーを少なくとも一つのバ
ーに分割する工程と、 前記バーを刻み込み用プラットフォーム上に取り付ける
工程と、 前記バーを個々の電気光学デバイスに分割する工程とに
よって構成される半導体電気光学デバイスを製造する方
法。 - 【請求項２】 半導体電気光学デバイスを製造する方法
であって、 半導体材料のウェハーあるいはバーのエピタキシアル側
を横切る線のパターンを形成しする工程であって、前記
線は、潜在的半導体電気光学デバイスの境界を画定する
ものであり、 溝が基板内に延びるように前記パターンを前記基板内ま
でにエッチングすることによって、前記ウェハーまたは
バーに少なくとも一つのエピタキシアル側の溝を形成す
る工程と、 前記ウェハーを刻み込み用プラットフォーム上に取り付
ける工程と、 前記ウェハーを少なくともひとつの前記バーに分割する
工程と、 少なくともひとつの前記バーを刻み込み用プラットフォ
ーム上に取り付ける工程と、 前記溝とは反対側のバー基板側の対応する位置で打つこ
とによって前記バーを個々の電気光学デバイスに分割す
る工程とから構成される半導体電気光学デバイスを製造
する方法。 - 【請求項３】 前記溝の低いほうの先端は２つの平面が
交差することによってＶ型に画定されるものである請求
項２記載の半導体電気光学デバイスを製造する方法。 - 【請求項４】 半導体電気光学デバイスを製造する方法
であって、 半導体材料のウェハーあるいはバーのエピタキシアル側
を横切る線のパターンを形成しする工程であって、前記
線は、潜在的半導体電気光学デバイスの境界を画定する
ものであり、または、刻みマークのパターンを形成し、
前記マークは潜在的半導体デバイスの境界を画定するも
のであり、 溝が基板内に延びるように前記パターンを前記基板内ま
でにエッチングすることによって、前記ウェハーまたは
バーに少なくとも一つのエピタキシアル側の溝を形成す
る工程、または、前記ウェハーまたはバーに少なくとも
一つのエピタキシアル側の刻みマークを形成する工程
と、 前記ウェハーを刻み込み用プラットフォーム上に取り付
ける工程と、 前記ウェハーを少なくともひとつの前記バーに分割する
工程と、 少なくともひとつの前記バーを刻み込み用プラットフォ
ーム上に取り付ける工程と、 前記溝または前記刻みマークとは反対側のバー基板側の
対応する位置で打つことによって前記バーを個々の電気
光学デバイスに分割する工程とから構成され、 前記バーの前記分割は機械によって達成されることを特
徴とする半導体電気光学デバイスを製造する方法。 - 【請求項５】 前記バーの個々のデバイスへの前記分割
は、 潜在的半導体電気光学デバイスの位置を画定するために
半導体材料のウェハーまたはバーのエピタキシアル側を
横切るパターンを形成する工程と、 基板内に前記パターンをエッチングすることによって前
記ウェハーまたはバーに少なくともひとつのエピタキシ
アル側トレンチを形成する工程と、 前記ウェハーを少なくとも一つの前記バーに分割する工
程と、 前記溝とは反対側のバー基板側の対応する位置でバーを
打つことによって前記バーを個々の電気光学デバイスに
分割する工程とから構成される請求項１記載の半導体電
気光学デバイスを製造する方法。 - 【請求項６】 少なくともひとつのバーへの前記ウェハ
ーの分割は、 基板ウェハー上に少なくともひとつのエピタキシアル層
を形成する工程と、 前記エピタキシアル層に少なくともひとつの酸化層を適
用する工程と、 前記ウェハーのウェハーからバーへの分割がおこる場所
と対応する生きにおいて、前記ウェハーの基板側に刻み
込マークを施す工程と、 刻みを入れるプラットフォーム上に前記ウェハーを取り
付ける工程と、 前記ウェハーのエピタキシアル側を叩く分割装置により
少なくともひとつのバーへ前記ウェハーを分割する工程
と、 刻みを入れるプラットフォーム上に少なくともひとつの
前記バーを取り付ける工程と、 前記バーを個別の電気光学デバイスに分割する工程とか
らなることを特徴とする請求項２記載の半導体電気光学
デバイスを製造する方法。 - 【請求項７】 前記取り付け工程は、機械によって行わ
れることを特徴とする請求項１記載の半導体電気光学デ
バイスを製造する方法。 - 【請求項８】 前記取り付け工程は、機械によって行わ
れることを特徴とする請求項２記載の半導体電気光学デ
バイスを製造する方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/175,468 US5418190A (en) | 1993-12-30 | 1993-12-30 | Method of fabrication for electro-optical devices |
| US175468 | 1993-12-30 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07211674A true JPH07211674A (ja) | 1995-08-11 |
Family
ID=22640334
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32204994A Pending JPH07211674A (ja) | 1993-12-30 | 1994-12-26 | 電気光学デバイスを製造する方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5418190A (ja) |
| JP (1) | JPH07211674A (ja) |
| KR (1) | KR0149193B1 (ja) |
| GB (1) | GB2285333B (ja) |
| SG (1) | SG43162A1 (ja) |
Families Citing this family (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19538634C2 (de) * | 1995-10-17 | 1997-09-04 | Itt Ind Gmbh Deutsche | Verfahren zum Vereinzeln von elektronischen Elementen aus einem Halbleiterwafer |
| US5739048A (en) * | 1994-05-23 | 1998-04-14 | International Business Machines Corporation | Method for forming rows of partially separated thin film elements |
| US5596222A (en) * | 1994-08-12 | 1997-01-21 | The Charles Stark Draper Laboratory, Inc. | Wafer of transducer chips |
| US5597767A (en) * | 1995-01-06 | 1997-01-28 | Texas Instruments Incorporated | Separation of wafer into die with wafer-level processing |
| US5882988A (en) * | 1995-08-16 | 1999-03-16 | Philips Electronics North America Corporation | Semiconductor chip-making without scribing |
| SG67365A1 (en) * | 1995-11-21 | 1999-09-21 | Texas Instruments Inc | Trench scribe line for decreased chip spacing |
| JPH11500274A (ja) * | 1995-12-06 | 1999-01-06 | フィリップス エレクトロニクス ネムローゼ フェンノートシャップ | 半導体ダイオードレーザの製造方法 |
| US5629233A (en) * | 1996-04-04 | 1997-05-13 | Lucent Technologies Inc. | Method of making III/V semiconductor lasers |
| US5904548A (en) * | 1996-11-21 | 1999-05-18 | Texas Instruments Incorporated | Trench scribe line for decreased chip spacing |
| JPH10209506A (ja) * | 1997-01-24 | 1998-08-07 | Rohm Co Ltd | 半導体発光素子の製法 |
| TW353202B (en) * | 1997-02-28 | 1999-02-21 | Hewlett Packard Co | Scribe and break of hard-to-scribe materials |
| US5789302A (en) | 1997-03-24 | 1998-08-04 | Siemens Aktiengesellschaft | Crack stops |
| US6017804A (en) * | 1998-01-09 | 2000-01-25 | Lucent Technologies Inc. | Method and apparatus for cleaving semiconductor material |
| US6048747A (en) * | 1998-05-01 | 2000-04-11 | Lucent Technologies, Inc. | Laser bar cleaving apparatus |
| US6098862A (en) * | 1998-05-18 | 2000-08-08 | Lucent Technologies Inc. | Incrementally continuous laser cleaving process |
| EP0977276A1 (en) * | 1998-07-08 | 2000-02-02 | Hewlett-Packard Company | Semiconductor device cleave initiation |
| EP1788416B1 (en) * | 1998-09-24 | 2008-03-05 | LG Cable & Machinery Ltd. | Method for manufacturing laser diode chip |
| US6074934A (en) * | 1998-11-20 | 2000-06-13 | Lucent Technologies Inc. | Apparatus for cleaving laser bars |
| US6102267A (en) * | 1998-12-10 | 2000-08-15 | Lucent Technologies, Inc. | Method and apparatus for non-contact pulsating jet cleaving of a semiconductor material |
| JP2001250799A (ja) * | 2000-03-03 | 2001-09-14 | Mitsubishi Electric Corp | 半導体ウェハおよび半導体装置 |
| US6415843B1 (en) | 2001-01-10 | 2002-07-09 | Anadigics, Inc. | Spatula for separation of thinned wafer from mounting carrier |
| GB2371406A (en) * | 2001-01-23 | 2002-07-24 | Univ Glasgow | An Optically Active Device |
| US6475878B1 (en) * | 2001-08-09 | 2002-11-05 | Dusan Slepcevic | Method for singulation of integrated circuit devices |
| US6995032B2 (en) * | 2002-07-19 | 2006-02-07 | Cree, Inc. | Trench cut light emitting diodes and methods of fabricating same |
| US6881600B2 (en) * | 2002-07-29 | 2005-04-19 | Digital Optics Corp | Etching in combination with other processing techniques to facilitate alignment of a die in a system and structures formed thereby |
| WO2004059751A2 (en) * | 2002-12-20 | 2004-07-15 | Cree, Inc. | Methods of forming semiconductor mesa structures including self-aligned contact layers and related devices |
| JP4776907B2 (ja) * | 2003-11-11 | 2011-09-21 | 日本電波工業株式会社 | 光学フィルタの製造方法 |
| US7052977B1 (en) | 2004-07-06 | 2006-05-30 | National Semiconductor Corporation | Method of dicing a semiconductor wafer that substantially reduces the width of the saw street |
| JP4731241B2 (ja) * | 2005-08-02 | 2011-07-20 | 株式会社ディスコ | ウエーハの分割方法 |
| JP4945167B2 (ja) * | 2006-05-12 | 2012-06-06 | スタンレー電気株式会社 | 半導体発光素子の製造方法及び該製造方法により製造された半導体発光素子の実装方法 |
| KR20120031697A (ko) * | 2010-09-27 | 2012-04-04 | 삼성전자주식회사 | 패키지 적층 구조 및 그 제조 방법 |
| GB2489397B (en) * | 2011-03-04 | 2013-08-14 | Univ Swansea | A method of making a semiconductor wafer |
| US9356422B2 (en) * | 2014-02-26 | 2016-05-31 | Applied Optoelectronics, Inc. | Scribe etch process for semiconductor laser chip manufacturing |
| DE102015203393A1 (de) | 2015-02-25 | 2016-08-25 | Infineon Technologies Ag | Halbleiterelement und Verfahren zu Herstellen von diesem |
| US10490428B2 (en) * | 2017-12-22 | 2019-11-26 | Lumidleds LLC | Method and system for dual stretching of wafers for isolated segmented chip scale packages |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5270781A (en) * | 1975-11-12 | 1977-06-13 | Nec Corp | Manufacture of semiconductor laser crystal piece |
| JPS5527623A (en) * | 1978-08-17 | 1980-02-27 | Mitsubishi Electric Corp | Semiconductor wafer dividing method |
| JPS5793545A (en) * | 1980-12-03 | 1982-06-10 | Fujitsu Ltd | Manufacture of semiconductor device |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1652512B2 (de) * | 1967-05-29 | 1976-08-26 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zum herstellen von halbleiterbauelementen |
| CA1140661A (en) * | 1978-10-13 | 1983-02-01 | Geoffrey R. Woolhouse | Method of cleaving semiconductor diode laser wafers |
| US4237601A (en) * | 1978-10-13 | 1980-12-09 | Exxon Research & Engineering Co. | Method of cleaving semiconductor diode laser wafers |
| US4236296A (en) * | 1978-10-13 | 1980-12-02 | Exxon Research & Engineering Co. | Etch method of cleaving semiconductor diode laser wafers |
| US4604161A (en) * | 1985-05-02 | 1986-08-05 | Xerox Corporation | Method of fabricating image sensor arrays |
| DE3731312C2 (de) * | 1987-09-17 | 1997-02-13 | Siemens Ag | Verfahren zum Vereinzeln von monolithisch hergestellten Laserdioden |
| FR2648274B1 (fr) * | 1989-06-07 | 1994-07-29 | Commissariat Energie Atomique | Procede et dispositif de marquage et de clivage de plaquettes de materiaux semi-conducteurs monocristallins |
| JPH04276645A (ja) * | 1991-03-04 | 1992-10-01 | Toshiba Corp | 化合物半導体ウエーハのダイシング方法 |
-
1993
- 1993-12-30 US US08/175,468 patent/US5418190A/en not_active Expired - Lifetime
-
1994
- 1994-12-07 SG SG1996004672A patent/SG43162A1/en unknown
- 1994-12-07 GB GB9424642A patent/GB2285333B/en not_active Expired - Fee Related
- 1994-12-20 KR KR1019940035221A patent/KR0149193B1/ko not_active IP Right Cessation
- 1994-12-26 JP JP32204994A patent/JPH07211674A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5270781A (en) * | 1975-11-12 | 1977-06-13 | Nec Corp | Manufacture of semiconductor laser crystal piece |
| JPS5527623A (en) * | 1978-08-17 | 1980-02-27 | Mitsubishi Electric Corp | Semiconductor wafer dividing method |
| JPS5793545A (en) * | 1980-12-03 | 1982-06-10 | Fujitsu Ltd | Manufacture of semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR950021824A (ko) | 1995-07-26 |
| KR0149193B1 (ko) | 1998-12-01 |
| GB2285333B (en) | 1998-06-17 |
| US5418190A (en) | 1995-05-23 |
| GB2285333A (en) | 1995-07-05 |
| GB9424642D0 (en) | 1995-02-01 |
| SG43162A1 (en) | 1997-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07211674A (ja) | 電気光学デバイスを製造する方法 | |
| KR960005047B1 (ko) | 화합물 반도체 웨이퍼의 다이싱방법 | |
| US5496777A (en) | Method of arranging alignment marks | |
| US5904546A (en) | Method and apparatus for dicing semiconductor wafers | |
| US5882988A (en) | Semiconductor chip-making without scribing | |
| EP0678904A1 (en) | Multicut wafer saw process | |
| US20020076904A1 (en) | Separation method for gallium nitride devices on lattice-mismatched substrates | |
| US6890836B2 (en) | Scribe street width reduction by deep trench and shallow saw cut | |
| US3997964A (en) | Premature breakage resistant semiconductor wafer and method for the manufacture thereof | |
| JPH0888201A (ja) | サファイアを基板とする半導体素子 | |
| JPH07131069A (ja) | 窒化ガリウム系化合物半導体チップの製造方法 | |
| KR100789200B1 (ko) | 반도체 칩 제조 방법 및 반도체 칩 | |
| JPH07169715A (ja) | 窒化ガリウム系化合物半導体チップの製造方法 | |
| US6955989B2 (en) | Use of a U-groove as an alternative to using a V-groove for protection against dicing induced damage in silicon | |
| JP3227287B2 (ja) | 窒化ガリウム系化合物半導体チップの製造方法と窒化ガリウム系化合物半導体素子 | |
| JP3338360B2 (ja) | 窒化ガリウム系半導体ウエハの製造方法 | |
| US20040235272A1 (en) | Scribe street width reduction by deep trench and shallow saw cut | |
| JPS60144985A (ja) | 半導体発光素子の製造方法 | |
| JPH06204336A (ja) | 半導体基板の分割方法 | |
| JPH0983081A (ja) | 半導体レーザ素子の製造方法 | |
| JP3856639B2 (ja) | 半導体発光素子の製造方法 | |
| US6489250B1 (en) | Method for cutting group III nitride semiconductor light emitting element | |
| JP3454355B2 (ja) | 窒化ガリウム系化合物半導体発光素子 | |
| JP3772807B2 (ja) | 窒化ガリウム系化合物半導体発光素子 | |
| JP4015832B2 (ja) | 半導体レーザチップの製造方法およびその製造装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980107 |