KR0149193B1 - 전기-광 장치 제조방법 - Google Patents

전기-광 장치 제조방법 Download PDF

Info

Publication number
KR0149193B1
KR0149193B1 KR1019940035221A KR19940035221A KR0149193B1 KR 0149193 B1 KR0149193 B1 KR 0149193B1 KR 1019940035221 A KR1019940035221 A KR 1019940035221A KR 19940035221 A KR19940035221 A KR 19940035221A KR 0149193 B1 KR0149193 B1 KR 0149193B1
Authority
KR
South Korea
Prior art keywords
wafer
rod
electro
epitaxial
substrate
Prior art date
Application number
KR1019940035221A
Other languages
English (en)
Other versions
KR950021824A (ko
Inventor
버나드 콜레바 마크
윌리엄 오젠바흐 존
필립 세그너 브리안
Original Assignee
엘리 와이스
에이 티 앤드 티 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘리 와이스, 에이 티 앤드 티 코포레이션 filed Critical 엘리 와이스
Publication of KR950021824A publication Critical patent/KR950021824A/ko
Application granted granted Critical
Publication of KR0149193B1 publication Critical patent/KR0149193B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
    • H01S5/0202—Cleaving

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Dicing (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)
  • Processing Of Stones Or Stones Resemblance Materials (AREA)

Abstract

본 발명은 반도체 웨이퍼를 막대 형태로 그리고 개개의 전기-광 장치로 분리하는 방법에 관한 것으로서, 벽개 장치(cleaving apparatus)를 사용하여 기판면 스크라이브 마크 바로 밑에 있는 에피택셜면에서부터 웨이퍼를 타격하여 웨이퍼를 반도체 재료의 막대들로 분리한다. 일련의 각이 진 형상의 트렌치들이 반도체 막대들의 에피택셜면에 걸쳐 에칭되어 막대가 개개의 장치들로 분리될 수 있으므로 다수의 막대들을 동시에 처리할 수가 있다.

Description

전기-광 장치 제조방법.
제1a도는 전기-광 장치의 종래 처리방법상의 주요처리 단계들의 플로우챠트.
제1b도는 본 발명의 일실시예에 따른 방법의 주요처리 단계들에 대한 플로우챠트.
제2도는 반도체 웨이퍼 층들과 트랜치 형성을 설명하는 트렌치형 반도체 웨이퍼의 횡단면도.
제3도는 트렌치 형상을 보여주는 단부 횡단면도.
제4a도 내지 4d도는 트렌치 에칭된 전기-광 장치 막대들을 각 장치로 4번 벽개(cleave)하는 단계에 대한 횡단면도.
제5a도는 스크라이브 마크와 벽개 장소를 나타낸 반도체 웨이퍼의 기판측의 사시도.
제5b도는 에피택셜면으로부터 면 스크라이브된 웨이퍼를 타격하는 각이 진 벽개 도구의 단부 횡단면도.
제6도는 장치 분리를 위해 준비된 설치 플랫폼상에 정렬된 트렌치들을 갖는 일련의 반도체 막대에 대한 평면도.
제7도는 막대-장치 벽개 작업에 대한 정면 사시도.
제8a도 내지 8c도는 웨이퍼의 에피택셜면을 타격하는 절단 도구에 대한 횡단면도.
* 도면의 주요부분에 대한 부호의 설명
33 : 기판 34 : 에피택셜층
35 : 블록킹층 36 : 활성영역
37 : 하부캡층 38 : SiO2층
39 : 금속화층 42 : 트렌치
44 : 웨이퍼 48 : 벽개도구
본 발명은 일반적으로 전기-광 장치(electro-optical device)에 관한 것으로, 특히 반도체 웨이퍼를 막대 형태(bar form)로 그리고 각각의 전기-광 장치로 분할하는 방법에 관한 것이다.
반도체 전기-광 장치의 제조에서 에피택셜 성장 웨이퍼(epitaxially grown wafer)를 효율적인 전기-광 장치로 만들기 위해서는 많은 처리 단계가 필요하다. 이러한 처리의 대부분은 웨이퍼 형태로 시행되며 웨이퍼의 에피택셜면과 기판면 모두에 전기 접촉부를 형성시키는 단계를 포함한다. 웨이퍼는 거의 그 전체폭에 이르는 길이방향 스트립, 즉 막대로 벽개(cleave) 또는 분할된다. 이어서 각각의 막대는 각각의 전기-광 장치로 기계적으로 벽개된다. 대개, 에피택셜면은 p도핑된 곳이고, 기판면은 n도핑된 곳이다. 그러나 기판면이 p도핑된 곳일때에는 에피택셜면은 n도핑된 곳이 될 수 있다. 전기-광 장치는 레이저 및 발광 다이오드(LED)를 포함한다.
웨이퍼를 막대 형태로 (여기서, 벽개된 표면중 한 표면은 전기-광 장치의 거울이나 기타 에지 방출면이 됨.) 분리시키는 단계를 포함하는 현재 이용되는 반도체 거울 형성 방법에서는 장치 제조를 조절하기 위해서 스트레스 집중점이나 선이 생기게 웨이퍼의 에피텍셜면을 스크라이빙(scribing)하는 단계가 필요한데, 이 단계에서는 통상적으로 장치 성능이나 수율(yield)에 거의 아무런 문제가 없는 거울면의 하부 절반에 해클(hackle), 즉 미세 계단들이 생기게 된다. 그러나 때때로 이 해클은 장치의 상부 표면에 나란하게 진행하고 활성 영역(거울면의 상부 절반)을 통과하기 때문에 고장이나 수율 감소 현상이 일어난다. 이러한 과잉 해클은 벽개점(cleavage point)의 에지로부터 상부 표면으로 그리고 웨이퍼의 기판면에서 에피택셜면에 이르기까지 평행 전파할 수가 있다. 또, 현재 이용되는 방법은 막대들을 개개의 장치로 분리하기 전에 그리고 분리하는 도중에 반도체 막대를 수동적으로 조작해야 하기 때문에 느리고 비용도 많이 든다.
반도체 전기-광 장치를 막대 형태로부터 개개의 장치로 분리해내는 현행 방법에서는 각 장치의 면에 짧은 스크라이브 마크(short scribe mark)를 새겨야 한다. 새로운 벽개부가 되는 것의 전체폭을 스크라이빙하기 보다는 짧은 면 스크라이브를 각면에 이르지 않게 하여 막대의 중심에 위치시킨다. 통상적으로 벽개부는 전체폭을 스크라이브할 필요없이 막대나 웨이퍼의 전체폭을 따를 것이다. 면 스크라이빙, 즉 벽개 통로의 폭의 일부만의 스크라이빙은 웨이퍼 또는 막대 재료의 본래 모습에 대한 스크라이빙의 악영향을 최소화한다.
그러나, 스크라이브 마크는 서로 인접한 개개의 장치들의 전기적 절면을 제공하지 못하고 전기-광 장치는 여전히 막대 형태로 있게 된다. 전기-광 장치들간의 전기적 절연은 장치를 더욱 효율적으로 테스트할 수 있게 하므로 바람직스러운 것이다.
더욱이 스크라이브 마크의 생성에 따라서 막대들을 전기-광 장치로 면분리하는 방법은 종종 전기-광 장치의 비직선 에지가 생기게 하는데 이것은 수율이 감소되고 도 전체 칩 외양이 좋지 못하게 될 수 있다. 또한, 종래의 제조 공정에서의 막대의 스크라이빙은 종종 막대를 약하게 하므로 파손이나 수율 손실이 생기게 되고, 또 벽개된 막대와 장치를 시각적으로 검사할 때 장애가 될 수 있는 원치않는 산화먼지(oxide dust)가 생길 수가 있다.
본 발명의 목적은 웨이퍼를 해클이 거의 없고 고품질 고수율의 거울면을 가진 막대들로 벽개할 수 있는 반도체 전기-광 장치를 제조하는 개선된 방법을 제공하는 것이다.
본 발명의 다른 목적은 개개의 장치로 더 벽개하기 위해서 반도체 전기-광 장치 막대의 표시 작업을 고수율로 더욱 신속하게 실시할 수 있는 반도체 전기-광 장치의 개선된 제조방법을 제공하는 것이다.
본 발명의 또 다른 목적은 각 전기-광 장치를 전기적으로 절연시킬 수 있고, 에피택셜면 외양이 더 좋고, 산화물층 먼지가 제거되고, 또 전기-광 장치 막대가 더 강한 상술한 형태의 방법을 제공하는 것이다.
본 발명의 또다른 목적은 기계를 사용하여 막대들을 개개의 장치로 벽개하여 처리시간은 더 빠르고, 수율은 더 높고, 전체 에피택셜 및 기판면 품질도 더 좋게 될 수 있는 반도체 전기-광 장치를 제조하는 개선된 방법을 제공하는 것이다.
본 발명은 웨이퍼를 막대들로 분할할 목적으로 에피택셜 성장층을 가진 반도체 웨이퍼의 기판면을 스크라이빙함으로써 상기 목적 및 기타 목적들을 달성한다. 막대의 거울면이 되는 장래의 벽개점 위치에는 기판면 스크라이브 마크가 위치된다. 벽개 도구는 기판면 스크라이브 마크 아래의 해당 위치에서 에피택셜면으로부터 에피택셜 설치 웨이퍼를 타격하여 가해진 거의 모든 힘이 스크라이브 마크를 가진 웨이퍼의 에지에 작용하게 된다.
본 발명의 방법의 다른 양상에서는, 라인 패턴이 반도체 웨이퍼의 에피택셜면에 결쳐 사진 석판술로 형성된다. 이들 라인들은 웨이퍼가 막대들로 벽개될 때 개개의 반도체 장치간에서 주행한다. 웨이퍼는 라인들이 트렌치를 형성할 수 있게끔 화학적으로 에칭된다. 에칭처리가 완료된 후에는 트렌치들은 반도체 기판내부에 이를 정도로 충분한 깊이를 가지면 평면 측벽들과 외향 대면하는 v형상에서 만나는 평면 표면을 갖는 베이스(base)로 된 외양을 갖는다.
본 발명의 또다른 양상에서는, 막대들은 기계에 의해서 벽개 플랫폼에 설치된 후에 장치들로 벽개된다. 벽개 과정에서 트렌치들은 나란하게 정렬되고, 에피택셜면 트렌치에 대향하는 해당 지점에서 기판면에서부터 막대들을 타격함으로써 막대들은 장치들로 벽개된다. 다수의 전기-광 장치들을 동시에 타격하여 다수의 전기-광 장치들을 동시에 벽개할 수도 있다.
제1a도의 플로우챠트에 도시된 바와 같이, 종래의 전기-광 장치 제조방법에서는 종래 기법으로 웨이퍼 형태로 처리되는 인듐 포스파이드(indium phosphide)와 같은 반도체 기판에서부터 시작한다. 단계1에서 보는 바와 같이, 한정된 활성 영역을 가진 완전 에피텍셜 성장된 웨이퍼는 실리콘 이산화물과 같은 유전층을 수용한다. 단계2에서, 에피택셜면은 포토레지스트된 다음 단계3에서 금속화되고, 그 다음에 단계4에서 장벽 레지스트(barrier resist)가 패턴화 된다. 단계5에서는 장벽 금속이 증착되고, 단계6에서, 부분 처리된 웨이퍼를 얇게 만들고, 단계7에서 웨이퍼의 기판면에 실리콘 이산화물을 코팅시킨다. 그다음 단계8에서 웨이퍼의 기판면을 포토레지스트 패턴화하고 단계9에서 금속화시킨다.
그다음, 단계10에서 에피택셜면상에 웨이퍼를 스크라이브한 다음에 벽개함으로써 웨이퍼로부터 막대들을 벽개하고 단계11에서 각 장치의 측면을 따라 짧은 스크라이브 마크를 설치한다. 이 단계에서는 통상 4분면의 2인치 웨이퍼에 대해 3시간반이 소비되며 대략 2500단계와 반복 스크라이브가 요구된다. 단계12에서는 면 스크라이브한 후에 벽개 장치로부터 막대들을 떼어낸다. 이들 면 스크라이브들은 단계13에서의 면 코딩 작업후에 막대들을 각각의 장치들로 벽개하는 데 있어 스트레스 발생자(stress riser)로서 작용한다. 통상적으로 종래 방법에서 단계12에서의 테이프 스크라이빙 플랫폼으로부터 스크라이브된 막대들을 떼어내고 또 면 코팅 고정구를 적재하고 떼어내는 과정에서 이 단계동안에 부서지기 쉬우므로 수율(yield) 손실이 일어난다.
그 다음, 단계14에서 각각의 개별적인 전기-광 장치 막대를 진공 펜슬(vacuum pencil)로 수작업으로 집어내어 벽개 후프(cleaving hoop)내의 노-택 테이프(no-tack tape)와 같은 설치 테이프 조각위에 놓는다. 공정 기술자는 막대들을 가능한 서로 가까이 나란하게 놓는다. 막대들은 후프당 한행 및 수행의 막대에 대해 수개씩 놓여진다. 테이프상에 막대를 놓는 이러한 수동식 방법을 사용하면 다이너텍스 벽개 도구(Dynatex cleaving tool)와 같은 벽개 도구를 사용할 수가 없다. 그 이유는 모든 막대들을 손으로는 얻을 수 없는 정도로 정밀하게 정렬시켜야 하기 때문이다.
그다음, 단계15에서 상기 설치된 막대들은 은못으로 구부리거나 특수한 롤러(roller)를 사용하여 뒤어서부터 늘어나게 한다. 테이프를 구부리게 되면 막대들은 스크라이브 마크에서 벽개된다. 이 단계에서는 비벽개(non-cleaving)에서 약 5%의 수율 손실을 가져오며 비직선 엣지(non-straight edge)나 칩 아웃(chip-outs)과 같은 기판면 장치 외관 특성이 크게 변하게 된다. 더욱이 면 스크라이브로 면을 벽개하고 또 은못이나 롤러로 구부리게 하면 에피택셜면상의 면 스크라이브로부터 장치에 칩아웃과 비직선 에지를 생기게 할 수 있다. 종래 방법의 마지막 단계는 단계16에서 처럼 벽개 후프로부터 개개의 장치들을 집어서 플래트팩(flatpack)에 놓는다.
제1a도는 설명된 종래 방법에서와 같이 제1b도의 플로우챠트에 설명된 본 발명의 방법도 이미 형성된 활성영역(36), 인듐 포스파이드 블록킹층(35), 인듐 포스파이드 블록킹층(35), 및 인듐 포스파이드 캡층(34)을 구비한 인듐 포스파이드 기판(33)과 3원소(ternary) 또는 4원소(quaternary) 캡층(37)에서부터 시작한다(제2도 참조). 캡층(37)위에는 실리콘 이산화물층(38)이 증착된다. 단계17에서 웨이퍼의 에피택셜면은 실리콘 이산화물의 코팅을 수용한다(제1b도). 그다음, 단계18에서 티타늄, 백금, 및 금의 금속화층(39)을 형성하는 데 사용된 패턴화된 포토레지스트층이 산화물층(38)과 캡층(37)위에 증착된다. 단계 20에서는 웨이퍼의 에피택셜면에 장벽 포토레지스트가 형성되고, 그다음에 단계21에서 장벽 금속화가 증착된다.
본 발명의 공정에서는 제1a도에서 설명된 종래의 공정과는 다르게, 단계21에서 장벽 금속화의 형성후에 단계22(a)와 22(b)에서 트렌치 에칭 작업이 실시된다. 이 단계에 의해서 종래 공정의 단계11에서 면 스크라이빙을 할 필요가 없게 된다. 트렌치의 에칭은 웨이퍼 처리중에 단계23에서의 웨이퍼 박막화전에 최종 에피택셜면 처리단계로서 실시된다. 트렌치의 에칭은 2단계로 실시된다. 첫단계는 단계22(a)로서 웨이퍼에 포토레지스트 패턴을 가하고, 바람직하게로는 2내지 6㎛인 윈도우가 트렌치 경계를 나타내는 각 장치의 측면을 따라 사진 석판술로 패턴화된다. 이 패턴은 단계22(b)에서 SiO2층(38), 하부캡층(37), 에피택셜층(34), 및 블록킹층(35)을 통해 기판(33)에 이르기까지 패턴화된 위치에서 에칭된다. 트렌치를 형성하기 위해서는, 3원소 상부 캡층(37)이 H2SO4: H2O2: H2O가 1 : 8: 8인 용액으로 에칭한는 것이 바람직하며, 블록킹층과 기판은 HCL : H3PO4가 5 : 1인 용액으로 에칭하는 것이 바람직하다. 이런식으로 트렌치(42)는 제2도에서 보는 바와 같이 마스크층을 통해 기판내에 이르기까지 에칭된다. 트렌치(42)는 제3도에서 보는 바와 같이 아래로 내려가는 직선 측벽(54)과 저부(56)에 있는 지점까지 테이퍼진 테이퍼(55)를 갖고 있다. 트렌치(42)의 각(angular) 형상에 의해서 제4도에서 보는 바와 같이 충격 벽개도구(48)에 의해서 적당한 곳에서 벽개부(cleave)(57)가 확실하게 생성될 수 있다.
트렌치의 형성은 종래의 면 스크라이빙에서보다 나은 많은 잇점을 갖고 있다. 트렌치(42)는 웨이퍼(44)의 전길이를 따라 연속하고 기판(33)에 대해 아래로 에칭된 재료를 갖고 있어 전도 통로가 제거되기 때문에 인접 장치(43)들간에 전기적 절연이 되도록 한다. 따라서 막대 형상의 개개 장치들을 전기적으로 테스트할 수가 있다. 따라서 비록 트렌치(42)의 형성이 통상 1시간 내지 2시간정도 걸리지만 이 트렌치 형성에 의해서 종래 스크라이빙에 비해 2인치 원형 웨이퍼에 대해 스크라이빙 시간을 대략 10시간 내지 12시간 정도 절약한다. 또한, 트렌치(42) 형성에 의해서 장치 결합중에 종래 공정에서의 측면 스크라이브 마크로부터 장치 균열이 일어날 가능성이 줄어들며 에피택셜면 하방 결합에 있어서 면 스크라이브 마크에서 단락(short)이 일어날 가능성도 줄어든다. 또한 종래의 면스크라이브 파손이 없기 때문에 수율 손실도 줄어든다. 웨이퍼의 에피택셜면을 더 이상 스크라이브할 필요가 없기 때문에 종래 공정에서의 스크라이빙에 의해서 생긴 먼지가 없어 결함들을 조사하는데 더 이상 시각적으로 방해를 받지 않는다. 본 발명의 공정에서 트렌치 형성에 의해서 후속 처리 단계28, 29, 30에서 수율 손실은 감소되고 취급은 더 쉽고 빠르게 할 수 있는 더 강한 막대들을 생산할 수 있다.
트렌치 형성후에는 단계23에서 웨이퍼 박막화를 실시한다. 그 다음, 단계24에서 웨이퍼의 기판면은 SiO2층을 수용하고, 단계25에서 웨이퍼의 기판면을 포토레지스트하고, 단계26에서 필요한 금-게르마늄 및 티타늄 또는 백금 및 금 전기 접촉부(40)를 생성시키기 위해서 금속화된다.
다음 단계인 단계27에서는 웨이퍼의 에피택셜면에서 스크라이브를 실시하는 종래의 처리 단계10에서와는 다르게 기판면 에지 스크라이브로 막대를 스크라이브한다. 기판면 스크라이빙 및 벽개 공정은 웨이퍼를 테이프에 대향하는 스크라이빙 테이프 플렛폼 에피택셜면 (또는 에피택셜면)(46)상에 설치하는 단계로 이루어진다. 웨이퍼의 기판면(47)상에는 짧은 스크라이브 마크(45)가 설치된다. 다이너텍스 벽개 도구와 같은 벽개 도구(48)는 제5b도에 도시된 각진(angled)날을 가지고 스크라이브(52)를 가진 웨이퍼의 에지메만 힘을 가하는 충격으로 웨이퍼를 타격하여 웨이퍼(51)로부터 막대(50)를 벽개시킨다. 제8도는 4시점에서의 이러한 벽개 공정을 도시한 것이다. 충격점은 막대의 에지가 되는 벽개부(53)를 생성시킨다(새로이 벽개된 에지는 원치않는 벽개부가 에지상의 결함이나 손상으로부터 전파해나가는 것을 방지한다). 단계27에서의 기판면 스크라이빙 단계에서는 무해클(hackle-free)전기-광 장치면을 일관되게 생산한다. 기판면 스크라이빙 및 벽개후에는 단계28에서 막대(58)를 떼어내고, 단계29에서 전기-광 장치면들을 종래 방식대로 코팅한다. 그 다음에 코팅된 막대들을 개개의 전기-광 장치들로 더 벽개하기 위해서 설치한다.
본 발명의 또 다른 신규한 양상에 따라서, 단계30에서의 전기-광 장치 막대 설치작업은 이러한 설치 목적으로 픽 앤드 플레이스 머신(pick and place machine)을 이용하여 기계화된다. 종래 공정에서는 스크라이브된 에피택셜면 스크라이브드 막대들이 유약하고 부서지기 쉽기 때문에 막대 설치 작업을 상기 머신으로 실시하지 못하고 수작업을 막대를 테이프에 올려놓았다(제1a도의 단계14). 그러나 종래의 스크라이빙 대신에 단계22에서 트렌치를 에칭하게 되면 막대(58)가 충분히 강한 상태를 유지하기 때문에 상기 머신을 이용하여 수율을 더 높일 수가 있다. 제16도에 도시된 바와 같이 픽 앤드 플레이스 처리 단계30에서는 면 코팅후에 전기-광 장치 막대(58)들을 집어들어 그들의 면 트렌치(59)들을 정렬시켜 테이프상에 나란하게 놓고, 단계31에서 벽개 도구를 이용하여 높은 처리량으로 벽개한다. 입력단(input stage)상의 십자선(cross-hairs)을 이용하여 막대를 정렬시키면 제6도와 같이 막대들이 나란하게 설치된다.
제7도에서 보는 바와 같이, 단계31은 높은 처리량, 고속, 저가를 위해서 다수의 막대들에 대해 동시에 실시될 수도 있다. 개개 장치를 다루는데 사용된 표준 도구를 전기-광 장치 막대를 다루는데 사용할 수 있으며 또한 UV 감응 로우-택(low-tack)테이프와 같은 설치 테이프의 후프에 막대들을 놓는데 사용할 수가 있다. 노-택(no-tack)테이프는 막대들을 놓은 다음에 막대들을 고정시켜야만 하기 때문에 더 이상의 이동이 생기지 않아 다소 효율이 떨어지는 것으로 입증되었다.
막대들을 평행하게 정렬시킨 후에는 막대들이 약간 회전할수도 있지만, 개개의 전기-광 장치를 다루는데 이용되는 콜릿(collet)이 아닌 전기-광 장치 막대를 다루기 위해 특별히 고안된 콜릿을 사용함으로써 막대의 회전이동이 최소화된다.
단계31에서 막대형태로부터 개개의 장치를 벽개 도구를 이용하여 면분리한 후에 단계32에서 개개의 장치를 집어서 플랫팩에 놓는다. 이 단계에서 공정이 근본적으로 완료된다. 전기-광 장치 막대(58)는 다이너텍스 벽개 도구와 같은 것을 사용하여 제4도에 도시된 바와 같이 트렌치(60) 또는 면 스크라이브 마크 바로 아래에 힘을 가하여 전기-광 장치(43)로 벽개된다. 이에 따라 비벽개(non-cleaving)로 인한 다수칩 형성이 방지되기 때문에 수율이 증가하고, 또 기판과 에피택셜면(46,47)(제4도)상의 전체 칩외양이 더 좋아지게 된다. 막대를 집어서 테이프에 놓는 단계(즉, 픽 앤드 플레이스 단계)에서는 제7도에 도시된 바와 같이, 많이 막대를 동시에 벽개할 수 있기 때문에 처리량이 증가한다. 본 발명에 따른 공정은 비록 종래의 단일 막대 공정에 비해서 4변형(quad sized) 웨이퍼당 대략 30분정도 더 소요되지만, 본 발명의 공정은 다수의 막대를 동시에 처리하기 때문에 시간이 절약된다.
본 발명의 신규한 단계들인 단계22, 27, 30, 31은 서로를 보완하며 다른 단계들을 더욱 효율적으로 실시하도록 하는데 도움이 된다. 예를 들어, 트렌치 에칭 단계22는 기판면 스크라이빙 단계27과 벽개 도구를 이용한 면 벽개 단계31와 함께 실시될 때는 더욱 효과적이다. 기판면 스크라이빙 단계27의 이용을 통해 얻어진 무해클 면이 없이 트렌치 에칭 단독으로는 과잉 해클에 이르게 될 수 있다. 또한 벽개 도구로 달성되는 고수율의 면분리 공정이 없이 수동 구부림(flexing) 기술을 이용하는 종래의 장치 분리 방법과 경합해서 사용된다면 웨이퍼를 트렌치 형태로 분리시키는 공정은 효과가 떨어지게 된다.
본 발명의 공정중에서 트렌치 에칭 단계는 종래의 스크라이빙 방법에서 나타나는 2가지 문제를 해결하기 때문에 기판면 스크라이빙의 효과적인 이용에 도움이 된다. 트렌치가 없다면, 거울 스크라이빙을 위해서 웨이퍼 에피택셜면을 아래에 설치하기 전에 면 스크라이브를 에피택셜면에 놓아야 하며, 아니면 면 스크라이브를 기판면에 놓아야 한다. 그러나 면 스크라이브를 에피택셜면에 놓게 되면 거울 벽개중에 면 스크라이브로부터 원치 않는 벽개를 하여야 하며, 면 스크라이브를 기판면에 놓게 되면 종래의 구부림형(flex type)벽개 기술을 이용해야 되기 때문에 에피택셜면에 비직선 에지와 칩 아웃이 생기게 되는 문제가 있다. 본 발명의 공정에서 트렌치 형성 공정은 이러한 문제들을 해결할 수 있을 뿐만 아니라 기판면 거울 스크라이빙을 이용하여 면을 연속적으로 분리할 수가 있다.
지금까지의 본 발명의 방법에 대한 설명은 단지 예시적인 것으로 이에 한정된 것이 아니다. 첨부된 특허청구의 범위만이 본 발명의 방법을 한정함을 말해둔다.

Claims (8)

  1. 기판 웨이퍼상에 적어도 하나 이상의 에피택셜층을 형성하는 단계와; 상기 에피택셜층에 적어도 하나 이상의 산화물층을 도포하는 단계와; 상기 웨이퍼의 웨이퍼로부터 막대로의 벽개가 일어날 장소에 해당하는 위치에서 상기 웨이퍼의 기판면상에 스크라이브 마크를 배치하는 단계와; 상기 웨이퍼를 스크라이빙 플랫폼에 설치하는 단계와; 벽개 도구를 가지고 상기 웨이퍼의 에피택셜면을 타격하여 상기 웨이퍼를 적어도 하나 이상의 막대로 벽개하는 단계와; 상기 막대를 스크라이빙 플랫폼에 설치하는 단계 및; 상기 막대를 개개의 전기-광 장치로 벽개하는 단계로 이루어진 반도체 전기-광 장치 제조방법.
  2. 잠재적인 반도체 전기-광 장치의 경계를 정하는 라인패턴을 반도체 재료의 웨이퍼나 막대의 에피택셜면에 결쳐 형성하는 단계와; 적어도 하나 이상의 에피택셜면 트렌치가 상기 기판내로 확장되게 끔 상기 패턴을 기판내로 에칭함으로써 상기 웨이퍼나 막대에 상기 적어도 하나 이상의 에피택셜면 트렌치를 형성하는 단계와; 상기 웨이퍼를 스크라이빙 플랫폼에 설치하는 단계와; 상기 웨이퍼를 적어도 하나 이상의 상기 막대로 벽개하는 단계와; 적어도 하나 이상의 상기 막대를 스크라이빙 플랫폼에 설치하는 단계 및; 상기 트렌치에 대향하는 막대의 기판면상의 대응 위치에서 상기 막대를 타격하여 상기 막대를 개개의 전기-광 장치로 벽개하는 단계로 이루어진 반도체 전기-광 장치 제조방법.
  3. 제2항에 있어서, 상기 트렌치의 하부 단부가 2개 면의 상호교차에 의해 정해지는 V형인 것을 특징으로 하는 전기-광 장치 제조방법.
  4. 잠재적인 반도체 전기-광 장치의 경계를 정하는 라인패턴을 반도체 재료의 웨이퍼나 막대의 에피택셜면에 걸쳐 형성하거나, 또는 잠재적인 반도체 장치의 경계를 정하는 스크라이브 마크 패턴을 형성하는 단계와; 적어도 하나 이상의 에피택셜면 트렌치가 상기 기판내로 확장되게 끔 상기 패턴을 기판내로 에칭함으로써 상기 웨이퍼나 막대에 상기 적어도 하나 이상의 에피택셜면 트렌치를 형성하거나, 적어도 하나 이상의 에피택셜면 스크라이브 마크를 상기 웨이퍼나 막대에 형성하는 단계와; 상기 웨이퍼를 스크라이빙 플랫폼에 설치하는 단계와; 상기 웨이퍼를 적어도 하나 이상의 상기 막대로 벽개하는 단계와; 적어도 하나 이상의 상기 막대를 스크라이빙 플랫폼에 설치하는 단계 및; 상기 트렌치나 상기 스크라이브 마크에 대향하는 상기 막대의 기판면상의 대응 위치에서 상기 막대를 타격하여 상기 막대를 기계를 이용하여 개개의 전기-광 장치로 벽개하는 단계로 이루어진 반도체 전기-광 장치 제조방법.
  5. 제1항에 있어서, 상기 막대를 개개의 장치로 상기 벽개하는 단계가, 잠재적인 반도체 전기-광 장치의 위치를 정하기 위해 반도체 재료의 웨이퍼나 막대의 에피택셜 면에 걸쳐 라인 패턴을 형성하는 단계와; 상기 패턴을 기판내로 에칭함으로써 상기 웨이퍼나 막대에 적어도 하나 이상의 에피택셜면 트렌치를 형성하는 단계와; 상기 웨이퍼를 적어도 하나 이상의 상기 막대로 벽개하는 단계 및; 상기 트렌치에 대향하는 막대의 기판면상의 대응위치에서 상기 막대를 타격하여 상기 막대를 개개의 전기-광 장치로 벽개하는 단계를 더 포함하는 것을 특징으로 하는 반도체 전기-광 장치 제조방법.
  6. 제2항에 있어서, 상기 웨이퍼를 적어도 하나 이상의 막대로 상기 벽개하는 단계가, 적어도 하나 이상의 에피택셜층을 기판 웨이퍼에 형성하는 단계와; 상기 에피택셜층에 적어도 하나 이상의 산화물층을 도포하는 단계와; 상기 웨이퍼의 웨이퍼로부터 막대로의 벽개가 일어날 장소에 해당하는 위치에서 상기 웨이퍼의 기판면상에 스크라이브 마크를 배치하는 단계와; 상기 웨이퍼를 스크라이빙 플랫폼에 설치하는 단계와; 상기 웨이퍼의 에피택셜면을 타격하는 벽개 도구를 사용하여 상기 웨이퍼를 적어도 하나 이상의 막대로 벽개하는 단계와; 적어도 하나 이상의 상기 막대를 스크라이빙 플랫폼에 설치하는 단계 및; 상기 막대를 개개의 전기-광 장치로 벽개하는 단계를 포함하는 것을 특징으로 하는 반도체 전기-광 장치 제조방법.
  7. 제1항에 있어서, 상기 설치 단계들이 기계에 의해서 실시되는 것을 특징으로 하는 반도체 전기-광 장치 제조방법.
  8. 제2항에 있어서, 상기 설치단계들이 기계에 의해서 실시되는 것을 특징으로 하는 반도체 전기-광 장치 제조방법.
KR1019940035221A 1993-12-30 1994-12-20 전기-광 장치 제조방법 KR0149193B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US175,468 1988-03-30
US08/175,468 US5418190A (en) 1993-12-30 1993-12-30 Method of fabrication for electro-optical devices

Publications (2)

Publication Number Publication Date
KR950021824A KR950021824A (ko) 1995-07-26
KR0149193B1 true KR0149193B1 (ko) 1998-12-01

Family

ID=22640334

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940035221A KR0149193B1 (ko) 1993-12-30 1994-12-20 전기-광 장치 제조방법

Country Status (5)

Country Link
US (1) US5418190A (ko)
JP (1) JPH07211674A (ko)
KR (1) KR0149193B1 (ko)
GB (1) GB2285333B (ko)
SG (1) SG43162A1 (ko)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19538634C2 (de) * 1995-10-17 1997-09-04 Itt Ind Gmbh Deutsche Verfahren zum Vereinzeln von elektronischen Elementen aus einem Halbleiterwafer
US5739048A (en) * 1994-05-23 1998-04-14 International Business Machines Corporation Method for forming rows of partially separated thin film elements
US5596222A (en) * 1994-08-12 1997-01-21 The Charles Stark Draper Laboratory, Inc. Wafer of transducer chips
US5597767A (en) * 1995-01-06 1997-01-28 Texas Instruments Incorporated Separation of wafer into die with wafer-level processing
US5882988A (en) * 1995-08-16 1999-03-16 Philips Electronics North America Corporation Semiconductor chip-making without scribing
SG67365A1 (en) * 1995-11-21 1999-09-21 Texas Instruments Inc Trench scribe line for decreased chip spacing
WO1997021254A1 (en) * 1995-12-06 1997-06-12 Philips Electronics N.V. Method of manufacturing a semiconductor diode laser
US5629233A (en) * 1996-04-04 1997-05-13 Lucent Technologies Inc. Method of making III/V semiconductor lasers
US5904548A (en) * 1996-11-21 1999-05-18 Texas Instruments Incorporated Trench scribe line for decreased chip spacing
JPH10209506A (ja) * 1997-01-24 1998-08-07 Rohm Co Ltd 半導体発光素子の製法
TW353202B (en) * 1997-02-28 1999-02-21 Hewlett Packard Co Scribe and break of hard-to-scribe materials
US5789302A (en) 1997-03-24 1998-08-04 Siemens Aktiengesellschaft Crack stops
US6017804A (en) * 1998-01-09 2000-01-25 Lucent Technologies Inc. Method and apparatus for cleaving semiconductor material
US6048747A (en) * 1998-05-01 2000-04-11 Lucent Technologies, Inc. Laser bar cleaving apparatus
US6098862A (en) * 1998-05-18 2000-08-08 Lucent Technologies Inc. Incrementally continuous laser cleaving process
EP0977276A1 (en) * 1998-07-08 2000-02-02 Hewlett-Packard Company Semiconductor device cleave initiation
EP0989430A3 (en) * 1998-09-24 2000-05-24 LG Cable & Machinery Ltd. Method for manufacturing laser diode chip, optical transmitting/receiving module and method for aligning positions thereof
US6074934A (en) * 1998-11-20 2000-06-13 Lucent Technologies Inc. Apparatus for cleaving laser bars
US6102267A (en) * 1998-12-10 2000-08-15 Lucent Technologies, Inc. Method and apparatus for non-contact pulsating jet cleaving of a semiconductor material
JP2001250799A (ja) * 2000-03-03 2001-09-14 Mitsubishi Electric Corp 半導体ウェハおよび半導体装置
US6415843B1 (en) 2001-01-10 2002-07-09 Anadigics, Inc. Spatula for separation of thinned wafer from mounting carrier
GB2371406A (en) * 2001-01-23 2002-07-24 Univ Glasgow An Optically Active Device
US6475878B1 (en) * 2001-08-09 2002-11-05 Dusan Slepcevic Method for singulation of integrated circuit devices
US6995032B2 (en) * 2002-07-19 2006-02-07 Cree, Inc. Trench cut light emitting diodes and methods of fabricating same
US6881600B2 (en) * 2002-07-29 2005-04-19 Digital Optics Corp Etching in combination with other processing techniques to facilitate alignment of a die in a system and structures formed thereby
JP2006511943A (ja) * 2002-12-20 2006-04-06 クリー　インコーポレイテッド 半導体デバイスの作製方法及び半導体デバイス
JP4776907B2 (ja) * 2003-11-11 2011-09-21 日本電波工業株式会社 光学フィルタの製造方法
US7052977B1 (en) 2004-07-06 2006-05-30 National Semiconductor Corporation Method of dicing a semiconductor wafer that substantially reduces the width of the saw street
JP4731241B2 (ja) * 2005-08-02 2011-07-20 株式会社ディスコ ウエーハの分割方法
JP4945167B2 (ja) * 2006-05-12 2012-06-06 スタンレー電気株式会社 半導体発光素子の製造方法及び該製造方法により製造された半導体発光素子の実装方法
KR20120031697A (ko) * 2010-09-27 2012-04-04 삼성전자주식회사 패키지 적층 구조 및 그 제조 방법
GB2489397B (en) * 2011-03-04 2013-08-14 Univ Swansea A method of making a semiconductor wafer
US9356422B2 (en) * 2014-02-26 2016-05-31 Applied Optoelectronics, Inc. Scribe etch process for semiconductor laser chip manufacturing
DE102015203393A1 (de) * 2015-02-25 2016-08-25 Infineon Technologies Ag Halbleiterelement und Verfahren zu Herstellen von diesem
US10490428B2 (en) * 2017-12-22 2019-11-26 Lumidleds LLC Method and system for dual stretching of wafers for isolated segmented chip scale packages

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1652512B2 (de) * 1967-05-29 1976-08-26 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von halbleiterbauelementen
JPS5270781A (en) * 1975-11-12 1977-06-13 Nec Corp Manufacture of semiconductor laser crystal piece
JPS5527623A (en) * 1978-08-17 1980-02-27 Mitsubishi Electric Corp Semiconductor wafer dividing method
US4236296A (en) * 1978-10-13 1980-12-02 Exxon Research & Engineering Co. Etch method of cleaving semiconductor diode laser wafers
GB2035684B (en) * 1978-10-13 1983-08-03 Exxon Research Engineering Co Subdividing semiconductor wafers
US4237601A (en) * 1978-10-13 1980-12-09 Exxon Research & Engineering Co. Method of cleaving semiconductor diode laser wafers
JPS5793545A (en) * 1980-12-03 1982-06-10 Fujitsu Ltd Manufacture of semiconductor device
US4604161A (en) * 1985-05-02 1986-08-05 Xerox Corporation Method of fabricating image sensor arrays
DE3731312C2 (de) * 1987-09-17 1997-02-13 Siemens Ag Verfahren zum Vereinzeln von monolithisch hergestellten Laserdioden
FR2648274B1 (fr) * 1989-06-07 1994-07-29 Commissariat Energie Atomique Procede et dispositif de marquage et de clivage de plaquettes de materiaux semi-conducteurs monocristallins
JPH04276645A (ja) * 1991-03-04 1992-10-01 Toshiba Corp 化合物半導体ウエーハのダイシング方法

Also Published As

Publication number Publication date
GB9424642D0 (en) 1995-02-01
KR950021824A (ko) 1995-07-26
GB2285333B (en) 1998-06-17
SG43162A1 (en) 1997-10-17
GB2285333A (en) 1995-07-05
JPH07211674A (ja) 1995-08-11
US5418190A (en) 1995-05-23

Similar Documents

Publication Publication Date Title
KR0149193B1 (ko) 전기-광 장치 제조방법
KR960005047B1 (ko) 화합물 반도체 웨이퍼의 다이싱방법
US5904546A (en) Method and apparatus for dicing semiconductor wafers
US6518079B2 (en) Separation method for gallium nitride devices on lattice-mismatched substrates
US4729971A (en) Semiconductor wafer dicing techniques
US5882988A (en) Semiconductor chip-making without scribing
US20030077878A1 (en) Method for dicing a semiconductor wafer
US20040115901A1 (en) Method for dividing semiconductor wafer
JP2000091636A (ja) 半導体発光素子の製法
KR20080106377A (ko) 반도체 발광소자의 제조방법
KR100789200B1 (ko) 반도체 칩 제조 방법 및 반도체 칩
US6335559B1 (en) Semiconductor device cleave initiation
CA1042115A (en) Removal of projections on epitaxial layers
KR20100042081A (ko) 반도체 웨이퍼 절단 방법
JP2002319554A (ja) ウェーハ分割方法およびウェーハ分割装置
JPH11274559A (ja) 窒化ガリウム系半導体ウエハ及びその製造方法
CN107946284B (zh) 一种led芯片切割道标识及其制作方法
US7179720B2 (en) Pre-fabrication scribing
JP2004221423A (ja) 半導体装置の製造方法
US6281031B1 (en) Method of severing a semiconductor wafer
JP4013664B2 (ja) 半導体発光素子の製造方法
JPS60149151A (ja) 半導体ウエハのダイシング方法
US20230274978A1 (en) Efficient removal of street test devices during wafer dicing
JPS60123086A (ja) 半導体レ−ザの製造方法
JPS59232475A (ja) 半導体素子の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20010531

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee