KR20100042081A - 반도체 웨이퍼 절단 방법 - Google Patents

반도체 웨이퍼 절단 방법 Download PDF

Info

Publication number
KR20100042081A
KR20100042081A KR1020080101209A KR20080101209A KR20100042081A KR 20100042081 A KR20100042081 A KR 20100042081A KR 1020080101209 A KR1020080101209 A KR 1020080101209A KR 20080101209 A KR20080101209 A KR 20080101209A KR 20100042081 A KR20100042081 A KR 20100042081A
Authority
KR
South Korea
Prior art keywords
wafer
cutting
scribe line
semiconductor
holes
Prior art date
Application number
KR1020080101209A
Other languages
English (en)
Inventor
김남승
유영석
한진수
안성진
Original Assignee
삼성엘이디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성엘이디 주식회사 filed Critical 삼성엘이디 주식회사
Priority to KR1020080101209A priority Critical patent/KR20100042081A/ko
Publication of KR20100042081A publication Critical patent/KR20100042081A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Led Devices (AREA)
  • Dicing (AREA)

Abstract

본 발명은 레이저를 이용한 반도체 웨이퍼 절단 방법을 제공하기 위한 것으로, 웨이퍼의 상면 및 하면 중 일면에 칩 단위로 구분하는 복수개의 홀로 이루어진 스크라이브 라인이 형성되도록 레이저 빔을 조사하는 단계; 상기 복수개의 홀 형성시 발생된 분진의 제거를 위해, 상기 웨이퍼의 일면에 형성된 상기 스크라이브 라인을 에칭 처리하는 단계; 및 상기 웨이퍼를 상기 스크라이브 라인을 따라 절단하는 단계;를 포함함으로써, 레이저를 이용하여 반도체 웨이퍼의 절단 가공시 발생되는 분진과 같은 오염에 의한 발광 다이오드(LED) 칩의 휘도 저하를 방지할 수 있다.
레이저, 스크라이빙, 홀, 분진

Description

반도체 웨이퍼 절단 방법{A METHOD OF CUTTING A SEMICONDUCTOR WAFER}
본 발명은 레이저를 이용한 반도체 웨이퍼 절단 방법에 관한 것으로, 특히, 레이저를 이용하여 반도체 웨이퍼의 절단 가공시 발생되는 분진과 같은 오염에 의한 발광 다이오드(LED) 칩의 휘도 저하를 방지할 수 있는 반도체 웨이퍼 잘단 방법에 관한 것이다.
종래에는, 칩을 분리하는 방법으로 다이아몬드 블레이드 다이싱(Dicing) 또는 스크라이빙(Scribing)한 후 브레이킹(breaking)하는 방법 등의 기계적인 방법과, 비접촉 가공이 가능한 레이저를 사용하여 스크라이빙한 후 브레이킹 하는 방법이 일반적으로 행해지고 있다.
여기서, 스크라이빙은 웨이퍼를 완전히 절단하는 것이 아니라 절단홈을 형성한 후 개별 칩으로 절단하는 브레이킹 공정을 수행하는 방법이다.
즉, 다이아몬드 팁을 사용한 다이싱 또는 스크라이빙 방식은 다이아몬드 톱 날의 마모로 인한 품질 유지, 치핑 또는 크랙의 발생 등이 발생하고, 또한, 웨이퍼가 얇은 경우 다이아몬드 톱날의 하중에 의한 균열 및 깨짐 현상이 발생하여 생산성을 저하시켜 낮은 외관수율과 고비용의 다이아몬드 팁 소비의 문제가 있다.
그리고, 레이저를 사용한 스크라이빙 방식은 레이저에 의한 웨이퍼 가공시 발생되는 분진과 오염 등의 문제점이 있다.
이하, 도 1 및 도 2를 참조하여 레이저의 특징 및 레이저 빔을 이용한 반도체 웨이퍼의 절단부에 적용된 결과에 대해 구체적으로 설명하도록 한다.
도 1은 레이저의 특징을 설명하기 위한 SEM(Scanning Electron Microscope: 주사전자현미경) 사진이다.
도 1의 (a)와 같이, 레이저는 하나의 펄스당 하나의 V형태의 홀(A)을 형성한다. 이때, 레이저 빔이 조사되면서 웨이퍼가 액화 또는 기화되어 불특정 방향으로 비산되고, 재응고되어 홀 주위에 분진이 형성되게 된다.
도 1의 (b)와 같이, 레이저의 펄스를 겹쳐지게 하여 연속적으로 형성함으로써, 하나의 라인(line)(B)이 생성되고, 웨이퍼에 라인(B)의 형태로 절단홈을 형성한다.
도 2는 일반적인 웨이퍼 절단에 레이저 빔을 이용한 스크라이빙 결과를 나타내는 SEM 사진이다. 일반적으로 레이저를 사용한 스크라이빙 방식은, 후면 레이저 스크라이빙 방식과 전면 레이저 스크라이빙 방식으로 나눌 수 있다.
먼저, 후면 레이저 스크라이빙 방식은 레이저를 사용하여 사파이어 웨이퍼의 후면에 V홈을 형성한 후, 브레이킹하여 LED 칩을 분리한다. 한편, 전면 레이저 스크라이빙 방식은 레이저를 사용하여 사파이어 웨이퍼의 GaN 성장되어 있는 패턴방향에 V홈을 형성한 후, 브레이킹하여 LED 칩을 분리한다.
이러한 레이저를 이용한 스크라이빙 방식에 따르면, 도 2에 도시된 바와 같이, 레이저 가공으로 형성된 웨이퍼(20)의 V홈(30)에 레이저에 의해 용해 및 기화되었던 사파이어 또는 GaN가 재응고되는 과정에서 생성된 레이저분진(debris)(C)이 V홈(30) 주위에 융착되어 절단면의 품질을 저하시킨다.
또한, 이러한 레이저분진은 LED 칩의 경우, LED 칩의 광추출 효율을 저하시키는 방해역할을 하게 된다. 이 때문에 LED 칩의 휘도가 저하되는 현상이 발생하게 된다.
따라서, 레이저를 사용한 스크라이빙 방식은 다이아몬드 스크라이빙 방식에 비해 높은 외관수율과 저비용 생산이 가능한 반면, 스크라이브 라인 형성 과정에서 발생되는 분진에 의한 반도체층의 오염으로 인해 LED 칩의 휘도를 저하시키는 문제가 있다.
본 발명은 상술한 종래의 문제점을 개선하기 위해, 레이저 빔을 이용한 반도체 웨이퍼 절단시 발생되는 분진에 의한 오염을 비연속적인 홀을 형성함으로써 최소화하고, 또한, 에칭을 이용한 후처리 공정을 통하여 분진에 의한 오염을 제거함으로써 높은 외관수율 및 저비용 생산이 가능하며, LED 칩의 휘도 개선이 가능한 반도체 웨이퍼 절단 방법을 제공하고자 한다.
상술한 기술적 과제를 달성하기 위해, 본 발명의 일실시 형태에 따른 반도체 웨이퍼 절단 방법은, 웨이퍼의 상면 및 하면 중 일면에 칩 단위로 구분하는 복수개의 홀로 이루어진 스크라이브 라인이 형성되도록 레이저 빔을 조사하는 단계; 상기 복수개의 홀 형성시 발생된 분진의 제거를 위해, 상기 웨이퍼의 일면에 형성된 상기 스크라이브 라인을 에칭 처리하는 단계; 및 상기 웨이퍼를 상기 스크라이브 라인을 따라 절단하는 단계;를 포함한다.
바람직하게는, 상기 웨이퍼는 사파이어 기판일 수 있으며, 상기 웨이퍼는 상기 상면에 반도체층이 형성된 것이며, 상기 스크라이브 라인은 칩 사이에 형성된 복수개인 것을 특징으로 한다.
바람직하게는, 상기 웨이퍼를 절단하는 단계는, 상기 복수개의 스크라이브 라인을 따라 칩 단위로 절단하는 것이며, 상기 웨이퍼를 절단하는 단계는, 상기 웨이퍼에 외력을 가하는 것에 의해 수행되는 것을 특징으로 한다.
바람직하게는, 상기 홀은 원형의 수평 단면과, V자형의 수직 단면을 갖는 것이며, 상기 복수개의 홀은 서로 이격된 것을 특징으로 한다.
바람직하게는, 상기 에칭 처리하는 단계는, 상기 스크라이브 라인이 형성된 영역이 노출되도록 상기 웨이퍼의 일면에 마스크 패턴을 형성하는 단계; 및 상기 마크스 패턴을 이용해 상기 스크라이브 라인이 형성된 영역을 선택적으로 에칭 처리하는 단계;를 포함하는 것을 특징으로 한다.
본 발명에 의하면, 반도체 웨이퍼의 레이저 빔을 이용한 절단시 발생되는 분진에 의한 오염을 제거함으로써 절단 품질의 향상, 외관 수율 향상에 따른 생산성 증대의 효과를 가진다.
또한, 본 발명에 의하면, 반도체 웨이퍼의 레이저 빔을 이용한 절단시 발생되는 분진에 의한 오염을 제거함으로써 LED 칩의 휘도 저하를 방지할 뿐만 아니라, 홀에 의해 절단면에 형성되는 요철 형상에 의해 LED 칩의 휘도가 개선되는 효과를 가진다.
이하, 첨부된 도면을 참조하여 본 발명의 실시형태를 상세히 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당업계에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.
도 3은 본 발명의 일실시 형태에 따른 레이저 스크라이빙 공정을 이용한 반도체 웨이퍼 절단 방법을 설명하기 위한 공정의 수직 단면도를 나타낸 것이다.
본 발명에 일실시 형태에 따른 반도체 웨이퍼 절단 방법은 먼저, 도 3(a)에 도시된 바와 같이, 상면에 복수개의 반도체 소자가 형성된 반도체 웨이퍼를 마련한다. 반도체 웨이퍼는 사파이어 재질로 형성된 사파이어 기판일 수 있다. 하지만, 본 발명에 따른 절단 방법에서는 웨이퍼가 사파이어 기판으로 한정되는 것은 아니며, 비교적 견고한 기판에서 큰 효과를 얻을 수 있다.
구체적으로, 반도체 소자는 웨이퍼(310)상에 도전성 n형 반도체층(320), 활 성층(330), p형 반도체층(340) 및 포지티브 전극(350)이 적층된 LED 소자이다. 여기서, 반도체 소자는 수직형 구조를 예시하고 있으나, 이에 한정되는 것이 아니며, 수평형 구조도 가능하다. 따라서, 반도체 웨이퍼에는 웨이퍼(310) 상에 복수개의 반도체 소자가 형성된 후 레이저 스크라이빙 공정을 거쳐 단위 반도체 소자로 분리된다.
그 다음으로, 도 3(b)에 도시된 바와 같이, 복수개의 반도체 소자가 형성된 웨이퍼(310)의 일면에 레이저 빔을 조사하여 단위 반도체 소자의 피치 간격으로 스크라이브 라인(360)을 형성한다. 이때, 스크라이브 라인을 형성하는 조건으로 레이저 빔의 주파수(frequency)는 형성하고자 하는 홀의 폭과 깊이에 따라서 필요한 최소값이 바람직하며, 레이저 빔의 피드(feed)는 200mm/sec 이상이 바람직하고, 파워(power)는 0.5W 이상이 바람직하다. 예를 들어, 40KHz, 200mm/sec 또는 80KHz, 400mm/sec 의 조건에서도 동일한 홀 모양을 형성할 수 있다. 그러나, 이러한 조건은 예시된 조건에 한정되는 것은 아니며, 형성하고자 하는 홀의 폭과 깊이에 따라서 적절하게 변경할 수 있다.
여기서, 스크라이브 라인(360)은 레이저 빔을 각 반도체 소자 사이사이에 조사하여 형성된 복수개의 홀(360a)에 의해 각 반도체 소자를 분리하기 위한 크기를 갖는 격자 형상으로 형성된다.
그리고 각 홀(360a)은 레이저 빔의 단일 펄스에 의해 형성되며, 각 홀(360a)은 서로 겹쳐지지 않는 정도의 간격을 가지도록 서로 이격되어 형성된다. 그리고, 각 홀(360a)은 반도체 웨이퍼의 두께에 따라 적절한 깊이와 각 반도체 소자간 거리에 따라 적절한 반경으로 형성되며, 바람직하게는, 최대 20㎛ 이하의 깊이로 형성된다.
즉, 스크라이브 라인(360)은 서로 이격되어 정렬된 복수개의 홀(360a)에 의해 각 반도체 소자를 분리할 수 있는 크기를 갖도록 형성되며, 이후 반도체 웨이퍼에 일정한 외력을 인가함으로써 용이하게 반도체 소자 단위로 분리시키는 작용을 한다.
그리고, 스크라이브 라인(360)을 형성하는 각 홀(360a)에는 레이저 빔에 의한 웨이퍼(310)의 절단 가공시 발생되는 분진(D)이 융착되어 있다.
그런 다음, 도 3(c)에 도시된 바와 같이, 스프라이브 라인(360)을 형성하고 있는 각 홀(360a))에 융착된 분진(D)을 제거하기 위한 에칭 공정을 수행한다. 에칭 공정은 일반적인 포토리소그래피 공정을 통해 수행된다.
먼저, 스크라이브 라인(360)이 형성된 웨이퍼(310)의 일면에 포토레지스트막(370)을 코팅하여 형성하고, 스크라이브 라인(360)이 형성된 영역이 노출되도록 패터닝 된 마스크(380)를 이용하여 노광한다. 그러면, 마스크(380)에 패터닝된 패턴이 그대로 포토레지스트막(370)에 옮겨지게 된다. 이때, 포토레지스트막(370)은 이후 에칭 처리에 사용될 에칭액으로부터 반도체 소자를 보호하기 위한 보호막으로사용된다.
이후, 도 3(d)에 도시된 바와 같이, 스크라이브 라인(360)이 노출된 영역, 즉, 복수개의 홀(360a)이 형성된 영역에 에칭 처리를 수행하여 홀(360a)에 융착되어 있는 분진(D)을 제거한다. 이때, 스크라이브 라인(360)이 형성된 영역이 노출되도록 포토레지스트막(370)을 패터닝한 반도체 웨이퍼를 상온에서 50sec 동안 인산, 황산, 염산, 불화수소(HF) 등의 화학 용액에 침지하고, 복수개의 홀(360a) 내부 및 주변에 융착된 분진(D)을 습식 에칭으로 선택적으로 제거한다.
그런 다음, 분진(D)이 제거된 반도체 웨이퍼의 일면을 현상함으로써, 즉, 아세톤 등의 유기용제를 사용하여 남아있는 포토레지스트막(370)을 완벽하게 제거한다.
이러한 에칭 처리를 통해, 홀(360a)의 내부면 및 주변에 융착되어 있는 분진(D)이 선택적으로 제거되어 깨끗한 절단면을 얻을 수 있으며, 또한, LED 칩의 양호한 휘도를 얻을 수 있다.
그 다음에, 도 3(e)에 도시된 바와 같이, 스크라이브 라인(360)이 형성된 반대쪽, 즉, 웨이퍼(310)의 타면에 압력을 가하여 웨이퍼의 결정방향을 따라 반도체 웨이퍼를 절단하여 단위 반도체 소자(300)로 분리한다.
이와 같이 반도체 웨이퍼의 일면에 레이저 빔을 조사하여 스크라이브 라인(360)을 복수개의 홀(360a)로 형성함으로써 분진의 발생을 최소화하며, 에칭 공정을 통해 융착된 분진에 의한 오염물질을 완전하게 제거함으로써 깨끗한 절단면 및 반도체 소자의 표면을 얻을 수 있다. 또한, 반도체 소자가 LED 칩인 경우, 깨끗한 절단면 및 반도체 소자의 표면을 얻음으로써 LED 칩의 휘도를 개선할 수 있다.
또한, 반도체 소자가 LED 칩인 경우, 반도체 웨이퍼의 일면에 레이저 빔을 조사하여 형성된 복수개의 홀(360a)에 의해 형성된 스크라이브 라인을 따라 각 반도체 소자를 분리함으로써, 홀(360a)에 의한 절단면의 요철형상에 의해 LED 칩의 휘도를 개선할 수 있다.
도 4는 도 3의 본 발명의 일실시 형태에 따른 반도체 웨이퍼의 절단 방법에서, 스크라이브 라인을 형성하는 복수개의 홀을 나타낸 SEM 사진이다.
도 4에 도시된 바와 같이, 레이저 빔을 웨이퍼의 일면에 조사하여 복수개의 홀(360a, 360b. 360c)이 서로 겹쳐지지 않도록 이격시켜 형성하고, 이 복수개(360a, 360b. 360c)의 홀에 의해 스크라이브 라인(360)이 형성된다.
그리고 각 홀(360a, 360b. 360c) 내부 및 주위에는 레이저 빔의 절단 가공에 의해 생긴 분진이 융착되어 있다. 이러한 분진은 에칭 공정에 의해 제거된다.
도 5는 본 발명의 다른 실시형태에 따른 반도체 웨이퍼의 절단방법을 설명하기 위한 사시도이며, 웨이퍼는 사파이어 기판이며, 웨이퍼 상에 형성된 반도체 소자는 수평형 구조의 LED 소자이다.
구체적으로, 반도체 소자는 웨이퍼(510)상에 n형 반도체층(520), 활성층(530), p형 반도체층(540), 포지티브 전극(550) 및 네거티브 전극(570)이 적층된 LED 소자이다.
도 5(a)는 전면(front side)에 복수개의 홀(560a)에 의한 스크라이브 라인(560)을 형성하여 반도체 웨이퍼를 절단함으로써 각 반도체 소자로 분리하는 방법을 설명하는 사시도이며, 도 5(b)는 후면(back side)에 복수개의 홀(560a)에 의한 스크라이브 라인(560)을 형성하여 반도체 웨이퍼를 절단함으로써 각 반도체 소자로 분리하는 방법을 설명하는 사시도이다.
도 5(a) 및 도 5(b)에 도시된 바와 같이, 스크라이브 라인(560)은 하나의 반도체 소자를 빙둘러 원하는 형상으로 형성된다. 여기서, 스크라이브 라인(560)은 반도체 웨이퍼의 단위 반도체 소자들 사이에 레이저 빔을 조사하여 형성된 복수개의 홀(560a)로 형성되며, 전체적으로 격자 형상일 수 있다.
따라서, 도 3 내지 도 5에서 설명한 본 발명에 따른 반도체 웨이퍼 절단 방법에 의하면, 레이저 빔을 이용하여 반도체 웨이퍼를 절단함으로써 다이아몬트 팁을 이용한 스크라이빙 방법보다 저비용으로 용이하게 반도체 웨이퍼를 절단할 수 있으며, 크랙과 같은 결함이 없어 절단 품질의 향상, 외관 수율 향상에 따른 생선성 증대가 가능하다.
또한, 도 3 내지 도 5에서 설명한 본 발명에 따른 반도체 웨이퍼 절단 방법에 의하면, 레이저 빔을 이용해 홀을 형성하고, 이를 에칭 처리한 후 반도체 웨이퍼를 절단함으로써, 다이아몬드 스크라이빙 방법으로 절단된 LED 칩과 대비하여 0.5% LED 칩의 휘도 향상이 가능하다. 즉, 레이저 빔을 이용하여 웨이퍼에 홀을 형성하는 과정에서 홀 내부 및 주위에 융착된 분진을 에칭 처리로 제거함으로써 LED 칩의 휘도 저하를 방지할 수 있으며, 홀의 단면에 의해 형성되는 요철에 의해 LED 칩의 휘도가 향상될 수 있다.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
도 1은 레이저의 특징을 설명하기 위한 SEM(Scanning Electron Microscope: 주사전자현미경) 사진이고,
도 2는 일반적인 웨이퍼 절단에 레이저 빔을 이용한 스크라이빙 결과를 나타내는 SEM 사진이고,
도 3은 본 발명의 일실시 형태에 따른 레이저 스크라이빙 공정을 이용한 반도체 웨이퍼 절단 방법을 설명하기 위한 공정의 수직 단면도이고,
도 4는 도 3의 본 발명의 일실시 형태에 따른 반도체 웨이퍼의 절단 방법에서, 스크라이브 라인을 형성하는 복수개의 홀을 나타낸 SEM 사진이고, 그리고,
도 5는 본 발명의 다른 실시형태에 따른 반도체 웨이퍼의 절단방법을 설명하기 위한 사시도이다.

Claims (9)

  1. 웨이퍼의 상면 및 하면 중 일면에 칩 단위로 구분하는 복수개의 홀로 이루어진 스크라이브 라인이 형성되도록 레이저 빔을 조사하는 단계;
    상기 복수개의 홀 형성시 발생된 분진의 제거를 위해, 상기 웨이퍼의 일면에 형성된 상기 스크라이브 라인을 에칭 처리하는 단계; 및
    상기 웨이퍼를 상기 스크라이브 라인을 따라 절단하는 단계;를 포함하는 반도체 웨이퍼 절단 방법.
  2. 제1항에 있어서,
    상기 웨이퍼는 사파이어 기판인 것을 특징으로 하는 반도체 웨이퍼 절단 방법.
  3. 제1항에 있어서,
    상기 웨이퍼는 상기 상면에 반도체층이 형성된 것을 특징으로 하는 반도체 웨이퍼 절단 방법.
  4. 제1항에 있어서,
    상기 스크라이브 라인은 칩 사이에 형성된 복수개인 것을 특징으로 하는 반도체 웨이퍼 절단 방법.
  5. 제4항에 있어서,
    상기 웨이퍼를 절단하는 단계는, 상기 복수개의 스크라이브 라인을 따라 칩 단위로 절단하는 것을 특징으로 하는 반도체 웨이퍼 절단 방법.
  6. 제1항에 있어서,
    상기 웨이퍼를 절단하는 단계는, 상기 웨이퍼에 외력을 가하는 것에 의해 수행되는 것을 특징으로 하는 반도체 웨이퍼 절단 방법.
  7. 제1항에 있어서,
    상기 홀은 원형의 수평 단면과, V자형의 수직 단면을 갖는 것을 특징으로 하는 반도체 웨이퍼 절단 방법.
  8. 제1항에 있어서,
    상기 복수개의 홀은 서로 이격된 것을 특징으로 하는 반도체 웨이퍼 절단 방법.
  9. 제1항에 있어서,
    상기 에칭 처리하는 단계는,
    상기 스크라이브 라인이 형성된 영역이 노출되도록 상기 웨이퍼의 일면에 마스크 패턴을 형성하는 단계; 및
    상기 마크스 패턴을 이용해 상기 스크라이브 라인이 형성된 영역을 선택적으로 에칭 처리하는 단계;를 포함하는 것을 특징으로 하는 반도체 웨이퍼 절단 방법.
KR1020080101209A 2008-10-15 2008-10-15 반도체 웨이퍼 절단 방법 KR20100042081A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080101209A KR20100042081A (ko) 2008-10-15 2008-10-15 반도체 웨이퍼 절단 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080101209A KR20100042081A (ko) 2008-10-15 2008-10-15 반도체 웨이퍼 절단 방법

Publications (1)

Publication Number Publication Date
KR20100042081A true KR20100042081A (ko) 2010-04-23

Family

ID=42217542

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080101209A KR20100042081A (ko) 2008-10-15 2008-10-15 반도체 웨이퍼 절단 방법

Country Status (1)

Country Link
KR (1) KR20100042081A (ko)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102130237A (zh) * 2010-12-29 2011-07-20 映瑞光电科技(上海)有限公司 蓝宝石衬底led芯片的切割方法
KR101116067B1 (ko) * 2010-09-27 2012-02-13 희성전자 주식회사 수평 구조형 발광다이오드 소자 제조방법
US8852971B2 (en) 2011-10-13 2014-10-07 Samsung Electronics Co., Ltd. Method of cutting light emitting element packages employing ceramic substrate, and method of cutting multilayered object
KR20150015256A (ko) * 2013-07-31 2015-02-10 삼성디스플레이 주식회사 가요성 표시 장치
WO2019109888A1 (zh) * 2017-12-08 2019-06-13 昱鑫制造股份有限公司 半导体封装模块的切割方法及半导体封装单元
CN110291627A (zh) * 2019-04-15 2019-09-27 厦门市三安光电科技有限公司 一种led芯粒及led芯片的隐形切割方法
WO2021096067A1 (ko) * 2019-11-14 2021-05-20 (주)오이솔루션 반도체 웨이퍼를 가공하기 위한 방법

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101116067B1 (ko) * 2010-09-27 2012-02-13 희성전자 주식회사 수평 구조형 발광다이오드 소자 제조방법
CN102130237A (zh) * 2010-12-29 2011-07-20 映瑞光电科技(上海)有限公司 蓝宝石衬底led芯片的切割方法
US8852971B2 (en) 2011-10-13 2014-10-07 Samsung Electronics Co., Ltd. Method of cutting light emitting element packages employing ceramic substrate, and method of cutting multilayered object
KR20150015256A (ko) * 2013-07-31 2015-02-10 삼성디스플레이 주식회사 가요성 표시 장치
WO2019109888A1 (zh) * 2017-12-08 2019-06-13 昱鑫制造股份有限公司 半导体封装模块的切割方法及半导体封装单元
CN109904296A (zh) * 2017-12-08 2019-06-18 昱鑫制造股份有限公司 半导体封装模组的切割方法及半导体封装单元
CN110291627A (zh) * 2019-04-15 2019-09-27 厦门市三安光电科技有限公司 一种led芯粒及led芯片的隐形切割方法
WO2021096067A1 (ko) * 2019-11-14 2021-05-20 (주)오이솔루션 반도체 웨이퍼를 가공하기 위한 방법
KR20210059151A (ko) * 2019-11-14 2021-05-25 주식회사 오이솔루션 반도체 웨이퍼를 가공하기 위한 방법

Similar Documents

Publication Publication Date Title
US6518079B2 (en) Separation method for gallium nitride devices on lattice-mismatched substrates
KR20100042081A (ko) 반도체 웨이퍼 절단 방법
KR102065829B1 (ko) 기판 프로세싱 방법
US8912025B2 (en) Method for manufacture of bright GaN LEDs using a selective removal process
JP2006086516A (ja) 半導体発光素子の製造方法
JP5747743B2 (ja) 発光素子の製造方法
US20120319149A1 (en) Light-Emitting Device Structure and Method for Manufacturing the Same
JP2004031526A (ja) ３族窒化物系化合物半導体素子の製造方法
US9831128B2 (en) Method of processing a substrate
JP2006245062A (ja) Ｉｉｉ族窒化物系化合物半導体素子の製造方法及び発光素子
JP2008078440A (ja) 発光素子及びその製造方法
JP2007053381A (ja) 垂直構造の窒化ガリウム系ｌｅｄ素子の製造方法
JP2016506076A (ja) Ｌｅｄワイヤを備える隣接した領域の製造方法およびその製造方法により得られる装置
US20110183453A1 (en) Method for manufacturing semiconductor device
TW201528358A (zh) 光裝置晶圓之加工方法
US7811845B2 (en) Method for manufacturing high efficiency light-emitting diodes
US9269855B2 (en) Method for manufacturing high efficiency light-emitting diodes
JP2004228290A (ja) 半導体発光素子及びその製造方法
JP2012235012A (ja) 発光素子および発光素子の製造方法
JP2010109230A (ja) 半導体ウェハ及びその分割方法
JP2005286098A (ja) Ｉｉｉ族窒化物系化合物半導体素子のおよびその製造方法
JP2015144180A (ja) Ｌｅｄ素子製造用ウェハとその作製方法、およびｌｅｄ素子
JP4542508B2 (ja) 垂直型発光ダイオードおよびその製造方法
CN102623579A (zh) 半导体发光芯片制造方法
JP2008118134A (ja) 窒化物半導体発光素子及び製造方法

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
N231 Notification of change of applicant
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B601 Maintenance of original decision after re-examination before a trial
N231 Notification of change of applicant
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20111228

Effective date: 20121030

Free format text: TRIAL NUMBER: 2011101010463; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20111228

Effective date: 20121030