JP3856639B2 - 半導体発光素子の製造方法 - Google Patents
半導体発光素子の製造方法 Download PDFInfo
- Publication number
- JP3856639B2 JP3856639B2 JP2000317516A JP2000317516A JP3856639B2 JP 3856639 B2 JP3856639 B2 JP 3856639B2 JP 2000317516 A JP2000317516 A JP 2000317516A JP 2000317516 A JP2000317516 A JP 2000317516A JP 3856639 B2 JP3856639 B2 JP 3856639B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- chips
- chip
- plane
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P80/00—Climate change mitigation technologies for sector-wide applications
- Y02P80/30—Reducing waste in manufacturing processes; Calculations of released waste quantities
Landscapes
- Dicing (AREA)
- Led Devices (AREA)
Description
【発明の属する技術分野】
本発明は半導体発光素子の製造方法に関するものであり、特にウエハ単位面積当たりのチップ取れ数をより多くするための製造方法に関するものである。
【0002】
【従来の技術】
近年、発光ダイオード(LED)が屋内外の表示デバイスとして脚光を浴びている。特にその高輝度化に伴い、屋外用ディスプレイ市場が急伸、成長を続けている。可視光域のLEDはこれまで緑から赤色域でGaP、GaAsP、及びGaAlAsが中心であったが、AlGaInP系が実用化され緑色から赤色域の高輝度化が実現している。また、短波長の青色から緑色域についてGaN系LEDが挙げられるが、緑色域については動作電圧が低いAlGaInP系LEDの需要が大きい。
【0003】
代表として、AlGaInP系LEDエピタキシャル成長ウエハの構造を図4に示した。AlGaInP系LEDは閃亜鉛鉱型結晶であるN−GaAs基板1上にMOCVD法にて、N−GaAsバッファ層6、N−AlGaInPクラッド層7、AlGaInP活性層8、P−AlGaInPクラッド層9及びP−AlGaInP電流拡散層10を順次成長させ基板側及びエピタキシャル成長側にそれぞれ電極4、5を形成させたものである。ここで閃亜鉛鉱型結晶とは、GaAsやInPのようなIII−V族化合物結晶がとる特有の結晶配列を示す結晶構造であり、(100)面もしくは(100)から若干傾斜した面(一般にオフ基板と呼ばれる)を主面とする単結晶が基板として使用される。閃亜鉛鉱型結晶では(011)面が劈開面でありこの面にそってウエハをチップに分割することが行われている。
【0004】
このようなウエハをチップに分割するには一般的にダイシング法が用いられる。ダイシング法では所定の間隔でウエハをダイシングソー(切断刃)でダイシングし、化学エッチングした後チップに分割する方法である。前記化学エッチングは切断面(ダイシング面)に発生した表面欠陥を除去するために行われるものである。
【0005】
【発明が解決しようとする課題】
しかし、上記ダイシング法ではダイシング溝の幅及びエッチングによるロスが発生する。すなわち、250μm×250μm間隔でダイシングし、エッチングした後のチップサイズは平均230μm×230μmの出来上がりとなる。チップの原価を低減するためには一定のチップサイズのもと、ウエハ単位面積当たりのチップ取れ数を増やすことが必要で、このダイシング溝の幅及びエッチングによるロスが問題となる。
【0006】
また、ダイシング法によるチップ分割を行わずに、ウエハ厚みを薄くして基板側からけがき傷(スクライブ傷)を入れローラーによって押圧することでチップに分割するブレイク法がある。この方法ではダイシング法のようなダイシング溝の幅及びエッチングによるロスが発生しないため、単位面積当たりのチップ取れ数を増やすことができる。しかし、このブレイク法ではローラーによる押圧で確実にチップに分割するためには、チップ高さ(ウエハ厚み)を100μm程度にする必要がある。しかし、チップ高さが小さくなるとチップ底面からPN接合面までの距離が小さくなるため、チップを用いた製品の製造工程において、Agペーストがチップ側面に這い上がりPN接合面を短絡しリーク不良が発生するなどの問題がある。
【0007】
さらに、別のチップ分割法として、特開平5−285936号公報に開示されたけがき(スクライブ)法とエッチング法を併用したものがある。この併用法はウエハの一方の面にけがきによって溝を形成し、もう一方の面には前記けがきによる溝に直交する方向にエッチングによる溝を形成し、しかる後、ローラーの押圧によってチップに分割するものである。しかし、この併用法もウエハの厚みは100μm程度まで薄くして実施されており、前記リーク不良が発生することに変わりはない。
【0008】
本発明は上記課題を解決するためになされたものであり、リーク不良を発生することなくウエハ単位面積当たりのチップ取れ数を増やすことのできる半導体発光素子の製造方法の提供を目的とするものである。
【0009】
【課題を解決するための手段】
上記目的を達成するために、この発明に係わる半導体発光素子の製造方法は、(100)面から[01−1]方向にθ°傾いた面を主表面とする閃亜鉛鉱型結晶基板上に少なくとも発光層を形成したウエハを、複数個のチップに分割する半導体発光素子の製造方法において、
前記ウエハの表面の所定の位置に、化学エッチング法により、[01−1]方向およびウエハの厚み方向に直交する[011]方向に延伸する溝を形成する工程と、
前記ウエハの厚みをdとした時、前記基板の裏面の、前記ウエハの表面の所定の位置であって[011]方向に延伸する溝を形成する所定の位置に対し[01−1]方向にd×tanθで表わされる距離だけ離れた位置にけがき傷を入れる工程と、
前記ウエハの表面から曲げ応力を加えて、前記ウエハを複数個のチップに分割する工程とを含み、
前記複数個のチップに分割する工程は、
前記溝を形成する工程および前記けがき傷を入れる工程の後、前記ウエハを円筒体に対し押圧した状態で[011]方向に相対的に移動させて、(100)面に対してオフ角度を持たない第1の劈開面を利用して、前記ウエハの表面から曲げ応力を加えて、前記ウエハをバー状に分割する段階と、
前記段階の後、前記バー状に分割されたウエハを前記円筒体に対し押圧した状態で[01−1]方向に相対的に移動させて、(100)面に対してオフ角度を持つ第2の劈開面を利用して、前記ウエハの表面から曲げ応力を加えて、前記ウエハを複数個のチップに分割する段階とを含むことを特徴とする。
【0014】
【発明の実施の形態】
図1は本発明の製造方法を用いて作製されたLEDチップを[01−1]方向から見た断面図である。本LEDの構造は(100)面に対して主面が[01−1]方向に15°傾いたN−GaAs基板11の主面上にMOCVD法を用いて、N−GaAsバッファ層(厚み0.5μm)12、N−(Al0.7Ga0.3)0.5In0.5Pクラッド層(厚み1.0μm)13、アンドープ(Al0.3Ga0.7)0.5In0.5P活性層(厚み0.5μm、黄色発光組成に相当)14、P−(Al0.7Ga0.3)0.5In0.5Pクラッド層(厚み1.0μm)15、P−(Al0.05Ga0.95)0.5In0.5P電流拡散層(厚み7μm)16を順次エピタキシャル成長させたウエハのエピタキシャル成長表面にAuBe/Au材料を蒸着しP電極17を形成し、また、後述のようにN−GaAs基板11の裏面を研磨した後、AuGe材料を蒸着しN電極18を形成することによって得られる。
【0015】
次に本実施形態のLEDチップの作製方法を図1及び図2に基づいて説明する。図2(a)は基板の結晶方向を表わすものである。この図に示すOF(オリエンテーション・フラット)とは基板と結晶方位の関係を示すためもので、この例では結晶の劈開面の一つである[011]方向20に平行に設けてある。前記P電極(図示せず)の表面に幅10μmの[011]方向20と[01−1]方向21に延伸した格子状パターンをフォトレジストを用いて形成する。前記P電極のパターン形成は基板の劈開面に平行なOFに合せてマスクアライメントすることで所望の方向に沿ったパターンを形成することができる。ここでは前記P電極のパターン間隔は200μm×200μmとした。格子状に作製されたフォトレジストパターンがついたウエハを、HCl:CH3COOH:H2O2=31:62:7の組成からなるエッチング液に5分間浸漬するとP−(Al0.05Ga0.95)0.5In0.5P電流拡散層が除去される。さらに、エッチング液を30分放置した後、ウエハを再度このエッチング液に浸漬させ、P−(Al0.7Ga0.3)0.5In0.5Pクラッド層、アンドープ(Al0.3Ga0.7)0.5In0.5P活性層、及びN−(Al0.7Ga0.3)0.5In0.5Pクラッド層を除去させる。このエッチング液はGaAsに対してエッチングレートが遅いため、エピタキシャルウエハ表面からのエッチングはGaAsのところでほとんど停止する。GaAsのエッチングはアンモニア系エッチング液にて行い、所望の溝25(深さh)を得る。アンモニア系のエッチング液はGaAsのエッチングにおいてそのエッチング面を平滑にすることが容易である。即ち、前記エッチング深さだけチップ高さを高くすることができるので、チップを用いた製品の製造工程において、Agペーストがチップ側面に這い上がりPN接合面を短絡するリーク不良の発生を抑制できる。本実施の形態では溝25の深さhを20μmとした。
【0016】
次に、N−GaAs基板11の裏面を研磨し所望の厚みに加工する。本実施の形態ではウエハ全体の厚みを150μmとした。さらに、この裏面研磨面をエッチングすることで研磨によるダメージ層を除去し、その後、例えばAuGeをこの面に形成することでN電極18を得る。以上の工程でLEDのウエハ工程が完了する。
【0017】
次に、けがき傷を入れる工程について説明する。ウエハのP電極17側の表面に粘着シート24を貼り、ウエハ表面に形成させた格子状の溝に沿ってN−GaAs基板11裏面側をダイアモンドツールにてけがき傷を入れる。ここで(100)に対して[01−1]方向21に15°傾いたN−GaAs基板11を使用しているためOFと水平方向のけがき傷23はウエハ表面に設けられた溝25に対して[01−1]方向21にずれた状態で対向している。このずれ量は概略d×tanθ(dは基板の厚み、θは基板表面の傾き角度)で示される。本実施の形態の場合、dはウエハ全体の厚み150μmから溝25の深さ(h)20μmを差し引いた正味のウエハ厚さ130μmであり、θは15°である。従って、この値を上式に当てはめるとずらすべき距離は略35μmとなる。
【0018】
次にチップに分割する工程について説明する。けがきが完了した後、粘着シート24に貼ったエピタキシャルウエハのN−GaAs基板裏面に保護紙(図示せず)を貼った後、粘着シート24側からローラー22によって押圧する。このとき[011]方向20にローラー22を移動しながら押圧し、第1の劈開面を利用してウエハをバー状に分割する。次に[01−1]方向21にローラー22を移動しながら押圧し、第2の劈開面26を利用しチップに分割する。これは(100)面に対してオフ角度を持たない第1の劈開面に比べ、オフ角度を持った第2の劈開面26は良好な劈開面が得にくいためである。従って第2の劈開面26を出す工程を第1の劈開面を出す工程の後に実施する方が、チップの欠け等が少なく歩留まりが向上する。図2(b)は第2の劈開面26を得る[01−1]方向21へのローラー22の押圧による分割(ブレイク)を示す図である。この時、けがき傷23から発生した第2の劈開面26は15°右上方向へ延び、概略d×tanθで求めた位置で基板表面側に形成した溝25に達する。このブレイクが終わった後、粘着シート24を拡大すると個々に分離されたチップが得られる。
【0019】
一般に、LEDチップは、チップを用いた製品の製造工程におけるAgペーストによるリーク不良発生を防止するためチップ高さは140μm以上が必要とされる。また、ダイボンド時のダイシェア強度を確保する観点からチップの表面側のサイズは180μm×180μm以上が要求されている。今回作製したチップは、図1に示す通り、チップ裏面サイズ200μm×200μm、チップ表面サイズ180μm×180μm、チップ高さ150μmとなった。同じチップサイズの場合、従来例では1890チップ/cm2、本発明による実施の形態では2500チップ/cm2となり24%の原価低減が実現できた。けがき、ブレイクによるチップ分割におけるけがき間隔とチップ分割後に良好な劈開面が得られる最大の厚みの関係を図3に示した。従来は、けがき間隔200μmの場合、ウエハ厚みは120μmであり、けがき間隔280μmの場合、ウエハ厚みは150μm(図中●で示す)であった。一方、本発明を用いた場合、けがき間隔200μmで150μmのウエハ厚み(図中○で示す)が得られた。さらに、ウエハ表面に設ける格子状の溝深さを30μmまでエッチングすることが可能であり、この場合160μmのウエハ厚みとなり、チップを用いた製品の製造工程におけるチップ高さに関する問題の発生が抑制された。
【0020】
以上、本説明ではAlGaInP系LEDについて説明したが本発明の材料はこれに限定されるものではなく、GaAsP系やGaAlAs系など広い範囲に適用できることは言うまでもない。また、半導体レーザチップの製造工程においてレーザバーからチップに分割する際にも適用できる。さらに、本実施の形態ではエピタキシャルウエハ表面への溝形成にウエットエッチングのみを用いたがこれに限定されるものではなく、ドライエッチングやハーフダイシング後にウエットエッチングを行い残留歪みを除去する方法などを使用しても良い。
【0021】
【発明の効果】
以上説明してきたように、本発明によれば、傾いた基板であってもウエハ表面の所定の位置においてチップに分割することが容易になる。また、ダイシング法によってチップに分割する時に発生するダイシング溝の幅及びエッチングによるロスをなくすことができる。そして基板裏面に形成されたけがき傷から発生した劈開面が溝に達するため、チップの高さを十分に確保することができ、チップを用いた製品の製造工程におけるリーク発生不良を抑制することが可能となる。また、ウエハ表面の所定の位置においてチップに分割することが容易になる。また、劈開を利用してチップに分割しているため、ダイシング法による分割時に生じる歪みは発生しない。さらに、ローラーによる押圧後に得られる分割されたチップの欠け等の発生を少なくすることができ、歩留まりが向上し製造原価を低減することが可能となる。
【図面の簡単な説明】
【図1】本発明の製造方法を用いて作製したLEDチップの構造図である。
【図2】本発明に係わるチップ分割方法を示す図であり、(a)は基板と結晶方向の関係を示すもの、(b)はバー状に分割されたウエハをチップに分割するときの状態を示すものである。
【図3】本発明を利用した時のけがき間隔とウエハ厚みの関係を示す図である。
【図4】従来のLEDチップに係わるエピタキシャルウエハ構造断面図である。
【符号の説明】
11 N−GaAs基板
12 N−GaAsバッファ層
13 N−(Al0.7Ga0.3)0.5In0.5Pクラッド層
14 アンドープ(Al0.3Ga0.7)0.5In0.5P活性層
15 P−(Al0.7Ga0.3)0.5In0.5Pクラッド層
16 P−(Al0.05Ga0.95)0.5In0.5P電流拡散層
17 P電極
18 N電極
20 [011]方向
21 [01−1]方向
22 ローラー
23 けがき傷
24 粘着シート
25 溝
26 第2の劈開面
Claims (1)
- (100)面から[01−1]方向にθ°傾いた面を主表面とする閃亜鉛鉱型結晶基板上に少なくとも発光層を形成したウエハを、複数個のチップに分割する半導体発光素子の製造方法において、
前記ウエハの表面の所定の位置に、化学エッチング法により、[01−1]方向およびウエハの厚み方向に直交する[011]方向に延伸する溝を形成する工程と、
前記ウエハの厚みをdとした時、前記基板の裏面の、前記ウエハの表面の所定の位置であって[011]方向に延伸する溝を形成する所定の位置に対し[01−1]方向にd×tanθで表わされる距離だけ離れた位置にけがき傷を入れる工程と、
前記ウエハの表面から曲げ応力を加えて、前記ウエハを複数個のチップに分割する工程とを含み、
前記複数個のチップに分割する工程は、
前記溝を形成する工程および前記けがき傷を入れる工程の後、前記ウエハを円筒体に対し押圧した状態で[011]方向に相対的に移動させて、(100)面に対してオフ角度を持たない第1の劈開面を利用して、前記ウエハの表面から曲げ応力を加えて、前記ウエハをバー状に分割する段階と、
前記段階の後、前記バー状に分割されたウエハを前記円筒体に対し押圧した状態で[01−1]方向に相対的に移動させて、(100)面に対してオフ角度を持つ第2の劈開面を利用して、前記ウエハの表面から曲げ応力を加えて、前記ウエハを複数個のチップに分割する段階とを含むことを特徴とする半導体発光素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000317516A JP3856639B2 (ja) | 2000-10-18 | 2000-10-18 | 半導体発光素子の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000317516A JP3856639B2 (ja) | 2000-10-18 | 2000-10-18 | 半導体発光素子の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002124489A JP2002124489A (ja) | 2002-04-26 |
JP3856639B2 true JP3856639B2 (ja) | 2006-12-13 |
Family
ID=18796291
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000317516A Expired - Fee Related JP3856639B2 (ja) | 2000-10-18 | 2000-10-18 | 半導体発光素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3856639B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010087422A (ja) * | 2008-10-02 | 2010-04-15 | Sharp Corp | 光結合型半導体装置、及びそれを備える電子機器 |
JP6496664B2 (ja) | 2013-11-07 | 2019-04-03 | 東芝ホクト電子株式会社 | 発光装置 |
KR102681834B1 (ko) | 2016-09-27 | 2024-07-04 | 삼성디스플레이 주식회사 | 디스플레이 장치 |
-
2000
- 2000-10-18 JP JP2000317516A patent/JP3856639B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002124489A (ja) | 2002-04-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3904585B2 (ja) | 半導体素子の製造方法 | |
JP3230572B2 (ja) | 窒化物系化合物半導体素子の製造方法及び半導体発光素子 | |
JP5370262B2 (ja) | 半導体発光チップおよび基板の加工方法 | |
JP5179068B2 (ja) | 化合物半導体素子の製造方法 | |
TWI327340B (en) | Production method for semiconductor device | |
JP4385746B2 (ja) | 窒化物系半導体素子の製造方法 | |
KR20080106377A (ko) | 반도체 발광소자의 제조방법 | |
US8155162B2 (en) | Nitride semiconductor laser device and method of manufacturing the same | |
JPH0982587A (ja) | 非方形電子チップの製造方法 | |
JP2001176823A (ja) | 窒化物半導体チップの製造方法 | |
JPH0611071B2 (ja) | 化合物半導体基板の分割方法 | |
JP4710148B2 (ja) | 窒化物半導体チップの製造方法 | |
JP5377016B2 (ja) | 半導体装置の製造方法 | |
JP3421523B2 (ja) | ウエハーの分割方法 | |
US20060040500A1 (en) | Nitride semiconductor chip and method for manufacturing nitride semiconductor chip | |
JPH11126763A (ja) | 半導体デバイスの分離方法 | |
KR100815226B1 (ko) | 질화갈륨계 발광 다이오드 소자의 제조방법 | |
JP3856639B2 (ja) | 半導体発光素子の製造方法 | |
JP2006203251A (ja) | 半導体素子の製造方法 | |
JP3956422B2 (ja) | 3−5族化合物半導体チップの製造方法 | |
JPH0233948A (ja) | 光半導体装置の製造方法 | |
KR101062611B1 (ko) | 반도체 레이저 다이오드의 스크라이빙 방법 | |
KR100631419B1 (ko) | 질화갈륨계 발광 다이오드 소자의 제조방법 | |
JP2009059773A (ja) | 半導体レーザ装置の製造方法 | |
JPH09270528A (ja) | 発光ダイオード素子及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050421 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050426 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050623 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050623 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050830 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051031 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060228 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060501 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060905 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060912 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110922 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120922 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130922 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |