JP2002124489A - 半導体発光素子の製造方法 - Google Patents

半導体発光素子の製造方法

Info

Publication number
JP2002124489A
JP2002124489A JP2000317516A JP2000317516A JP2002124489A JP 2002124489 A JP2002124489 A JP 2002124489A JP 2000317516 A JP2000317516 A JP 2000317516A JP 2000317516 A JP2000317516 A JP 2000317516A JP 2002124489 A JP2002124489 A JP 2002124489A
Authority
JP
Japan
Prior art keywords
wafer
chips
light emitting
chip
emitting device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000317516A
Other languages
English (en)
Other versions
JP3856639B2 (ja
Inventor
Hiroshi Umeda
浩 梅田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2000317516A priority Critical patent/JP3856639B2/ja
Publication of JP2002124489A publication Critical patent/JP2002124489A/ja
Application granted granted Critical
Publication of JP3856639B2 publication Critical patent/JP3856639B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P80/00Climate change mitigation technologies for sector-wide applications
    • Y02P80/30Reducing waste in manufacturing processes; Calculations of released waste quantities

Landscapes

  • Led Devices (AREA)
  • Dicing (AREA)

Abstract

(57)【要約】 【課題】 チップ分割時の材料ロスを減らし、原価低減
を図る。 【解決手段】 ウエハの厚みをdとした時、基板の裏面
の、ウエハの表面の所定の位置に対しd×tanθで表わ
される距離だけ[01−1]方向に離れた位置にけがき
傷23を入れる工程と、ウエハの表面から曲げ応力を加
えて、ウエハを複数個のチップに分割する工程とを含む
ことを特徴とする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体発光素子の製
造方法に関するものであり、特にウエハ単位面積当たり
のチップ取れ数をより多くするための製造方法に関する
ものである。
【0002】
【従来の技術】近年、発光ダイオード(LED)が屋内
外の表示デバイスとして脚光を浴びている。特にその高
輝度化に伴い、屋外用ディスプレイ市場が急伸、成長を
続けている。可視光域のLEDはこれまで緑から赤色域
でGaP、GaAsP、及びGaAlAsが中心であっ
たが、AlGaInP系が実用化され緑色から赤色域の
高輝度化が実現している。また、短波長の青色から緑色
域についてGaN系LEDが挙げられるが、緑色域につ
いては動作電圧が低いAlGaInP系LEDの需要が
大きい。
【0003】代表として、AlGaInP系LEDエピ
タキシャル成長ウエハの構造を図4に示した。AlGa
InP系LEDは閃亜鉛鉱型結晶であるN−GaAs基
板1上にMOCVD法にて、N−GaAsバッファ層
6、N−AlGaInPクラッド層7、AlGaInP
活性層8、P−AlGaInPクラッド層9及びP−A
lGaInP電流拡散層10を順次成長させ基板側及び
エピタキシャル成長側にそれぞれ電極4、5を形成させ
たものである。ここで閃亜鉛鉱型結晶とは、GaAsや
InPのようなIII−V族化合物結晶がとる特有の結
晶配列を示す結晶構造であり、(100)面もしくは
(100)から若干傾斜した面(一般にオフ基板と呼ば
れる)を主面とする単結晶が基板として使用される。閃
亜鉛鉱型結晶では(011)面が劈開面でありこの面に
そってウエハをチップに分割することが行われている。
【0004】このようなウエハをチップに分割するには
一般的にダイシング法が用いられる。ダイシング法では
所定の間隔でウエハをダイシングソー(切断刃)でダイ
シングし、化学エッチングした後チップに分割する方法
である。前記化学エッチングは切断面(ダイシング面)
に発生した表面欠陥を除去するために行われるものであ
る。
【0005】
【発明が解決しようとする課題】しかし、上記ダイシン
グ法ではダイシング溝の幅及びエッチングによるロスが
発生する。すなわち、250μm×250μm間隔でダ
イシングし、エッチングした後のチップサイズは平均2
30μm×230μmの出来上がりとなる。チップの原
価を低減するためには一定のチップサイズのもと、ウエ
ハ単位面積当たりのチップ取れ数を増やすことが必要
で、このダイシング溝の幅及びエッチングによるロスが
問題となる。
【0006】また、ダイシング法によるチップ分割を行
わずに、ウエハ厚みを薄くして基板側からけがき傷(ス
クライブ傷)を入れローラーによって押圧することでチ
ップに分割するブレイク法がある。この方法ではダイシ
ング法のようなダイシング溝の幅及びエッチングによる
ロスが発生しないため、単位面積当たりのチップ取れ数
を増やすことができる。しかし、このブレイク法ではロ
ーラーによる押圧で確実にチップに分割するためには、
チップ高さ(ウエハ厚み)を100μm程度にする必要
がある。しかし、チップ高さが小さくなるとチップ底面
からPN接合面までの距離が小さくなるため、チップを
用いた製品の製造工程において、Agペーストがチップ
側面に這い上がりPN接合面を短絡しリーク不良が発生
するなどの問題がある。
【0007】さらに、別のチップ分割法として、特開平
5−285936号公報に開示されたけがき(スクライ
ブ)法とエッチング法を併用したものがある。この併用
法はウエハの一方の面にけがきによって溝を形成し、も
う一方の面には前記けがきによる溝に直交する方向にエ
ッチングによる溝を形成し、しかる後、ローラーの押圧
によってチップに分割するものである。しかし、この併
用法もウエハの厚みは100μm程度まで薄くして実施
されており、前記リーク不良が発生することに変わりは
ない。
【0008】本発明は上記課題を解決するためになされ
たものであり、リーク不良を発生することなくウエハ単
位面積当たりのチップ取れ数を増やすことのできる半導
体発光素子の製造方法の提供を目的とするものである。
【0009】
【課題を解決するための手段】上記目的を達成するため
に、この発明に係わる半導体発光素子の製造方法は、
(100)から[01−1]方向にθ°傾いた面を主表
面とする閃亜鉛鉱型結晶基板上に少なくとも発光層を形
成したウエハを、複数個のチップに分割する半導体発光
素子の製造方法おいて、前記ウエハの厚みをdとした
時、前記基板の裏面の、前記ウエハの表面の所定の位置
に対しd×tanθで表わされる距離だけ[01−1]
方向に離れた位置にけがき傷を入れる工程と、前記ウエ
ハの表面から曲げ応力を加えて、前記ウエハを複数個の
チップに分割する工程とを含むことを特徴とする。
【0010】また、この発明に係わる半導体発光素子の
製造方法は、前記ウエハの表面の所定の位置に、化学エ
ッチング法により[011]方向に延伸する溝を形成す
る工程を含むことを特徴とする。
【0011】さらに、この発明に係わる半導体発光素子
の製造方法は、前記ウエハの表面から曲げ応力を加えて
複数個のチップに分割する工程は、前記ウエハを円筒体
に対し押圧した状態で[01−1]方向に相対的に移動
させることを特徴とする。
【0012】また、この発明に係わる半導体発光素子の
製造方法は、前記複数個のチップに分割する工程は、前
記ウエハを前記円筒体に対し押圧した状態で[011]
方向に相対的に移動させた後、前記ウエハを前記円筒体
に対し押圧した状態で[01−1]方向に相対的に移動
させることを特徴とする。
【0013】また、この発明に係わる半導体発光素子の
製造方法は、前記ウエハを前記円筒体に対し押圧した状
態で[01−1]方向に相対的に移動する工程におい
て、押圧する方向は前記基板裏面側のけがき傷から分割
されたとき一対になる前記エッチング法により形成され
た溝の方向としたことを特徴とする。
【0014】
【発明の実施の形態】図1は本発明の製造方法を用いて
作製されたLEDチップを[01−1]方向から見た断
面図である。本LEDの構造は(100)面に対して主
面が[01−1]方向に15°傾いたN−GaAs基板
11の主面上にMOCVD法を用いて、N−GaAsバ
ッファ層(厚み0.5μm)12、N−(Al0.7Ga
0.30.5In0.5Pクラッド層(厚み1.0μm)1
3、アンドープ(Al0.3Ga0.70 .5In0.5P活性層
(厚み0.5μm、黄色発光組成に相当)14、P−
(Al0 .7Ga0.30.5In0.5Pクラッド層(厚み1.
0μm)15、P−(Al0.05Ga0.950.5In0.5
電流拡散層(厚み7μm)16を順次エピタキシャル成
長させたウエハのエピタキシャル成長表面にAuBe/
Au材料を蒸着しP電極17を形成し、また、後述のよ
うにN−GaAs基板11の裏面を研磨した後、AuG
e材料を蒸着しN電極18を形成することによって得ら
れる。
【0015】次に本実施形態のLEDチップの作製方法
を図1及び図2に基づいて説明する。図2(a)は基板
の結晶方向を表わすものである。この図に示すOF(オ
リエンテーション・フラット)とは基板と結晶方位の関
係を示すためもので、この例では結晶の劈開面の一つで
ある[011]方向20に平行に設けてある。前記P電
極(図示せず)の表面に幅10μmの[011]方向2
0と[01−1]方向21に延伸した格子状パターンを
フォトレジストを用いて形成する。前記P電極のパター
ン形成は基板の劈開面に平行なOFに合せてマスクアラ
イメントすることで所望の方向に沿ったパターンを形成
することができる。ここでは前記P電極のパターン間隔
は200μm×200μmとした。格子状に作製された
フォトレジストパターンがついたウエハを、HCl:C
3COOH:H22=31:62:7の組成からなる
エッチング液に5分間浸漬するとP−(Al0.05Ga
0.950.5In0.5P電流拡散層が除去される。さらに、
エッチング液を30分放置した後、ウエハを再度このエ
ッチング液に浸漬させ、P−(Al0.7Ga0.30.5
0.5Pクラッド層、アンドープ(Al0.3Ga0.70.5
In0.5P活性層、及びN−(Al0.7Ga0.30.5In
0.5Pクラッド層を除去させる。このエッチング液はG
aAsに対してエッチングレートが遅いため、エピタキ
シャルウエハ表面からのエッチングはGaAsのところ
でほとんど停止する。GaAsのエッチングはアンモニ
ア系エッチング液にて行い、所望の溝25(深さh)を
得る。アンモニア系のエッチング液はGaAsのエッチ
ングにおいてそのエッチング面を平滑にすることが容易
である。即ち、前記エッチング深さだけチップ高さを高
くすることができるので、チップを用いた製品の製造工
程において、Agペーストがチップ側面に這い上がりP
N接合面を短絡するリーク不良の発生を抑制できる。本
実施の形態では溝25の深さhを20μmとした。
【0016】次に、N−GaAs基板11の裏面を研磨
し所望の厚みに加工する。本実施の形態ではウエハ全体
の厚みを150μmとした。さらに、この裏面研磨面を
エッチングすることで研磨によるダメージ層を除去し、
その後、例えばAuGeをこの面に形成することでN電
極18を得る。以上の工程でLEDのウエハ工程が完了
する。
【0017】次に、けがき傷を入れる工程について説明
する。ウエハのP電極17側の表面に粘着シート24を
貼り、ウエハ表面に形成させた格子状の溝に沿ってN−
GaAs基板11裏面側をダイアモンドツールにてけが
き傷を入れる。ここで(100)に対して[01−1]
方向21に15°傾いたN−GaAs基板11を使用し
ているためOFと水平方向のけがき傷23はウエハ表面
に設けられた溝25に対して[01−1]方向21にず
れた状態で対向している。このずれ量は概略d×tan
θ(dは基板の厚み、θは基板表面の傾き角度)で示さ
れる。本実施の形態の場合、dはウエハ全体の厚み15
0μmから溝25の深さ(h)20μmを差し引いた正
味のウエハ厚さ130μmであり、θは15°である。
従って、この値を上式に当てはめるとずらすべき距離は
略35μmとなる。
【0018】次にチップに分割する工程について説明す
る。けがきが完了した後、粘着シート24に貼ったエピ
タキシャルウエハのN−GaAs基板裏面に保護紙(図
示せず)を貼った後、粘着シート24側からローラー2
2によって押圧する。このとき[011]方向20にロ
ーラー22を移動しながら押圧し、第1の劈開面を利用
してウエハをバー状に分割する。次に[01−1]方向
21にローラー22を移動しながら押圧し、第2の劈開
面26を利用しチップに分割する。これは(100)面
に対してオフ角度を持たない第1の劈開面に比べ、オフ
角度を持った第2の劈開面26は良好な劈開面が得にく
いためである。従って第2の劈開面26を出す工程を第
1の劈開面を出す工程の後に実施する方が、チップの欠
け等が少なく歩留まりが向上する。図2(b)は第2の
劈開面26を得る[01−1]方向21へのローラー2
2の押圧による分割(ブレイク)を示す図である。この
時、けがき傷23から発生した第2の劈開面26は15
°右上方向へ延び、概略d×tanθで求めた位置で基
板表面側に形成した溝25に達する。このブレイクが終
わった後、粘着シート24を拡大すると個々に分離され
たチップが得られる。
【0019】一般に、LEDチップは、チップを用いた
製品の製造工程におけるAgペーストによるリーク不良
発生を防止するためチップ高さは140μm以上が必要
とされる。また、ダイボンド時のダイシェア強度を確保
する観点からチップの表面側のサイズは180μm×1
80μm以上が要求されている。今回作製したチップ
は、図1に示す通り、チップ裏面サイズ200μm×2
00μm、チップ表面サイズ180μm×180μm、
チップ高さ150μmとなった。同じチップサイズの場
合、従来例では1890チップ/cm2、本発明による
実施の形態では2500チップ/cm2となり24%の
原価低減が実現できた。けがき、ブレイクによるチップ
分割におけるけがき間隔とチップ分割後に良好な劈開面
が得られる最大の厚みの関係を図3に示した。従来は、
けがき間隔200μmの場合、ウエハ厚みは120μm
であり、けがき間隔280μmの場合、ウエハ厚みは1
50μm(図中●で示す)であった。一方、本発明を用
いた場合、けがき間隔200μmで150μmのウエハ
厚み(図中○で示す)が得られた。さらに、ウエハ表面
に設ける格子状の溝深さを30μmまでエッチングする
ことが可能であり、この場合160μmのウエハ厚みと
なり、チップを用いた製品の製造工程におけるチップ高
さに関する問題の発生が抑制された。
【0020】以上、本説明ではAlGaInP系LED
について説明したが本発明の材料はこれに限定されるも
のではなく、GaAsP系やGaAlAs系など広い範
囲に適用できることは言うまでもない。また、半導体レ
ーザチップの製造工程においてレーザバーからチップに
分割する際にも適用できる。さらに、本実施の形態では
エピタキシャルウエハ表面への溝形成にウエットエッチ
ングのみを用いたがこれに限定されるものではなく、ド
ライエッチングやハーフダイシング後にウエットエッチ
ングを行い残留歪みを除去する方法などを使用しても良
い。
【0021】
【発明の効果】以上説明してきたように、本発明によれ
ば、傾いた基板であってもウエハ表面の所定の位置にお
いてチップに分割することが容易になる。また、ダイシ
ング法によってチップに分割する時に発生するダイシン
グ溝の幅及びエッチングによるロスをなくすことができ
る。
【0022】さらに、本発明では、基板裏面に形成され
たけがき傷から発生した劈開面が溝に達するため、チッ
プの高さを十分に確保することができ、チップを用いた
製品の製造工程におけるリーク発生不良を抑制すること
が可能となる。
【0023】また、本発明では、ウエハ表面の所定の位
置においてチップに分割することが容易になる。さら
に、劈開を利用してチップに分割しているため、ダイシ
ング法による分割時に生じる歪みは発生しない。
【0024】さらに、本発明では、ローラーによる押圧
後に得られる分割されたチップの欠け等の発生を少なく
することができ、歩留まりが向上し製造原価を低減する
ことが可能となる。
【0025】また、本発明では、ローラーの押圧により
チップに分割する際、けがき傷と溝を繋ぐ形で劈開面が
形成されるためチップへの分割が容易になり、チップ側
面の欠け等の発生を抑えることができる。
【図面の簡単な説明】
【図1】本発明の製造方法を用いて作製したLEDチッ
プの構造図である。
【図2】本発明に係わるチップ分割方法を示す図であ
り、(a)は基板と結晶方向の関係を示すもの、(b)
はバー状に分割されたウエハをチップに分割するときの
状態を示すものである。
【図3】本発明を利用した時のけがき間隔とウエハ厚み
の関係を示す図である。
【図4】従来のLEDチップに係わるエピタキシャルウ
エハ構造断面図である。
【符号の説明】
11 N−GaAs基板 12 N−GaAsバッファ層 13 N−(Al0.7Ga0.30.5In0.5Pクラッド層 14 アンドープ(Al0.3Ga0.70.5In0.5P活性
層 15 P−(Al0.7Ga0.30.5In0.5Pクラッド層 16 P−(Al0.05Ga0.950.5In0.5P電流拡散
層 17 P電極 18 N電極 20 [011]方向 21 [01−1]方向 22 ローラー 23 けがき傷 24 粘着シート 25 溝 26 第2の劈開面

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 (100)から[01−1]方向にθ°
    傾いた面を主表面とする閃亜鉛鉱型結晶基板上に少なく
    とも発光層を形成したウエハを、複数個のチップに分割
    する半導体発光素子の製造方法おいて、 前記ウエハの厚みをdとした時、前記基板の裏面の、前
    記ウエハの表面の所定の位置に対しd×tanθで表わ
    される距離だけ[01−1]方向に離れた位置にけがき
    傷を入れる工程と、 前記ウエハの表面から曲げ応力を加えて、前記ウエハを
    複数個のチップに分割する工程とを含むことを特徴とす
    る半導体発光素子の製造方法。
  2. 【請求項2】 前記ウエハの表面の所定の位置に、化学
    エッチング法により[011]方向に延伸する溝を形成
    する工程を含むことを特徴とする請求項1に記載の半導
    体発光素子の製造方法。
  3. 【請求項3】 前記ウエハの表面から曲げ応力を加えて
    複数個のチップに分割する工程は、前記ウエハを円筒体
    に対し押圧した状態で[01−1]方向に相対的に移動
    させることを特徴とする請求項1に記載の半導体発光素
    子の製造方法。
  4. 【請求項4】 前記複数個のチップに分割する工程は、
    前記ウエハを前記円筒体に対し押圧した状態で[01
    1]方向に相対的に移動させた後、 前記ウエハを前記円筒体に対し押圧した状態で[01−
    1]方向に相対的に移動させることを特徴とする請求項
    3に記載の半導体発光素子の製造方法。
  5. 【請求項5】 前記ウエハを前記円筒体に対し押圧した
    状態で[01−1]方向に相対的に移動する工程におい
    て、 押圧する方向は前記基板裏面側のけがき傷から分割され
    たとき一対になる前記エッチング法により形成された溝
    の方向としたことを特徴とする請求項3または請求項4
    のいずれかに記載の半導体発光素子の製造方法。
JP2000317516A 2000-10-18 2000-10-18 半導体発光素子の製造方法 Expired - Fee Related JP3856639B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000317516A JP3856639B2 (ja) 2000-10-18 2000-10-18 半導体発光素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000317516A JP3856639B2 (ja) 2000-10-18 2000-10-18 半導体発光素子の製造方法

Publications (2)

Publication Number Publication Date
JP2002124489A true JP2002124489A (ja) 2002-04-26
JP3856639B2 JP3856639B2 (ja) 2006-12-13

Family

ID=18796291

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000317516A Expired - Fee Related JP3856639B2 (ja) 2000-10-18 2000-10-18 半導体発光素子の製造方法

Country Status (1)

Country Link
JP (1) JP3856639B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010087422A (ja) * 2008-10-02 2010-04-15 Sharp Corp 光結合型半導体装置、及びそれを備える電子機器
WO2015068344A1 (ja) * 2013-11-07 2015-05-14 東芝ホクト電子株式会社 発光装置
CN107871770A (zh) * 2016-09-27 2018-04-03 三星显示有限公司 显示装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010087422A (ja) * 2008-10-02 2010-04-15 Sharp Corp 光結合型半導体装置、及びそれを備える電子機器
WO2015068344A1 (ja) * 2013-11-07 2015-05-14 東芝ホクト電子株式会社 発光装置
CN105706257A (zh) * 2013-11-07 2016-06-22 东芝北斗电子株式会社 发光装置
JPWO2015068344A1 (ja) * 2013-11-07 2017-03-09 東芝ホクト電子株式会社 発光装置
US9799811B2 (en) 2013-11-07 2017-10-24 Toshiba Hokuto Electronics Corporation Light emitting device
JP2019145801A (ja) * 2013-11-07 2019-08-29 東芝ホクト電子株式会社 発光装置
CN107871770A (zh) * 2016-09-27 2018-04-03 三星显示有限公司 显示装置
CN107871770B (zh) * 2016-09-27 2023-08-22 三星显示有限公司 显示装置
US11983039B2 (en) 2016-09-27 2024-05-14 Samsung Display Co., Ltd. Display device

Also Published As

Publication number Publication date
JP3856639B2 (ja) 2006-12-13

Similar Documents

Publication Publication Date Title
JP3904585B2 (ja) 半導体素子の製造方法
JP3230572B2 (ja) 窒化物系化合物半導体素子の製造方法及び半導体発光素子
US5627109A (en) Method of manufacturing a semiconductor device that uses a sapphire substrate
JP5179068B2 (ja) 化合物半導体素子の製造方法
US7858414B2 (en) Nitride semiconductor device and manufacturing method thereof
WO2011145370A1 (ja) 半導体発光チップおよび基板の加工方法
JP2001176823A (ja) 窒化物半導体チップの製造方法
JPH0982587A (ja) 非方形電子チップの製造方法
JP2001085736A (ja) 窒化物半導体チップの製造方法
CN102668132A (zh) 发光二极管(led)晶圆的前端划线以及结果器件
JP2009218569A (ja) Iii族窒化物半導体からなる発光素子とその製造方法
JP2001168388A (ja) 窒化ガリウム系化合物半導体チップ及びその製造方法ならびに窒化ガリウム系化合物半導体ウエハー
KR20070109918A (ko) 질화물 반도체 레이저 소자의 제조 방법 및 질화물 반도체레이저 소자
JP2914014B2 (ja) 窒化ガリウム系化合物半導体チップの製造方法
JP4710148B2 (ja) 窒化物半導体チップの製造方法
KR20080096997A (ko) 발광다이오드 소자의 제조방법
KR20060097512A (ko) 질화물 반도체 수직 전극형 발광 다이오드 및 그 제조방법
JP3421523B2 (ja) ウエハーの分割方法
US20060040500A1 (en) Nitride semiconductor chip and method for manufacturing nitride semiconductor chip
KR100815226B1 (ko) 질화갈륨계 발광 다이오드 소자의 제조방법
JP2007042857A (ja) 半導体発光素子と半導体素子の製造方法及び半導体発光装置
US20100289046A1 (en) Light emitting device and method for manufacturing same
JP5346171B2 (ja) ZnO系半導体装置の製造方法及びZnO系半導体装置
WO2013054917A1 (ja) 半導体素子及びその製造方法
JP3856639B2 (ja) 半導体発光素子の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050421

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050426

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050623

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050623

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050830

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060228

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060501

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060905

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060912

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090922

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100922

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110922

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120922

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130922

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees