JPH04113619A - ウェーハおよびその製造方法 - Google Patents

ウェーハおよびその製造方法

Info

Publication number
JPH04113619A
JPH04113619A JP2233660A JP23366090A JPH04113619A JP H04113619 A JPH04113619 A JP H04113619A JP 2233660 A JP2233660 A JP 2233660A JP 23366090 A JP23366090 A JP 23366090A JP H04113619 A JPH04113619 A JP H04113619A
Authority
JP
Japan
Prior art keywords
wafer
orientation flat
flat
orientation
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2233660A
Other languages
English (en)
Inventor
Kenji Tomizawa
冨澤 憲治
Takeshi Kimura
毅 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Corp filed Critical Mitsubishi Materials Corp
Priority to JP2233660A priority Critical patent/JPH04113619A/ja
Publication of JPH04113619A publication Critical patent/JPH04113619A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54493Peripheral marks on wafers, e.g. orientation flats, notches, lot number
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 この発明は半導体デバイスの基板としてのつ工−ハ、お
よび、そのウェーハの製造方法、特に正確に臂間面をオ
リエンテーションフラットとじたウェーハおよびその製
造方法に関する。
〈従来の技術〉 半導体デバイスの基板として使用される円形ウェーハに
は、デバイスを作成する際の結晶の角度合わせのため、
そのウェーハの結晶方位を示す平面、すなわちオリエン
テーションフラット(以下、オリフラと略す)が設けら
れている。このオリフラは、そのウェーハ内の位置基準
に使用するため当然ながら高精度で形成される必要があ
る。
従来より、このオリフラは、例えば引き上げインゴット
をウェーハ径(例えば5インチ)に整形する研削工程で
形成される。すなわち、CZ単結晶インゴットの両端を
切断後、そのインゴットを所定の直径に研削し、この後
、そのインゴットの側面にオリフラを研削して形成する
ものである。
そして、このオリフラ形成後にインゴットはスライシン
グされてウェーハとされていた。
この場合、オリフラはそのインゴットの特定の結晶面に
沿って形成され、そのオリフラの角度精度はX線検査器
によって確認される。
この場合のオリフラの角度精度はその特定の結晶面に対
して±1度程度の誤差が必ず生していた。
これはX線検査器と研削装置とのセツティングのずれ、
装置の精度等によるものである。
〈発明が解決しようとする課題〉 このように従来のウェーハの製造方法にあっては、研削
インゴットの側面を切削してオリフラ(平面)を形成し
ていた結果、このオリフラについてウェーハの特定の結
晶面に対して切削加工上の誤差が生じてしまうという課
題があった。
その結果、このようなウェーハにあっては、半導体デバ
イスを形成する場合、そのオリフラを位置基準とするこ
とがてきないという問題があった。
また、従来のウェーハにあっては、オリフラとその表裏
面とは共に直角に交差して形成されているか又は表裏面
共に面取りが行われていたく例えば特開平2−7622
6号公報)。その結果、これらの面の交わる部分から割
れや欠けが生じることがあるという課題が生じ、あるい
は位置基準としてオリフラを使う場合に面取り部のRの
ためにあわせにくいという問題があった。
そこで、本発明は、オリフラとなる特定の結晶面が劈開
面となる晶癖性を利用し、オリフラが特定の結晶面その
ものであるウェーハの製造方法、および、勇開面に沿っ
てオリフラが正確に延在し、正確な位置基準となり、し
かも、割れや欠けのないウェーハを提供することをその
目的としている。
〈課題を解決するための手段および作用〉そこで、本発
明は、平坦な表裏両面を有するウェーハにおいて、この
ウェーハの側壁面の一部に、そのウェーハの舅間面に沿
って延在するオリエンテーションフラットを形成し、こ
のオリエンテーションフラットと上記裏面とを滑らかな
曲面で連続させたウェーハを提供するものである。
その結果、該ウェーハ上にデバイスを形成する場合の位
置基準が正確なものとなる。とともに、ウェーハにおい
て割れや欠けを防止することもできる。
また、本発明は、インゴットを成長させ、このインゴッ
トをスライシングしてウェーハを作製し、このウェーハ
の側壁面の一部にその男開面に沿って延在するようにオ
リエンテーションフラットを形成したウェーハの製造方
法を提供するものである。
このようにスライシングの後にオリエンテーションフラ
ットを形成するため、該オリエンテーションフラットを
正確に臂間面に沿って形成することができる。
また、本発明は、上記スライシングされたつ工−ハの側
壁面の一部に劈開面に沿って切り欠き溝を形成し、この
切り欠き溝を基準としてウェーハの劈開を行い、その後
この切り欠き溝を除去したウェーハの製造方法を提供す
るものである。
通常のインゴットをスライシングしてウェーハを作製す
る(ウェーハにはオリフラは形成されていない)。その
後、このウェーハの一端にダイヤモンドペン等で切り欠
き溝を形成し、この切り欠き溝を起点にウェーハを劈開
する。
ところが、この方法では、襞開後切り欠き溝がウェーハ
の何間面の端邪に残る。このため、何間面全体としては
凹凸が生じ、デバイス作成時に本来のオリフラとしての
役割を果たすことができない。そこで、この切り欠き溝
を例えば研削加工(側壁面の面取り加工)等で除去する
ことにより、劈開面全体を平坦に保持することができる
また本発明は、上記劈開の後の研削加工の際、その何間
面が加工のための砥石で研削されないように、上記切り
欠き溝の除去は、オリエンテーションフラットを有しな
い形状の倣いマスターウェーハを使用した倣い加工によ
りウェーハの側壁面を研削して行うウェーハの製造方法
を提供するものである。
これにより、切り欠き溝の除去の際に、平坦な劈開面が
面取りされるのを防止する。
更にまた、本発明は、上記切り欠き溝を除去した後、そ
の何間面の平坦性をラップまたは研磨後も保持させるた
め、上記オリエンテーションフラットにワックスを塗布
した状態でウェーハ表面のラップおよび/または研磨を
行うウェーハの製造方法を提供するものである。
これは、何間面にワックスを塗布することにより、何間
面を研磨またはラップより保護するものである。
更に、本発明は、上記ウェーハのオリエンテーションフ
ラットとその裏面とを面取り加工により連続させたウェ
ーハの製造方法を提供するものである。
これによりオリエンテーションフラットと裏面との交差
部分から割れや欠けが生じることを防止することができ
る。また、この際、表面とオリエンテーションフラット
との2面は直交しているため、このオリエンテーション
フラットを正確な位置合わせの基準として使用すること
ができる。
〈実施例〉 以下、第1図乃至第4図を参照して本発明に係る実施例
を説明する。
第m例 第1図は本発明の第1実施例に係るウェーへの製造工程
を示している。
まず、公知の方法により引き上げた結晶インゴットを準
備する(ステップSl)。
そして、何間面をオリフラとした76、 0mmφのウ
ェーハを作製するため、79.0mmφの研削インゴッ
トを準備する(S2)。これは劈開工程に−回り大きな
ウェーハを準備するためである。
次いて、このインゴットを厚さ760μmにスライスす
る(S3)。このようにウェーハを、従来のウェーハの
厚さ(720μm)よりも、厚くスライスしているのは
、この後2回のラップ工程が実行されるからである。
ここで、研削インゴットには結晶方位指示のため、最終
製品としてのウェーハとなったときに第2のオリフラ(
SF)となる位置(0丁1)に、フラットFlが形成さ
れている。第2図(A)はこのウェーハを示している。
なお、狭いフラットF2はオリフラ(OF)の位置を指
定するためのものである。
その後スライスしたウェーハの側壁面に面取り加工を施
す(S4)。これは、倣い加工にまりウェー八側面を砥
石等で削り、ウェーハを78.5mmφになるまで面取
りするものである。この場合に使用される倣いマスター
ウェーハとしては、例えば第2図(E)に示すものを使
用する。すなわち、第1のオリフラ(OF)と第2のオ
リフラ(SF)とを有しているマスターウェーハである
この場合、上記研削によるフラッ)Flの位置が、倣い
マスターウェーハのOFの位置になるように、位置合わ
せして、面取りを行う。この結果、第2図(B)に示す
ように、ウェーハにおいて結晶方位(011)にも狭い
フラットF3が作成される。
これは劈開のための切り欠き溝の位置決めを容易にする
ものである。
そして、二〇ウェーへの表裏両面をラップしくS5)、
更にエツチングする(S6)。このラップによりスライ
スダメージ、例えば所定の曲率のソーマーク状のダメー
ジを、ウェーハから除去するものである。スライスダメ
ージは劈開作業の巧拙に影響を及ぼすものである。また
、ラップダメージの影響を取り除くため、ウェーハ表面
はエツチングされるものである。
そこで、このウェーハにおいてオリフラを何間面に沿っ
て形成するために、劈開を行う(S7)。
劈開は、ウェーハの所定位置において縁から2゜5mm
までの長さに劈開面に沿って切り欠き溝Gを形成し、こ
の切り欠き溝Gを起点にしてウェーハを引き裂くもので
ある。この劈開においては、切り欠き溝Gは長い程作業
性が良好であるが、面取りによる除去が可能な程度とし
て上記2.5rnmが適当である。
第2図(C)においてはこの劈開後のウェーハを示して
いる。この図に示すように、オリフラOFはウェーハの
結晶方位(0丁丁)に沿って所定の長さで形成されてお
り、第2のオリフラSFは同じ<(011)に沿って形
成されている。
この後、ウェーハの側壁面の面取りを行う(S8)。こ
の面取り加工ではオリフラOFの形成していない倣いマ
スターウェーハを使用し所期の直径のウェーハ(76,
0mmφ)とする。第2図(F)に示すようなSFのみ
の倣いマスターウェーハを使用するものである。
この結果、劈開面(オリフラ)OFについては砥石が接
触することなく、砥石によってこの劈開面が損傷される
ことはない。また、この場合の面取りによってウェーハ
の周縁部が削り取られる結果、上記切り欠き溝の残りは
何間面から除去される。第2図(D)は最終製品として
のウェーハを示している。
さらに、第2図(G)には、この後、ウェーハ裏面と何
間面との交差する部分を面取り加工を施した場合のウェ
ーハが示されている。このように所定の曲率の曲面Rに
よって、平坦なオリフラOFとこれに直交する水平面か
らなる裏面とを連続させることにより、オリフラとして
の役割を損なうことなく、これらの面同士の交差部分か
らの割れや欠けは防止することができる。
ここで、何間面にワックスを塗布してカバーしくS9)
、ウェーハ表裏両面をラップする(SlO)。これは、
面取り加工によるダメージの除去、および、劈開工程で
のチャック跡の除去のためである。
そして、再びエツチングしく5ll)、貼り付は工程(
S 12)および研磨工程(S 13)を経て、洗浄(
S 14)を行う。ウェーへのラップおよび研磨時に、
劈開面をワックスでカバーする(S9)ことにより、何
間面がラップ液および研暦液によって汚れることが防止
されている。
以上の結果、何間面をオリフラとする76、On++W
φのウェーハが得られることとなる。
第3図および第4図はこのようにして作製したウェーハ
を示している。
これらの図に示すように、ウェーハAの表裏面AI、A
2は鏡面仕上げされており、その側壁面の一部は所定幅
のオリフラ(何間面)OFとして形成されている。そし
て、側壁面の残りの部分は所定の曲面で形成されている
。さらに、オリフラOFと裏面A2とは所定の曲率の滑
らかな曲面Rによって連続するように面取り加工によっ
て形成されている。
〈効果〉 以上説明したように、本発明によれば、ウェーハにあっ
てその何間面に沿って正確に延在するオリエンテーショ
ンフラットを形成することができる。また、その場合、
劈開面を損傷したりすることもない。更に、ウェーハに
割れ等が生じ難く、ウェーハ表面にパーティクル等が付
着することもない。そして、正確に形成したオリエンテ
ーションフラットに基づいて正確にデバイス形成位置精
度を得ることができる。
【図面の簡単な説明】
第1図は本発明のウェー八製造方法の第1実施例を説明
するためのその製造工程を示すフローチャート、第2図
(A)〜(D)は本発明の第1実施例の各製造工程に係
るウェーハを示す平面図、第2図(E)、(F)はそれ
ぞれその(B)、(D)工程での面取り用の倣いマスタ
ーウェーハを示す平面図、第2図(G)は面取り後のウ
ェーハを示すその側面図、第3図は実施例に係るウェー
ハの主要部を示す斜視図、第4図は第3図の■−■矢視
断面図である。 OF ・ A1 ・ A2 ・ G Φ ・ 訃・

Claims (6)

    【特許請求の範囲】
  1. (1)平坦な表裏両面を有するウェーハにおいて、この
    ウェーハの側壁面の一部に、そのウェーハの劈開面に沿
    って延在するオリエンテーションフラットを形成し、こ
    のオリエンテーションフラットと上記裏面とを滑らかな
    曲面で連続させたことを特徴とするウェーハ。
  2. (2)インゴットを成長させ、このインゴットをスライ
    シングしてウェーハを作製し、このウェーハの側壁面の
    一部にその劈開面に沿って延在するようにオリエンテー
    ションフラットを形成したことを特徴とするウェーハの
    製造方法。
  3. (3)上記スライシングされたウェーハの側壁面の一部
    に劈開面に沿って切り欠き溝を形成し、この切り欠き溝
    を基準としてウェーハの劈開を行い、その後この切り欠
    き溝を除去した請求項(2)に記載のウェーハの製造方
    法。
  4. (4)上記切り欠き溝の除去は、オリエンテーションフ
    ラットを有しない形状の倣いマスターウェーハを使用し
    た倣い加工によりウェーハの側壁面を研削して行う請求
    項(3)に記載のウェーハの製造方法。
  5. (5)上記切り欠き溝を除去した後、上記オリエンテー
    ションフラットにワックスを塗布した状態でウェーハ表
    面のラップおよび/または研磨を行う請求項(4)に記
    載のウェーハの製造方法。
  6. (6)上記ウェーハのオリエンテーションフラットとそ
    の裏面とを面取り加工により連続させた請求項(2)〜
    (5)のいずれか一つに記載のウェーハの製造方法。
JP2233660A 1990-09-03 1990-09-03 ウェーハおよびその製造方法 Pending JPH04113619A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2233660A JPH04113619A (ja) 1990-09-03 1990-09-03 ウェーハおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2233660A JPH04113619A (ja) 1990-09-03 1990-09-03 ウェーハおよびその製造方法

Publications (1)

Publication Number Publication Date
JPH04113619A true JPH04113619A (ja) 1992-04-15

Family

ID=16958532

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2233660A Pending JPH04113619A (ja) 1990-09-03 1990-09-03 ウェーハおよびその製造方法

Country Status (1)

Country Link
JP (1) JPH04113619A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006290697A (ja) * 2005-04-14 2006-10-26 Hitachi Cable Ltd 窒化物半導体基板及びその製造方法
WO2010095538A1 (ja) * 2009-02-18 2010-08-26 住友電気工業株式会社 炭化珪素基板および炭化珪素基板の製造方法
JP2012054292A (ja) * 2010-08-31 2012-03-15 Showa Denko Kk ウェーハ、半導体発光素子用テンプレート基板の製造方法、半導体発光素子の製造方法、半導体発光素子基板の製造方法、半導体発光素子用テンプレート基板、半導体発光素子基板及びレジスト塗布方法
JP2013067524A (ja) * 2011-09-21 2013-04-18 Namiki Precision Jewel Co Ltd 酸化ガリウム基板とその製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5613728A (en) * 1979-07-13 1981-02-10 Nagano Denshi Kogyo Kk Grinding method for semiconductor wafer
JPS5923524A (ja) * 1982-07-30 1984-02-07 Hitachi Ltd ウエハおよびその加工方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5613728A (en) * 1979-07-13 1981-02-10 Nagano Denshi Kogyo Kk Grinding method for semiconductor wafer
JPS5923524A (ja) * 1982-07-30 1984-02-07 Hitachi Ltd ウエハおよびその加工方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006290697A (ja) * 2005-04-14 2006-10-26 Hitachi Cable Ltd 窒化物半導体基板及びその製造方法
WO2010095538A1 (ja) * 2009-02-18 2010-08-26 住友電気工業株式会社 炭化珪素基板および炭化珪素基板の製造方法
JP2010192697A (ja) * 2009-02-18 2010-09-02 Sumitomo Electric Ind Ltd 炭化珪素基板および炭化珪素基板の製造方法
CN102171787A (zh) * 2009-02-18 2011-08-31 住友电气工业株式会社 碳化硅衬底和制造碳化硅衬底的方法
US9070567B2 (en) 2009-02-18 2015-06-30 Sumitomo Electric Industries, Ltd. Silicon carbide substrate and method of manufacturing silicon carbide substrate
JP2012054292A (ja) * 2010-08-31 2012-03-15 Showa Denko Kk ウェーハ、半導体発光素子用テンプレート基板の製造方法、半導体発光素子の製造方法、半導体発光素子基板の製造方法、半導体発光素子用テンプレート基板、半導体発光素子基板及びレジスト塗布方法
JP2013067524A (ja) * 2011-09-21 2013-04-18 Namiki Precision Jewel Co Ltd 酸化ガリウム基板とその製造方法

Similar Documents

Publication Publication Date Title
TW584911B (en) Dicing method using cleaved wafer
JPH0443228B2 (ja)
JP2004096108A (ja) 非対称的エッジプロファイルを有した半導体ウェーハ及びその製造方法
US6599760B2 (en) Epitaxial semiconductor wafer manufacturing method
JPH04113619A (ja) ウェーハおよびその製造方法
JPH04262589A (ja) 光半導体装置の製造方法
JPH10209408A (ja) Soi基板の製造方法
US5597410A (en) Method to make a SOI wafer for IC manufacturing
KR100999361B1 (ko) 웨이퍼 제조 방법
JP2001044084A (ja) 半導体ウエハ
JPH08222798A (ja) 半導体レーザの製造方法
JP2000068171A (ja) 半導体ウエハーおよびその製造方法
JP2010040549A (ja) 半導体ウェーハ及びその製造方法
JP2004200527A (ja) 半導体ウェハの加工方法
JP2005032804A (ja) 半導体ウェハの加工方法
JP2001196333A (ja) オフアングル付き半導体ウエハ
JP4011300B2 (ja) 半導体ウエハーおよびその製造方法
JPH02155231A (ja) ウェーハの製造方法
JP2002052448A (ja) 半導体ウェハおよびその加工方法
JPS60167426A (ja) 半導体結晶ウエハ−
EP2128895A2 (en) Semiconductor wafer
JP4370824B2 (ja) 化合物半導体ウェハの加工方法
JPH1070056A (ja) 半導体基板およびその製造方法
JP2971049B2 (ja) 単結晶ウエハおよびその製造方法
JP2001219386A (ja) レーザマーク付き半導体ウエーハ製造方法