JP2001219386A - レーザマーク付き半導体ウエーハ製造方法 - Google Patents

レーザマーク付き半導体ウエーハ製造方法

Info

Publication number
JP2001219386A
JP2001219386A JP2000030586A JP2000030586A JP2001219386A JP 2001219386 A JP2001219386 A JP 2001219386A JP 2000030586 A JP2000030586 A JP 2000030586A JP 2000030586 A JP2000030586 A JP 2000030586A JP 2001219386 A JP2001219386 A JP 2001219386A
Authority
JP
Japan
Prior art keywords
etching
laser marking
wafer
laser
dot
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000030586A
Other languages
English (en)
Inventor
Hisahiro Mashima
尚弘 真島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Corp
Original Assignee
Sumitomo Metal Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Industries Ltd filed Critical Sumitomo Metal Industries Ltd
Priority to JP2000030586A priority Critical patent/JP2001219386A/ja
Publication of JP2001219386A publication Critical patent/JP2001219386A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Laser Beam Processing (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

(57)【要約】 【課題】 加工歩留りを伴うことなく、エッチングによ
るドット変形を防止する。 【解決手段】 ラッピング後のエッチングを省略された
ポリッシング前のラップドウエーハにレーザマーキング
加工を行う。又は、ラッピング後にエッチングを受けた
ポリッシング前のエッチドウエーハにレーザマーキング
加工を行う。エッチングの省略、又はエッチング後のレ
ーザマーキング加工により、エッチングによるドット変
形が防止される。レーザマーキング加工でウエーハ表面
に付着した飛散物は、レーザマーキング加工後の洗浄及
びポリッシング後の洗浄で除去される。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、10μm以上のド
ット深さのレーザマークをもつ半導体ウエーハの製造方
法に関する。
【0002】
【従来の技術】代表的な半導体ウエーハであるシリコン
ウエーハは、シリコン単結晶から切り出された後、面取
り、ラッピング+洗浄、エッチング+洗浄及びポリッシ
ング+洗浄の各加工を経て製品とされる。ラッピング
は、主にウエーハ厚を規定値に揃えるための研削加工で
あり、ラッピング後のエッチングは、ラッピングでウエ
ーハ表面に生じた加工歪み層を除去することを主たる目
的としている。また、エッチング後のポリッシングは、
ウエーハ表面を鏡面仕上げするための研磨加工である。
【0003】ところで、近時ウエーハの種類を識別する
ためのマークをウエーハ周縁部にレーザ加工によるドッ
ト形成で付与することが行われている。このレーザマー
クには、デバイス工程等での読取を確実にするために1
0μm以上、通常は数10μmのドット深さが必要とさ
れているが、このような深いドットをレーザで加工しよ
うとすると、そのレーザ加工に伴って飛散物が生じ、こ
れがウエーハ表面に付着するを避けえない。
【0004】このため、レーザマーク付きウエーハを製
造する場合、そのレーザーマーキング加工は、これまで
は図3に示すように、ラッピングを受けたエッチング前
の所謂ラップドウエーハに行うのが通例であった(例え
ば特開平3−211718号公報、特開平10−223
494号公報参照)。レーザマーキング加工の後にエッ
チングを行うと、レーザマーキング加工でウエーハ表面
に付着した飛散物がこのエッチングで除去されることに
なる。
【0005】
【発明が解決しようとする課題】しかしながら、ラッピ
ングを受けたエッチング前のラップドウエーハにレーザ
マーキング加工を行った場合、なるほどレーザマーキン
グ加工での付着物はレーザマーキングに続くエッチング
で除去されるが、その一方では、レーザマーキング加工
で付与されたドットがエッチングで変形するという問題
が発生する。
【0006】即ち、レーザマーキング後に酸エッチング
やアルカリエッチングを行うと、ドット径及びドット深
さのバラツキが大きくなる。特に、(100)ウエーハ
にアルカリエッチングを行った場合は、図4に示すよう
に、レーザマーキング加工で形成されたドットの平面形
状及び縦断面形状がエッチングによって大きく崩れるこ
となる。そして、例えばドット深さが大きくなった場合
はドット内の洗浄性が悪化し、逆にドット深さが小さく
なった場合はマークの判読不良などの弊害が生じる。
【0007】本発明の目的は、エッチングによるドット
変形を防止でき、しかも、その防止に伴う加工歩留りの
低下といった二次的な弊害の発生を防止できるレーザマ
ーク付き半導体ウエーハ製造方法を提供することにあ
る。
【0008】
【課題を解決するための手段】上記目的を達成するため
に、本発明者はエッチングの機能について再検討を行っ
た。その結果、以下の事実が判明した。
【0009】エッチングは、これまではラッピングで生
じた加工歪みの除去に不可欠であり、レーザマーク付き
半導体ウエーハの製造では、レーザマーキング加工でウ
エーハ表面に付着した飛散物の除去に有効と考えられて
いた。
【0010】即ち、加工歪みに関しては、これまでは数
μmの深さに発生すると考えられ、このような加工歪み
層を除去するにはエッチングが不可欠とされていた。し
かし、本発明者が断面TEM・X線トポ等により加工歪
みの再評価を行ったところ、加工歪みは従来考えられて
いるよりも非常に少なく、実質的に存在しないことが確
認され、加工歪みの点からはエッチングが不要なことが
判明した。
【0011】また、レーザマーキング加工でウエーハ表
面に付着した飛散物に関しては、これまではエッチング
でのみしか除去できないとされていたが、レーザマーキ
ング加工後の洗浄でかなり低減され、ポリッシング後の
洗浄が組み合わされるならば問題のない程度に低減可能
であることが判明した。
【0012】本発明のレーザマーク付き半導体ウエーハ
製造方法は、かかる知見に基づいて開発されたものであ
り、10μm以上のドット深さのレーザマークをもつ半
導体ウエーハを製造する際に、レーザマーキング加工
を、ラッピング後のエッチングを省略されたポリッシン
グ前のラップドウエーハ、又はラッピング後にエッチン
グを受けたポリッシング前のエッチドウエーハに行うこ
とにより、ラップ加工歪みやレーザ加工付着物による加
工歩留りの低下を伴うことなく、エッチングによるドッ
ト変形の防止を図るするものである。
【0013】即ち、ラッピング後のエッチングを省略さ
れたポリッシング前のラップドウエーハにレーザマーキ
ング加工を行う場合は、エッチングの省略により、エッ
チングによるドット変形が防止される。また、エッチン
グを省略しても加工歪みは問題にならず、レーザマーキ
ング加工でウエーハ表面に付着した飛散物については、
レーザマーキング加工後の洗浄とポリッシング後の洗浄
で効果的に除去される。
【0014】ラッピング後にエッチングを受けたポリッ
シング前のエッチドウエーハにレーザマーキング加工を
行う場合は、レーザマーキング加工の前にエッチングが
行われるので、エッチングによるドット変形が防止され
る。レーザマーキング加工でウエーハ表面に付着した飛
散物は、レーザマーキング加工後の洗浄とポリッシング
後の洗浄で効果的に除去される。
【0015】前述したとおり、現状のウエーハには従来
考えられているような加工歪みは存在しないが、もし加
工歪みが問題になる場合は、後者の方法を採用すればよ
い。即ち、エッチングを省略して加工歪みが問題になら
ない場合は前者の方法を採用し、エッチングを省略して
加工歪みが問題になるおそれがある場合は後者の方法を
採用すればよい。従来考えられているような加工歪みが
存在しない理由としては、レーザマーキング加工装置に
おけるレーザ出力の安定化(半導体誘起レーザ)や光学
系の高精度化などが挙げられる。
【0016】なお、ドット深さを10μm以上に限定し
た理由は、10μm未満の場合は、デバイスの膜付け工
程後にドット深さが浅くなり、リーダ等による印字内容
の認識が困難になる。即ち、デバイス工程でレーザマー
クによる枚葉管理を行うためには、10μm以上のドッ
ト深さが必要である。
【0017】
【発明の実施の形態】以下に本発明の実施形態を図面に
基づいて説明する。図1は本発明の第1実施形態を示す
レーザマーク付き半導体ウエーハ製造方法の工程図であ
る。
【0018】第1実施形態では、シリコン単結晶をスラ
イスして得られたウエーハが洗浄後、面取りされ、更に
ラッピング加工される。ラッピング後、洗浄されたラッ
プドウエーハはレーザマーキング加工を受ける。レーザ
マーキング加工では、周知の方法によりウエーハ表面の
周縁部にレーザ光が照射され、これによるドット形成で
ドット深さが10μm以上のマークが付与される。レー
ザマーキング加工後の洗浄を受けたレーザマーク付きの
ラップドウエーハは、エッチングを受けることなくポリ
ッング加工とこれに続く洗浄を受けて製品ウエーハとさ
れる。
【0019】この方法で直径が8インチのレーザマーク
付き(100)シリコンウエーハを製造した。レーザマ
ーキング加工後の洗浄及びポリッシング後の洗浄はSC
1で行った。ポリッシング後、洗浄を受けた製品(ポリ
ッシュドウエーハ)でのドット深さの目標値は50μm
である。
【0020】同製品でのドット径のバラツキを調査した
結果、標準偏差で1.71であった。また、同製品での
ドット深さのバラツキを調査した結果、標準偏差で1.
52であった。ドットの平面形状及び縦断面形状は、レ
ーザマーキング加工直後の形状が維持され、その変形は
認められなかった。ウエーハ表面に付着した飛散物も認
められなかった。更に、加工歪みをX線トポで評価した
結果は、エッチングを省略したにもかかわらず、歪みが
認められず、問題なかった。
【0021】比較のために、同一仕様のレーザマーク付
きシリコンウエーハを図3の従来方法で製造した。レー
ザマーキング加工後のエッチングはアルカリエッチング
とした。ポリッシング後、洗浄を受けた製品(ポリッシ
ュドウエーハ)でのドット径のバラツキは、標準偏差で
4.28であった。また、同製品でのドット深さのバラ
ツキは、標準偏差で2.56であった。ドットの平面形
状及び縦断面形状は、レーザマーキング加工後のエッチ
ングで図4のように変形した。但し、ウエーハ表面に付
着した飛散物は認められず、加工歪みをX線トポ評価し
た結果も問題のないレベルであった。
【0022】これから分かるように、第1実施形態で
は、ラッピング後のエッチングを省略されたポリッシン
グ前のラップドウエーハにレーザマーキング加工を行う
ことにより、ドット径のバラツキは標準偏差で4.28
から1.71に、またドット深さのバラツキは標準偏差
で2.56から1.52にそれぞれ大きく改善され、ラ
ップ加工歪みやレーザ加工付着物による加工歩留りの低
下を伴うことなく、エッチングによるドット変形が効果
的に防止される。
【0023】図2は本発明の第2実施形態を示すレーザ
マーク付き半導体ウエーハ製造方法の工程図である。
【0024】第2実施形態では、ラッピング後の洗浄に
続いてエッチング、洗浄を受けたポリッシング前のエッ
チドウエーハにレーザマーキング加工が行われる。即
ち、エッチングの後にレーザマーキング加工が行われ
る。レーザマーキング加工後は、洗浄が行われ、更にポ
リッシング及び洗浄が行われる。
【0025】第1実施形態と同一仕様の製品ウエーハ
(ポリッシュドウエーハ)につき、ドット径及びドット
深さの各バラツキを調査した。ドット径のバラツキは標
準偏差で4.28から1.85に改善され、ドット深さ
のバラツキは標準偏差で2.56から1.6に改善され
た。
【0026】ドットの平面形状及び縦断面形状は、レー
ザマーキング加工直後の形状が維持され、その変形は認
められなかった。ウエーハ表面に付着した飛散物も認め
られなかった。更に、加工歪みをX線トポで評価した結
果は、歪みが認められず、問題なかった。
【0027】これから分かるように、第2実施形態で
も、ラップ加工歪みやレーザ加工付着物による加工歩留
りの低下を伴うことなく、エッチングによるドット変形
が効果的に防止される。
【0028】
【発明の効果】以上に説明した通り、本発明のレーザマ
ーク付き半導体ウエーハ製造方法は、ラップ加工歪みや
レーザ加工付着物による加工歩留りの低下を伴うことな
く、エッチングによるドット変形を効果的に防止でき、
そのドット変形による判読不良やドット内の洗浄性の悪
化を回避できる。
【図面の簡単な説明】
【図1】本発明の第1実施形態を示すレーザマーク付き
半導体ウエーハ製造方法の工程図である。
【図2】本発明の第2実施形態を示すレーザマーク付き
半導体ウエーハ製造方法の工程図である。
【図3】従来のレーザマーク付き半導体ウエーハ製造方
法の工程図である。
【図4】エッチングによるドット形状の変化を示すドッ
トの平面図及び縦断面図である。

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 10μm以上のドット深さのレーザマー
    クをもつ半導体ウエーハの製造方法であって、ラッピン
    グ後のエッチングを省略されたポリッシング前のラップ
    ドウエーハにレーザマーキング加工を行うことを特徴と
    するレーザマーク付き半導体ウエーハ製造方法。
  2. 【請求項2】 10μm以上のドット深さのレーザマー
    クをもつ半導体ウエーハの製造方法であって、ラッピン
    グ後にエッチングを受けたポリッシング前のエッチドウ
    エーハにレーザマーキング加工を行うことを特徴とする
    レーザマーク付き半導体ウエーハ製造方法。
JP2000030586A 2000-02-08 2000-02-08 レーザマーク付き半導体ウエーハ製造方法 Pending JP2001219386A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000030586A JP2001219386A (ja) 2000-02-08 2000-02-08 レーザマーク付き半導体ウエーハ製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000030586A JP2001219386A (ja) 2000-02-08 2000-02-08 レーザマーク付き半導体ウエーハ製造方法

Publications (1)

Publication Number Publication Date
JP2001219386A true JP2001219386A (ja) 2001-08-14

Family

ID=18555576

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000030586A Pending JP2001219386A (ja) 2000-02-08 2000-02-08 レーザマーク付き半導体ウエーハ製造方法

Country Status (1)

Country Link
JP (1) JP2001219386A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006186173A (ja) * 2004-12-28 2006-07-13 Shin Etsu Handotai Co Ltd レーザーマーク付き半導体ウェーハの製造方法、及びその半導体ウェーハ
JP2007033857A (ja) * 2005-07-27 2007-02-08 Hoya Corp マスクブランクス用ガラス基板の製造方法、マスクブランクス用ガラス基板、マスクブランクスの製造方法、及びマスクブランクス
JP2009272380A (ja) * 2008-05-01 2009-11-19 Sumitomo Electric Ind Ltd Iii族窒化物結晶およびその表面処理方法、iii族窒化物積層体およびその製造方法、ならびにiii族窒化物半導体デバイスおよびその製造方法
JP2013131773A (ja) * 2013-03-08 2013-07-04 Sumitomo Electric Ind Ltd Iii族窒化物結晶およびその表面処理方法、iii族窒化物積層体およびその製造方法、ならびにiii族窒化物半導体デバイスおよびその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006186173A (ja) * 2004-12-28 2006-07-13 Shin Etsu Handotai Co Ltd レーザーマーク付き半導体ウェーハの製造方法、及びその半導体ウェーハ
JP4565994B2 (ja) * 2004-12-28 2010-10-20 信越半導体株式会社 レーザーマーク付き半導体ウェーハの製造方法、及びその半導体ウェーハ
JP2007033857A (ja) * 2005-07-27 2007-02-08 Hoya Corp マスクブランクス用ガラス基板の製造方法、マスクブランクス用ガラス基板、マスクブランクスの製造方法、及びマスクブランクス
JP2009272380A (ja) * 2008-05-01 2009-11-19 Sumitomo Electric Ind Ltd Iii族窒化物結晶およびその表面処理方法、iii族窒化物積層体およびその製造方法、ならびにiii族窒化物半導体デバイスおよびその製造方法
JP2013131773A (ja) * 2013-03-08 2013-07-04 Sumitomo Electric Ind Ltd Iii族窒化物結晶およびその表面処理方法、iii族窒化物積層体およびその製造方法、ならびにiii族窒化物半導体デバイスおよびその製造方法

Similar Documents

Publication Publication Date Title
US5981392A (en) Method of manufacturing semiconductor monocrystalline mirror-surface wafers which includes a gas phase etching process, and semiconductor monocrystalline mirror-surface wafers manufactured by the method
JP3658454B2 (ja) 半導体ウェハの製造方法
US20050167857A1 (en) Semiconductor wafer and a method for manufacturing a semiconductor wafer
JP2006222453A (ja) シリコンウエーハの製造方法及びシリコンウエーハ並びにsoiウエーハ
WO2004107424A1 (ja) シリコンウェーハの加工方法
JP6441088B2 (ja) シリコンウェーハの製造方法及び半導体装置の製造方法
JP2004096108A (ja) 非対称的エッジプロファイルを有した半導体ウェーハ及びその製造方法
JPH1092777A (ja) 半導体ウェハの製造方法
JP3620683B2 (ja) 半導体ウエーハの製造方法
JP3339545B2 (ja) 半導体ウエーハの製造方法
US5904568A (en) Method of manufacturing a semiconductor wafer
JP2001219386A (ja) レーザマーク付き半導体ウエーハ製造方法
JP5141070B2 (ja) ウェーハのダイシング方法
JP2006203071A (ja) Iii−v族化合物半導体単結晶基板
JP3503444B2 (ja) 半導体ウエーハのエッチング工程を有する半導体ウエーハの製造方法
JP4244459B2 (ja) 半導体ウェーハおよびその製造方法
EP1863077B1 (en) Substrate inspecting method and methods of manufacturing an element and a substrate
JP2006120865A (ja) 半導体基板の製造方法及び半導体基板
JP2007234945A (ja) レーザーマーキングウェーハおよびその製造方法
JPH11233485A (ja) 半導体ウエーハの加工方法および半導体ウエーハ
JP3443089B2 (ja) 半導体素子の製造方法
JP6717353B2 (ja) レーザマーク付きシリコンウェーハの製造方法
KR100518582B1 (ko) 비대칭적 에지 프로파일을 가진 반도체 웨이퍼 및 그제조방법
KR20100074826A (ko) 웨이퍼의 레이저 마크 형성 방법
JP2002164264A (ja) ソフトレーザーマーク印字方法及び装置

Legal Events

Date Code Title Description
RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20040722