JP6717353B2 - レーザマーク付きシリコンウェーハの製造方法 - Google Patents
レーザマーク付きシリコンウェーハの製造方法 Download PDFInfo
- Publication number
- JP6717353B2 JP6717353B2 JP2018198503A JP2018198503A JP6717353B2 JP 6717353 B2 JP6717353 B2 JP 6717353B2 JP 2018198503 A JP2018198503 A JP 2018198503A JP 2018198503 A JP2018198503 A JP 2018198503A JP 6717353 B2 JP6717353 B2 JP 6717353B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon wafer
- laser
- polishing
- laser mark
- dots
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02008—Multistep processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02008—Multistep processes
- H01L21/0201—Specific process step
- H01L21/02019—Chemical etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02008—Multistep processes
- H01L21/0201—Specific process step
- H01L21/02024—Mirror polishing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67282—Marking devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54493—Peripheral marks on wafers, e.g. orientation flats, notches, lot number
Description
(1)所定の方法で育成した単結晶シリコンインゴットをスライスして得られたシリコンウェーハに複数のドットを有するレーザマークを印字するレーザマーク印字工程と、
前記シリコンウェーハの少なくともレーザマークが印字された領域に対してエッチング処理を施すエッチング工程と、
前記エッチング工程後の前記シリコンウェーハの表面に対して研磨処理を施す研磨工程と、
を含み、
前記レーザマーク印字工程において、前記複数のドットの各々を、レーザ光を第1のビーム径で前記シリコンウェーハの外周部の所定の位置に照射して前記ドットの第1の部分を形成する第1工程と、レーザ光を前記第1のビーム径よりも小さな第2のビーム径で前記所定の位置に照射して前記ドットの第2の部分を形成する第2工程とにより形成し、
前記第1工程は、前記第1の部分が、前記研磨工程後に前記第1の部分の少なくとも一部が残る深さを有するように行うことを特徴とするレーザマーク付きシリコンウェーハの製造方法。
前記ドットが、第1の壁面によって区画された第1の部分と、該第1の部分よりも前記シリコンウェーハ表面から深い位置に設けられ、第2の壁面および底面によって区画された第2の部分とを有し、
前記シリコンウェーハの表面に対する前記第1の壁面の傾斜角が前記第2の壁面の傾斜角よりも小さいことを特徴とするレーザマーク付きシリコンウェーハ。
以下、図面を参照して本発明の実施形態について説明する。図1は、本発明によるレーザマーク付きシリコンウェーハの製造方法のフローチャートを示している。本発明によるレーザマーク付きシリコンウェーハの製造方法は、所定の方法で育成した単結晶シリコンインゴットをスライスして得られたシリコンウェーハに複数のドットを有するレーザマークを印字するレーザマーク印字工程(ステップS1)と、シリコンウェーハの少なくともレーザマークが印字された領域に対してエッチング処理を施すエッチング工程(ステップS2)と、エッチング工程後のシリコンウェーハの表面に対して研磨処理を施す研磨工程(ステップS3)とを含む。ここで、複数のドットの各々を、レーザ光を第1のビーム径でシリコンウェーハの外周部の所定の位置に照射してドットの第1の部分を形成する第1工程(ステップS11)と、レーザ光を第1のビーム径よりも小さな第2のビーム径で所定の位置に照射してドットの第2の部分を形成する第2工程(ステップS12)とにより形成し、第1工程は、第1の部分が、研磨工程後に第1の部分の少なくとも一部が残る深さを有するように行うことを特徴とする。
次に、本発明によるレーザマーク付きシリコンウェーハについて説明する。本発明によるレーザマーク付きシリコンウェーハは、上述の方法により製造された、外周部に複数のドットを有するレーザマークを備えるレーザマーク付きシリコンウェーハである。ここで、上記ドットが、第1の壁面によって区画された第1の部分と、該第1の部分よりも前記シリコンウェーハ表面から深い位置に設けられ、第2の壁面および底面によって区画された第2の部分とを有し、シリコンウェーハの表面に対する第1の壁面の傾斜角が第2の壁面の傾斜角よりも小さいことを特徴とする。
図1に示したフローチャートに従って、直径が116μm、深さが58μmの複数のドットからなるレーザマーク付きシリコンウェーハを作製した。まず、CZ法により育成された直径300mmの単結晶シリコンインゴットをブロックに切断し、外周研削した後、スライスして、面方位(100)のシリコンウェーハとした。次いで、得られたシリコンウェーハの裏面外周部にレーザマークを印字した。具体的には、レーザ光源としてYFLレーザを用い、第1工程として、レーザー出力値:3000μJの条件の下で狙い直径110μm、狙い深さ4μmで7回照射した後、第2工程として、レーザー出力値:1500μJの条件の下で狙い直径65μm、狙い深さ4μmで7回照射した。その結果、図3に示すような、直径109.0μmの第1の部分と、直径64.5μmの第2の部分とからなるドットが形成された。
発明例と同様にレーザマーク付きシリコンウェーハを作製した。ただし、レーザマークを構成する複数のドットの各々は、レーザー出力値が1500μJの条件の下で、狙い直径100μm、狙い深さ4μmで14回照射して形成した。その他の条件は、発明例と全て同じである。レーザーマーク印字後、エッチング処理後、および研磨処理後のドットの断面模式図を、それぞれ図3、図4および図5に示す。
上記発明例および従来例により得られたレーザマーク付きシリコンウェーハについて、レーザマークを構成するドットの表面プロファイルを測定した。具体的には、測定装置(KLA−Tencor社製、WaferSight2)を用いて全てのドットの周縁部の高さを測定した。
D ドット(凹部)
G 砥粒
P 研磨パッド
W シリコンウェーハ
Claims (4)
- 所定の方法で育成した単結晶シリコンインゴットをスライスして得られたシリコンウェーハに複数のドットを有するレーザマークを印字するレーザマーク印字工程と、
前記シリコンウェーハの少なくともレーザマークが印字された領域に対してエッチング処理を施すエッチング工程と、
前記エッチング工程後の前記シリコンウェーハの表面に対して研磨処理を施す研磨工程と、
を含み、
前記レーザマーク印字工程において、前記複数のドットの各々を、レーザ光を第1のビーム径で前記シリコンウェーハの外周部の所定の位置に照射して前記ドットの第1の部分を形成する第1工程と、レーザ光を前記第1のビーム径よりも小さな第2のビーム径で前記所定の位置に照射して前記ドットの第2の部分を形成する第2工程とにより形成し、
前記第1工程は、前記第1の部分が、前記研磨工程後に前記第1の部分の少なくとも一部が残る深さを有するように行うことを特徴とするレーザマーク付きシリコンウェーハの製造方法。 - 前記第1のビーム径は前記第2のビーム径の100%越え120%以下である、請求項1に記載のレーザマーク付きシリコンウェーハの製造方法。
- 前記第1工程は複数回のレーザ光の照射により行う、請求項1または2に記載のレーザマーク付きシリコンウェーハの製造方法。
- 前記第2工程は複数回のレーザ光の照射により行う、請求項1〜3のいずれか一項に記載のレーザマーク付きシリコンウェーハの製造方法。
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018198503A JP6717353B2 (ja) | 2018-10-22 | 2018-10-22 | レーザマーク付きシリコンウェーハの製造方法 |
DE112019005268.3T DE112019005268T5 (de) | 2018-10-22 | 2019-09-06 | Verfahren zur herstellung eines lasermarkierten siliziumwafers und lasermarkierter siliziumwafer |
PCT/JP2019/035200 WO2020084931A1 (ja) | 2018-10-22 | 2019-09-06 | レーザマーク付きシリコンウェーハの製造方法およびレーザマーク付きシリコンウェーハ |
US17/285,262 US11515263B2 (en) | 2018-10-22 | 2019-09-06 | Method of producing laser-marked silicon wafer and laser-marked silicon wafer |
KR1020217011354A KR102565926B1 (ko) | 2018-10-22 | 2019-09-06 | 레이저 마크 부착 실리콘 웨이퍼의 제조 방법 |
CN201980066313.8A CN113169034B (zh) | 2018-10-22 | 2019-09-06 | 带激光标记的硅晶圆的制造方法 |
TW108132398A TWI723532B (zh) | 2018-10-22 | 2019-09-09 | 具雷射標記矽晶圓的製造方法及具雷射標記矽晶圓 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018198503A JP6717353B2 (ja) | 2018-10-22 | 2018-10-22 | レーザマーク付きシリコンウェーハの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020068231A JP2020068231A (ja) | 2020-04-30 |
JP6717353B2 true JP6717353B2 (ja) | 2020-07-01 |
Family
ID=70330313
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018198503A Active JP6717353B2 (ja) | 2018-10-22 | 2018-10-22 | レーザマーク付きシリコンウェーハの製造方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US11515263B2 (ja) |
JP (1) | JP6717353B2 (ja) |
KR (1) | KR102565926B1 (ja) |
CN (1) | CN113169034B (ja) |
DE (1) | DE112019005268T5 (ja) |
TW (1) | TWI723532B (ja) |
WO (1) | WO2020084931A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113628965B (zh) * | 2021-08-06 | 2024-04-09 | 保定通美晶体制造有限责任公司 | 一种单面抛光晶片背面打字、蚀刻工艺 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5984515A (ja) * | 1982-11-08 | 1984-05-16 | Toshiba Corp | レ−ザ光による半導体基板へのマ−キング方法 |
JPS60206130A (ja) * | 1984-03-30 | 1985-10-17 | Fujitsu Ltd | 半導体基板のマ−キング方法 |
JPH09223648A (ja) * | 1996-02-14 | 1997-08-26 | Toshiba Corp | 半導体ウェ−ハのマ−キング方法及びマ−キング装置 |
JPH10156560A (ja) * | 1996-11-27 | 1998-06-16 | Nec Corp | レーザマーキング装置および方法 |
JP2001230165A (ja) * | 1999-12-08 | 2001-08-24 | Toshiba Corp | 半導体装置及びその製造方法 |
JP4799465B2 (ja) * | 2001-03-21 | 2011-10-26 | 株式会社東芝 | 半導体ウェーハ、半導体装置の製造装置、半導体装置の製造方法、及び半導体ウェーハの製造方法 |
US7371659B1 (en) * | 2001-12-12 | 2008-05-13 | Lsi Logic Corporation | Substrate laser marking |
DE10217374A1 (de) * | 2002-04-18 | 2003-06-18 | Wacker Siltronic Halbleitermat | Vielzahl von Halbleiterscheiben aus Silicium und Verfahren zu ihrer Herstellung |
TW200720001A (en) | 2005-08-10 | 2007-06-01 | Rohm & Haas Elect Mat | Method of forming grooves in a chemical mechanical polishing pad utilizing laser ablation |
CN102046345A (zh) * | 2008-04-15 | 2011-05-04 | 三星钻石工业股份有限公司 | 脆性材料基板的加工方法 |
JP2011029355A (ja) * | 2009-07-24 | 2011-02-10 | Sumco Corp | レーザマーク付き半導体ウェーハの製造方法 |
JP2011187706A (ja) * | 2010-03-09 | 2011-09-22 | Sumco Corp | シリコンウェーハの製造方法 |
JP5888280B2 (ja) * | 2013-04-18 | 2016-03-16 | 信越半導体株式会社 | シリコンウエーハの研磨方法およびエピタキシャルウエーハの製造方法 |
JP5979081B2 (ja) * | 2013-05-28 | 2016-08-24 | 信越半導体株式会社 | 単結晶ウェーハの製造方法 |
JP5967040B2 (ja) * | 2013-09-11 | 2016-08-10 | 信越半導体株式会社 | 鏡面研磨ウェーハの製造方法 |
KR102185659B1 (ko) * | 2014-02-11 | 2020-12-03 | 삼성전자주식회사 | 웨이퍼의 제조 방법 및 이에 의해 제조된 웨이퍼 |
JP6206360B2 (ja) * | 2014-08-29 | 2017-10-04 | 株式会社Sumco | シリコンウェーハの研磨方法 |
WO2016117224A1 (ja) | 2015-01-20 | 2016-07-28 | 東レエンジニアリング株式会社 | マーキング装置および方法、パターン生成装置、並びに被加工物 |
JP6589807B2 (ja) * | 2016-10-13 | 2019-10-16 | 株式会社Sumco | シリコンウェーハの研磨方法、シリコンウェーハの製造方法およびシリコンウェーハ |
JP6855955B2 (ja) * | 2017-06-19 | 2021-04-07 | 株式会社Sumco | レーザマークの印字方法、レーザマーク付きシリコンウェーハの製造方法 |
-
2018
- 2018-10-22 JP JP2018198503A patent/JP6717353B2/ja active Active
-
2019
- 2019-09-06 DE DE112019005268.3T patent/DE112019005268T5/de active Pending
- 2019-09-06 KR KR1020217011354A patent/KR102565926B1/ko active IP Right Grant
- 2019-09-06 US US17/285,262 patent/US11515263B2/en active Active
- 2019-09-06 WO PCT/JP2019/035200 patent/WO2020084931A1/ja active Application Filing
- 2019-09-06 CN CN201980066313.8A patent/CN113169034B/zh active Active
- 2019-09-09 TW TW108132398A patent/TWI723532B/zh active
Also Published As
Publication number | Publication date |
---|---|
TW202017029A (zh) | 2020-05-01 |
CN113169034A (zh) | 2021-07-23 |
DE112019005268T5 (de) | 2021-07-08 |
US11515263B2 (en) | 2022-11-29 |
KR20210055770A (ko) | 2021-05-17 |
JP2020068231A (ja) | 2020-04-30 |
WO2020084931A1 (ja) | 2020-04-30 |
TWI723532B (zh) | 2021-04-01 |
KR102565926B1 (ko) | 2023-08-09 |
CN113169034B (zh) | 2024-01-30 |
US20210375782A1 (en) | 2021-12-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW514976B (en) | Method for processing semiconductor wafer and semiconductor wafer | |
US20080113510A1 (en) | Semiconductor Wafer Fabricating Method and Semiconductor Wafer Mirror Edge Polishing Method | |
JP2006222453A (ja) | シリコンウエーハの製造方法及びシリコンウエーハ並びにsoiウエーハ | |
JP2006210760A (ja) | シリコンウェーハ表面形状制御用エッチング液及び該エッチング液を用いたシリコンウェーハの製造方法 | |
JP2004356252A (ja) | シリコンウェーハの加工方法 | |
JP2009302408A (ja) | 半導体ウェーハの製造方法 | |
US20070267387A1 (en) | Processing Method of Silicon Wafer | |
JP2010034128A (ja) | ウェーハの製造方法及び該方法により得られたウェーハ | |
JP2011029355A (ja) | レーザマーク付き半導体ウェーハの製造方法 | |
JP5472073B2 (ja) | 半導体ウェーハ及びその製造方法 | |
CN109148260B (zh) | 激光标记的刻印方法、带激光标记的硅晶片及其制造方法 | |
JP6717353B2 (ja) | レーザマーク付きシリコンウェーハの製造方法 | |
TWI680512B (zh) | 矽晶圓之研磨方法、矽晶圓之製造方法及矽晶圓 | |
JP3943869B2 (ja) | 半導体ウエーハの加工方法および半導体ウエーハ | |
JP2007234945A (ja) | レーザーマーキングウェーハおよびその製造方法 | |
JP7205413B2 (ja) | レーザマーク付きシリコンウェーハの製造方法 | |
JP2003142434A (ja) | 鏡面ウエーハの製造方法 | |
KR100918076B1 (ko) | 플라즈마 처리 장치용 실리콘 소재의 제조 방법 | |
JP2003203890A (ja) | シリコンウェーハの製造方法 | |
JP2009302412A (ja) | 半導体ウェーハの製造方法 | |
JP2003218066A (ja) | 半導体ウェーハの研磨方法 | |
JP2005101446A (ja) | 半導体ウェーハの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181022 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191112 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20191226 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200228 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200512 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200525 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6717353 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |