JP6717353B2 - レーザマーク付きシリコンウェーハの製造方法 - Google Patents

レーザマーク付きシリコンウェーハの製造方法 Download PDF

Info

Publication number
JP6717353B2
JP6717353B2 JP2018198503A JP2018198503A JP6717353B2 JP 6717353 B2 JP6717353 B2 JP 6717353B2 JP 2018198503 A JP2018198503 A JP 2018198503A JP 2018198503 A JP2018198503 A JP 2018198503A JP 6717353 B2 JP6717353 B2 JP 6717353B2
Authority
JP
Japan
Prior art keywords
silicon wafer
laser
polishing
laser mark
dots
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018198503A
Other languages
English (en)
Other versions
JP2020068231A (ja
Inventor
瑶一朗 平川
瑶一朗 平川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2018198503A priority Critical patent/JP6717353B2/ja
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to KR1020217011354A priority patent/KR102565926B1/ko
Priority to DE112019005268.3T priority patent/DE112019005268T5/de
Priority to PCT/JP2019/035200 priority patent/WO2020084931A1/ja
Priority to US17/285,262 priority patent/US11515263B2/en
Priority to CN201980066313.8A priority patent/CN113169034B/zh
Priority to TW108132398A priority patent/TWI723532B/zh
Publication of JP2020068231A publication Critical patent/JP2020068231A/ja
Application granted granted Critical
Publication of JP6717353B2 publication Critical patent/JP6717353B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • H01L21/02019Chemical etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • H01L21/02024Mirror polishing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67282Marking devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/5442Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54433Marks applied to semiconductor devices or parts containing identification or tracking information
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54453Marks applied to semiconductor devices or parts for use prior to dicing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54493Peripheral marks on wafers, e.g. orientation flats, notches, lot number

Description

本発明は、レーザマーク付きシリコンウェーハの製造方法およびレーザマーク付きシリコンウェーハに関する。
従来、半導体デバイスの基板として、シリコンウェーハが広く使用されている。このシリコンウェーハは、以下のように得られる。すなわちまず、チョクラルスキー(Czochralski、CZ)法等により育成した単結晶シリコンインゴットをブロックに切断し、ブロックの外周部を研削した後、スライスする。
スライスにより得られたシリコンウェーハに対して面取り処理、平坦化(ラップ)処理を施す。ラップ処理が施されたシリコンウェーハのおもて面または裏面の外周部には、レーザ光の照射によりウェーハ管理や識別のための識別符号(マーク)を印字する場合がある。レーザ光により印字されたマーク(以下、「レーザマーク」と言う。)は、複数の凹部(ドット)の集合からなる文字や記号で構成され、目視またはカメラ等により識別可能な大きさを有している。
上記レーザ光の照射により、ドットの周縁には環状の隆起部が形成される。そのため、上記レーザマークが印字されたシリコンウェーハの少なくともレーザマークが印字された領域(以下、「レーザマーク領域」とも言う。)に対して、エッチング処理を施して上記隆起部を除去した後、シリコンウェーハの表面に対して研磨処理を施す(例えば、特許文献1参照)。続いて研磨処理が施されたシリコンウェーハに対して最終洗浄を施し、各種検査を行って所定の品質基準を満たすものが製品として出荷される。
特開2011−29355号公報
上述のように、レーザマークの印字の際に形成された、ドット周縁の隆起部は、エッチング処理によって除去されている。しかしながら、研磨処理後のシリコンウェーハを検査したところ、ドット周縁に隆起部が形成されていることが判明した。近年、半導体デバイスの微細化・高集積化が益々進行し、シリコンウェーハには極めて高い平坦性が要求されている。また、デバイス形成領域についてもウェーハ径方向外側に年々拡大しており、ウェーハ外周部に対しても高い平坦性が要求されている。上記ドット周縁の隆起部は、ウェーハ外周部の平坦性を低下させる。
そこで本発明の目的は、研磨処理後にレーザマークを構成するドット周縁に隆起部のないレーザマーク付きシリコンウェーハを製造することができる方法およびレーザマーク付きシリコンウェーハを提供することにある。
上記課題を解決する本発明の要旨構成は以下の通りである。
(1)所定の方法で育成した単結晶シリコンインゴットをスライスして得られたシリコンウェーハに複数のドットを有するレーザマークを印字するレーザマーク印字工程と、
前記シリコンウェーハの少なくともレーザマークが印字された領域に対してエッチング処理を施すエッチング工程と、
前記エッチング工程後の前記シリコンウェーハの表面に対して研磨処理を施す研磨工程と、
を含み、
前記レーザマーク印字工程において、前記複数のドットの各々を、レーザ光を第1のビーム径で前記シリコンウェーハの外周部の所定の位置に照射して前記ドットの第1の部分を形成する第1工程と、レーザ光を前記第1のビーム径よりも小さな第2のビーム径で前記所定の位置に照射して前記ドットの第2の部分を形成する第2工程とにより形成し、
前記第1工程は、前記第1の部分が、前記研磨工程後に前記第1の部分の少なくとも一部が残る深さを有するように行うことを特徴とするレーザマーク付きシリコンウェーハの製造方法。
(2)前記第1のビーム径は前記第2のビーム径の100%越え120%以下である、前記(1)に記載のレーザマーク付きシリコンウェーハの製造方法。
(3)前記第1工程は複数回のレーザ光の照射により行う、前記(1)または(2)に記載のレーザマーク付きシリコンウェーハの製造方法。
(4)前記第2工程は複数回のレーザ光の照射により行う、前記(1)〜(3)のいずれか一項に記載のレーザマーク付きシリコンウェーハの製造方法。
(5)外周部に複数のドットを有するレーザマークを備えるレーザマーク付きシリコンウェーハであって、
前記ドットが、第1の壁面によって区画された第1の部分と、該第1の部分よりも前記シリコンウェーハ表面から深い位置に設けられ、第2の壁面および底面によって区画された第2の部分とを有し、
前記シリコンウェーハの表面に対する前記第1の壁面の傾斜角が前記第2の壁面の傾斜角よりも小さいことを特徴とするレーザマーク付きシリコンウェーハ。
(6)前記シリコンウェーハの表面が鏡面研磨されている、前記(5)に記載のレーザマーク付きシリコンウェーハ。
(7)前記第1の部分の深さが0超え23μm以下である、前記(5)または(6)に記載のレーザマーク付きシリコンウェーハ。
本発明によれば、研磨処理後にレーザマークを構成するドット周縁に隆起部のないレーザマーク付きシリコンウェーハを製造することができる。
本発明によるレーザマーク付きシリコンウェーハの製造方法のフローチャートである。 本発明によりウェーハ外周部の平坦度が向上するメカニズムを説明する図である。 レーザマーク印字工程後のドットの模式断面図である。 エッチング工程後のドットの模式断面図である。 研磨工程後のドットの模式断面図である。 ドットの表面プロファイルを示す図である。
(レーザマーク付きシリコンウェーハの製造方法)
以下、図面を参照して本発明の実施形態について説明する。図1は、本発明によるレーザマーク付きシリコンウェーハの製造方法のフローチャートを示している。本発明によるレーザマーク付きシリコンウェーハの製造方法は、所定の方法で育成した単結晶シリコンインゴットをスライスして得られたシリコンウェーハに複数のドットを有するレーザマークを印字するレーザマーク印字工程(ステップS1)と、シリコンウェーハの少なくともレーザマークが印字された領域に対してエッチング処理を施すエッチング工程(ステップS2)と、エッチング工程後のシリコンウェーハの表面に対して研磨処理を施す研磨工程(ステップS3)とを含む。ここで、複数のドットの各々を、レーザ光を第1のビーム径でシリコンウェーハの外周部の所定の位置に照射してドットの第1の部分を形成する第1工程(ステップS11)と、レーザ光を第1のビーム径よりも小さな第2のビーム径で所定の位置に照射してドットの第2の部分を形成する第2工程(ステップS12)とにより形成し、第1工程は、第1の部分が、研磨工程後に第1の部分の少なくとも一部が残る深さを有するように行うことを特徴とする。
上述のように、シリコンウェーハの外周部にレーザマークを印字した際に形成されるドット周縁の隆起部は、エッチング処理によって除去されている。それにもかかわらず、研磨処理後に、ドット周縁に隆起部が形成されていることが判明したのである。
本発明者は、上記隆起部が形成される原因について鋭意検討した。その結果、研磨処理中にドット周縁にて作用する砥粒が不足しているのではないかと考えた。すなわち、図2に示すように、研磨パッドPとシリコンウェーハWとの間に研磨スラリーを供給してシリコンウェーハWの表面を研磨すると、研磨スラリーに含まれる砥粒GがドットD内に落下してドットDの周縁での砥粒が不足し(図2(a))、その結果、ドットD周縁での研磨量が他の部分の研磨量に比べて減少して、ドットD周縁に隆起部Bが形成されたのではないかと考えた(図2(b))。
そこで、本発明者は、上記推測に基づいてドットD周縁での隆起部Bの形成を抑制する方途について鋭意検討した結果、複数のドットDの各々を、レーザ光を第1のビーム径でシリコンウェーハの外周部の所定の位置に照射する第1工程と、レーザ光を第1のビーム径よりも小さな第2のビーム径で上記所定の位置に照射する第2工程とにより形成することが極めて有効であることを見出したのである。
上記ビーム径が異なる複数段階のレーザ光照射により、径が比較的大きな第1の部分と径が比較的小さな第2の部分からなるドットが形成される。本発明者が検討した結果、こうしたドットが形成されたシリコンウェーハに対してエッチング処理を施すと、ウェーハWの表面に近い第1の部分において、傾斜が小さな壁面が形成されることが分かった(図2(c))。
上記隆起部Bの形成が抑制されるメカニズムは必ずしも明らかではないが、上述のような傾斜が小さな壁面によって、砥粒GがドットDの深い位置に落下するのが抑制され、ドットDの周縁に滞留する砥粒Gが増加して隆起部Bの形成が抑制されたためと考えられる。
また、本発明者は、上記第1工程において、第1の部分を、研磨工程後に第1の部分の少なくとも一部が残る深さで形成することにより、隆起部Bの形成を防止できることを見出した(図2(d))。これは、研磨処理の開始から終了まで、傾斜が小さな壁面が消失するのを防止することができ、研磨スラリーに含まれる砥粒GがドットDの深い位置に落下するのが抑制されるためと考えられる。
このように、本発明者は、レーザマークの印字工程をビーム径が異なる複数段階のレーザ光照射により行い、ビーム径が比較的大きなレーザ光の照射によって形成される第1の部分を、研磨工程後に第1の部分の少なくとも一部が残る深さを有するように形成することによって、ドットD周縁の隆起部Bの形成を防止できることを見出し、本発明を完成させたのである。以下、各工程について説明する。
まず、ステップS1において、所定の方法で育成した単結晶シリコンインゴットをスライスして得られたシリコンウェーハに複数のドットを有するレーザマークを印字する(レーザマーク印字工程)。
上記レーザマーク印字工程は、具体的には以下の2つの工程により行う。まず、ステップS11において、レーザ光を第1のビーム径D1でシリコンウェーハの外周部の所定の位置に照射する(第1工程)。これにより、シリコンウェーハの外周部の所定の位置に、第1の径D1および第1の深さd1を有する孔(第1の部分)が形成される。
なお、上記孔は、ウェーハのおもて面および裏面のいずれに形成してもよい。また、孔の第1の径D1とは、ウェーハ最表面での径を意味している。さらに、第1の深さd1は、ウェーハ表面から孔の最深部までの深さを意味している。
上記シリコンウェーハは、CZ法や浮遊帯域溶融法(Floating Zone、FZ)法により育成された単結晶シリコンインゴットに対して、公知の外周研削、スライス、ラッピング処理を施して得られた、所定の厚みを有するものを用いることができる。
上記単結晶シリコンインゴットの育成は、育成したシリコンインゴットから採取されたシリコンウェーハが所望の特性を有するように、酸素濃度や炭素濃度、窒素濃度等を適切に調整することができる。また、導電型についても、適切なドーパントを添加してn型またはp型とすることができる。
レーザ光源としては、例えば赤外線レーザやCOレーザ、YLFレーザ(固体レーザ)を用いることができる。このうち、熱損傷を低く抑えることができることから、YLFレーザを用いることが好ましい。
シリコンウェーハに照射するレーザ光のビーム径は、レーザ光の出力や電流値で制御することができ、レーザ光の出力を大きくすることによりビーム径を大きくすることができる。本第1工程においては、後述する第2工程の第2のビーム径よりも大きな第1のビーム径で、レーザ光を照射することにより、シリコンウェーハの外周部の所定の位置に、第1の径D1および第1の深さd1の孔(第1の部分)を形成する。
1回のレーザ光の照射により形成される孔の深さは、レーザ光の出力に依存せず、装置にもよるが、例えば約4μm/回である。1回のレーザ光の照射により上記第1の深さd1の孔が得られない場合には、第1工程においてレーザ光照射を複数回行うことにより、上記第1の深さd1の孔を形成することができる。
本発明においては、上記第1の深さd1は、後の研磨処理後に第1工程で設けられた孔の少なくとも一部が残る深さとすることが肝要である。これにより、後の研磨工程の開始から終了まで、径が比較的大きな第1の部分において、図2(c)に示したような壁面の傾斜が小さな部分が常時存在するようになり、隆起部の形成を防止することができる。
また、第1の深さd1の上限については、エッチング後に形成される角度の小さな面に近い形状をエッチング前に形成させるという点から、後述する第2工程の後に形成される孔の第2の深さd2に対して50%以下とすることが好ましい。ここで、第2の深さd2は、第2工程によって、第1工程で形成された孔の中にさらに形成された孔の部分の深さであり、ウェーハ表面からの深さではない。
次に、ステップS12において、レーザ光を第1のビーム径よりも小さな第2のビーム径D2で上記所定の位置、すなわち、第1工程でレーザ光を照射した位置に照射する(第2工程)。これにより、第1工程において形成された、第1の径D1および第1の深さd1の孔の中に、第1の径D1よりも小さな第2の径D2および第2の深さd2の孔が形成される。
第1工程と同様に、1回のレーザ光の照射により上記第2の深さd2の孔が得られない場合には、第2工程においてレーザ光照射を複数回行うことにより、上記第2の深さd2の孔を形成することができる。
第2のビーム径に対する第1のビーム径の割合(D1/D2)は100%越え120%以下とすることが好ましい。より好ましくは、105%以上120%以下とする。これにより、後の研磨工程後に形成される隆起部の形成の抑制効果をより高めることができる。
このように、シリコンウェーハの外周部の所定の位置に、第1の直径D1および第1の深さd1と第2の深さd2との和の深さを有する孔を形成することができる。本明細書では、このように形成された孔をドットと呼ぶ。上記第1工程および第2工程を別の位置において繰り返し行って複数のドットを形成することにより、レーザマークを印字することができる。
なお、上述の説明では、第1工程および第2工程を行って1つのドットを形成した後、別のドットを形成しているが、まず全てのドット形成位置に対して第1工程を行った後に、第2工程を行うようにしてもよい。
また、上述の説明では、第1工程を行った後に第2工程を行っているが、第2工程を行った後に第1工程を行うこともできる。この場合、まず第2工程において第2の直径D2、第2の深さd2の孔を形成し、続く第1工程において第2の直径D2よりも大きな第1の直径D1、深さd1の孔を形成する。ここで、第1工程においては、第2工程で形成された孔にもレーザ光が照射されるため、第1工程で形成された孔の深さはd1だけ深くなってd1+d2になり、結果として第1工程を行った後に第2工程を行って形成された場合と同様のドットが形成される。
なお、後のエッチング工程および研磨工程において、シリコンウェーハの表面部分が除去され、各ドットの径および深さが変化する。よって、上記第1工程および第2工程では、研磨工程後のシリコンウェーハについて、最終製品での直径および最終製品での深さを有する複数のドットを有するレーザマークが得られるよう、各工程でのビーム径や設ける孔の深さを適切に設定するようにする。
上記レーザマーク印字工程の後、ステップS2において、シリコンウェーハの少なくともレーザマークが印字された領域に対してエッチング処理を施す(エッチング工程)。このエッチング工程は、ステップS1におけるレーザ光の照射により、ドットの内部を含めたシリコンウェーハの表面部分が除去され、ドットの周縁に形成された隆起部も除去される。また本エッチング工程により、ラップ処理によりシリコンウェーハに生じた歪みを除去することもできる。
上記エッチング工程の一例として、レーザマーク印字後のシリコンウェーハを、エッチング槽に充填されたエッチング液に浸して保持し、ウェーハを回転させながらエッチングする方法を挙げることができる。
エッチング液としては、アルカリ性のエッチング液を用いることが好ましく、水酸化ナトリウムまたは水酸化カリウム水溶液からなるエッチング液を用いることが更に好ましい。このエッチング工程により、レーザマークを構成するドット部周縁の隆起部を除去するとともに、ラップ処理によりシリコンウェーハに生じた歪みを除去することもできる。
上記エッチング工程の後、ステップS3において、エッチング工程後のシリコンウェーハの表面に対して研磨処理を施す(研磨工程)。本研磨工程においては、砥粒を有する研磨スラリーを用いてエッチング後のウェーハの両面を研磨する。これにより、シリコンウェーハの表面が鏡面研磨される。
本研磨工程は、キャリアにシリコンウェーハを嵌め込み、ウェーハを、研磨布を貼りつけた上定盤および下定盤で挟み、上下定盤とウェーハとの間に、例えばコロイダルシリカ等のスラリーを流し込み、上下定盤およびキャリアを互いに反対方向に回転させて、シリコンウェーハの両面に対して鏡面研磨処理を施す。これにより、ウェーハ表面の凹凸を低減して平坦度の高いウェーハを得ることができる。
具体的には、研磨スラリーとしては、研磨砥粒としてコロイダルシリカを含むアルカリ性のスラリーを用いる。
上記研磨工程の後、シリコンウェーハの少なくとも片面を片面ずつ仕上げ研磨する片面仕上げ研磨する。この仕上げ研磨においては、片面のみの研磨および両面の研磨の両者を含む。両面を研磨する場合には、一方の表面の研磨を行った後他方の表面の研磨を行う。
その後、仕上げ研磨処理の後、研磨処理が施されたシリコンウェーハに対して洗浄する。具体的には、例えばアンモニア水、過酸化水素水および水の混合物であるSC−1洗浄液や、塩酸、過酸化水素水および水の混合物であるSC−2洗浄液を用いて、ウェーハ表面のパーティクルや有機物、金属等を除去する。
最後に、洗浄されたシリコンウェーハの平坦度、ウェーハ表面のLPDの数、ダメージ、ウェーハ表面の汚染等を検査する。この検査において所定の品質を満足するシリコンウェーハのみが製品として出荷される。
こうして、研磨処理後にレーザマークを構成するドット周縁に隆起部のないレーザマーク付きシリコンウェーハを製造することができる。
(レーザマーク付きシリコンウェーハ)
次に、本発明によるレーザマーク付きシリコンウェーハについて説明する。本発明によるレーザマーク付きシリコンウェーハは、上述の方法により製造された、外周部に複数のドットを有するレーザマークを備えるレーザマーク付きシリコンウェーハである。ここで、上記ドットが、第1の壁面によって区画された第1の部分と、該第1の部分よりも前記シリコンウェーハ表面から深い位置に設けられ、第2の壁面および底面によって区画された第2の部分とを有し、シリコンウェーハの表面に対する第1の壁面の傾斜角が第2の壁面の傾斜角よりも小さいことを特徴とする。
上述のように、レーザマーク印字工程において、レーザマークを構成するドット周縁での隆起部の形成を防止することができる。よって、本発明によるレーザマーク付きシリコンウェーハは、レーザマークを構成するドットの周縁に隆起部のないものであり、従来のものよりもウェーハ外周部の平坦性が高い、表面が鏡面研磨されたシリコンウェーハである。
また、本発明のレーザマーク付きシリコンウェーハの第1の部分の深さは、0超え23μm以下とすることが好ましい。
以下、具体的な実施例および従来例を挙げて説明するが、本発明はこれらに限定されるものではない。
(発明例)
図1に示したフローチャートに従って、直径が116μm、深さが58μmの複数のドットからなるレーザマーク付きシリコンウェーハを作製した。まず、CZ法により育成された直径300mmの単結晶シリコンインゴットをブロックに切断し、外周研削した後、スライスして、面方位(100)のシリコンウェーハとした。次いで、得られたシリコンウェーハの裏面外周部にレーザマークを印字した。具体的には、レーザ光源としてYFLレーザを用い、第1工程として、レーザー出力値:3000μJの条件の下で狙い直径110μm、狙い深さ4μmで7回照射した後、第2工程として、レーザー出力値:1500μJの条件の下で狙い直径65μm、狙い深さ4μmで7回照射した。その結果、図3に示すような、直径109.0μmの第1の部分と、直径64.5μmの第2の部分とからなるドットが形成された。
続いて、レーザマークが印字されたシリコンウェーハに対してエッチング処理を施した。具体的には、エッチング液としては濃度48%の水酸化ナトリウム水溶液を用い、取り代は15μmとした。エッチング処理後のドットの断面模式図を図4に示す。
その後、エッチング処理が施されたシリコンウェーハに対して、両面研磨処理を施した。具体的には、キャリアにエッチング処理が施されたシリコンウェーハを嵌め込み、ウェーハを、研磨布を貼りつけた上定盤および下定盤で挟み、上下定盤とウェーハとの間に、コロイダルシリカを含むアルカリ性の研磨スラリーを流し込み、上下定盤およびキャリアを互いに反対方向に回転させて、シリコンウェーハの両面に対して鏡面研磨処理を施した。この両面研磨処理での取り代は、片面あたり5μmとした。研磨処理後のドットの断面模式図を図5に示す。図5から明らかなように、研磨処理後において、第1の部分の一部が残っていた。
続いて、上記研磨処理が施されたシリコンウェーハに対して仕上げ研磨した後、洗浄して、本発明によるレーザマーク付きシリコンウェーハを得た。同条件で5枚のレーザマーク付きシリコンウェーハを作製した。
(従来例)
発明例と同様にレーザマーク付きシリコンウェーハを作製した。ただし、レーザマークを構成する複数のドットの各々は、レーザー出力値が1500μJの条件の下で、狙い直径100μm、狙い深さ4μmで14回照射して形成した。その他の条件は、発明例と全て同じである。レーザーマーク印字後、エッチング処理後、および研磨処理後のドットの断面模式図を、それぞれ図3、図4および図5に示す。
<ドットの表面プロファイルの測定>
上記発明例および従来例により得られたレーザマーク付きシリコンウェーハについて、レーザマークを構成するドットの表面プロファイルを測定した。具体的には、測定装置(KLA−Tencor社製、WaferSight2)を用いて全てのドットの周縁部の高さを測定した。
図6は、上述のように作製された発明例および従来例のシリコンウェーハについて、レーザマークを構成するドットの表面プロファイルを示している。図6から明らかなように、従来例においては、ドットの周縁に50nmを超える高さの隆起部が形成されている。これに対して、発明例においては、隆起部は形成されておらずにドットの周縁が凹んでおり、第1工程において形成された第1の部分の一部が残っていることが分かる。このように、本発明により、ドット周縁に隆起部のないレーザマーク付きシリコンウェーハが得られることが分かる。
本発明によれば、本発明によれば、研磨処理後にレーザマークを構成するドット周縁に隆起部のないレーザマーク付きシリコンウェーハを製造することができるため、半導体ウェーハ製造業において有用である。
B 隆起部
D ドット(凹部)
G 砥粒
P 研磨パッド
W シリコンウェーハ

Claims (4)

  1. 所定の方法で育成した単結晶シリコンインゴットをスライスして得られたシリコンウェーハに複数のドットを有するレーザマークを印字するレーザマーク印字工程と、
    前記シリコンウェーハの少なくともレーザマークが印字された領域に対してエッチング処理を施すエッチング工程と、
    前記エッチング工程後の前記シリコンウェーハの表面に対して研磨処理を施す研磨工程と、
    を含み、
    前記レーザマーク印字工程において、前記複数のドットの各々を、レーザ光を第1のビーム径で前記シリコンウェーハの外周部の所定の位置に照射して前記ドットの第1の部分を形成する第1工程と、レーザ光を前記第1のビーム径よりも小さな第2のビーム径で前記所定の位置に照射して前記ドットの第2の部分を形成する第2工程とにより形成し、
    前記第1工程は、前記第1の部分が、前記研磨工程後に前記第1の部分の少なくとも一部が残る深さを有するように行うことを特徴とするレーザマーク付きシリコンウェーハの製造方法。
  2. 前記第1のビーム径は前記第2のビーム径の100%越え120%以下である、請求項1に記載のレーザマーク付きシリコンウェーハの製造方法。
  3. 前記第1工程は複数回のレーザ光の照射により行う、請求項1または2に記載のレーザマーク付きシリコンウェーハの製造方法。
  4. 前記第2工程は複数回のレーザ光の照射により行う、請求項1〜3のいずれか一項に記載のレーザマーク付きシリコンウェーハの製造方法。
JP2018198503A 2018-10-22 2018-10-22 レーザマーク付きシリコンウェーハの製造方法 Active JP6717353B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2018198503A JP6717353B2 (ja) 2018-10-22 2018-10-22 レーザマーク付きシリコンウェーハの製造方法
DE112019005268.3T DE112019005268T5 (de) 2018-10-22 2019-09-06 Verfahren zur herstellung eines lasermarkierten siliziumwafers und lasermarkierter siliziumwafer
PCT/JP2019/035200 WO2020084931A1 (ja) 2018-10-22 2019-09-06 レーザマーク付きシリコンウェーハの製造方法およびレーザマーク付きシリコンウェーハ
US17/285,262 US11515263B2 (en) 2018-10-22 2019-09-06 Method of producing laser-marked silicon wafer and laser-marked silicon wafer
KR1020217011354A KR102565926B1 (ko) 2018-10-22 2019-09-06 레이저 마크 부착 실리콘 웨이퍼의 제조 방법
CN201980066313.8A CN113169034B (zh) 2018-10-22 2019-09-06 带激光标记的硅晶圆的制造方法
TW108132398A TWI723532B (zh) 2018-10-22 2019-09-09 具雷射標記矽晶圓的製造方法及具雷射標記矽晶圓

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018198503A JP6717353B2 (ja) 2018-10-22 2018-10-22 レーザマーク付きシリコンウェーハの製造方法

Publications (2)

Publication Number Publication Date
JP2020068231A JP2020068231A (ja) 2020-04-30
JP6717353B2 true JP6717353B2 (ja) 2020-07-01

Family

ID=70330313

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018198503A Active JP6717353B2 (ja) 2018-10-22 2018-10-22 レーザマーク付きシリコンウェーハの製造方法

Country Status (7)

Country Link
US (1) US11515263B2 (ja)
JP (1) JP6717353B2 (ja)
KR (1) KR102565926B1 (ja)
CN (1) CN113169034B (ja)
DE (1) DE112019005268T5 (ja)
TW (1) TWI723532B (ja)
WO (1) WO2020084931A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113628965B (zh) * 2021-08-06 2024-04-09 保定通美晶体制造有限责任公司 一种单面抛光晶片背面打字、蚀刻工艺

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5984515A (ja) * 1982-11-08 1984-05-16 Toshiba Corp レ−ザ光による半導体基板へのマ−キング方法
JPS60206130A (ja) * 1984-03-30 1985-10-17 Fujitsu Ltd 半導体基板のマ−キング方法
JPH09223648A (ja) * 1996-02-14 1997-08-26 Toshiba Corp 半導体ウェ−ハのマ−キング方法及びマ−キング装置
JPH10156560A (ja) * 1996-11-27 1998-06-16 Nec Corp レーザマーキング装置および方法
JP2001230165A (ja) * 1999-12-08 2001-08-24 Toshiba Corp 半導体装置及びその製造方法
JP4799465B2 (ja) * 2001-03-21 2011-10-26 株式会社東芝 半導体ウェーハ、半導体装置の製造装置、半導体装置の製造方法、及び半導体ウェーハの製造方法
US7371659B1 (en) * 2001-12-12 2008-05-13 Lsi Logic Corporation Substrate laser marking
DE10217374A1 (de) * 2002-04-18 2003-06-18 Wacker Siltronic Halbleitermat Vielzahl von Halbleiterscheiben aus Silicium und Verfahren zu ihrer Herstellung
TW200720001A (en) 2005-08-10 2007-06-01 Rohm & Haas Elect Mat Method of forming grooves in a chemical mechanical polishing pad utilizing laser ablation
CN102046345A (zh) * 2008-04-15 2011-05-04 三星钻石工业股份有限公司 脆性材料基板的加工方法
JP2011029355A (ja) * 2009-07-24 2011-02-10 Sumco Corp レーザマーク付き半導体ウェーハの製造方法
JP2011187706A (ja) * 2010-03-09 2011-09-22 Sumco Corp シリコンウェーハの製造方法
JP5888280B2 (ja) * 2013-04-18 2016-03-16 信越半導体株式会社 シリコンウエーハの研磨方法およびエピタキシャルウエーハの製造方法
JP5979081B2 (ja) * 2013-05-28 2016-08-24 信越半導体株式会社 単結晶ウェーハの製造方法
JP5967040B2 (ja) * 2013-09-11 2016-08-10 信越半導体株式会社 鏡面研磨ウェーハの製造方法
KR102185659B1 (ko) * 2014-02-11 2020-12-03 삼성전자주식회사 웨이퍼의 제조 방법 및 이에 의해 제조된 웨이퍼
JP6206360B2 (ja) * 2014-08-29 2017-10-04 株式会社Sumco シリコンウェーハの研磨方法
WO2016117224A1 (ja) 2015-01-20 2016-07-28 東レエンジニアリング株式会社 マーキング装置および方法、パターン生成装置、並びに被加工物
JP6589807B2 (ja) * 2016-10-13 2019-10-16 株式会社Sumco シリコンウェーハの研磨方法、シリコンウェーハの製造方法およびシリコンウェーハ
JP6855955B2 (ja) * 2017-06-19 2021-04-07 株式会社Sumco レーザマークの印字方法、レーザマーク付きシリコンウェーハの製造方法

Also Published As

Publication number Publication date
TW202017029A (zh) 2020-05-01
CN113169034A (zh) 2021-07-23
DE112019005268T5 (de) 2021-07-08
US11515263B2 (en) 2022-11-29
KR20210055770A (ko) 2021-05-17
JP2020068231A (ja) 2020-04-30
WO2020084931A1 (ja) 2020-04-30
TWI723532B (zh) 2021-04-01
KR102565926B1 (ko) 2023-08-09
CN113169034B (zh) 2024-01-30
US20210375782A1 (en) 2021-12-02

Similar Documents

Publication Publication Date Title
TW514976B (en) Method for processing semiconductor wafer and semiconductor wafer
US20080113510A1 (en) Semiconductor Wafer Fabricating Method and Semiconductor Wafer Mirror Edge Polishing Method
JP2006222453A (ja) シリコンウエーハの製造方法及びシリコンウエーハ並びにsoiウエーハ
JP2006210760A (ja) シリコンウェーハ表面形状制御用エッチング液及び該エッチング液を用いたシリコンウェーハの製造方法
JP2004356252A (ja) シリコンウェーハの加工方法
JP2009302408A (ja) 半導体ウェーハの製造方法
US20070267387A1 (en) Processing Method of Silicon Wafer
JP2010034128A (ja) ウェーハの製造方法及び該方法により得られたウェーハ
JP2011029355A (ja) レーザマーク付き半導体ウェーハの製造方法
JP5472073B2 (ja) 半導体ウェーハ及びその製造方法
CN109148260B (zh) 激光标记的刻印方法、带激光标记的硅晶片及其制造方法
JP6717353B2 (ja) レーザマーク付きシリコンウェーハの製造方法
TWI680512B (zh) 矽晶圓之研磨方法、矽晶圓之製造方法及矽晶圓
JP3943869B2 (ja) 半導体ウエーハの加工方法および半導体ウエーハ
JP2007234945A (ja) レーザーマーキングウェーハおよびその製造方法
JP7205413B2 (ja) レーザマーク付きシリコンウェーハの製造方法
JP2003142434A (ja) 鏡面ウエーハの製造方法
KR100918076B1 (ko) 플라즈마 처리 장치용 실리콘 소재의 제조 방법
JP2003203890A (ja) シリコンウェーハの製造方法
JP2009302412A (ja) 半導体ウェーハの製造方法
JP2003218066A (ja) 半導体ウェーハの研磨方法
JP2005101446A (ja) 半導体ウェーハの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181022

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191112

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20191226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200512

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200525

R150 Certificate of patent or registration of utility model

Ref document number: 6717353

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250