JP5967040B2 - 鏡面研磨ウェーハの製造方法 - Google Patents

鏡面研磨ウェーハの製造方法 Download PDF

Info

Publication number
JP5967040B2
JP5967040B2 JP2013188172A JP2013188172A JP5967040B2 JP 5967040 B2 JP5967040 B2 JP 5967040B2 JP 2013188172 A JP2013188172 A JP 2013188172A JP 2013188172 A JP2013188172 A JP 2013188172A JP 5967040 B2 JP5967040 B2 JP 5967040B2
Authority
JP
Japan
Prior art keywords
batch
wafer
silicon
mirror
silicon wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013188172A
Other languages
English (en)
Other versions
JP2015056473A (ja
Inventor
浩昌 橋本
浩昌 橋本
佳宏 宇佐美
佳宏 宇佐美
一晃 青木
一晃 青木
茂 大葉
茂 大葉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2013188172A priority Critical patent/JP5967040B2/ja
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to DE112014003787.7T priority patent/DE112014003787T5/de
Priority to CN201480049474.3A priority patent/CN105612605B/zh
Priority to US14/914,209 priority patent/US9748089B2/en
Priority to PCT/JP2014/004239 priority patent/WO2015037188A1/ja
Priority to SG11201601359VA priority patent/SG11201601359VA/en
Priority to KR1020167006320A priority patent/KR101994782B1/ko
Priority to TW103130145A priority patent/TWI610358B/zh
Publication of JP2015056473A publication Critical patent/JP2015056473A/ja
Application granted granted Critical
Publication of JP5967040B2 publication Critical patent/JP5967040B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/07—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool
    • B24B37/08—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for double side lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02019—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68764—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a movable susceptor, stage or support, others than those only rotating on their own vertical axis, e.g. susceptors on a rotating caroussel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68771—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by supporting more than one semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

本発明は、複数の鏡面研磨ウェーハを製造する鏡面研磨ウェーハの製造方法に関する。
従来、シリコンウェーハの製造方法は、一般的に以下の工程から構成されている。まず、シリコン単結晶引き上げ装置により引き上げられたシリコンインゴットを、ＳｉＣ製の微粉末を使用し、ワイヤソーでスライスして薄板円盤状のシリコンウェーハを得るスライス工程を行う。そして、スライスしたシリコンウェーハの欠けや割れを防止するためにシリコンウェーハの外周エッジ部を面取りする面取り工程を行う。
次に、スライス工程で生じたシリコンウェーハの表面の歪みを除去するとともにシリコンウェーハの厚みを揃えるために、鋳鉄製の上下定盤の間に複数のシリコンウェーハを挟んで加工する遊星運動方式のラッピング工程を行う。この際、アルミナ等の遊離砥粒を供給しながらシリコンウェーハをラッピングする。
そして、面取り工程及びラッピング工程において生じた加工変質層を除去する湿式エッチング工程を行う。その後、エッチングしたシリコンウェーハの両面を遊星運動方式で遊離砥粒を用いて鏡面研磨する両面研磨工程と、エッジ部を鏡面化するエッジ研磨工程と、ウェーハの片面を鏡面研磨する片面鏡面研磨工程を行う。最後に、研磨したウェーハに残留する研磨剤や異物を除去し清浄度を向上させる洗浄工程を行いシリコンウェーハの製造を完了する（特許文献１参照）。
電子デバイスの高集積化に伴い、シリコンウェーハの平坦度規格の厳格化が進んでいる。半導体ウェーハの製造フローの中で、最も平坦度に影響を与える工程は、シリコンウェーハの両面を鏡面研磨する両面研磨工程である。
この両面研磨装置は、上下定盤と、下定盤の上面の中心部に設けられたサンギアと、下定盤の周縁部に隣接して設けられたインターナルギアと、複数のキャリアを有している。キャリアは上下定盤に回転可能に挟まれており、キャリアには１個以上のキャリアホールが設けられている。このキャリアホールでシリコンウェーハを保持し、シリコンウェーハをキャリアとともに上下定盤に貼りつけられた研磨布に対し相対運動させながら、上定盤側に取りつけられている押圧機構により下方に荷重をかけて複数のウェーハを同時にバッチ式で両面研磨する。
特開２０１２−１８６３３８号公報
このように、複数のウェーハを上下定盤に挟んで研磨する場合、同一バッチ内で研磨するシリコンウェーハのウェーハ間の厚みのばらつきが両面研磨加工後のシリコンウェーハの平坦度へ与える影響が大きい。図１０に、従来の両面研磨工程において同一バッチ内で研磨するシリコンウェーハのウェーハ間の厚みばらつきと両面研磨工程が終了した後のウェーハの表面のＳＦＱＲｍａｘが２２ｎｍ以下の鏡面研磨ウェーハの取得率の関係を示す。図１０に示すように、両面研磨工程の１バッチ内で両面研磨するシリコンウェーハ間の厚みばらつきが１.２５μｍより大きくなると、両面研磨工程が終了した後のシリコンウェーハの表面の平坦度が著しく悪化する。
両面研磨されるウェーハ間の厚みばらつきを決める工程は、主にスライス歪み除去工程である。
スライス歪み除去工程では、複数のウェーハがバッチ式でラッピングされ、同一バッチ内で加工されたウェーハ間の厚みばらつきを比較的小さく抑えることができるが、バッチ間の厚みばらつきは大きくなってしまう。
また、湿式エッチングでは、複数のウェーハが１つのエッチング槽内で、バッチ式でエッチングされ、エッチング代のばらつきを小さく抑えることができるが、エッチング液の経時変化の影響により、バッチ間のエッチング代のばらつきが生じ、スライス歪み除去工程後でのウェーハ厚みばらつきを悪化させていた。尚、湿式エッチングには複数のシリコンウェーハをバッチ式でエッチング処理せずに、シリコンウェーハの表面及び裏面にエッチング液を噴射してシリコンウェーハを１枚ずつエッチングする枚葉式の方法もあるが、生産性が悪く、コスト高になってしまう。
本発明は前述のような問題に鑑みてなされたもので、平坦度が良好な鏡面研磨ウェーハを製造できる鏡面研磨ウェーハの製造方法を提供することを目的とする。
上記目的を達成するために、本発明では、シリコンインゴットからスライスされた複数のシリコンウェーハに対し、前記スライスによって生じた表面の歪みを除去するためのスライス歪み除去工程と、前記スライス歪み除去工程で生じた歪みを除去するためのエッチング工程と、前記エッチング後のシリコンウェーハの両面を鏡面研磨する両面研磨工程をそれぞれバッチ式で実施して、複数の鏡面研磨ウェーハを製造する鏡面研磨ウェーハの製造方法であって、前記両面研磨工程においてバッチ式で処理する前記シリコンウェーハを、前記スライス歪み除去工程において同一バッチ内で処理した前記シリコンウェーハの中から選択し、該選択するシリコンウェーハの数を前記スライス歪み除去工程において処理した前記シリコンウェーハの数と同一数又はその約数となるようにすることを特徴とする鏡面研磨ウェーハの製造方法を提供する。
スライス歪み除去工程において同一バッチ内で処理された複数のシリコンウェーハ間の厚みばらつきは小さいので、それらのシリコンウェーハがそのまま後工程の両面研磨工程における同一バッチ内で処理されることで、平坦度が良好な鏡面研磨ウェーハを製造することができる。
このとき、前記エッチング工程においてバッチ式で処理する前記シリコンウェーハを、前記スライス歪み除去工程における１バッチ又は複数バッチ内で処理した全ての前記シリコンウェーハを選択することで、該選択するシリコンウェーハの数を前記スライス歪み除去工程において処理した前記シリコンウェーハの数と同一数又はその倍数となるようにすることが好ましい。
このようにすれば、エッチング工程でエッチング処理した後のシリコンウェーハ間の厚みばらつきがより小さくなり、厚みばらつきのより小さいシリコンウェーハが後工程の両面研磨工程における同一バッチ内で処理されることで平坦度がより良好な鏡面研磨ウェーハを確実に製造することができる。
このとき、前記スライス歪み除去工程において、遊離砥粒入りの加工液を供給しながら、水晶定寸方式の定寸装置によって前記シリコンウェーハの厚みを測定しつつ、前記シリコンウェーハをラッピングすることで、前記シリコンウェーハの表面の歪みを除去することができる。
水晶定寸方式の定寸装置によってシリコンウェーハの厚みを測定し、該測定した厚みに応じてラッピングの終了条件を制御することで、狙い厚みに対する誤差を減らすことができる。その結果、ラッピング後のバッチ間のシリコンウェーハの厚みばらつきも小さく抑えることができる。このように、スライス歪み除去工程でラッピングしたシリコンウェーハ間の厚みばらつきが小さければ、平坦度が良好な鏡面研磨ウェーハをより確実に製造できるとともに、ウェーハ間の厚みばらつきを小さく抑えることができる。
また、前記スライス歪み除去工程において、水を供給しながら、光反射干渉式の定寸装置によって前記シリコンウェーハの厚みを測定しつつ、前記シリコンウェーハの表面粗さＲａが０．３μｍ以下に研削可能な粒径を有する砥粒が固着された研削シートに前記シリコンウェーハの両面を摺接させて研削することで、前記シリコンウェーハの表面の歪みを除去することが好ましい。
上記の研削シートでシリコンウェーハの表面粗さＲａが０．３μｍ以下になるように研削すれば、光反射干渉式の定寸装置が照射するレーザー光がシリコンウェーハの加工面で乱反射しにくくなり、干渉光を十分に検出することができる。従って、非常に高い精度でシリコンウェーハの厚みを測定しながら、シリコンウェーハの両面を研削することができる。その結果、研削後のバッチ間のシリコンウェーハの厚みばらつきをより効果的に小さく抑えることができる。このように、スライス歪み除去工程で研削したシリコンウェーハの厚みばらつきが小さければ、平坦度がより良好な鏡面研磨ウェーハをより確実に製造できるとともに、ウェーハ間の厚みばらつきをより小さく抑えることができる。
本発明の鏡面研磨ウェーハの製造方法であれば、平坦度が良好な鏡面研磨ウェーハを製造することができる
本発明の鏡面研磨ウェーハの製造方法のフロー図である。 本発明のスライス歪み除去工程において用いるラッピング装置の一例を示す概略図である。 本発明のスライス歪み除去工程において用いるラッピング装置の下定盤の一例を示す上面図である。 本発明のスライス歪み除去工程において用いる研削装置の一例を示す概略図である。 本発明のスライス歪み除去工程において用いる研削装置の下定盤の一例を示す上面図である。 異なる表面粗さＲａによる、干渉光の強度とウェーハ厚さの関係を示す図である。 本発明のエッチング工程において用いるエッチング装置の一例を示す上面図である。 本発明の両面研磨工程において用いる両面研磨装置の一例を示す概略図である。 本発明の両面研磨工程において用いる両面研磨装置の下定盤の一例を示す上面図である。 従来の両面鏡面研磨工程における、ウェーハ間の厚みばらつきと、ＳＦＱＲｍａｘが２２ｎｍ以下の鏡面研磨ウェーハの取得率の関係を示す。
以下、本発明について実施の形態を説明するが、本発明はこれに限定されるものではない。
鏡面研磨ウェーハを製造する際には、両面研磨工程において、同一バッチ内で鏡面研磨をするシリコンウェーハの厚みばらつきが大きいと両面を鏡面研磨した後の鏡面研磨ウェーハの平坦度が悪化するという問題があった。
そこで、本発明者等は、スライス歪み除去工程において同一バッチ内で処理されたシリコンウェーハを、両面研磨工程における同一バッチ内で処理すれば、両面を鏡面研磨した後の鏡面研磨ウェーハの平坦度を良好にできることに想到し、本発明を完成させた。
以下、本発明の鏡面研磨ウェーハの製造方法を、図を参照して説明する。
まずシリコンインゴットをスライスして切り出された複数のシリコンウェーハを準備する（図１のＡ）。この工程では、例えばワイヤソー等の切断装置を用いてシリコンインゴットをウェーハ状に切り出す。次にこれらのシリコンウェーハを面取り加工する（図１のＢ）。この工程では、スライスしたシリコンウェーハの欠けや割れを防止するためにシリコンウェーハの外周エッジ部を面取りする。
次に、スライス歪み除去工程を行う（図１のＣ）。このスライス歪み除去工程では、スライスによってシリコンウェーハの表面に生じた歪みを除去し、表面を平坦化し、シリコンウェーハの厚みを揃える。このとき、図２、図３に示すような遊星運動方式のラッピング装置１を用いて、シリコンウェーハをバッチ式でラッピングしてスライス歪みを除去することができる。
図２、図３のように、ラッピング装置１は上定盤２、下定盤３、キャリア４、サンギア５、インターナルギア６、水晶方式の定寸装置７を具備している。上定盤２、下定盤３は例えば鋳鉄製のものとすることができる。上定盤２には加工液用貫通孔９が設けられており、遊離砥粒入りの加工液１１を、この加工液用貫通孔９を通して供給する。また、加工液１１としては、例えばアルミナ等の遊離砥粒を水に懸濁させたものを使用することができる。下定盤３上には、複数のシリコンウェーハＷを保持するための複数のキャリアホール１０が設けられたキャリア４が設置されている。更に、下定盤３上の中心部分にはサンギア５が設けられ、下定盤３の周縁部に隣接するようにインターナルギア６が設けられており、これらのギアをそれぞれ自転させることで、キャリア４はサンギア５を中心とした遊星運動をする。
また、上定盤２には水晶方式の定寸装置７が設置されている。この、水晶方式の定寸装置７は、キャリア４上に載置された水晶片８が、シリコンウェーハＷと一緒に削られる際の圧電効果を利用するもので、水晶片が薄くなると振動数が高くなることを利用して水晶片の厚みを測定することによってシリコンウェーハの厚みを測定している。更に、水晶方式の定寸装置７は、測定値に基づいてラッピングの終了を制御することができる。
この水晶方式の定寸装置７によってシリコンウェーハＷの厚みを測定しながら、相対方向に回転する上下定盤２、３で複数のシリコンウェーハＷを挟み、加工液１１を供給しつつ、キャリア４を遊星運動させることでシリコンウェーハＷをバッチ式でラッピングする。このラッピング装置によって、それぞれのバッチにおいて同一の狙い厚みになるように制御しながらラッピングすれば、バッチ内のみならずバッチ間のシリコンウェーハＷの厚みばらつきも小さく抑えることができる。
さらにバッチ間のシリコンウェーハＷの厚みバラツキを改善するために、図４、５に示すような研削装置１２を用いて、バッチ式でシリコンウェーハＷを研削してスライス歪みを除去することが好ましい。
図４、図５のように、研削装置１２は上下定盤２’、３’と、キャリア４’、サンギア５’、インターナルギア６’、光反射干渉方式の定寸装置１３を具備している。
上定盤２’には水用貫通孔１５が設けられており、水１６がこの水用貫通孔１５を通って下定盤３’上に供給される。下定盤３’上には、シリコンウェーハＷを保持するための複数のキャリアホール１０’が設けられたキャリア４’が設置されている。更に、下定盤３’上の中心部分にはサンギア５’が設けられ、下定盤３’の周縁部に隣接するようにインターナルギア６’が設けられており、これらのギアをそれぞれ自転させることで、キャリア４’はサンギア５’を中心とした遊星運動をする。
また、上定盤２’の上方には光反射干渉方式の定寸装置１３が設置されている。この光反射干渉方式の定寸装置１３によるウェーハの厚みの測定方法は、まず光反射干渉方式の定寸装置１３からレーザー光を下方に射出する。射出されたレーザー光は、上定盤２’に設けられたレーザー光用貫通孔１７を通って、研削加工中のシリコンウェーハの表面に照射される。そして、光反射干渉方式の定寸装置１３は干渉光を検出し、検出した干渉光からシリコンウェーハの厚みを計測する。この測定値に基づいて研削の終了を制御することができる。
上定盤２’の下面及び下定盤３’の上面には、シリコンウェーハＷを研削するための、砥粒が固着された研削シート１４が貼り付けられている。砥粒は、シリコンウェーハＷの表面粗さＲａが０．３μｍ以下に研削可能な粒径を有する砥粒であり、望ましくは、最も硬く摩耗しにくいダイヤモンド製の砥粒を使用することが好ましい。研削中のシリコンウェーハＷの表面粗さＲａが０．３μｍ以下であれば光反射干渉式の定寸装置１３で研削面にレーザー光を照射しても乱反射が起こらず、干渉光を検出することができ、精度良く厚みを測定することができる。本発明者等が、シリコンウェーハの表面粗さＲａと干渉光の強度の関係を調査した結果を図６に示す。光反射干渉方式の定寸装置を用いて、シリコンウェーハの表面粗さＲａを変化させてシリコンウェーハの厚みを測定したところ、Ｒａが、０．０３μｍ、０．２μｍの時は干渉光の強度は強くなり、Ｒａが０．４４μｍの時よりも、より精度の高い測定ができる。尚、光反射干渉方式の定寸装置から射出するレーザー光の波長は１３００ｎｍとした。表面粗さＲａの測定には、キーエンス製レーザー顕微鏡ＶＫ−Ｘ１００ｓｅｒｉｅｓを使用し、測定長さは４ｍｍとした。
以上のような研削装置１２を用いて、光反射干渉式の定寸装置１３によってシリコンウェーハＷの厚みを測定しながら、相対方向に回転する上下定盤２’、３’で複数のシリコンウェーハＷを挟み、水１６を供給しつつ、キャリア４’を遊星運動させることでシリコンウェーハＷの両面を研削シート１４に摺接させて、シリコンウェーハＷをバッチ式で研削する。この研削装置１２によって、それぞれのバッチにおいて同一の狙い厚みになるように制御しながら研削すれば、バッチ内のみならずバッチ間のシリコンウェーハＷの厚みばらつきもより小さく抑えることができる。
スライス歪み除去工程が終了した後、スライス歪み除去工程で生じた歪みを除去するためのエッチング工程を行う（図１のＤ）。エッチング工程では、複数のウェーハをバッチ式で湿式エッチングする。例えば、図７のように、苛性ソーダ等からなるエッチング液を満たしたエッチング装置１８に、複数のシリコンウェーハＷを入れ、同時にエッチング処理する。
このエッチング工程において、バッチ式でエッチングするシリコンウェーハを、スライス歪み除去工程における１バッチ又は複数バッチ内で処理した全てのシリコンウェーハを選択し、選択するシリコンウェーハの数をスライス歪み除去工程において処理したシリコンウェーハの数と同一数又はその倍数となるようにすることが好ましい。例として、スライス歪み除去工程において、１００枚のシリコンウェーハを、１バッチの処理数を２０枚として５バッチで処理した場合、この５バッチの内、任意の１バッチ内で処理したウェーハ群の中から、２０枚を選択して、該選択した複数のシリコンウェーハをバッチ式でエッチング処理することができる。又は、上記した例においてスライス歪み除去工程の５バッチの内、任意の複数バッチ（この場合では１バッチ目〜５バッチ目の中の複数バッチ）内で処理した全てのシリコンウェーハ（この場合では４０枚〜１００枚）を選択して、該選択した複数のシリコンウェーハをバッチ式でエッチング処理することができる。
このようにすれば、エッチング工程における１バッチ内で処理したウェーハ間の厚みばらつきを小さくすることができる。
エッチング工程が終了した後、複数のシリコンウェーハの両面をバッチ式で鏡面研磨する両面研磨工程を行う（図１のＥ）。本発明の鏡面研磨ウェーハの製造方法では、この両面研磨工程において、バッチ式で両面を鏡面研磨するシリコンウェーハを、スライス歪み除去工程において同一バッチ内で処理したシリコンウェーハの中から選択する。これらのウェーハは、ウェーハ間の厚みバラツキが非常に小さい。従って、両面研磨工程において研磨する複数のウェーハ間の厚みばらつきを小さくすることができる。このとき、選択するシリコンウェーハの数はスライス歪み除去工程において処理したシリコンウェーハの数と同一数でも良いし、その約数となるようにしバッチ数を複数回に分けても良い。
上記したように選択した複数のシリコンウェーハの両面を、バッチ式で鏡面研磨するには図８、図９に示すような遊星運動方式の両面研磨装置１９を用いることができる。
まず、キャリア４’’を両面研磨装置１９のサンギア５’’とインターナルギア６’’に噛合させ、キャリア４’’のキャリアホール１０’’にシリコンウェーハＷをセットする。その後、このシリコンウェーハＷの両面を上定盤２’’と下定盤３’’で挟み込むように保持し、研磨剤用貫通孔２０から研磨剤２１を供給するするとともに、サンギア５’’とインターナルギア６’’によってキャリア４’’を遊星運動させ、同時に上定盤２’’と下定盤３’’を相対方向に回転させることによって、シリコンウェーハＷの両面を研磨布２２に摺接させる。このようにして、鏡面研磨ウェーハを製造する。
以上のようにして、鏡面研磨ウェーハを製造すれば、スライス歪み除去工程おいて同一バッチ内で処理されたシリコンウェーハ間の厚みばらつきが小さいシリコンウェーハを両面研磨工程における同一バッチ内で加工することができるので、両面研磨加工後の鏡面研磨ウェーハの平坦度を良好にすることができる。
以下、本発明の実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
（実施例１）
直径３００ｍｍのシリコン単結晶インゴットをスライスして切断した。切り出された１００枚のシリコンウェーハを面取り加工した。その後、図１に示した本発明の鏡面研磨ウェーハの製造方法のフロー図に従って鏡面研磨ウェーハを製造した。まず、スライス歪み除去工程において、１バッチ２０枚加工できる鋳鉄製の上下定盤が付いた遊星運動方式の４ウエイラップ機を使用し、１バッチで２０枚のシリコンウェーハをラッピングし、連続５バッチ行い１００枚のシリコンウェーハをラッピングした。平均粒径６μｍのアルミナ砥粒を水に懸濁させて加工液として使用し、水晶方式の定寸装置を使用し、仕上がり狙い厚みを設定した。ラッピングが終了した後、静電容量式のセンサーを用いてシリコンウェーハの厚みを測定した。表１に示すように、ラッピング終了時のシリコンウェーハの厚みは、狙い値に対して１バッチ目で平均−０．７μｍ、２バッチ目で平均＋１．１μｍ、３バッチ目で平均＋０．５μｍ、４バッチ目で平均＋１．６μｍ、５バッチ目で平均−３．０μｍであった。バッチ内の厚みばらつき（バッチ内のシリコンウェーハの厚みの最大値とバッチ内のシリコンウェーハの厚みの最小値の差）は１バッチ目と２バッチ目は０．１μｍ、その他の３バッチが０．２μｍであった。
次に、エッチング工程を行った。本発明の製造方法に従って、スライス歪み除去工程でラッピングした１００枚のウェーハを、同じラップバッチでラッピングしたシリコンウェーハを、同じエッチングバッチでエッチング処理するようにして１バッチ２０枚で、連続５バッチエッチングした。エッチング液は、濃度５０％の苛性ソーダを８０℃に加熱したものを使用した。その結果、表１に示すように、エッチング後の厚みばらつきは、１バッチ目で０．１μｍ、２バッチ目から５バッチ目まででは０．２μｍであった。
次に、両面研磨工程を行った。１バッチで２０枚研磨できる遊星運動方式の４ウエイ両面研磨機を使用し、同じラップバッチ（すなわち、同じエッチングバッチ）のウェーハが同じ両面研磨バッチになるようにして連続５バッチ研磨を行い１００枚のシリコンウェーハの両面を鏡面研磨した。研磨剤は、平均粒径３５ｎｍ〜７０ｎｍのコロイダルシリカに、苛性カリを添加し、ｐＨが１０．５になるように純水で希釈した。研磨布には、市販の不織布タイプを使用した。両面研磨工程終了後、鏡面研磨ウェーハを洗浄した。その後、ＫＬＡ―Ｔｅｎｃｏｒ社製ＷａｆｅｒＳｉｇｈｔを用いてウェーハの平坦度測定を行い、ＳＦＱＲｍａｘを評価した。その結果、表１に示すように、ＳＦＱＲｍａｘが２２ｎｍ以下の取得率は５２％であった。
実施例１では、後述する比較例に比べ平坦度の良い鏡面研磨ウェーハの取得率が高く、平坦度の良い鏡面研磨ウェーハをより確実に製造することができることが確認できた。
（実施例２）
直径３００ｍｍのシリコン単結晶インゴットをスライスして切断した。切り出されたシリコンウェーハを面取り加工した。その後、図１に示した鏡面研磨ウェーハの製造方法のフロー図に従って鏡面研磨ウェーハを製造した。まず、スライス歪み除去工程において、実施例１と同様な条件で、２０枚のシリコンウェーハを１バッチでラッピングした。ラッピングが終了した後、静電容量式のセンサーを用いてシリコンウェーハの厚みを測定した。表１に示すように、ラッピング終了時のシリコンウェーハの厚みは、狙い値に対して平均＋１．４μｍであった。バッチ内ウェーハ間厚みばらつきは０．２μｍであった。
次に、エッチング工程を行った。実施例１と同様な条件で、２０枚のシリコンウェーハを１バッチでエッチングした。エッチング終了後、静電容量式のセンサーを用いてシリコンウェーハの厚みを測定した。その結果、ウェーハ間の厚みばらつきは０．２μｍであった。
次に、両面研磨工程を行った。１バッチで５枚研磨できる遊星運動方式の４ウエイ両面研磨機を使用し、連続４バッチ研磨を行い２０枚のシリコンウェーハの両面を鏡面研磨したこと以外実施例１と同様な条件で両面研磨を行った。その結果、表１に示すように、ＳＦＱＲｍａｘが２２ｎｍ以下の取得率は５０％であった。
実施例２でも、後述する比較例に比べ平坦度の良い鏡面研磨ウェーハの取得率が高く、平坦度の良い鏡面研磨ウェーハをより確実に製造することができることが確認できた。
（実施例３）
直径３００ｍｍのシリコン単結晶インゴットをスライスして切断し、シリコンウェーハを１００枚準備した。面取り加工後、１バッチ２０枚加工できる鋳鉄製の上下定盤が付いた遊星運動方式の４ウエイラップ機の上下定盤に、平均粒径４μｍのダイヤモンド砥粒を含んだ研削シートを両面テープで貼り付けた図４に示すような研削装置を準備した。次に、水を研削シート上に供給しながら、波長可変タイプの光反射干渉式の定寸装置で、仕上がり狙い厚みを設定し、１バッチ２０枚で、連続５バッチ研削した。このとき、光反射干渉式の定寸装置から射出されるレーザー光の波長は１３００ｎｍとした。研削した後のシリコンウェーハの表面粗さをキーエンス製レーザー顕微鏡ＶＫ−Ｘ１００ｓｅｒｉｅｓを使用し測定長さ４ｍｍで測定したところ、Ｒａは０．２μｍであった。静電容量式のセンサーを用いて、研削後のシリコンウェーハの厚みを測定した。研削終了時の厚みは、狙い値に対して１バッチ目平均０μｍ、２バッチ目平均＋０．１μｍ、３バッチ目平均＋０.４μｍ、４バッチ目平均−０．４μｍ、５バッチ目平均−０．１μｍであった。表１に示すように、バッチ内ウェーハ間の厚みばらつきは２バッチ目、４バッチ目、５バッチ目が０．２μｍ、１バッチ目、３バッチ目が０．１μｍであった。
次に、エッチング工程を行った。実施例１と同様の条件で、１バッチが２０枚のエッチング装置を使用し、同じバッチで研削したシリコンウェーハを、同じエッチングバッチでエッチング処理するようにして１バッチ２０枚で、連続５バッチエッチングした。その結果、厚みばらつきはすべて０．２μｍであった。
次に、両面研磨工程を行った。実施例１と同様の条件で、１バッチで２０枚研磨できる遊星運動方式の４ウエイ両面研磨機を使用し、同じ研削バッチが同じ両面研磨バッチになるようにして連続５バッチ研磨を行い１００枚のシリコンウェーハの両面を鏡面研磨した。製造した鏡面研磨ウェーハを洗浄した後に、ＫＬＡ―Ｔｅｎｃｏｒ社製ＷａｆｅｒＳｉｇｈｔを用いてウェーハの平坦度測定を行い、ＳＦＱＲｍａｘを評価した。その結果、ＳＦＱＲｍａｘが２２ｎｍ以下の鏡面研磨ウェーハの取得率は５３％であった。
実施例３は、実施例１、２と比べ平坦度の良い鏡面研磨ウェーハをより多く製造することができることが確認できた。
（比較例）
直径３００ｍｍのシリコン単結晶インゴットをスライスして切断した。面取り加工後、実施例１と同様の条件で１バッチ２０枚、５バッチで１００枚ラッピングを行い、ラッピング終了後、静電容量式のセンサーを用いてシリコンウェーハの厚みを測定した。厚みは狙い値に対して１バッチ目平均＋２．１μｍ、２バッチ目平均−１．０μｍ、３バッチ目平均０μｍ、４バッチ目平均＋１．２μｍ、５バッチ目平均−０．８μｍであった。バッチ内厚みばらつきは１バッチ目と５バッチ目が０.２μｍ、その他の３バッチが０．１μｍであった。
次に上記のようにラッピングした後の１００枚のシリコンウェーハを、ラッピングした順番と同じ順番で１バッチが２５枚のエッチング装置を使用し、連続４バッチエッチングした。すなわち、異なるラップバッチでラッピングされたシリコンウェーハが混在したウェーハ群が、同一エッチングバッチ内でエッチング処理されるようにした。エッチング液は、濃度５０％の苛性ソーダを８０℃に加熱したものを使用した。エッチング終了後、静電容量式のセンサーを用いてシリコンウェーハの厚みを測定した。その結果、表１に示すように、バッチ内のウェーハ間の厚みばらつきは、１バッチ目が３．３μｍ、２バッチ目が１．０μｍ、３バッチ目が１．５μｍ、４バッチ目が２．２μｍとなった。
次に、上記のようにエッチングした後の１００枚のシリコンウェーハを、ラッピングした順番に１バッチ５枚加工できる遊星運動方式の４ウエイ両面研磨機を使用し、連続２０バッチ鏡面研磨を行った。その他の条件は実施例１と同様の条件とした。両面研磨が全バッチ終了した後、鏡面研磨ウェーハを洗浄した。洗浄後、ＫＬＡ―Ｔｅｎｃｏｒ社製ＷａｆｅｒＳｉｇｈｔを用いてウェーハの平坦度測定を行い、ＳＦＱＲｍａｘを評価した。その結果、ＳＦＱＲｍａｘが２２ｎｍ以下の鏡面研磨ウェーハの取得率は２４%であった。前述の、実施例１−３に比べて、製造した鏡面研磨ウェーハの中で、平坦度の良い鏡面研磨ウェーハの割合が半分以下となってしまった。
表１に、実施例、比較例における実施結果をまとめたもの示す。
Figure 0005967040
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
１…ラッピング装置、 ２、２’、２’’…上定盤、 ３、３’、３’’…下定盤、
４、４’、４’’…キャリア、 ５、５’、５’’…サンギア、
６、６’、６’’…インターナルギア、 ７…水晶方式の定寸装置、 ８…水晶片、
９…加工液用貫通孔、 １０、１０’、１０’’…キャリアホール、
１１…加工液、 １２…研削装置、 １３…光反射干渉方式の定寸装置、
１４…研削シート、 １５…水用貫通孔、 １６…水、 １７…レーザー光用貫通孔、
１８…エッチング装置、 １９…両面研磨装置、 ２０…研磨剤用貫通孔、
２１…研磨剤、 ２２…研磨布。

Claims (3)

  1. シリコンインゴットからスライスされた複数のシリコンウェーハに対し、前記スライスによって生じた表面の歪みを除去するためのスライス歪み除去工程と、前記スライス歪み除去工程で生じた歪みを除去するためのエッチング工程と、前記エッチング後のシリコンウェーハの両面を鏡面研磨する両面研磨工程をそれぞれバッチ式で実施して、複数の鏡面研磨ウェーハを製造する鏡面研磨ウェーハの製造方法であって、
    前記両面研磨工程においてバッチ式で処理する前記シリコンウェーハを、前記スライス歪み除去工程において同一バッチ内で処理した前記シリコンウェーハの中から選択し、該選択するシリコンウェーハの数を前記スライス歪み除去工程において処理した前記シリコンウェーハの数と同一数又はその約数となるようにし、
    前記エッチング工程においてバッチ式で処理する前記シリコンウェーハを、前記スライス歪み除去工程における１バッチ又は複数バッチ内で処理した全ての前記シリコンウェーハを選択することで、該選択するシリコンウェーハの数を前記スライス歪み除去工程において処理した前記シリコンウェーハの数と同一数又はその倍数となるようにすることを特徴とする鏡面研磨ウェーハの製造方法。
  2. 前記スライス歪み除去工程において、遊離砥粒入りの加工液を供給しながら、水晶定寸方式の定寸装置によって前記シリコンウェーハの厚みを測定しつつ、前記シリコンウェーハをラッピングすることで、前記シリコンウェーハの表面の歪みを除去することを特徴とする請求項１に記載の鏡面研磨ウェーハの製造方法。
  3. 前記スライス歪み除去工程において、水を供給しながら、光反射干渉式の定寸装置によって前記シリコンウェーハの厚みを測定しつつ、前記シリコンウェーハの表面粗さＲａが０．３μｍ以下に研削可能な粒径を有する砥粒が固着された研削シートに前記シリコンウェーハの両面を摺接させて研削することで、前記シリコンウェーハの表面の歪みを除去することを特徴とする請求項１に記載の鏡面研磨ウェーハの製造方法。
JP2013188172A 2013-09-11 2013-09-11 鏡面研磨ウェーハの製造方法 Active JP5967040B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2013188172A JP5967040B2 (ja) 2013-09-11 2013-09-11 鏡面研磨ウェーハの製造方法
CN201480049474.3A CN105612605B (zh) 2013-09-11 2014-08-20 镜面研磨晶圆的制造方法
US14/914,209 US9748089B2 (en) 2013-09-11 2014-08-20 Method for producing mirror-polished wafer
PCT/JP2014/004239 WO2015037188A1 (ja) 2013-09-11 2014-08-20 鏡面研磨ウェーハの製造方法
DE112014003787.7T DE112014003787T5 (de) 2013-09-11 2014-08-20 Verfahren zum Herstellen eines spiegelpolierten Wafers
SG11201601359VA SG11201601359VA (en) 2013-09-11 2014-08-20 Method for producing mirror-polished wafer
KR1020167006320A KR101994782B1 (ko) 2013-09-11 2014-08-20 경면연마 웨이퍼의 제조방법
TW103130145A TWI610358B (zh) 2013-09-11 2014-09-01 鏡面硏磨晶圓的製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013188172A JP5967040B2 (ja) 2013-09-11 2013-09-11 鏡面研磨ウェーハの製造方法

Publications (2)

Publication Number Publication Date
JP2015056473A JP2015056473A (ja) 2015-03-23
JP5967040B2 true JP5967040B2 (ja) 2016-08-10

Family

ID=52665321

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013188172A Active JP5967040B2 (ja) 2013-09-11 2013-09-11 鏡面研磨ウェーハの製造方法

Country Status (8)

Country Link
US (1) US9748089B2 (ja)
JP (1) JP5967040B2 (ja)
KR (1) KR101994782B1 (ja)
CN (1) CN105612605B (ja)
DE (1) DE112014003787T5 (ja)
SG (1) SG11201601359VA (ja)
TW (1) TWI610358B (ja)
WO (1) WO2015037188A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6451825B1 (ja) * 2017-12-25 2019-01-16 株式会社Sumco ウェーハの両面研磨方法
CN108687652B (zh) * 2018-05-29 2019-11-01 江苏锡沂高新区科技发展有限公司 一种半导体芯片制造工艺
CN110962039A (zh) * 2018-09-29 2020-04-07 康宁股份有限公司 载体晶片和形成载体晶片的方法
JP6717353B2 (ja) * 2018-10-22 2020-07-01 株式会社Sumco レーザマーク付きシリコンウェーハの製造方法
CN109848840A (zh) * 2018-12-14 2019-06-07 厦门大学 一种光化学与机械抛光相结合的半导体晶片加工装置
CN110044298B (zh) * 2019-05-16 2024-02-27 苏州慧利仪器有限责任公司 晶棒承载装置以及立式激光干涉检测设备
CN110739390B (zh) * 2019-10-24 2022-08-26 中芯越州集成电路制造(绍兴)有限公司 温度补偿型表面声波滤波器件及其制造方法
CN115890478A (zh) * 2022-12-29 2023-04-04 西安奕斯伟材料科技有限公司 抛光头和抛光设备
CN117681064B (zh) * 2024-02-04 2024-04-30 合肥先端晶体科技有限责任公司 一种基于紫外光的金刚石快速抛光方法及装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07108455B2 (ja) * 1991-07-11 1995-11-22 株式会社タムラ製作所 スプレーフラクサの噴霧制御方法
JP2628448B2 (ja) * 1993-10-08 1997-07-09 住友シチックス株式会社 半導体基板の鏡面研磨方法
JP3601937B2 (ja) 1997-05-27 2004-12-15 株式会社ルネサステクノロジ 表面平坦化方法および表面平坦化装置
JP2000216119A (ja) * 1999-01-26 2000-08-04 Mitsubishi Materials Silicon Corp 高平坦度ウェ―ハの加工方法
US6376335B1 (en) * 2000-02-17 2002-04-23 Memc Electronic Materials, Inc. Semiconductor wafer manufacturing process
US20010024877A1 (en) * 2000-03-17 2001-09-27 Krishna Vepa Cluster tool systems and methods for processing wafers
US20020004265A1 (en) * 2000-03-17 2002-01-10 Krishna Vepa Grind polish cluster and methods to remove visual grind pattern
US6709981B2 (en) * 2000-08-16 2004-03-23 Memc Electronic Materials, Inc. Method and apparatus for processing a semiconductor wafer using novel final polishing method
US20020094684A1 (en) * 2000-11-27 2002-07-18 Hirasaki George J. Foam cleaning process in semiconductor manufacturing
JP2002289562A (ja) * 2001-03-27 2002-10-04 Mitsubishi Materials Silicon Corp 半導体ウェーハの製造方法
JP2002353173A (ja) * 2001-05-25 2002-12-06 Sumitomo Mitsubishi Silicon Corp 半導体ウェーハのラッピング方法およびその装置
JP2004255541A (ja) * 2003-02-27 2004-09-16 Naoetsu Electronics Co Ltd 半導体ウエハ製造方法
CN102380815A (zh) * 2010-09-01 2012-03-21 无锡华润上华半导体有限公司 化学机械研磨方法和系统
JP5479390B2 (ja) * 2011-03-07 2014-04-23 信越半導体株式会社 シリコンウェーハの製造方法
JP5716612B2 (ja) * 2011-09-01 2015-05-13 信越半導体株式会社 シリコンウェーハの研磨方法及び研磨装置
JP5630414B2 (ja) 2011-10-04 2014-11-26 信越半導体株式会社 ウェーハの加工方法
JP5741497B2 (ja) * 2012-02-15 2015-07-01 信越半導体株式会社 ウェーハの両面研磨方法

Also Published As

Publication number Publication date
TW201528356A (zh) 2015-07-16
TWI610358B (zh) 2018-01-01
DE112014003787T5 (de) 2016-06-09
CN105612605A (zh) 2016-05-25
CN105612605B (zh) 2018-08-21
KR101994782B1 (ko) 2019-07-01
US20160217998A1 (en) 2016-07-28
SG11201601359VA (en) 2016-03-30
JP2015056473A (ja) 2015-03-23
WO2015037188A1 (ja) 2015-03-19
KR20160054481A (ko) 2016-05-16
US9748089B2 (en) 2017-08-29

Similar Documents

Publication Publication Date Title
JP5967040B2 (ja) 鏡面研磨ウェーハの製造方法
JP5600867B2 (ja) 半導体ウェーハの製造方法
JP2006210760A (ja) シリコンウェーハ表面形状制御用エッチング液及び該エッチング液を用いたシリコンウェーハの製造方法
JP2009302409A (ja) 半導体ウェーハの製造方法
TW201436018A (zh) 半導體晶圓的加工方法
US20090311863A1 (en) Method for producing semiconductor wafer
JP6079554B2 (ja) 半導体ウェーハの製造方法
KR20190057394A (ko) 실리콘 웨이퍼의 연마 방법 및 실리콘 웨이퍼의 제조 방법
JP2016139751A (ja) サファイア基板の研磨方法及び得られるサファイア基板
JP2017079249A (ja) 半導体ウェーハの加工方法
JP2010021394A (ja) 半導体ウェーハの製造方法
US10395933B2 (en) Method for manufacturing semiconductor wafer
JP6493253B2 (ja) シリコンウェーハの製造方法およびシリコンウェーハ
JP3943869B2 (ja) 半導体ウエーハの加工方法および半導体ウエーハ
KR102264085B1 (ko) 반도체 웨이퍼의 래핑 방법
JP5381304B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP5074845B2 (ja) 半導体ウェハの研削方法、及び半導体ウェハの加工方法
JP6471686B2 (ja) シリコンウェーハの面取り方法、シリコンウェーハの製造方法およびシリコンウェーハ
JP5287982B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP2010153844A (ja) 活性層用ウェーハの製造方法
JP7168113B1 (ja) ウェーハの両面研磨方法
JP2009302412A (ja) 半導体ウェーハの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150819

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20160224

TRDD Decision of grant or rejection written
A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20160530

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160607

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160620

R150 Certificate of patent or registration of utility model

Ref document number: 5967040

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250