JP5967040B2 - 鏡面研磨ウェーハの製造方法 - Google Patents

鏡面研磨ウェーハの製造方法 Download PDF

Info

Publication number
JP5967040B2
JP5967040B2 JP2013188172A JP2013188172A JP5967040B2 JP 5967040 B2 JP5967040 B2 JP 5967040B2 JP 2013188172 A JP2013188172 A JP 2013188172A JP 2013188172 A JP2013188172 A JP 2013188172A JP 5967040 B2 JP5967040 B2 JP 5967040B2
Authority
JP
Japan
Prior art keywords
batch
wafer
silicon
mirror
silicon wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013188172A
Other languages
English (en)
Other versions
JP2015056473A (ja
Inventor
浩昌 橋本
浩昌 橋本
佳宏 宇佐美
佳宏 宇佐美
一晃 青木
一晃 青木
茂 大葉
茂 大葉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2013188172A priority Critical patent/JP5967040B2/ja
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to PCT/JP2014/004239 priority patent/WO2015037188A1/ja
Priority to CN201480049474.3A priority patent/CN105612605B/zh
Priority to US14/914,209 priority patent/US9748089B2/en
Priority to DE112014003787.7T priority patent/DE112014003787T5/de
Priority to KR1020167006320A priority patent/KR101994782B1/ko
Priority to SG11201601359VA priority patent/SG11201601359VA/en
Priority to TW103130145A priority patent/TWI610358B/zh
Publication of JP2015056473A publication Critical patent/JP2015056473A/ja
Application granted granted Critical
Publication of JP5967040B2 publication Critical patent/JP5967040B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • H01L21/02024Mirror polishing
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/04Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/07Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool
    • B24B37/08Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for double side lapping
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • H01L21/02013Grinding, lapping
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • H01L21/02019Chemical etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68764Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a movable susceptor, stage or support, others than those only rotating on their own vertical axis, e.g. susceptors on a rotating caroussel
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68771Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by supporting more than one semiconductor substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

本発明は、複数の鏡面研磨ウェーハを製造する鏡面研磨ウェーハの製造方法に関する。
従来、シリコンウェーハの製造方法は、一般的に以下の工程から構成されている。まず、シリコン単結晶引き上げ装置により引き上げられたシリコンインゴットを、SiC製の微粉末を使用し、ワイヤソーでスライスして薄板円盤状のシリコンウェーハを得るスライス工程を行う。そして、スライスしたシリコンウェーハの欠けや割れを防止するためにシリコンウェーハの外周エッジ部を面取りする面取り工程を行う。
次に、スライス工程で生じたシリコンウェーハの表面の歪みを除去するとともにシリコンウェーハの厚みを揃えるために、鋳鉄製の上下定盤の間に複数のシリコンウェーハを挟んで加工する遊星運動方式のラッピング工程を行う。この際、アルミナ等の遊離砥粒を供給しながらシリコンウェーハをラッピングする。
そして、面取り工程及びラッピング工程において生じた加工変質層を除去する湿式エッチング工程を行う。その後、エッチングしたシリコンウェーハの両面を遊星運動方式で遊離砥粒を用いて鏡面研磨する両面研磨工程と、エッジ部を鏡面化するエッジ研磨工程と、ウェーハの片面を鏡面研磨する片面鏡面研磨工程を行う。最後に、研磨したウェーハに残留する研磨剤や異物を除去し清浄度を向上させる洗浄工程を行いシリコンウェーハの製造を完了する(特許文献1参照)。
電子デバイスの高集積化に伴い、シリコンウェーハの平坦度規格の厳格化が進んでいる。半導体ウェーハの製造フローの中で、最も平坦度に影響を与える工程は、シリコンウェーハの両面を鏡面研磨する両面研磨工程である。
この両面研磨装置は、上下定盤と、下定盤の上面の中心部に設けられたサンギアと、下定盤の周縁部に隣接して設けられたインターナルギアと、複数のキャリアを有している。キャリアは上下定盤に回転可能に挟まれており、キャリアには1個以上のキャリアホールが設けられている。このキャリアホールでシリコンウェーハを保持し、シリコンウェーハをキャリアとともに上下定盤に貼りつけられた研磨布に対し相対運動させながら、上定盤側に取りつけられている押圧機構により下方に荷重をかけて複数のウェーハを同時にバッチ式で両面研磨する。
特開2012−186338号公報
このように、複数のウェーハを上下定盤に挟んで研磨する場合、同一バッチ内で研磨するシリコンウェーハのウェーハ間の厚みのばらつきが両面研磨加工後のシリコンウェーハの平坦度へ与える影響が大きい。図10に、従来の両面研磨工程において同一バッチ内で研磨するシリコンウェーハのウェーハ間の厚みばらつきと両面研磨工程が終了した後のウェーハの表面のSFQRmaxが22nm以下の鏡面研磨ウェーハの取得率の関係を示す。図10に示すように、両面研磨工程の1バッチ内で両面研磨するシリコンウェーハ間の厚みばらつきが1.25μmより大きくなると、両面研磨工程が終了した後のシリコンウェーハの表面の平坦度が著しく悪化する。
両面研磨されるウェーハ間の厚みばらつきを決める工程は、主にスライス歪み除去工程である。
スライス歪み除去工程では、複数のウェーハがバッチ式でラッピングされ、同一バッチ内で加工されたウェーハ間の厚みばらつきを比較的小さく抑えることができるが、バッチ間の厚みばらつきは大きくなってしまう。
また、湿式エッチングでは、複数のウェーハが1つのエッチング槽内で、バッチ式でエッチングされ、エッチング代のばらつきを小さく抑えることができるが、エッチング液の経時変化の影響により、バッチ間のエッチング代のばらつきが生じ、スライス歪み除去工程後でのウェーハ厚みばらつきを悪化させていた。尚、湿式エッチングには複数のシリコンウェーハをバッチ式でエッチング処理せずに、シリコンウェーハの表面及び裏面にエッチング液を噴射してシリコンウェーハを1枚ずつエッチングする枚葉式の方法もあるが、生産性が悪く、コスト高になってしまう。
本発明は前述のような問題に鑑みてなされたもので、平坦度が良好な鏡面研磨ウェーハを製造できる鏡面研磨ウェーハの製造方法を提供することを目的とする。
上記目的を達成するために、本発明では、シリコンインゴットからスライスされた複数のシリコンウェーハに対し、前記スライスによって生じた表面の歪みを除去するためのスライス歪み除去工程と、前記スライス歪み除去工程で生じた歪みを除去するためのエッチング工程と、前記エッチング後のシリコンウェーハの両面を鏡面研磨する両面研磨工程をそれぞれバッチ式で実施して、複数の鏡面研磨ウェーハを製造する鏡面研磨ウェーハの製造方法であって、前記両面研磨工程においてバッチ式で処理する前記シリコンウェーハを、前記スライス歪み除去工程において同一バッチ内で処理した前記シリコンウェーハの中から選択し、該選択するシリコンウェーハの数を前記スライス歪み除去工程において処理した前記シリコンウェーハの数と同一数又はその約数となるようにすることを特徴とする鏡面研磨ウェーハの製造方法を提供する。
スライス歪み除去工程において同一バッチ内で処理された複数のシリコンウェーハ間の厚みばらつきは小さいので、それらのシリコンウェーハがそのまま後工程の両面研磨工程における同一バッチ内で処理されることで、平坦度が良好な鏡面研磨ウェーハを製造することができる。
このとき、前記エッチング工程においてバッチ式で処理する前記シリコンウェーハを、前記スライス歪み除去工程における1バッチ又は複数バッチ内で処理した全ての前記シリコンウェーハを選択することで、該選択するシリコンウェーハの数を前記スライス歪み除去工程において処理した前記シリコンウェーハの数と同一数又はその倍数となるようにすることが好ましい。
このようにすれば、エッチング工程でエッチング処理した後のシリコンウェーハ間の厚みばらつきがより小さくなり、厚みばらつきのより小さいシリコンウェーハが後工程の両面研磨工程における同一バッチ内で処理されることで平坦度がより良好な鏡面研磨ウェーハを確実に製造することができる。
このとき、前記スライス歪み除去工程において、遊離砥粒入りの加工液を供給しながら、水晶定寸方式の定寸装置によって前記シリコンウェーハの厚みを測定しつつ、前記シリコンウェーハをラッピングすることで、前記シリコンウェーハの表面の歪みを除去することができる。
水晶定寸方式の定寸装置によってシリコンウェーハの厚みを測定し、該測定した厚みに応じてラッピングの終了条件を制御することで、狙い厚みに対する誤差を減らすことができる。その結果、ラッピング後のバッチ間のシリコンウェーハの厚みばらつきも小さく抑えることができる。このように、スライス歪み除去工程でラッピングしたシリコンウェーハ間の厚みばらつきが小さければ、平坦度が良好な鏡面研磨ウェーハをより確実に製造できるとともに、ウェーハ間の厚みばらつきを小さく抑えることができる。
また、前記スライス歪み除去工程において、水を供給しながら、光反射干渉式の定寸装置によって前記シリコンウェーハの厚みを測定しつつ、前記シリコンウェーハの表面粗さRaが0.3μm以下に研削可能な粒径を有する砥粒が固着された研削シートに前記シリコンウェーハの両面を摺接させて研削することで、前記シリコンウェーハの表面の歪みを除去することが好ましい。
上記の研削シートでシリコンウェーハの表面粗さRaが0.3μm以下になるように研削すれば、光反射干渉式の定寸装置が照射するレーザー光がシリコンウェーハの加工面で乱反射しにくくなり、干渉光を十分に検出することができる。従って、非常に高い精度でシリコンウェーハの厚みを測定しながら、シリコンウェーハの両面を研削することができる。その結果、研削後のバッチ間のシリコンウェーハの厚みばらつきをより効果的に小さく抑えることができる。このように、スライス歪み除去工程で研削したシリコンウェーハの厚みばらつきが小さければ、平坦度がより良好な鏡面研磨ウェーハをより確実に製造できるとともに、ウェーハ間の厚みばらつきをより小さく抑えることができる。
本発明の鏡面研磨ウェーハの製造方法であれば、平坦度が良好な鏡面研磨ウェーハを製造することができる
本発明の鏡面研磨ウェーハの製造方法のフロー図である。 本発明のスライス歪み除去工程において用いるラッピング装置の一例を示す概略図である。 本発明のスライス歪み除去工程において用いるラッピング装置の下定盤の一例を示す上面図である。 本発明のスライス歪み除去工程において用いる研削装置の一例を示す概略図である。 本発明のスライス歪み除去工程において用いる研削装置の下定盤の一例を示す上面図である。 異なる表面粗さRaによる、干渉光の強度とウェーハ厚さの関係を示す図である。 本発明のエッチング工程において用いるエッチング装置の一例を示す上面図である。 本発明の両面研磨工程において用いる両面研磨装置の一例を示す概略図である。 本発明の両面研磨工程において用いる両面研磨装置の下定盤の一例を示す上面図である。 従来の両面鏡面研磨工程における、ウェーハ間の厚みばらつきと、SFQRmaxが22nm以下の鏡面研磨ウェーハの取得率の関係を示す。
以下、本発明について実施の形態を説明するが、本発明はこれに限定されるものではない。
鏡面研磨ウェーハを製造する際には、両面研磨工程において、同一バッチ内で鏡面研磨をするシリコンウェーハの厚みばらつきが大きいと両面を鏡面研磨した後の鏡面研磨ウェーハの平坦度が悪化するという問題があった。
そこで、本発明者等は、スライス歪み除去工程において同一バッチ内で処理されたシリコンウェーハを、両面研磨工程における同一バッチ内で処理すれば、両面を鏡面研磨した後の鏡面研磨ウェーハの平坦度を良好にできることに想到し、本発明を完成させた。
以下、本発明の鏡面研磨ウェーハの製造方法を、図を参照して説明する。
まずシリコンインゴットをスライスして切り出された複数のシリコンウェーハを準備する(図1のA)。この工程では、例えばワイヤソー等の切断装置を用いてシリコンインゴットをウェーハ状に切り出す。次にこれらのシリコンウェーハを面取り加工する(図1のB)。この工程では、スライスしたシリコンウェーハの欠けや割れを防止するためにシリコンウェーハの外周エッジ部を面取りする。
次に、スライス歪み除去工程を行う(図1のC)。このスライス歪み除去工程では、スライスによってシリコンウェーハの表面に生じた歪みを除去し、表面を平坦化し、シリコンウェーハの厚みを揃える。このとき、図2、図3に示すような遊星運動方式のラッピング装置1を用いて、シリコンウェーハをバッチ式でラッピングしてスライス歪みを除去することができる。
図2、図3のように、ラッピング装置1は上定盤2、下定盤3、キャリア4、サンギア5、インターナルギア6、水晶方式の定寸装置7を具備している。上定盤2、下定盤3は例えば鋳鉄製のものとすることができる。上定盤2には加工液用貫通孔9が設けられており、遊離砥粒入りの加工液11を、この加工液用貫通孔9を通して供給する。また、加工液11としては、例えばアルミナ等の遊離砥粒を水に懸濁させたものを使用することができる。下定盤3上には、複数のシリコンウェーハWを保持するための複数のキャリアホール10が設けられたキャリア4が設置されている。更に、下定盤3上の中心部分にはサンギア5が設けられ、下定盤3の周縁部に隣接するようにインターナルギア6が設けられており、これらのギアをそれぞれ自転させることで、キャリア4はサンギア5を中心とした遊星運動をする。
また、上定盤2には水晶方式の定寸装置7が設置されている。この、水晶方式の定寸装置7は、キャリア4上に載置された水晶片8が、シリコンウェーハWと一緒に削られる際の圧電効果を利用するもので、水晶片が薄くなると振動数が高くなることを利用して水晶片の厚みを測定することによってシリコンウェーハの厚みを測定している。更に、水晶方式の定寸装置7は、測定値に基づいてラッピングの終了を制御することができる。
この水晶方式の定寸装置7によってシリコンウェーハWの厚みを測定しながら、相対方向に回転する上下定盤2、3で複数のシリコンウェーハWを挟み、加工液11を供給しつつ、キャリア4を遊星運動させることでシリコンウェーハWをバッチ式でラッピングする。このラッピング装置によって、それぞれのバッチにおいて同一の狙い厚みになるように制御しながらラッピングすれば、バッチ内のみならずバッチ間のシリコンウェーハWの厚みばらつきも小さく抑えることができる。
さらにバッチ間のシリコンウェーハWの厚みバラツキを改善するために、図4、5に示すような研削装置12を用いて、バッチ式でシリコンウェーハWを研削してスライス歪みを除去することが好ましい。
図4、図5のように、研削装置12は上下定盤2’、3’と、キャリア4’、サンギア5’、インターナルギア6’、光反射干渉方式の定寸装置13を具備している。
上定盤2’には水用貫通孔15が設けられており、水16がこの水用貫通孔15を通って下定盤3’上に供給される。下定盤3’上には、シリコンウェーハWを保持するための複数のキャリアホール10’が設けられたキャリア4’が設置されている。更に、下定盤3’上の中心部分にはサンギア5’が設けられ、下定盤3’の周縁部に隣接するようにインターナルギア6’が設けられており、これらのギアをそれぞれ自転させることで、キャリア4’はサンギア5’を中心とした遊星運動をする。
また、上定盤2’の上方には光反射干渉方式の定寸装置13が設置されている。この光反射干渉方式の定寸装置13によるウェーハの厚みの測定方法は、まず光反射干渉方式の定寸装置13からレーザー光を下方に射出する。射出されたレーザー光は、上定盤2’に設けられたレーザー光用貫通孔17を通って、研削加工中のシリコンウェーハの表面に照射される。そして、光反射干渉方式の定寸装置13は干渉光を検出し、検出した干渉光からシリコンウェーハの厚みを計測する。この測定値に基づいて研削の終了を制御することができる。
上定盤2’の下面及び下定盤3’の上面には、シリコンウェーハWを研削するための、砥粒が固着された研削シート14が貼り付けられている。砥粒は、シリコンウェーハWの表面粗さRaが0.3μm以下に研削可能な粒径を有する砥粒であり、望ましくは、最も硬く摩耗しにくいダイヤモンド製の砥粒を使用することが好ましい。研削中のシリコンウェーハWの表面粗さRaが0.3μm以下であれば光反射干渉式の定寸装置13で研削面にレーザー光を照射しても乱反射が起こらず、干渉光を検出することができ、精度良く厚みを測定することができる。本発明者等が、シリコンウェーハの表面粗さRaと干渉光の強度の関係を調査した結果を図6に示す。光反射干渉方式の定寸装置を用いて、シリコンウェーハの表面粗さRaを変化させてシリコンウェーハの厚みを測定したところ、Raが、0.03μm、0.2μmの時は干渉光の強度は強くなり、Raが0.44μmの時よりも、より精度の高い測定ができる。尚、光反射干渉方式の定寸装置から射出するレーザー光の波長は1300nmとした。表面粗さRaの測定には、キーエンス製レーザー顕微鏡VK−X100seriesを使用し、測定長さは4mmとした。
以上のような研削装置12を用いて、光反射干渉式の定寸装置13によってシリコンウェーハWの厚みを測定しながら、相対方向に回転する上下定盤2’、3’で複数のシリコンウェーハWを挟み、水16を供給しつつ、キャリア4’を遊星運動させることでシリコンウェーハWの両面を研削シート14に摺接させて、シリコンウェーハWをバッチ式で研削する。この研削装置12によって、それぞれのバッチにおいて同一の狙い厚みになるように制御しながら研削すれば、バッチ内のみならずバッチ間のシリコンウェーハWの厚みばらつきもより小さく抑えることができる。
スライス歪み除去工程が終了した後、スライス歪み除去工程で生じた歪みを除去するためのエッチング工程を行う(図1のD)。エッチング工程では、複数のウェーハをバッチ式で湿式エッチングする。例えば、図7のように、苛性ソーダ等からなるエッチング液を満たしたエッチング装置18に、複数のシリコンウェーハWを入れ、同時にエッチング処理する。
このエッチング工程において、バッチ式でエッチングするシリコンウェーハを、スライス歪み除去工程における1バッチ又は複数バッチ内で処理した全てのシリコンウェーハを選択し、選択するシリコンウェーハの数をスライス歪み除去工程において処理したシリコンウェーハの数と同一数又はその倍数となるようにすることが好ましい。例として、スライス歪み除去工程において、100枚のシリコンウェーハを、1バッチの処理数を20枚として5バッチで処理した場合、この5バッチの内、任意の1バッチ内で処理したウェーハ群の中から、20枚を選択して、該選択した複数のシリコンウェーハをバッチ式でエッチング処理することができる。又は、上記した例においてスライス歪み除去工程の5バッチの内、任意の複数バッチ(この場合では1バッチ目〜5バッチ目の中の複数バッチ)内で処理した全てのシリコンウェーハ(この場合では40枚〜100枚)を選択して、該選択した複数のシリコンウェーハをバッチ式でエッチング処理することができる。
このようにすれば、エッチング工程における1バッチ内で処理したウェーハ間の厚みばらつきを小さくすることができる。
エッチング工程が終了した後、複数のシリコンウェーハの両面をバッチ式で鏡面研磨する両面研磨工程を行う(図1のE)。本発明の鏡面研磨ウェーハの製造方法では、この両面研磨工程において、バッチ式で両面を鏡面研磨するシリコンウェーハを、スライス歪み除去工程において同一バッチ内で処理したシリコンウェーハの中から選択する。これらのウェーハは、ウェーハ間の厚みバラツキが非常に小さい。従って、両面研磨工程において研磨する複数のウェーハ間の厚みばらつきを小さくすることができる。このとき、選択するシリコンウェーハの数はスライス歪み除去工程において処理したシリコンウェーハの数と同一数でも良いし、その約数となるようにしバッチ数を複数回に分けても良い。
上記したように選択した複数のシリコンウェーハの両面を、バッチ式で鏡面研磨するには図8、図9に示すような遊星運動方式の両面研磨装置19を用いることができる。
まず、キャリア4’’を両面研磨装置19のサンギア5’’とインターナルギア6’’に噛合させ、キャリア4’’のキャリアホール10’’にシリコンウェーハWをセットする。その後、このシリコンウェーハWの両面を上定盤2’’と下定盤3’’で挟み込むように保持し、研磨剤用貫通孔20から研磨剤21を供給するするとともに、サンギア5’’とインターナルギア6’’によってキャリア4’’を遊星運動させ、同時に上定盤2’’と下定盤3’’を相対方向に回転させることによって、シリコンウェーハWの両面を研磨布22に摺接させる。このようにして、鏡面研磨ウェーハを製造する。
以上のようにして、鏡面研磨ウェーハを製造すれば、スライス歪み除去工程おいて同一バッチ内で処理されたシリコンウェーハ間の厚みばらつきが小さいシリコンウェーハを両面研磨工程における同一バッチ内で加工することができるので、両面研磨加工後の鏡面研磨ウェーハの平坦度を良好にすることができる。
以下、本発明の実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
(実施例1)
直径300mmのシリコン単結晶インゴットをスライスして切断した。切り出された100枚のシリコンウェーハを面取り加工した。その後、図1に示した本発明の鏡面研磨ウェーハの製造方法のフロー図に従って鏡面研磨ウェーハを製造した。まず、スライス歪み除去工程において、1バッチ20枚加工できる鋳鉄製の上下定盤が付いた遊星運動方式の4ウエイラップ機を使用し、1バッチで20枚のシリコンウェーハをラッピングし、連続5バッチ行い100枚のシリコンウェーハをラッピングした。平均粒径6μmのアルミナ砥粒を水に懸濁させて加工液として使用し、水晶方式の定寸装置を使用し、仕上がり狙い厚みを設定した。ラッピングが終了した後、静電容量式のセンサーを用いてシリコンウェーハの厚みを測定した。表1に示すように、ラッピング終了時のシリコンウェーハの厚みは、狙い値に対して1バッチ目で平均−0.7μm、2バッチ目で平均+1.1μm、3バッチ目で平均+0.5μm、4バッチ目で平均+1.6μm、5バッチ目で平均−3.0μmであった。バッチ内の厚みばらつき(バッチ内のシリコンウェーハの厚みの最大値とバッチ内のシリコンウェーハの厚みの最小値の差)は1バッチ目と2バッチ目は0.1μm、その他の3バッチが0.2μmであった。
次に、エッチング工程を行った。本発明の製造方法に従って、スライス歪み除去工程でラッピングした100枚のウェーハを、同じラップバッチでラッピングしたシリコンウェーハを、同じエッチングバッチでエッチング処理するようにして1バッチ20枚で、連続5バッチエッチングした。エッチング液は、濃度50%の苛性ソーダを80℃に加熱したものを使用した。その結果、表1に示すように、エッチング後の厚みばらつきは、1バッチ目で0.1μm、2バッチ目から5バッチ目まででは0.2μmであった。
次に、両面研磨工程を行った。1バッチで20枚研磨できる遊星運動方式の4ウエイ両面研磨機を使用し、同じラップバッチ(すなわち、同じエッチングバッチ)のウェーハが同じ両面研磨バッチになるようにして連続5バッチ研磨を行い100枚のシリコンウェーハの両面を鏡面研磨した。研磨剤は、平均粒径35nm〜70nmのコロイダルシリカに、苛性カリを添加し、pHが10.5になるように純水で希釈した。研磨布には、市販の不織布タイプを使用した。両面研磨工程終了後、鏡面研磨ウェーハを洗浄した。その後、KLA―Tencor社製WaferSightを用いてウェーハの平坦度測定を行い、SFQRmaxを評価した。その結果、表1に示すように、SFQRmaxが22nm以下の取得率は52%であった。
実施例1では、後述する比較例に比べ平坦度の良い鏡面研磨ウェーハの取得率が高く、平坦度の良い鏡面研磨ウェーハをより確実に製造することができることが確認できた。
(実施例2)
直径300mmのシリコン単結晶インゴットをスライスして切断した。切り出されたシリコンウェーハを面取り加工した。その後、図1に示した鏡面研磨ウェーハの製造方法のフロー図に従って鏡面研磨ウェーハを製造した。まず、スライス歪み除去工程において、実施例1と同様な条件で、20枚のシリコンウェーハを1バッチでラッピングした。ラッピングが終了した後、静電容量式のセンサーを用いてシリコンウェーハの厚みを測定した。表1に示すように、ラッピング終了時のシリコンウェーハの厚みは、狙い値に対して平均+1.4μmであった。バッチ内ウェーハ間厚みばらつきは0.2μmであった。
次に、エッチング工程を行った。実施例1と同様な条件で、20枚のシリコンウェーハを1バッチでエッチングした。エッチング終了後、静電容量式のセンサーを用いてシリコンウェーハの厚みを測定した。その結果、ウェーハ間の厚みばらつきは0.2μmであった。
次に、両面研磨工程を行った。1バッチで5枚研磨できる遊星運動方式の4ウエイ両面研磨機を使用し、連続4バッチ研磨を行い20枚のシリコンウェーハの両面を鏡面研磨したこと以外実施例1と同様な条件で両面研磨を行った。その結果、表1に示すように、SFQRmaxが22nm以下の取得率は50%であった。
実施例2でも、後述する比較例に比べ平坦度の良い鏡面研磨ウェーハの取得率が高く、平坦度の良い鏡面研磨ウェーハをより確実に製造することができることが確認できた。
(実施例3)
直径300mmのシリコン単結晶インゴットをスライスして切断し、シリコンウェーハを100枚準備した。面取り加工後、1バッチ20枚加工できる鋳鉄製の上下定盤が付いた遊星運動方式の4ウエイラップ機の上下定盤に、平均粒径4μmのダイヤモンド砥粒を含んだ研削シートを両面テープで貼り付けた図4に示すような研削装置を準備した。次に、水を研削シート上に供給しながら、波長可変タイプの光反射干渉式の定寸装置で、仕上がり狙い厚みを設定し、1バッチ20枚で、連続5バッチ研削した。このとき、光反射干渉式の定寸装置から射出されるレーザー光の波長は1300nmとした。研削した後のシリコンウェーハの表面粗さをキーエンス製レーザー顕微鏡VK−X100seriesを使用し測定長さ4mmで測定したところ、Raは0.2μmであった。静電容量式のセンサーを用いて、研削後のシリコンウェーハの厚みを測定した。研削終了時の厚みは、狙い値に対して1バッチ目平均0μm、2バッチ目平均+0.1μm、3バッチ目平均+0.4μm、4バッチ目平均−0.4μm、5バッチ目平均−0.1μmであった。表1に示すように、バッチ内ウェーハ間の厚みばらつきは2バッチ目、4バッチ目、5バッチ目が0.2μm、1バッチ目、3バッチ目が0.1μmであった。
次に、エッチング工程を行った。実施例1と同様の条件で、1バッチが20枚のエッチング装置を使用し、同じバッチで研削したシリコンウェーハを、同じエッチングバッチでエッチング処理するようにして1バッチ20枚で、連続5バッチエッチングした。その結果、厚みばらつきはすべて0.2μmであった。
次に、両面研磨工程を行った。実施例1と同様の条件で、1バッチで20枚研磨できる遊星運動方式の4ウエイ両面研磨機を使用し、同じ研削バッチが同じ両面研磨バッチになるようにして連続5バッチ研磨を行い100枚のシリコンウェーハの両面を鏡面研磨した。製造した鏡面研磨ウェーハを洗浄した後に、KLA―Tencor社製WaferSightを用いてウェーハの平坦度測定を行い、SFQRmaxを評価した。その結果、SFQRmaxが22nm以下の鏡面研磨ウェーハの取得率は53%であった。
実施例3は、実施例1、2と比べ平坦度の良い鏡面研磨ウェーハをより多く製造することができることが確認できた。
(比較例)
直径300mmのシリコン単結晶インゴットをスライスして切断した。面取り加工後、実施例1と同様の条件で1バッチ20枚、5バッチで100枚ラッピングを行い、ラッピング終了後、静電容量式のセンサーを用いてシリコンウェーハの厚みを測定した。厚みは狙い値に対して1バッチ目平均+2.1μm、2バッチ目平均−1.0μm、3バッチ目平均0μm、4バッチ目平均+1.2μm、5バッチ目平均−0.8μmであった。バッチ内厚みばらつきは1バッチ目と5バッチ目が0.2μm、その他の3バッチが0.1μmであった。
次に上記のようにラッピングした後の100枚のシリコンウェーハを、ラッピングした順番と同じ順番で1バッチが25枚のエッチング装置を使用し、連続4バッチエッチングした。すなわち、異なるラップバッチでラッピングされたシリコンウェーハが混在したウェーハ群が、同一エッチングバッチ内でエッチング処理されるようにした。エッチング液は、濃度50%の苛性ソーダを80℃に加熱したものを使用した。エッチング終了後、静電容量式のセンサーを用いてシリコンウェーハの厚みを測定した。その結果、表1に示すように、バッチ内のウェーハ間の厚みばらつきは、1バッチ目が3.3μm、2バッチ目が1.0μm、3バッチ目が1.5μm、4バッチ目が2.2μmとなった。
次に、上記のようにエッチングした後の100枚のシリコンウェーハを、ラッピングした順番に1バッチ5枚加工できる遊星運動方式の4ウエイ両面研磨機を使用し、連続20バッチ鏡面研磨を行った。その他の条件は実施例1と同様の条件とした。両面研磨が全バッチ終了した後、鏡面研磨ウェーハを洗浄した。洗浄後、KLA―Tencor社製WaferSightを用いてウェーハの平坦度測定を行い、SFQRmaxを評価した。その結果、SFQRmaxが22nm以下の鏡面研磨ウェーハの取得率は24%であった。前述の、実施例1−3に比べて、製造した鏡面研磨ウェーハの中で、平坦度の良い鏡面研磨ウェーハの割合が半分以下となってしまった。
表1に、実施例、比較例における実施結果をまとめたもの示す。
Figure 0005967040
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
1…ラッピング装置、 2、2’、2’’…上定盤、 3、3’、3’’…下定盤、
4、4’、4’’…キャリア、 5、5’、5’’…サンギア、
6、6’、6’’…インターナルギア、 7…水晶方式の定寸装置、 8…水晶片、
9…加工液用貫通孔、 10、10’、10’’…キャリアホール、
11…加工液、 12…研削装置、 13…光反射干渉方式の定寸装置、
14…研削シート、 15…水用貫通孔、 16…水、 17…レーザー光用貫通孔、
18…エッチング装置、 19…両面研磨装置、 20…研磨剤用貫通孔、
21…研磨剤、 22…研磨布。

Claims (3)

  1. シリコンインゴットからスライスされた複数のシリコンウェーハに対し、前記スライスによって生じた表面の歪みを除去するためのスライス歪み除去工程と、前記スライス歪み除去工程で生じた歪みを除去するためのエッチング工程と、前記エッチング後のシリコンウェーハの両面を鏡面研磨する両面研磨工程をそれぞれバッチ式で実施して、複数の鏡面研磨ウェーハを製造する鏡面研磨ウェーハの製造方法であって、
    前記両面研磨工程においてバッチ式で処理する前記シリコンウェーハを、前記スライス歪み除去工程において同一バッチ内で処理した前記シリコンウェーハの中から選択し、該選択するシリコンウェーハの数を前記スライス歪み除去工程において処理した前記シリコンウェーハの数と同一数又はその約数となるようにし、
    前記エッチング工程においてバッチ式で処理する前記シリコンウェーハを、前記スライス歪み除去工程における1バッチ又は複数バッチ内で処理した全ての前記シリコンウェーハを選択することで、該選択するシリコンウェーハの数を前記スライス歪み除去工程において処理した前記シリコンウェーハの数と同一数又はその倍数となるようにすることを特徴とする鏡面研磨ウェーハの製造方法。
  2. 前記スライス歪み除去工程において、遊離砥粒入りの加工液を供給しながら、水晶定寸方式の定寸装置によって前記シリコンウェーハの厚みを測定しつつ、前記シリコンウェーハをラッピングすることで、前記シリコンウェーハの表面の歪みを除去することを特徴とする請求項1に記載の鏡面研磨ウェーハの製造方法。
  3. 前記スライス歪み除去工程において、水を供給しながら、光反射干渉式の定寸装置によって前記シリコンウェーハの厚みを測定しつつ、前記シリコンウェーハの表面粗さRaが0.3μm以下に研削可能な粒径を有する砥粒が固着された研削シートに前記シリコンウェーハの両面を摺接させて研削することで、前記シリコンウェーハの表面の歪みを除去することを特徴とする請求項1に記載の鏡面研磨ウェーハの製造方法。
JP2013188172A 2013-09-11 2013-09-11 鏡面研磨ウェーハの製造方法 Active JP5967040B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2013188172A JP5967040B2 (ja) 2013-09-11 2013-09-11 鏡面研磨ウェーハの製造方法
CN201480049474.3A CN105612605B (zh) 2013-09-11 2014-08-20 镜面研磨晶圆的制造方法
US14/914,209 US9748089B2 (en) 2013-09-11 2014-08-20 Method for producing mirror-polished wafer
DE112014003787.7T DE112014003787T5 (de) 2013-09-11 2014-08-20 Verfahren zum Herstellen eines spiegelpolierten Wafers
PCT/JP2014/004239 WO2015037188A1 (ja) 2013-09-11 2014-08-20 鏡面研磨ウェーハの製造方法
KR1020167006320A KR101994782B1 (ko) 2013-09-11 2014-08-20 경면연마 웨이퍼의 제조방법
SG11201601359VA SG11201601359VA (en) 2013-09-11 2014-08-20 Method for producing mirror-polished wafer
TW103130145A TWI610358B (zh) 2013-09-11 2014-09-01 鏡面硏磨晶圓的製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013188172A JP5967040B2 (ja) 2013-09-11 2013-09-11 鏡面研磨ウェーハの製造方法

Publications (2)

Publication Number Publication Date
JP2015056473A JP2015056473A (ja) 2015-03-23
JP5967040B2 true JP5967040B2 (ja) 2016-08-10

Family

ID=52665321

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013188172A Active JP5967040B2 (ja) 2013-09-11 2013-09-11 鏡面研磨ウェーハの製造方法

Country Status (8)

Country Link
US (1) US9748089B2 (ja)
JP (1) JP5967040B2 (ja)
KR (1) KR101994782B1 (ja)
CN (1) CN105612605B (ja)
DE (1) DE112014003787T5 (ja)
SG (1) SG11201601359VA (ja)
TW (1) TWI610358B (ja)
WO (1) WO2015037188A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6451825B1 (ja) * 2017-12-25 2019-01-16 株式会社Sumco ウェーハの両面研磨方法
CN108687652B (zh) * 2018-05-29 2019-11-01 江苏锡沂高新区科技发展有限公司 一种半导体芯片制造工艺
CN110962039A (zh) * 2018-09-29 2020-04-07 康宁股份有限公司 载体晶片和形成载体晶片的方法
JP6717353B2 (ja) * 2018-10-22 2020-07-01 株式会社Sumco レーザマーク付きシリコンウェーハの製造方法
CN109848840A (zh) * 2018-12-14 2019-06-07 厦门大学 一种光化学与机械抛光相结合的半导体晶片加工装置
CN110044298B (zh) * 2019-05-16 2024-02-27 苏州慧利仪器有限责任公司 晶棒承载装置以及立式激光干涉检测设备
CN110739390B (zh) * 2019-10-24 2022-08-26 中芯越州集成电路制造(绍兴)有限公司 温度补偿型表面声波滤波器件及其制造方法
CN115890478A (zh) * 2022-12-29 2023-04-04 西安奕斯伟材料科技有限公司 抛光头和抛光设备
CN117681064B (zh) * 2024-02-04 2024-04-30 合肥先端晶体科技有限责任公司 一种基于紫外光的金刚石快速抛光方法及装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07108455B2 (ja) * 1991-07-11 1995-11-22 株式会社タムラ製作所 スプレーフラクサの噴霧制御方法
JP2628448B2 (ja) 1993-10-08 1997-07-09 住友シチックス株式会社 半導体基板の鏡面研磨方法
JP3601937B2 (ja) 1997-05-27 2004-12-15 株式会社ルネサステクノロジ 表面平坦化方法および表面平坦化装置
JP2000216119A (ja) * 1999-01-26 2000-08-04 Mitsubishi Materials Silicon Corp 高平坦度ウェ―ハの加工方法
US6376335B1 (en) * 2000-02-17 2002-04-23 Memc Electronic Materials, Inc. Semiconductor wafer manufacturing process
US20020004265A1 (en) * 2000-03-17 2002-01-10 Krishna Vepa Grind polish cluster and methods to remove visual grind pattern
US20010024877A1 (en) * 2000-03-17 2001-09-27 Krishna Vepa Cluster tool systems and methods for processing wafers
US6709981B2 (en) * 2000-08-16 2004-03-23 Memc Electronic Materials, Inc. Method and apparatus for processing a semiconductor wafer using novel final polishing method
US20020094684A1 (en) * 2000-11-27 2002-07-18 Hirasaki George J. Foam cleaning process in semiconductor manufacturing
JP2002289562A (ja) * 2001-03-27 2002-10-04 Mitsubishi Materials Silicon Corp 半導体ウェーハの製造方法
JP2002353173A (ja) 2001-05-25 2002-12-06 Sumitomo Mitsubishi Silicon Corp 半導体ウェーハのラッピング方法およびその装置
JP2004255541A (ja) * 2003-02-27 2004-09-16 Naoetsu Electronics Co Ltd 半導体ウエハ製造方法
CN102380815A (zh) * 2010-09-01 2012-03-21 无锡华润上华半导体有限公司 化学机械研磨方法和系统
JP5479390B2 (ja) 2011-03-07 2014-04-23 信越半導体株式会社 シリコンウェーハの製造方法
JP5716612B2 (ja) * 2011-09-01 2015-05-13 信越半導体株式会社 シリコンウェーハの研磨方法及び研磨装置
JP5630414B2 (ja) 2011-10-04 2014-11-26 信越半導体株式会社 ウェーハの加工方法
JP5741497B2 (ja) * 2012-02-15 2015-07-01 信越半導体株式会社 ウェーハの両面研磨方法

Also Published As

Publication number Publication date
KR20160054481A (ko) 2016-05-16
TW201528356A (zh) 2015-07-16
US20160217998A1 (en) 2016-07-28
TWI610358B (zh) 2018-01-01
JP2015056473A (ja) 2015-03-23
US9748089B2 (en) 2017-08-29
CN105612605A (zh) 2016-05-25
DE112014003787T5 (de) 2016-06-09
CN105612605B (zh) 2018-08-21
SG11201601359VA (en) 2016-03-30
KR101994782B1 (ko) 2019-07-01
WO2015037188A1 (ja) 2015-03-19

Similar Documents

Publication Publication Date Title
JP5967040B2 (ja) 鏡面研磨ウェーハの製造方法
JP5600867B2 (ja) 半導体ウェーハの製造方法
CN104769704A (zh) 半导体晶片的加工方法
JP2006210760A (ja) シリコンウェーハ表面形状制御用エッチング液及び該エッチング液を用いたシリコンウェーハの製造方法
JP2009302409A (ja) 半導体ウェーハの製造方法
US20090311863A1 (en) Method for producing semiconductor wafer
KR20190057394A (ko) 실리콘 웨이퍼의 연마 방법 및 실리콘 웨이퍼의 제조 방법
JP2016139751A (ja) サファイア基板の研磨方法及び得られるサファイア基板
JP6079554B2 (ja) 半導体ウェーハの製造方法
JP2017079249A (ja) 半導体ウェーハの加工方法
JP2010021394A (ja) 半導体ウェーハの製造方法
US10395933B2 (en) Method for manufacturing semiconductor wafer
JP6493253B2 (ja) シリコンウェーハの製造方法およびシリコンウェーハ
JP3943869B2 (ja) 半導体ウエーハの加工方法および半導体ウエーハ
KR102264085B1 (ko) 반도체 웨이퍼의 래핑 방법
JP5381304B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP5074845B2 (ja) 半導体ウェハの研削方法、及び半導体ウェハの加工方法
JP6471686B2 (ja) シリコンウェーハの面取り方法、シリコンウェーハの製造方法およびシリコンウェーハ
JP5287982B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP2010153844A (ja) 活性層用ウェーハの製造方法
JP7168113B1 (ja) ウェーハの両面研磨方法
JP2009302412A (ja) 半導体ウェーハの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150819

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20160224

TRDD Decision of grant or rejection written
A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20160530

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160607

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160620

R150 Certificate of patent or registration of utility model

Ref document number: 5967040

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250