CN105612605A - 镜面研磨晶圆的制造方法 - Google Patents

镜面研磨晶圆的制造方法 Download PDF

Info

Publication number
CN105612605A
CN105612605A CN201480049474.3A CN201480049474A CN105612605A CN 105612605 A CN105612605 A CN 105612605A CN 201480049474 A CN201480049474 A CN 201480049474A CN 105612605 A CN105612605 A CN 105612605A
Authority
CN
China
Prior art keywords
silicon wafer
wafer
batch
crooked
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201480049474.3A
Other languages
English (en)
Other versions
CN105612605B (zh
Inventor
桥本浩昌
宇佐美佳宏
青木一晃
大葉茂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Publication of CN105612605A publication Critical patent/CN105612605A/zh
Application granted granted Critical
Publication of CN105612605B publication Critical patent/CN105612605B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/07—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool
    • B24B37/08—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for double side lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02019—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68764—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a movable susceptor, stage or support, others than those only rotating on their own vertical axis, e.g. susceptors on a rotating caroussel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68771—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by supporting more than one semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

本发明是一种镜面研磨晶圆的制造方法，其对于从硅晶棒切片而成的多片硅晶圆，以批次方式分别实施下述各工序来制造多片镜面研磨晶圆，这些工序包含：切片歪斜除去工序，其除去因切片所产生的表面的歪斜；蚀刻工序，其除去在切片歪斜除去工序中所产生的歪斜；以及，双面研磨工序，其将蚀刻后的硅晶圆的双面进行镜面研磨；其特征在于，从在切片歪斜除去工序中的同一批次内已处理的硅晶圆当中，选择要在双面研磨工序中以批次方式处理的硅晶圆，且将该选择的硅晶圆的数量设定为与在切片歪斜除去工序中已处理的硅晶圆的数量相同或其约数。由此，提供一种镜面研磨晶圆的制造方法，其能够制造平坦度良好的镜面研磨晶圆。

Description

镜面研磨晶圆的制造方法
技术领域
本发明涉及一种镜面研磨晶圆的制造方法，其制造多片镜面研磨晶圆。
背景技术
以往，硅晶圆的制造方法，一般是由以下工序所构成。首先，实行切片工序，其将通过单晶硅提拉装置所提拉而得到的硅晶棒，使用SiC制的微粉末，利用线锯切片来得到薄板圆盘状的硅晶圆。然后，实行倒角工序(面取り工程)，其为了防止切片后的硅晶圆发生缺口或裂纹等，而在硅晶圆的外周边缘部进行倒角加工。
接着，实行行星运动方式的研光(ラッピング)工序，其为了除去在切片工序中所产生的硅晶圆的表面的歪斜，并且使硅晶圆厚度一致，而将多片硅晶圆夹在铸铁制的上下平台之间来进行加工。此时，一边供给氧化铝等游离磨粒一边研光硅晶圆。
然后，进行湿式蚀刻工序，其除去在倒角工序和研光工序中所产生的加工变质层。之后，进行双面研磨工序，其利用行星运动方式并使用游离磨粒来镜面研磨已蚀刻的硅晶圆的双面；边缘研磨工序，其将边缘部镜面化；及，单面镜面研磨工序，其将晶圆的单面进行镜面研磨。最后，进行清洗工序，其除去在研磨后的晶圆上残留的研磨剂和异物等以提升清净度，从而完成硅晶圆的制造(参照专利文献1)。
伴随电子设备的高集成度化，硅晶圆的平坦度规格也进一步严格化。在半导体晶圆的制造流程中，最能够对平坦度带来影响的工序，是将硅晶圆的双面进行镜面研磨的双面研磨工序。
该双面研磨装置，具有上平台和下平台、设置在下平台的顶面的中心部的太阳齿轮、邻接下平台的周缘部设置的内齿轮、以及多个载具。载具以能够旋转的方式被夹在上平台和下平台之间，在载具上设置一个以上的载具孔。利用该载具孔来保持硅晶圆，且一边使硅晶圆与载具一起相对于已贴附在上平台和下平台上的研磨布进行相对运动，一边通过被安装在上平台侧的按压机构来将负载施加至下方，且以批次方式来同时双面研磨多片硅晶圆。
现有技术文献
专利文献
专利文献1：日本专利公开2012-186338号公报
发明内容
(一)要解决的技术问题
像这样，在将多片晶圆夹在上平台和下平台之间来进行研磨的情况下，在同一批次内要进行研磨的硅晶圆的晶圆之间的厚度偏差，对双面研磨加工后的硅晶圆的平坦度带来较大的影响。在图10中，表示在现有的双面研磨工序中，在同一批次内要进行研磨的硅晶圆的晶圆之间的厚度偏差与双面研磨工序结束后的晶圆表面的SFQRmax(SiteFrontleastSquaresRangemax，最大局部平整度)是22nm以下的镜面研磨晶圆的取得率的关系。如图10所示，如果在双面研磨工序的1个批次内要进行双面研磨的硅晶圆之间的厚度偏差大于1.25μm，则双面研磨工序结束后的硅晶圆表面的平坦度会显著恶化。
决定要被双面研磨的晶圆之间的厚度偏差的工序，主要是切片歪斜除去工序。
在切片歪斜除去工序中，将多片晶圆以批次方式进行研光，虽然能够将同一批次内进行加工的晶圆之间的厚度偏差抑制成比较小，但是批次之间的厚度偏差会变大。
此外，在湿式蚀刻中，虽然多片晶圆在一个蚀刻槽内利用批次方式进行蚀刻，能够将蚀刻裕度的偏差抑制成较小，但是由于蚀刻液的经时变化的影响，会产生批次之间的蚀刻裕度的偏差，而使在切片歪斜除去工序后的晶圆厚度偏差恶化。另外，在湿式蚀刻中，虽然也有将多片硅晶圆不使用批次方式进行蚀刻处理，而将蚀刻液喷射至硅晶圆的表面和背面上以逐片蚀刻硅晶圆的单片式的方法，但是却会造成生产性不良且成本变高。
本发明是鉴于所述问题而完成，目的在于提供一种镜面研磨晶圆的制造方法，其能够制造平坦度良好的镜面研磨晶圆。
(二)技术方案
为了实现上述目的，在本发明中，提供一种镜面研磨晶圆的制造方法，其对于从硅晶棒切片而成的多片硅晶圆，以批次方式分别实施下述各工序来制造多片镜面研磨晶圆，这些工序包含：切片歪斜除去工序，其除去因所述切片而产生的表面的歪斜；蚀刻工序，其除去在所述切片歪斜除去工序中所产生的歪斜；以及，双面研磨工序，其将所述蚀刻后的硅晶圆的双面进行镜面研磨；其特征在于：从在所述切片歪斜除去工序中的同一批次内已处理的所述硅晶圆当中，选择要在所述双面研磨工序中以批次方式处理的所述硅晶圆，且将该选择的硅晶圆的数量设定为与所述切片歪斜除去工序中已处理的所述硅晶圆数量相同或其约数。
由于在切片歪斜除去工序中的同一批次内已处理的多片硅晶圆之间的厚度偏差小，所以直接将这些硅晶圆在后续工序的双面研磨工序中的同一批次内处理，从而能够制造平坦度良好的镜面研磨晶圆。
此时，优选地，选择在所述切片歪斜除去工序中的1个批次或多个批次内已处理的全部所述硅晶圆，来作为在所述蚀刻工序中以批次方式处理的所述硅晶圆，由此将该选择的硅晶圆的数量设定为与在所述切片歪斜除去工序中已处理的所述硅晶圆的数量相同或其倍数。
若这样做，在蚀刻工序中蚀刻处理后的硅晶圆之间的厚度偏差变得更小，通过将厚度偏差更小的硅晶圆在后续工序中的双面研磨工序中的同一批次内进行处理，由此能够切实制造平坦度更加良好的镜面研磨晶圆。
此时，在所述切片歪斜除去工序中，一边供给已混有游离磨粒的加工液，一边通过石英定尺寸方式的定尺寸装置来测定所述硅晶圆的厚度，通过研光所述硅晶圆，由此能够除去所述硅晶圆的表面的歪斜。
通过水晶定尺寸方式的定尺寸装置来测定所述硅晶圆的厚度，且对应于该测定的厚度来控制研光的结束条件，由此能够减少对于目标厚度的偏差。其结果，能够将研光后的批次之间的硅晶圆的厚度偏差也抑制成较小。像这样，如果将切片歪斜除去工序中已研光的硅晶圆之间的厚度偏差变小，则能够切实制造平坦度良好的镜面研磨晶圆，并且将晶圆之间的厚度偏差抑制成较小。
此外，优选地，在所述切片歪斜除去工序中，一边供给水，一边通过光反射干涉式的定尺寸装置来测定所述硅晶圆的厚度，且使所述硅晶圆的双面与磨削片滑动接触以进行磨削，由此除去所述硅晶圆的表面的歪斜，其中，在该磨削片上粘固有磨粒，该磨粒所具有的粒径可将所述硅晶圆的表面粗糙度Ra磨削至0.3μm以下。
如果利用上述磨削片来将硅晶圆的表面粗糙度Ra磨削至0.3μm以下，则即使利用光反射干涉式的定尺寸装置来将激光照射至硅晶圆的加工面，也不容易引起乱反射，从而能够充分检测出干涉光。因此，能够一边以非常高的精度来测定硅晶圆的厚度，一边磨削硅晶圆的双面。其结果是，能够将磨削后的批次之间的硅晶圆的厚度偏差更有效地抑制成较小。像这样，如果将切片歪斜除去工序中已磨削的硅晶圆之间的厚度偏差缩小，则能够确实地制造平坦度更加良好的镜面研磨晶圆，并且将晶圆之间的厚度偏差抑制成较小。
(三)有益效果
根据本发明的镜面研磨晶圆的制造方法，能够制造平坦度良好的镜面研磨晶圆。
附图说明
图1是本发明的镜面研磨晶圆的制造方法的流程图。
图2是表示在本发明的切片歪斜除去工序中所使用的研光装置的一例的概略图。
图3是表示在本发明的切片歪斜除去工序中所使用的研光装置的下平台的一例的俯视图。
图4是表示在本发明的切片歪斜除去工序中所使用的磨削装置的一例的概略图。
图5是表示在本发明的切片歪斜除去工序中所使用的磨削装置的下平台的一例的俯视图。
图6是表示由于不同的表面粗糙度Ra所导致的干涉光的强度与晶圆厚度的关系的图。
图7是表示在本发明的蚀刻工序中所使用的蚀刻装置的一例的俯视图。
图8是表示在本发明的双面研磨工序中所使用的双面研磨装置的一例的概略图。
图9是表示在本发明的双面研磨工序中所使用的双面研磨装置的下平台的一例的俯视图。
图10是表示在以往的双面镜面研磨工序中，晶圆之间的厚度偏差与SFQRmax是22nm以下的镜面研磨晶圆的取得率的关系。
具体实施方式
下面，针对本发明来说明实施方式，但是本发明并不限定于此实施方式。
在制造镜面研磨晶圆时，在双面研磨工序中，若同一批次内要进行镜面研磨的硅晶圆的厚度偏差大，则会有进行双面镜面研磨后的镜面研磨晶圆的平坦度恶化这样的问题。
因此，本发明人想到如果将在切片歪斜除去工序中的同一批次内已处理的硅晶圆，在双面研磨工序中的同一批次内进行处理，则能够使双面进行镜面研磨后的镜面研磨晶圆的平坦度良好，从而完成本发明。
下面，参照附图来说明本发明的镜面研磨晶圆的制造方法。
首先，准备将硅晶棒切片而切出的多片硅晶圆(图1中的A)。在此工序中，使用例如线锯等的切断装置来将硅晶棒切成晶圆状。接着，将这些硅晶圆进行倒角加工(图1中的B)。在此工序中，为了防止切片后的硅晶圆发生缺口或裂开等，而在硅晶圆的外周边缘部进行倒角加工。
接着，实行切片歪斜除去工序(图1中的C)。在该切片歪斜除去工序中，除去因为切片而在硅晶圆的表面所产生的歪斜，使表面平坦化，使硅晶圆厚度一致。此时，使用如图2、图3所示的行星运动方式的研光装置1，从而能够将硅晶圆利用批次方式进行研光以除去切片歪斜。
如图2、图3所示，研光装置1具备上平台2、下平台3、载具4、太阳齿轮5、内齿轮6、及石英式(水晶方式)的定尺寸装置7。上平台2、下平台3例如能够设为铸铁制。在上平台2上设置有加工液用贯通孔9，通过该加工液用贯通孔9，供给已混有游离磨粒的加工液11。此外，作为加工液11，例如能够使用将氧化铝等的游离磨粒悬浮在水中而成的加工液。在下平台3上设置载具4，该载具4设置有用以保持硅晶圆W的多个载具孔10。进一步，在下平台3上的中心部分设置太阳齿轮5，并以邻接下平台3的周缘部的方式来设置内齿轮6，通过使这些齿轮分别自转，从而使载具4以太阳齿轮5为中心进行行星运动。
此外，在上平台2上设置石英式的定尺寸装置7。该石英式的定尺寸装置7，是利用被载置在载具4上的石英片8，与硅晶圆W一起被磨削时的压电效果，利用石英片变得越薄振动频率就变得越高，通过测定石英片的厚度来测定硅晶圆的厚度。进一步，石英式的定尺寸装置7，能够基于测定值来控制研光的结束。
一边通过该石英式的定尺寸装置7来测定硅晶圆W的厚度，一边利用向相对方向进行旋转的上平台2和下平台3来夹住多片硅晶圆W，持续供给加工液11，并使载具4进行行星运动，由此来将硅晶圆W以批次方式进行研光。通过该研光装置，如果一边以在各个批次中变成相同的目标厚度的方式进行控制一边进行研光，则不仅在批次内且在批次之间的硅晶圆W的厚度偏差也能够抑制成较小。
优选地，为了进一步改善批次之间的硅晶圆W的厚度偏差，使用如图4、图5所示的磨削装置12，以批次方式磨削硅晶圆W来除去切片歪斜。
如图4、图5所示，磨削装置12具备上平台2’、下平台3’、载具4’、太阳齿轮5’、内齿轮6’、以及光反射干涉式的定尺寸装置13。
在上平台2’设置有供水用贯通孔15，水16通过该供水用贯通孔15而被供给至下平台3’上。在下平台3’上设置载具4’，该载具4’设置有用以保持硅晶圆W的多个载具孔10’。进一步，在下平台3’上的中心部分设置太阳齿轮5’，并以邻接下平台3’的周缘部的方式来设置内齿轮6’，通过使这些齿轮分别自转，从而使载具4’以太阳齿轮5’为中心进行行星运动。
此外，在上平台2’的上方设置光反射干涉式的定尺寸装置13。通过该光反射干涉式的定尺寸装置13所实施的晶圆的厚度的测定方法，首先从光反射干涉式的定尺寸装置13向下方射出激光。所射出的激光，通过上平台2’所设置的激光用贯通孔17，照射至磨削加工中的硅晶圆的表面。并且，光反射干涉式的定尺寸装置13检测出干涉光，并根据所检测到的干涉光来测量硅晶圆的厚度。能够基于该测定值来控制磨削的结束。
在上平台2’的底面及下平台3’的顶面，贴附有用于磨削硅晶圆W的磨削片14，该磨削片14粘固有磨粒。磨粒，是所具有的粒径能够将硅晶圆W的表面粗糙度Ra磨削至0.3μm以下的磨粒。优选是希望使用最硬且不易磨耗的钻石制的磨粒。磨削中的硅晶圆W的表面粗糙度Ra如果是0.3μm以下，则即使利用光反射干涉式的定尺寸装置13来将激光照射至磨削面上，也不会引起乱反射，从而能够检测出干涉光，且能够精度良好地测定厚度。本发明人，在图6中示出硅晶圆的表面粗糙度Ra与干涉光的强度的关系的调查结果。使用光反射干涉式的定尺寸装置，在使硅晶圆的表面粗糙度Ra变化来测定硅晶圆的厚度时，可得知Ra在0.03μm、0.2μm时的干涉光的强度变强，相较于Ra在0.44μm时，能够以更高的精度进行测定。另外，将从光反射干涉式的定尺寸装置射出的激光的波长设定为1300nm。在表面粗糙度的测定中，使用基恩士(キーエンス)公司制造的激光显微镜VK-X100series，且将测定长度设定为4mm。
使用以上的磨削装置12，一边通过光反射干涉式的定尺寸装置13来测定硅晶圆W的厚度，一边利用向相对方向旋转的上平台2’和下平台3’来夹住多片硅晶圆W，并持续供给水16，使载具4’进行行星运动以使硅晶圆W的双面与磨削片14滑动接触，从而将硅晶圆W以批次方式进行磨削。通过该磨削装置12，如果以控制在各个批次中变成相同的目标厚度的方式进行磨削，则不仅在批次内且在批次之间的硅晶圆W的厚度偏差也能够抑制成较小。
在切片歪斜除去工序结束后，进行蚀刻工序，以除去在切片歪斜除去工序所产生的歪斜(图1中的D)。在蚀刻工序中，将多片晶圆以批次方式进行湿式蚀刻。例如，如图7所示，在装满由氢氧化钠等所组成的蚀刻液的蚀刻装置18中，放入多片硅晶圆W，同时进行蚀刻处理。
优选在该蚀刻处理中，选择在切片歪斜除去工序中的1个批次或多个批次内已处理的全部硅晶圆，作为以批次方式蚀刻的硅晶圆，将选择的硅晶圆的数量设定为与在切片歪斜除去工序中已处理的硅晶圆的数量相同或其倍数。例如，在切片歪斜除去工序中，对于100片的硅晶圆，将1个批次的处理数量设定为20片而进行5批次的处理的情况下，能够在该5批次内，从任意的1个批次内已处理的晶圆当中，选择20片，且将该选择的多片硅晶圆以批次方式进行蚀刻处理。此外，能够在上述例子中的切片歪斜除去工序的5个批次内，选择任意的多个批次(在该情况下是第1批次～第5批次当中的多个批次)内处理的全部的硅晶圆(在该情况下是40片～100片)，且将该选择的多片硅晶圆以批次方式进行蚀刻处理。
若这样做，能够使在蚀刻工序中的1个批次内已处理的晶圆之间的厚度偏差变小。
在蚀刻工序结束后，进行双面研磨工序，将多片硅晶圆的双面以批次方式进行镜面研磨(图1中的E)。本发明的镜面研磨晶圆的制造方法，是在该双面研磨工序中，从在切片歪斜除去工序中的同一批次内已处理的硅晶圆当中，选择要以批次方式镜面研磨双面的硅晶圆。这些晶圆，晶圆之间的厚度偏差非常小。因此，能够使在双面研磨工序中要研磨的多片晶圆之间的厚度偏差变小。此时，能够将选择的硅晶圆的数量设定为与在切片歪斜除去工序中已处理的硅晶圆的数量相同，也能够设定为其约数而将批次数量分成多次进行处理。
将如上所述的选择的多片硅晶圆的双面，在以批次方式进行镜面研磨时，能够使用如图8、图9所示的行星运动方式的双面研磨装置19。
首先，使载具4”与双面研磨装置19的太阳齿轮5”和内齿轮6”啮合，且将硅晶圆W设置在载具4”的载具孔10”上。然后，利用上平台2”和下平台3”来夹入且保持该硅晶圆W的双面，随着从研磨剂用供给贯通孔20供给研磨剂21，通过太阳齿轮5”和内齿轮6”使载具4”进行行星运动，同时通过使上平台2”和下平台3”向相对方向进行旋转，从而使硅晶圆W的双面与研磨布22滑动接触。以此方式来制造镜面研磨晶圆。
若以上述方式来制造镜面研磨晶圆，因为能够将在切片歪斜除去工序中的同一批次内已处理的硅晶圆之间的厚度偏差小的硅晶圆，在双面研磨工序中的同一批次内进行加工，所以能够使双面研磨加工后的镜面研磨晶圆的平坦度良好。
下面，示出本发明的实施例及比较例，来更具体地说明本发明，但是本发明不限定于这些例子。
(实施例1)
将直径300mm的单晶硅晶棒切片以进行切断。将切出的100片的硅晶圆进行倒角加工。之后，根据图1所示的本发明的镜面研磨晶圆的制造方法的流程图来制造镜面研磨晶圆。首先，在切片歪斜除去工序中，使用行星运动方式的4通道研光机(4ウェイラップ機)，在该4通道研光机上安装有1个批次能够加工20片晶圆的铸铁制的上平台和下平台，在1个批次中研光20片硅晶圆，且连续进行5个批次以研光100片硅晶圆。使用将平均粒径6μm的氧化铝磨粒悬浮在水中而成的加工液，使用水晶方式的定尺寸装置，且设定完成目标厚度。在研光结束后，使用静电电容式的传感器来测定硅晶圆的厚度。如表1所示，研光结束时的硅晶圆的厚度，相对于目标值，在第一批次中平均是-0.7μm，在第二批次中平均是+1.1μm，在第三批次中平均是+0.5μm，在第四批次中平均是+1.6μm，在第五批次中平均是-3.0μm。批次内的厚度偏差(批次内的硅晶圆厚度的最大值与批次内的硅晶圆厚度的最小值的差)，在第一批次和第二批次中是0.1μm，在其他三个批次中是0.2μm。
接着，进行蚀刻工序。根据本发明的制造方法，将在切片歪斜除去工序中已研光的100片的晶圆，以使在相同研光批次中已研光的硅晶圆在相同的蚀刻批次中进行蚀刻处理且1个批次20片晶圆的方式，连续进行5个批次的蚀刻。使用的蚀刻液，是将浓度50％的氢氧化钠加热至80℃而成的。其结果是，如表1所示，蚀刻后的厚度偏差，在第一批次中是0.1μm，而在第二批次至第五批次中是0.2μm。
接着，进行双面研磨工序。使用1个批次能够研磨20片的行星运动方式的4通道研光机，以使相同研光批次(即，相同蚀刻批次)的晶圆在相同的双面研磨批次中的方式连续进行5个批次的研磨，来镜面研磨100片的硅晶圆的双面。研磨剂是在平均粒径35nm～70nm的胶体二氧化硅中添加氢氧化钾，且利用纯水来将pH值稀释至10.5而成。研磨布是使用市售的不织布类型。在双面研磨工序结束后，清洗镜面研磨晶圆。之后，使用KLA-Tencor公司制造的WaferSight来进行晶圆的平坦度测定，以评价SFQRmax。其结果是，如表1所示，SFQRmax在22nm以下的取得率是52％。
在实施例1中，与后述的比较例相比，能够确认平坦度良好的镜面研磨晶圆的取得率高，从而能够更切实地制造平坦度良好的镜面研磨晶圆。
(实施例2)
将直径300mm的单晶硅晶棒切片以进行切断。将切出的100片的硅晶圆进行倒角加工。之后，根据图1所示的镜面研磨晶圆的制造方法的流程图来制造镜面研磨晶圆。首先，在切片歪斜除去工序中，使用与实施例1同样的条件，在1个批次中研光20片硅晶圆。在研光结束后，使用静电电容式的传感器来测定硅晶圆的厚度。如表1所示，研光结束时的硅晶圆的厚度，相对于目标值平均为+1.4μm。批次内的厚度偏差是0.2μm。
接着，进行蚀刻工序。使用与实施例1同样的条件，在1个批次中蚀刻20片硅晶圆。在蚀刻结束后，使用静电电容式的传感器来测定硅晶圆的厚度。其结果是，晶圆之间的厚度偏差是0.2μm。
接着，进行双面研磨工序。除了使用行星运动方式的4通道双面研磨机，其能够在1个批次中研磨5片晶圆，且连续进行4个批次以镜面研磨20片的硅晶圆的双面以外，使用与实施例1同样的条件来进行双面研磨。其结果是，如表1所示，SFQRmax在22nm以下的取得率是50％。
在实施例2中，也能够确认到平坦度比后述比较例更良好的镜面研磨晶圆的取得率高，从而能够更加切实地制造平坦度良好的镜面研磨晶圆。
(实施例3)
将直径300mm的单晶硅晶棒切片并进行切断，以准备100片硅晶圆。进行倒角加工后，准备如图4所示的磨削装置，其利用双面胶将含有平均粒径为4μm的钻石磨粒的磨削片，贴附在行星运动方式的4通道研光机的上平台和下平台上，在该4通道研光机上安装有1个批次能够加工20片晶圆的铸铁制的上平台和下平台。接着，一边将水供给至磨削片上，一边利用波长可变类型的光反射干涉式的定尺寸装置来设定完成目标厚度，且以1个批次20片的方式连续进行5个批次的磨削。此时，将从光反射干涉式的定尺寸装置射出的激光的波长设定为1300nm。使用keyence公司制造的激光显微镜VK-X100series，以测定长度是4mm来测定磨削后的硅晶圆的表面粗糙度，则Ra是0.2μm。使用静电电容式的传感器来测定磨削的硅晶圆的厚度。磨削结束时的厚度，相对于目标值，在第一批次中平均是0μm，在第二批次中平均是+0.1μm，在第三批次中平均是+0.4μm，在第四批次中平均是-0.4μm，在第五批次中平均是-0.1μm。如表1所示，批次内晶圆之间的厚度偏差，在第二批次、第四批次、第五批次中是0.2μm；在第一批次、第三批次中是0.1μm。
接着，进行蚀刻工序。使用与实施例1同样的条件，使用在1个批次中处理20片晶圆的蚀刻装置，以使在相同批次中已磨削的硅晶圆在相同的蚀刻批次中进行蚀刻处理且1个批处理20片的方式，连续进行5个批次的蚀刻。其结果是，厚度偏差全部都是0.2μm。
接着，进行双面研磨工序。使用与实施例1同样的条件，使用行星运动方式的4通道双面研磨机，其能够在1个批次中研磨20片晶圆，以使相同的磨削批次成为相同的双面研磨批次的方式来连续进行5个批次的研磨，以镜面研磨100片硅晶圆的双面。将所制造的镜面研磨晶圆清洗后，使用KLA-Tencor公司制造的WaferSight来进行晶圆的平坦度测定，以评价SFQRmax。其结果是，SFQRmax在22nm以下的镜面研磨晶圆的取得率是53％。
在实施例3中，能够确认到可以更多地制造出平坦度比比较例1、2更良好的镜面研磨晶圆。
(比较例)
将直径300mm的单晶硅晶棒切片并进行切断。进行倒角加工后，以与实施例1同样的条件，以一个批次20片，五个批次100片的方式进行研光，且在研光结束后，使用静电电容式的传感器来测定硅晶圆的厚度。厚度，相对于目标值，在第一批次中平均是+2.1μm，在第二批次中平均是-1.0μm，在第三批次中平均是0μm，在第四批次中平均是+1.2μm，在第五批次中平均是-0.8μm。批次内厚度偏差，在第一批次、第五批次中是0.2μm；在三个批次中是0.1μm。
接着，如上所述对研光后的100片硅晶圆，根据与研光的顺序相同的顺序来使用1个批次处理25片的蚀刻装置，连续进行四个批次的蚀刻。即，在不同的研光批次中已研光的硅晶圆所混在一起的晶圆群，在同一个蚀刻批次内被处理。使用的蚀刻液是将浓度50％的氢氧化钠加热至80℃而成的。蚀刻结束后，使用静电电容式的传感器来测定硅晶圆的厚度。其结果是，如表1所示，批次内的晶圆之间的厚度偏差，相对于目标值，第一批次是3.3μm，第二批次是1.0μm，第三批次是1.5μm，第四批次是2.2μm。
接着，如上所述对蚀刻后的100片的硅晶圆，使用行星运动方式的4通道双面研磨机，其能够在1个批次中加工5片，从而根据研光的顺序来进行连续20批次的镜面研磨。其他条件设定成与实施例1相同的条件。双面研磨在全部的批次结束后，清洗镜面研磨晶圆。清洗后，使用KLA-Tencor公司制造的WaferSight来进行晶圆的平坦度测定，以评价SFQRmax。其结果是，SFQRmax在22nm以下的镜面研磨晶圆的取得率是24％。相较于所述实施例1～3，制造的镜面研磨晶圆当中，平坦度良好的镜面研磨晶圆的比率变成一半以下。
在表1中，表示在实施例、比较例中的实施结果的总结。
[表1]
另外，本发明并不限定于上述实施方式。上述实施方式是示例，而只要与本发明的权利要求书所记载的技术思想具有实质上相同的结构且发挥同样作用效果，任何方式均包含在本发明的技术范围内。

Claims (3)

1.一种镜面研磨晶圆的制造方法，其对于从硅晶棒切片而成的多片硅晶圆，以批次方式分别实施下述各工序来制造多片镜面研磨晶圆，这些工序包含：切片歪斜除去工序，其用于除去因所述切片而产生的表面的歪斜；蚀刻工序，其除去在所述切片歪斜除去工序中所产生的歪斜；以及，双面研磨工序，其将所述蚀刻后的硅晶圆的双面进行镜面研磨；其特征在于，
从在所述切片歪斜除去工序中的同一批次内已处理的所述硅晶圆当中，选择要在所述双面研磨工序中以批次方式处理的所述硅晶圆，且将该选择的硅晶圆的数量设定为与在所述切片歪斜除去工序中已处理的所述硅晶圆的数量相同或其约数，
选择在所述切片歪斜除去工序中的1个批次或多个批次内已处理的全部所述硅晶圆，作为在所述蚀刻工序中以批次方式处理的所述硅晶圆，由此将该选择的硅晶圆的数量设定为与在所述切片歪斜除去工序中已处理的所述硅晶圆的数量相同或其倍数。
2.根据权利要求1所述的镜面研磨晶圆的制造方法，其特征在于，在所述切片歪斜除去工序中，一边供给已混有游离磨粒的加工液，一边通过水晶定尺寸方式的定尺寸装置来测定所述硅晶圆的厚度，以研光所述硅晶圆，由此来除去所述硅晶圆的表面的歪斜。
3.根据权利要求1所述的镜面研磨晶圆的制造方法，其特征在于，在所述切片歪斜除去工序中，一边供给水，一边通过光反射干涉式的定尺寸装置来测定所述硅晶圆的厚度，且使所述硅晶圆的双面与磨削片滑动接触以进行磨削，由此来除去所述硅晶圆的表面的歪斜，其中，在该磨削片上粘固有磨粒，该磨粒所具有的粒径可将所述硅晶圆的表面粗糙度Ra磨削至0.3μm以下。
CN201480049474.3A 2013-09-11 2014-08-20 镜面研磨晶圆的制造方法 Active CN105612605B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013188172A JP5967040B2 (ja) 2013-09-11 2013-09-11 鏡面研磨ウェーハの製造方法
JP2013-188172 2013-09-11
PCT/JP2014/004239 WO2015037188A1 (ja) 2013-09-11 2014-08-20 鏡面研磨ウェーハの製造方法

Publications (2)

Publication Number Publication Date
CN105612605A true CN105612605A (zh) 2016-05-25
CN105612605B CN105612605B (zh) 2018-08-21

Family

ID=52665321

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480049474.3A Active CN105612605B (zh) 2013-09-11 2014-08-20 镜面研磨晶圆的制造方法

Country Status (8)

Country Link
US (1) US9748089B2 (zh)
JP (1) JP5967040B2 (zh)
KR (1) KR101994782B1 (zh)
CN (1) CN105612605B (zh)
DE (1) DE112014003787B4 (zh)
SG (1) SG11201601359VA (zh)
TW (1) TWI610358B (zh)
WO (1) WO2015037188A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108687652A (zh) * 2018-05-29 2018-10-23 李涵 一种半导体芯片制造工艺
CN110044298A (zh) * 2019-05-16 2019-07-23 苏州慧利仪器有限责任公司 晶棒承载装置以及立式激光干涉检测设备
CN110739390A (zh) * 2019-10-24 2020-01-31 中芯集成电路制造(绍兴)有限公司 温度补偿型表面声波滤波器件及其制造方法
CN111295740A (zh) * 2017-12-25 2020-06-16 胜高股份有限公司 晶圆的双面研磨方法
CN113169034A (zh) * 2018-10-22 2021-07-23 胜高股份有限公司 带激光标记的硅晶圆的制造方法及带激光标记的硅晶圆

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110962039A (zh) * 2018-09-29 2020-04-07 康宁股份有限公司 载体晶片和形成载体晶片的方法
CN109848840A (zh) * 2018-12-14 2019-06-07 厦门大学 一种光化学与机械抛光相结合的半导体晶片加工装置
CN115890478A (zh) * 2022-12-29 2023-04-04 西安奕斯伟材料科技有限公司 抛光头和抛光设备
CN117681064B (zh) * 2024-02-04 2024-04-30 合肥先端晶体科技有限责任公司 一种基于紫外光的金刚石快速抛光方法及装置

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0515971A (ja) * 1991-07-11 1993-01-26 Tamura Seisakusho Co Ltd スプレーフラクサの噴霧制御方法
JPH07108455A (ja) * 1993-10-08 1995-04-25 Sumitomo Sitix Corp 半導体基板の鏡面研磨方法
US20010024877A1 (en) * 2000-03-17 2001-09-27 Krishna Vepa Cluster tool systems and methods for processing wafers
US20020004265A1 (en) * 2000-03-17 2002-01-10 Krishna Vepa Grind polish cluster and methods to remove visual grind pattern
US20020052064A1 (en) * 2000-08-16 2002-05-02 Alexis Grabbe Method and apparatus for processing a semiconductor wafer using novel final polishing method
JP2002353173A (ja) * 2001-05-25 2002-12-06 Sumitomo Mitsubishi Silicon Corp 半導体ウェーハのラッピング方法およびその装置
CN102380815A (zh) * 2010-09-01 2012-03-21 无锡华润上华半导体有限公司 化学机械研磨方法和系统
JP2012186338A (ja) * 2011-03-07 2012-09-27 Shin Etsu Handotai Co Ltd シリコンウェーハの製造方法
JP2013055143A (ja) * 2011-09-01 2013-03-21 Shin Etsu Handotai Co Ltd シリコンウェーハの研磨方法及び研磨装置
JP2013078826A (ja) * 2011-10-04 2013-05-02 Shin Etsu Handotai Co Ltd ウェーハの加工方法
JP2013188860A (ja) * 2012-02-15 2013-09-26 Shin Etsu Handotai Co Ltd ウェーハの両面研磨方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3620554B2 (ja) 1996-03-25 2005-02-16 信越半導体株式会社 半導体ウェーハ製造方法
JP3601937B2 (ja) 1997-05-27 2004-12-15 株式会社ルネサステクノロジ 表面平坦化方法および表面平坦化装置
JP2000216119A (ja) * 1999-01-26 2000-08-04 Mitsubishi Materials Silicon Corp 高平坦度ウェ―ハの加工方法
US6376335B1 (en) * 2000-02-17 2002-04-23 Memc Electronic Materials, Inc. Semiconductor wafer manufacturing process
DE10012840C2 (de) 2000-03-16 2001-08-02 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Vielzahl von polierten Halbleiterscheiben
US20020094684A1 (en) * 2000-11-27 2002-07-18 Hirasaki George J. Foam cleaning process in semiconductor manufacturing
JP2002289562A (ja) * 2001-03-27 2002-10-04 Mitsubishi Materials Silicon Corp 半導体ウェーハの製造方法
JP2004255541A (ja) * 2003-02-27 2004-09-16 Naoetsu Electronics Co Ltd 半導体ウエハ製造方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0515971A (ja) * 1991-07-11 1993-01-26 Tamura Seisakusho Co Ltd スプレーフラクサの噴霧制御方法
JPH07108455A (ja) * 1993-10-08 1995-04-25 Sumitomo Sitix Corp 半導体基板の鏡面研磨方法
US20010024877A1 (en) * 2000-03-17 2001-09-27 Krishna Vepa Cluster tool systems and methods for processing wafers
US20020004265A1 (en) * 2000-03-17 2002-01-10 Krishna Vepa Grind polish cluster and methods to remove visual grind pattern
US20020052064A1 (en) * 2000-08-16 2002-05-02 Alexis Grabbe Method and apparatus for processing a semiconductor wafer using novel final polishing method
JP2002353173A (ja) * 2001-05-25 2002-12-06 Sumitomo Mitsubishi Silicon Corp 半導体ウェーハのラッピング方法およびその装置
CN102380815A (zh) * 2010-09-01 2012-03-21 无锡华润上华半导体有限公司 化学机械研磨方法和系统
JP2012186338A (ja) * 2011-03-07 2012-09-27 Shin Etsu Handotai Co Ltd シリコンウェーハの製造方法
JP2013055143A (ja) * 2011-09-01 2013-03-21 Shin Etsu Handotai Co Ltd シリコンウェーハの研磨方法及び研磨装置
JP2013078826A (ja) * 2011-10-04 2013-05-02 Shin Etsu Handotai Co Ltd ウェーハの加工方法
JP2013188860A (ja) * 2012-02-15 2013-09-26 Shin Etsu Handotai Co Ltd ウェーハの両面研磨方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111295740A (zh) * 2017-12-25 2020-06-16 胜高股份有限公司 晶圆的双面研磨方法
CN111295740B (zh) * 2017-12-25 2023-04-18 胜高股份有限公司 晶圆的双面研磨方法
CN108687652A (zh) * 2018-05-29 2018-10-23 李涵 一种半导体芯片制造工艺
CN113169034A (zh) * 2018-10-22 2021-07-23 胜高股份有限公司 带激光标记的硅晶圆的制造方法及带激光标记的硅晶圆
CN113169034B (zh) * 2018-10-22 2024-01-30 胜高股份有限公司 带激光标记的硅晶圆的制造方法
CN110044298A (zh) * 2019-05-16 2019-07-23 苏州慧利仪器有限责任公司 晶棒承载装置以及立式激光干涉检测设备
CN110044298B (zh) * 2019-05-16 2024-02-27 苏州慧利仪器有限责任公司 晶棒承载装置以及立式激光干涉检测设备
CN110739390A (zh) * 2019-10-24 2020-01-31 中芯集成电路制造(绍兴)有限公司 温度补偿型表面声波滤波器件及其制造方法

Also Published As

Publication number Publication date
US20160217998A1 (en) 2016-07-28
WO2015037188A1 (ja) 2015-03-19
KR101994782B1 (ko) 2019-07-01
DE112014003787B4 (de) 2024-09-12
KR20160054481A (ko) 2016-05-16
CN105612605B (zh) 2018-08-21
DE112014003787T5 (de) 2016-06-09
JP2015056473A (ja) 2015-03-23
US9748089B2 (en) 2017-08-29
JP5967040B2 (ja) 2016-08-10
TW201528356A (zh) 2015-07-16
TWI610358B (zh) 2018-01-01
SG11201601359VA (en) 2016-03-30

Similar Documents

Publication Publication Date Title
CN105612605A (zh) 镜面研磨晶圆的制造方法
Pei et al. Grinding of silicon wafers: a review from historical perspectives
EP2107598B1 (en) Chamfering apparatus for silicon wafer and method for producing silicon wafer
CN100365774C (zh) 半导体晶片的制造方法及晶片
JP5600867B2 (ja) 半導体ウェーハの製造方法
US20090311863A1 (en) Method for producing semiconductor wafer
WO2006090574A1 (ja) 半導体ウェーハの製造方法および半導体ウェーハの鏡面面取り方法
JP2009302409A (ja) 半導体ウェーハの製造方法
CN102528597A (zh) 一种大直径硅片制造工艺
US6753256B2 (en) Method of manufacturing semiconductor wafer
JP3828176B2 (ja) 半導体ウェハの製造方法
CN101656195A (zh) 大直径硅片的制造方法
WO2015059868A1 (ja) 半導体ウェーハの製造方法
US20100006982A1 (en) Method of producing semiconductor wafer
WO2013031090A1 (ja) シリコンウェーハの研磨方法及び研磨装置
WO2005055301A1 (ja) シリコンウェーハの製造方法
KR20160124110A (ko) 워크의 양두연삭방법
JP2009302478A (ja) 半導体ウェーハの製造方法
WO2018193758A1 (ja) ウェーハの両面研磨方法および両面研磨装置
JP5287982B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP2010153844A (ja) 活性層用ウェーハの製造方法
JP2865250B1 (ja) シリコン半導体ウエハの製造方法
JP2011091143A (ja) シリコンエピタキシャルウェーハの製造方法
US20090311808A1 (en) Method for producing semiconductor wafer
JPH11277412A (ja) ラッピング装置及び方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant