JP2005101446A - 半導体ウェーハの製造方法 - Google Patents

半導体ウェーハの製造方法 Download PDF

Info

Publication number
JP2005101446A
JP2005101446A JP2003335510A JP2003335510A JP2005101446A JP 2005101446 A JP2005101446 A JP 2005101446A JP 2003335510 A JP2003335510 A JP 2003335510A JP 2003335510 A JP2003335510 A JP 2003335510A JP 2005101446 A JP2005101446 A JP 2005101446A
Authority
JP
Japan
Prior art keywords
polishing
wafer
oxide film
semiconductor wafer
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003335510A
Other languages
English (en)
Inventor
Masatoshi Ikeda
真俊 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Coorstek KK
Original Assignee
Toshiba Ceramics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Ceramics Co Ltd filed Critical Toshiba Ceramics Co Ltd
Priority to JP2003335510A priority Critical patent/JP2005101446A/ja
Publication of JP2005101446A publication Critical patent/JP2005101446A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】研磨取代が小さく加工時間が短縮でき、高平坦化が図れる半導体ウェーハの製造方法を提供する。
【解決手段】本半導体ウェーハの製造方法は、スライス後のウェーハを研削する工程と、研削されたウェーハに酸化膜を形成する工程と、前記表面に形成された酸化膜のみを除去しウェーハ表面を露出させる酸化膜選択研磨工程と、前記露出したウェーハ表面を研磨する工程を有する。
【選択図】 図2

Description

本発明は半導体ウェーハの製造方法に係わり、特に研磨取代を小さくした研磨工程を有する半導体ウェーハの製造方法に関する。
一般にシリコンウェーハの製造方法は、チョクラルスキー法によって引き上げられたシリコン単結晶のインゴットをスライスして円盤状のウェーハを切り出すスライス工程と、スライスされたウェーハの両面を研削してウェーハを平坦化するラッピング工程と、これらの加工工程で発生した加工変質層をエッチングにより取り除くためのエッチング工程と、エッチングされたウェーハの片面を鏡面研磨する研磨工程との組み合わせからなっている。
一方、近年、デバイスメーカーにおいて高集積化、高速化が急速に進んでおり、ウェーハの平坦度の向上が強く要求されている。しかしながら、従来の各工程には数々の問題点を有している。まず、最初のスライス工程では、内周刃やワイヤソーによりインゴットを切り出し切断するが、スライス時の破断断面応力の僅かな差により、ウェーハの表面粗さ、うねり、反り、過大な加工変質層を発生させてしまう。その後のラッピング工程では、ウェーハの粗さは修正されるものの、スライス工程で発生した潜在的な反りまでは完全に修正しきれない。また、ラッピング工程ではスライス工程で生じた加工変質層が除去されるが、加工能率の向上を目的として、Al、ZrO、SiOを主成分とした粒径の大きい砥粒を用いて行っているためラッピング加工特有の加工変質層が発生する。これが次のエッチング工程で、エッチング時に激しく反応し、ある種の気泡を発生させウェーハ面内にエッチングレートバラツキを生じてしまい、また、酸エッチングの場合は特有のうねりが発生する。
研磨工程では、一般に周囲から見て凸形状の部分は容易に平坦化が可能であるが、図7に示すように、逆に凹形状の場合はその深さを大きく越え深さの約2倍に達する研磨量を必要とし、平坦化のレベルも形状が同じ凸の場合と比べて劣る。これは研磨布が弾性体であることから、凹形状の内部に研磨布が接触して研磨が行われることが原因である。例えば高平坦化のために研磨前に研削工程が行われると、粗さが小さい平坦面の一部に砥石走行方向にすじ状の溝(条痕)が入った構造になる。研磨布は弾性体であるため、溝の側壁および底壁に研磨布が当たると研磨が進行して溝が深く広くなってしまう。溝が広くなると溝内部に、より研磨布が当たりやすくなるため、溝内部の研磨速度が速くなる。これにより、溝を完全に除去するためには、溝の深さの約2倍に達する多くの研磨取代を必要とし、研磨取代が少ない場合はピット等の状態で残る。
このような溝の完全除去を目的とした研磨取代の増大は生産性の低下のほかにウェーハ外周部の平坦度悪化を招くため、最低取代の制限は高平坦化に大きな障害となる。
なお、特許文献1には、ナノトポロジーが小さく、高平坦度でウェーハ表面の鏡面研磨工程での研磨量が少ない半導体ウェーハの製造方法として、ラッピング後の半導体ウェーハをアルカリエッチングし、その後、半樽体ウェーハの表面に低ダメージ用の研削砥石を用いて低ダメージの研削を行ない、次に、ウェーハの裏面に形成された凹凸をポリッシュし、最後に、表面を鏡面研磨する方法が提案されている。しかしながら、アルカリエッチング後、低ダメージ用の研削砥石を用いて低ダメージ研削を行った場合でも、少なからず研削条痕が残留し、その深さ以上の研磨量を必要とするため、研磨量の低減には限界があった。
また、特許文献2には、ラッピング後の半導体ウェーハを、1次エッチング液によりエッチングし、次に、半樽体ウェーハの表面を研削し、さらに、2次エッチング液により上記1次エッチングよりも軽エッチングし、半導体ウェーハの表面を研磨する方法が提案されている。しかしながら、表面研削後の2次エッチング液による軽エッチングは段落「0018」に記載されているように重量濃度45wt%のNaOH溶液が用いられるため、研削での条痕を深く掘り下げてしまい、その研削条痕を除去するために鏡面研磨時の研磨量が増加してしまう。
特開2001−223187号公報(段落[0017]〜[0020]、図1) 特開2003−45836号公報(段落[0018]、図1)
本発明は上述した事情を考慮してなされたもので、研磨取代が小さく鏡面研磨時の加工時間が短縮でき、高平坦化が図れる半導体ウェーハの製造方法を提供することを目的とする。
上記目的を達成するため、本発明の1つの態様によれば、スライス後のウェーハの両面を研削する工程と、研削されたウェーハに酸化膜を形成する工程と、前記形成された酸化膜のみを除去しウェーハ表面を露出させる酸化膜選択研磨工程と、前記露出したウェーハ表面を研磨する工程を有することを特徴とする半導体ウェーハの製造方法が提供される。これにより、研磨取代が小さく鏡面研磨時の加工時間が短縮できて、高平坦化が図れる半導体ウェーハの製造方法が実現される。
本発明に係わる半導体ウェーハの製造方法によれば、研磨取代が小さく鏡面研磨時の加工時間が短縮でき、高平坦化が図れる半導体ウェーハの製造方法を提供することができる。
以下、本発明に係わるウェーハの製造方法の一実施形態について添付図面を参照して説明する。
図1は本発明に係わるウェーハの製造方法の工程フロー図である。
図1に示すように、本発明に係わるウェーハの製造方法は以下の工程により行われる。
チョクラルスキー法により引上げられた単結晶のインゴットを円盤状のウェーハ例えばシリコンウェーハにスライスし(S1)、砥石車を使用した研削装置を用いて、スライスされたウェーハの両面を研削する(S2)。
上記スライス工程では、単結晶例えばシリコン単結晶のインゴットをワイヤソーあるいは内周刃等の切断手段を用いて円盤状のシリコンウェーハを切出す。しかし、この工程では、切断手段の刃先の形状に応じた大きなうねりがウェーハの切断面に生じるとともに、加工変質層がウェーハ表面から25μm〜50μm程度の深さまで形成される。
上記研削工程は、片面研削装置を用いて両面を研削する。この片面研削装置は、駆動モータにより高速回転する砥石と、駆動モータにより高速回転される回転テーブルとを有し、さらに、この回転テーブルにはセラミック等の多孔性素材よりなるベースプレートを設け、減圧手段によりベースプレートを吸着作動させて、研削時にはベースプレート上にウェーハを吸着固持させて、シリコンウェーハの表面を砥石に圧接しながら表面のうねりとスライス工程で入った加工変質層以上の深さを研削する。
次に研削されたウェーハをエッチングする(S3)。
エッチング工程は、化学的腐食法によってシリコンウェーハの表面処理(エッチング)することで行われ、シリコンウェーハのエッチング用としては、KOH又はNaOHを含むアルカリ溶液を用いるのが好ましい。なお、本エッチング工程は本発明に係わる半導体ウェーハの製造方法において必須工程ではなく、例えば、HF、HNO、CHCOOHの混酸を用いてもよい。この時点ではウェーハの表面上に溝(ピット)が存在する。
次に研削されたウェーハに酸化膜を形成する(S4)。
例えば、常圧熱酸化装置を用い、常圧付近で酸素または水分子を加熱させた反応管内のウェーハに供給することにより、高温において熱酸化反応させ、ウェーハの表面に酸化膜を形成する(図2(a))。酸化膜の厚さは100nm程度必要である。この時点では溝が存在する部分には、酸化膜が埋め込まれた状態となり、酸化膜形成後の表面は凹形状となる。
次に表面に形成された酸化膜のみを除去し表面を露出させる酸化膜を選択研磨する(S5)。
マウント板にウェーハを貼り付けて固定し、定盤に貼られ研磨布の溝への入り込みが少ない硬質研磨布に砥粒を含むスラリーを供給して高速研磨で加工し、ウェーハの表面に形成された酸化膜を溝に埋め込まれた部分の酸化膜のみを残して研磨する(図2(b))。平坦部分の酸化膜が無くなり、溝の中にだけ酸化膜が残った状態で研磨を終了する。研磨剤としては化学的作用が少ないCeO系が好ましく、また、シリコン表面への影響を最小限に抑えるために、シリコンの研磨量を極力少なくする必要がある。ここで、酸化膜とシリコンでは研磨速度比が異なるため、定盤あるいはベッド等の負荷電流をモニタリングすることにより、酸化膜研磨の研磨終点を容易に検出でき、酸化膜研磨工程の制御が確実に行える。
次に露出した表面を研磨する(S6)。
この研磨工程は通常の研磨であり、シリコン用研磨スラリーとしては一般的なコロイダルシリカを用いる。酸化膜の研磨速度はシリコンの1/5〜1/10程度であり、酸化膜の研磨速度は非常に遅いため、溝に残った酸化膜の周辺のシリコンが研磨されると、酸化膜部分が突起状になり、この部分は局所的に研磨圧力が高くなる。この圧力増大により酸化膜の研磨速度が増加し、研磨速度がシリコンと同等になり、その状態のままで研磨が進む(図2(c)、(d))。
酸化膜がなくなった時点では、その部分は周辺より凸形状になっているが、凸部分の高さとほぼ同一の研磨量で平坦化が可能である(図2(e))。
上記本実施形態によれば、溝の深さと同程度の深さ(研磨取代)の研磨を行うことにより、シリコンウェーハの平坦化が実現し、研磨取代が小さく鏡面研磨時の加工時間が短縮できて、高平坦化が図れる。
また、本発明に係わるウェーハの製造方法の他の実施形態について説明する。
シリコンウェーハに形成された溝が大きい場合の製造方法は、図3(a)〜(e)に示すような工程により行われる。
例えば、研削されたウェーハに酸化膜を形成する(図3(a))。この場合、酸化工程で酸化時間が増加し、溝全てを酸化膜で埋めることは難しいが、図3(b)〜(d)に示す研磨量は溝の深さとほぼ同等で済み、溝の深さに対して約2倍以上の研磨量が必要とされる従来法に比べて、研磨量はほぼ半分となる。製造工程は酸化膜工程と通常の研磨工程の2段階になっているが、本実施形態の方法は上記のように取代が半分程度で済むため通常研磨の研磨時間を短縮することが可能となり、この短縮された時間で酸化膜研磨工程を行うため、全製造工程時間は増加しない。
本発明に係わる半導体ウェーハの製造方法の効果を直径200mmシリコンウェーハを用いて確認した。
ラッピング処理されたシリコンウェーハの両面を研削し、その研削条痕の深さを表面粗さ計により測定したところ図4に示すように、その深さは、1.9μm程度であった。以下、溝の深さを2μmとみなした場合、通常行われる一般的な研磨のみの場合ではその取代は4.0μm以上必要である。
表1に酸化膜選択研磨、又は、通常研磨それぞれの研磨条件下での酸化膜、シリコン層の研磨速度をそれぞれ示す。酸化膜選択研磨条件では酸化膜の方がシリコン層より研磨速度が高く、通常研磨条件ではシリコン層の方は研磨速度が速い。
実施例 上記シリコンウェーハを用いて、図2に示す工程フローにより得られたサンプルのサイト平坦度(25μm□)を図5に示す。なお、シリコン層の研磨取代は2.0μmである。
従来例 上記シリコンウェーハを用いて、通常研磨のみにより得られたサンプルのサイト平坦度(25μm□)を図6に示す。なお、シリコン層の研磨取代は4.0μmである。
図5、図6の下部3段外周部のサイトをそれぞれ比較すると、従来例に対して、約0.02μm程度平坦度が良化しているサイトが4サイトあることが確認できる。
以上により、本発明を用いることで、研磨取代が低減でき、外周部の平坦度が良化する。
Figure 2005101446
本発明に係わる半導体ウェーハの製造方法の一実施形態の工程フロー図。 本発明に係わる半導体ウェーハの製造方法の一実施形態の工程フローを図解する概念図。 本発明に係わる半導体ウェーハの製造方法の他の実施形態の工程フローを図解する概念図。 (a)は本発明に係わる半導体ウェーハの製造方法の実施例のエッチング後のシリコンウェーハ表面の凹凸状態図、(b)はその断面図。 本発明に係わる半導体ウェーハの製造方法の実施例の研磨後ウェーハのサイト平坦度の測定結果図。 従来の半導体ウェーハの製造方法の実施例の研磨後ウェーハのサイト平坦度の測定結果図。 従来の半導体ウェーハの製造方法における研磨時の一般的な概念図。

Claims (1)

  1. スライス後のウェーハを研削する工程と、研削されたウェーハに酸化膜を形成する工程と、前記形成された酸化膜のみを除去しウェーハの表面を露出させる酸化膜選択研磨工程と、前記露出したウェーハの表面を研磨する工程を有することを特徴とする半導体ウェーハの製造方法。
JP2003335510A 2003-09-26 2003-09-26 半導体ウェーハの製造方法 Pending JP2005101446A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003335510A JP2005101446A (ja) 2003-09-26 2003-09-26 半導体ウェーハの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003335510A JP2005101446A (ja) 2003-09-26 2003-09-26 半導体ウェーハの製造方法

Publications (1)

Publication Number Publication Date
JP2005101446A true JP2005101446A (ja) 2005-04-14

Family

ID=34462870

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003335510A Pending JP2005101446A (ja) 2003-09-26 2003-09-26 半導体ウェーハの製造方法

Country Status (1)

Country Link
JP (1) JP2005101446A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007204286A (ja) * 2006-01-31 2007-08-16 Sumco Corp エピタキシャルウェーハの製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007204286A (ja) * 2006-01-31 2007-08-16 Sumco Corp エピタキシャルウェーハの製造方法
US8759229B2 (en) 2006-01-31 2014-06-24 Sumco Corporation Method for manufacturing epitaxial wafer

Similar Documents

Publication Publication Date Title
JP4835069B2 (ja) シリコンウェーハの製造方法
JP4192482B2 (ja) シリコンウェーハの製造方法
JP4517867B2 (ja) シリコンウェーハ表面形状制御用エッチング液及び該エッチング液を用いたシリコンウェーハの製造方法
JP3247301B2 (ja) 再生半導体ウェハとその再生方法
JP2006222453A (ja) シリコンウエーハの製造方法及びシリコンウエーハ並びにsoiウエーハ
US6376335B1 (en) Semiconductor wafer manufacturing process
JP2005223344A (ja) 半導体ウェーハ、該半導体ウェーハを製造するための装置および方法
JP2007204286A (ja) エピタキシャルウェーハの製造方法
JP3328193B2 (ja) 半導体ウエーハの製造方法
JP2009302408A (ja) 半導体ウェーハの製造方法
US20090042390A1 (en) Etchant for silicon wafer surface shape control and method for manufacturing silicon wafers using the same
JP2010034128A (ja) ウェーハの製造方法及び該方法により得られたウェーハ
CN110060959B (zh) 贴合晶片的制造方法
JP3943869B2 (ja) 半導体ウエーハの加工方法および半導体ウエーハ
JP2003163335A (ja) 貼り合わせウェーハの製造方法
JP4224871B2 (ja) 半導体基板の製造方法
JP4103808B2 (ja) ウエーハの研削方法及びウエーハ
JP2005166809A (ja) シリコンウェーハの製造方法
JP2009302478A (ja) 半導体ウェーハの製造方法
JP2004063883A (ja) 半導体ウェーハの製造方法
JP2005101446A (ja) 半導体ウェーハの製造方法
JP2003142434A (ja) 鏡面ウエーハの製造方法
JP2000077372A (ja) 気相成長用半導体ウェーハの製造方法
JP2006120939A (ja) シリコンエピタキシャルウェーハの製造方法
JP6717353B2 (ja) レーザマーク付きシリコンウェーハの製造方法