JP2004063883A - 半導体ウェーハの製造方法 - Google Patents
半導体ウェーハの製造方法 Download PDFInfo
- Publication number
- JP2004063883A JP2004063883A JP2002221485A JP2002221485A JP2004063883A JP 2004063883 A JP2004063883 A JP 2004063883A JP 2002221485 A JP2002221485 A JP 2002221485A JP 2002221485 A JP2002221485 A JP 2002221485A JP 2004063883 A JP2004063883 A JP 2004063883A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- etching
- grinding
- manufacturing
- semiconductor wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Grinding And Polishing Of Tertiary Curved Surfaces And Surfaces With Complex Shapes (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Drying Of Semiconductors (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
【課題】ラッピング工程とエッチング工程が省略可能で、加工後のウェーハの平坦度及びナノトポグラフィが改善され、かつ、研磨取代の減少が図られてコストダウンが実現する半導体ウェーハの製造方法を提供する。
【解決手段】半導体ウェーハの製造方法は、単結晶インゴットからウェーハを切り出すスライス工程P1と、ウェーハの外周部を面取りする面取り工程P2と、面取りされたウェーハの両面の形状を測定する形状測定工程P3と測定されたウェーハの一面の形状に基づき、この一面を裏面として、この裏面をプラズマエッチングにより平坦化するプラズマエッチング工程P4と、ウェーハの裏面を治具で保持し、ウェーハの表面を研削する研削工程P5と、さらにこの表面を研磨する鏡面研磨工程P6とを有する。
【選択図】 図1
【解決手段】半導体ウェーハの製造方法は、単結晶インゴットからウェーハを切り出すスライス工程P1と、ウェーハの外周部を面取りする面取り工程P2と、面取りされたウェーハの両面の形状を測定する形状測定工程P3と測定されたウェーハの一面の形状に基づき、この一面を裏面として、この裏面をプラズマエッチングにより平坦化するプラズマエッチング工程P4と、ウェーハの裏面を治具で保持し、ウェーハの表面を研削する研削工程P5と、さらにこの表面を研磨する鏡面研磨工程P6とを有する。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は半導体ウェーハの製造方法に係わり、特にプラズマエッチング工程を含む半導体ウェーハの製造方法に関する。
【0002】
【従来の技術】
従来例としてのシリコンウェーハの製造方法は、チョクラルスキー法によって引き上げられたシリコン単結晶のインゴットをスライスして円盤状のウェーハを切り出すスライス工程と、ウェーハの割れや欠けを防止するためウェーハの外周端部を面取りする面取り工程と、面取りされたウェーハを両面ラッピングしてウェーハを平坦にするラップ工程と、これらの加工工程で発生した加工変質層を取り除くためのエッチング工程と、エッチングされたウェーハの片面を研磨する鏡面研磨工程との組み合わせからなっている。
【0003】
近年、デバイスメーカーにおいて高集積化、高速化が急速に進んでおり、現状では、ウェーハの平坦度のみならず、表面の粗さの指標であるナノトポグラフィー(Nanotopography:微小なうねり)の向上が要求されてきている。しかしながら、従来の各工程には数々の問題点を内蔵している。まず、最初のスライス工程では、内周刃やワイヤーソーによりインゴットを切り出し切断するが、スライス時の破断断面応力の僅かな差により、ウェーハの表面粗さ、うねり、反り、過大な加工変質層を発生させてしまう。その後のラップ工程では、ウェーハの粗さは修正されるものの、スライス工程で発生した潜在的な反りまでは完全に修正しきれない。また、ラップ工程ではスライス工程で生じた加工変質層が除去されるが、加工能率の向上を目的として、Al2O3、ZrO2、SiO2を主成分とした粒径の大きい砥粒を用いて行っているためラップ加工特有の加工変質層が発生する。これが次のエッチング工程で、エッチング時に激しく反応し、ある種の気泡を発生させウェーハ面内にエッチングレートバラツキを生じてしまい、また、酸エッチングの場合は特有のうねりが発生し、鏡面研磨後の最終製品でナノトポグラフィーの悪化を誘発してしまう。
【0004】
この問題点を解決するために特開平9−260314号公報では、大口径ウェーハに対しても高平坦化が狙える工程フローとして、スライス工程と、面取り工程と、平坦化工程と、アルカリエッチング工程と、ウェーハ両面を同時研磨する鏡面研磨工程とを基本構成とし、必要に応じて、平坦化工程とエッチング工程の代わりにプラズマエッチング工程に置き換える製造方法が提案されている。詳しくは、スライス、面取り後、通常のラップ工程の代わりに第一研削工程として両面研削、第二研削工程として片側ずつ研削を行う平坦化工程を行ったのちに、アルカリエッチングによりエッチングを行い、後に両面研磨により鏡面にする工程を備えることが明記されている。しかしながら、この製造工程で使用されるアルカリエッチングは、酸エッチングと比べて、前工程での平坦度を悪化させることなく、エッチングが可能な技術であるが、酸エッチングと異なり、いわゆるエッチピットがウェーハ表面に発生するという問題がある。すなわち、水酸化カリウム、水酸化ナトリウムなどのアルカリが表面を厚さ方向にエッチングしていく際に、シリコンの結晶方位によって、エッチング速度が異なる異方性を示すため、エッチング後にウェーハ表面にエッジピットが生じてしまう。そのため、次工程の鏡面研磨工程では、エッジピット除去のため通常より多く研磨取代を多く必要とする。
【0005】
この公報では、また、最終仕上げ工程に両面研磨工程を備えることを特徴としている。この両面研磨は、研磨としては高い平坦度を有するウェーハに製造可能な技術である。しかしながら、ウェーハの両面が鏡面化されてしまうため表裏判別が困難となり、表裏判別のためのレーザーマークによるマーキング等を施す必要が発生しコストアップの要因となる。また、裏面がエッチング面等の低光沢を要望するデバイスメーカーも少なくない。
【0006】
なお、現状用いられている酸エッチングでは平坦度向上を目的に、ウェーハを溶液中で回転させたり、溶液のバブリングなどを行って、ウェーハの表面のエッチング速度の均一化を行っているが、十分な高い平坦度のウェーハを得ることはできない。実際には酸エッチング液の濃度や流速などを精密に制御する必要があるが、ウェーハ中央部と外周部の流速を完全に同じにすることは非常に困難である。このことは、ウェーハの大口径化につれて顕著にあらわれてしまうため平坦度向上にとって大きなマイナス要因となってしまう。
【0007】
また、特開2000−12411号公報には、スライス工程と、平坦化工程、表面近くのダメージを受けた結晶領域を取り除くプラズマエッチング工程と、局所分解能を持つプラズマエッチング工程と、研磨工程を有し、スライス工程、平坦化(研削)工程でダメージを受けた結晶領域を研削後にプラズマエッチングする方法、更に、特開2001−244240号も、スライス工程、研削による平坦化の後工程としてプラズマエッチングを採用した方法が提案されている。しかしながら、いずれの公報記載の方法とも、後半の工程、すなわち、研磨工程前にプラズマエッチングを行っているため、プラズマエッチングによって、金属汚染された表面、及び、表層を、後工程の研磨工程のみで除去しなければならないため、研磨取代を多く必要とし、生産性の低下、平坦度の悪化を引き起こす。
【0008】
【発明が解決しようとする課題】
そこで、ラップ工程とエッチング工程が省略可能で、加工後のウェーハ平坦度、及び、ナノトポグラフィが改善され、かつ、研磨取代の減少が図れて、コストダウンが実現する半導体ウェーハの製造方法が要望されていた。
【0009】
そこで、本発明は上述した事情を考慮してなされたもので、ラップ工程とエッチング工程が省略可能で、加工後のウェーハ平坦度およびナノトポグラフィが改善され、かつ、研磨取代の減少が図られてコストダウンが実現する半導体ウェーハの製造方法を提供することを目的とする。
【0010】
【課題を解決するための手段】
上記目的を達成するため、本発明の1つの形態によれば、単結晶インゴットからウェーハを切り出すスライス工程と、ウェーハの外周部を面取りする面取り工程と、面取りされたウェーハの両面の形状を測定する形状測定工程と、測定されたウェーハの一面の形状に基づきこの一面を裏面とし、この裏面をプラズマエッチングにより平坦化するプラズマエッチング工程と、ウェーハの裏面を治具で保持し、ウェーハの表面を研削する研削工程と、更にこの表面を研磨する鏡面研磨工程とを有することを特徴とする半導体ウェーハの製造方法が提供される。これにより、ラップ工程とエッチング工程が省略可能で、加工後のウェーハ平坦度およびナノトポグラフィが改善され、かつ、研磨取代の減少が図られてコストダウンが可能な半導体ウェーハの製造方法が実現される。
【0011】
【発明の実施の形態】
本発明に係わる半導体ウェーハの製造方法の実施形態について添付図面を参照して説明する。
【0012】
図1は本発明に係わる半導体ウェーハの製造方法の工程フロー図であり、図2は本発明に係わる半導体ウェーハの製造方法による工程毎のウェーハの面形状図である。
【0013】
図1及び図2に沿って説明する。
【0014】
スライス工程P1は、シリコン単結晶のインゴットをワイヤーソーあるいは、内周刃等の切断手段を用いて円盤状のシリコンウェーハWを切り出す。しかし、この工程P1では、図2(a)に示すように、切断時の破断断面応力のわずかな差により発生するうねりがウェーハWの切断面(表面Ws、裏面Wr)に生じるとともに、加工変質層がウェーハ表面から25〜50μm程度の深さまで形成される。
【0015】
面取り工程P2は、シリコンウェーハの各製造工程において、スライスしたウェーハに欠けや割れが発生するのを防止するために、外周部にダイヤモンド粒子が電着された砥石が設けられた円筒砥石の凹凸部にウェーハWの外周部を接触させ面取り加工を行う。
【0016】
形状測定工程P3は、面取りしたウェーハWの任意の一面側、すなわち、回路が形成される表面(回路形成面)Wsとは、反対側を裏面Wrとし、この両面の形状を測定する。この測定には、図3に示すような半導体ウェーハ平坦度測定装置3を用いて行い、図7(a)及び図7(b)に示すような形状情報をプラズマエッチング装置4の制御部4cの記憶手段4mに記憶する。
【0017】
上記平坦度測定装置3には、次のような測定原理を用いる。平板間の静電容量は、式(1)で表し、この平板間に被測定物を挿入した時の静電容量Cを、平行板の間隔Dにより変化することから距離を求める。
【0018】
【数1】
C=Q/V=(ε×S)/D ……(1)
式(1)において、C:静電容量、Q:電荷、V:電位差、ε:誘電率、S:平行電極板の面積、D:電極間の距離である。
【0019】
この原理を用いた平坦度測定装置3では、図3に示すように、静電容量式プローブ(センサー)4pu、4pbを、試料保持部材4sに保持されたシリコンウェーハWの上下に2個設け、上側プローブ4puでウェーハ表面Wsまでの間隔を求め、下側プローブ4pbでウェーハ裏面Wrまでの距離を求め、最終的にウェーハWの厚さを求めている。なお、平坦度測定は、上記のような半導体ウェーハ平坦度測定装置を用いる場合に限らず、二次元CCD等により測定してもよい。
【0020】
裏面プラズマエッチング工程P4は、図4に示すようなプラズマエッチング装置4を用い、シリコンウェーハWに対して、高周波電源4aが用いられ、エッチング反応炉内にSF6のエッチングガスを所定量流しながら、反応炉内に配置されたプラズマ発生電極4bとシリコンウェーハWのチャック兼用電極4dとの間に、所定周波数、所定電力の高周波電圧を連続的に印加する。これにより、プラズマ発生電極4bの内部空間で、エッチングガスSF6が励起されてプラズマが発生する。このエッチングガスSF6がプラズマ発生電極4b下に達したとき、プラズマのエネルギーを受けて化学的に活性化する。その後、このプラズマ発生電極4bをシリコンウェーハWの裏面Wrに沿って、前測定工程により測定され、プラズマエッチング装置4の制御部4cの記憶手段4mに記憶された図7(b)に示すような裏面の形状情報を呼出し、この形状情報に基づき制御部4cにより移動速度を変更しながら移動させることで、プラズマpにより励起されたラジカル種rが、供給筒からこのウェーハWの所定位置へと順次供給される。これにより、プラズマ領域下のシリコンが、エッチングされ、図2(b)及び図7(b)に示すように、シリコンウェーハWの裏面Wrのうねり部を除去する。なお、表面Wsにはプラズマエッチングは施さない。上記のような裏面プラズマエッチング工程が、半導体ウェーハ製造工程の前半に位置しているため、早期にナノトポグラフィに影響する裏面凹凸を除去でき、後工程への負担を大きく軽減する。
【0021】
表面研削工程P5は、図5に示すような片面研削装置5を用い、この片面研削装置5は、駆動モータ5aにより高速回転する砥石5bと、駆動モータ5cにより高速回転する回転テーブル5dを有し、さらに、この回転テーブル5dにはセラミックス等の多孔性素材によりなるベースプレート5eを設け、減圧手段5fによりベースプレート5eを吸着作動させて、研削時にはベースプレート5e上にウェーハWを吸着固定させて、研削終了時には高圧にして、ウェーハWを解放するようになっている。この研削工程においてシリコンウェーハWの表面Wsを砥石5bに圧接しながら表面Wsのうねりとスライス工程P1で入った加工変質層以上の深さを研削する。なお、裏面Wrには研削加工は施さない。研削工程時、ベースプレート5eに当接して保持されるシリコンウェーハWの裏面Wrの表面の凹凸は、前工程の裏面プラズマエッチング工程P4により予め平坦化されているので、表面Wsの研削が完了して、シリコンウェーハWをベースプレート5eから解放しても、裏面Wrの表面の凹凸が平坦化されているため表面Wsに転写されることも無く、図2(c)に示すようにナノトポグラフィが向上したウェーハが製造できる。
【0022】
研磨工程P6は、図6に示すような片面研磨装置6を用い、ヘッド6aに取り付けられたシリコンウェーハWの表面Wsを回転する定盤6bに貼設された研磨布6cに当接し、研磨剤Mを供給しながら表面Wsを研磨するものである。
【0023】
この鏡面研磨工程においても、裏面Wrの表面の凹凸が前々工程の裏面プラズマエッチング工程P4により予め平坦化されているため、図2(d)に示すような裏面の凹凸に影響されないナノトポグラフィが向上したウェーハを製造することができる。
【0024】
上述のような本発明に係わる半導体ウェーハの製造方法により、片面研削及び片面研磨であるにもかかわらず、ウェーハの裏面の形状が表面に転写されるような影響が無くなり、片面研削、片面研磨後の平坦度は維持され、ナノトポグラフィも改善され、さらに、研削によるウェーハは加工変質層が少ないため、片面鏡面研磨の際の取代を減少させることができ、コストダウンが図れる。
【0025】
また、本製造方法は、プラズマエッチング、研削ともに加工変質層の発生は少なく、さらに、高平坦度を得ることが可能であるため、平坦度及びナノトポグラフィが向上したウェーハを製造でき、また、ラッピング工程、エッチング工程を省略することが可能となる。
【0026】
【実施例】
試験目的: 本発明に係わる半導体ウェーハの製造方法を用いて、シリコンウェーハを作製し、そのナノトポグラフィを調べた。
【0027】
試料作製: チョクラルスキー法によって引上げたシリコン単結晶のインゴットをスライスして円盤状のウェーハとして切出し、ウェーハの外周部に面取りを施した。その後、両面の形状を測定し、そのデータに基づいて裏面側にプラズマエッチングを行った。その後、プラズマエッチング面をチャックして、表面の研削、研磨を行った。なお、従来法によるサンプル(従来例)も作成し、実施例との比較を実施した。
【0028】
評価結果(1): 図1に示すような実施例及び従来例のナノトポグラフィの2次元状態図は図8(実施例)、図9(従来例)の通りである。図8及び図9においては、色が濃くなればなるほどその部分に微小なうねりが存在していることを示している。両図の比較からもわかるように、従来例では、面内に微小なうねりが存在しているが、実施例では微小なうねりの存在は無く、ナノトポグラフィが向上した結果が確認された。
【0029】
評価結果(2): 実施例及び従来例によるウェーハの各100枚を静電容量式の非接触式測定器にて測定した平坦度:SFQR(25mm□)の頻度分布を、図10(実施例)及び図11(従来例)に示す。
【0030】
両図からもわかるように、従来例では、そのSFQRのピークが0.14μmであるのに対して実施例で0.10μmまで左にシフトした頻度分布が得られ、平坦度の向上が確認された。
【0031】
以上の結果は、裏面の凹凸が裏面プラズマエッチング工程により予め平坦化されているため、裏面を保持して加工を行う片面研削、片面研磨でも裏面の凹凸に影響されないナノトポグラフィが向上したウェーハを製造することができることを示している。
【0032】
【発明の効果】
本発明に係わる半導体ウェーハの製造方法によれば、ラップ工程とエッチング工程が省略可能で、加工後のウェーハ平坦度およびナノトポグラフィが改善され、かつ、研磨取代の減少が図られてコストダウンが実現する半導体ウェーハの製造方法を提供することができる。
【図面の簡単な説明】
【図1】本発明に係わる半導体ウェーハの製造方法の工程フロー図。
【図2】本発明に係わる半導体ウェーハの製造方法の工程毎のウェーハ面形状図。
【図3】本発明に係わる半導体ウェーハの製造方法に用いられる平坦度測定装置の概念図。
【図4】本発明に係わる半導体ウェーハの製造方法に用いられるプラズマエッチング装置の概念図。
【図5】本発明に係わる半導体ウェーハの製造方法に用いられる片側研削装置の概念図。
【図6】本発明に係わる半導体ウェーハの製造方法に用いられる片面研磨装置の概念図。
【図7】(a)及び(b)はスライス工程後のウェーハ表面の概念図。
【図8】実施例の試験結果図(ナノトポグラフィ)。
【図9】従来例の試験結果図(ナノトポグラフィ)。
【図10】実施例の試験結果図(SFQR)。
【図11】従来例の試験結果図(SFQR)。
【符号の説明】
1 ワイヤーソー
2a 砥石
2 面取り加工装置
3 半導体ウェーハ平坦度測定装置
4 プラズマエッチング装置
4a 高周波電源
4b プラズマ発生電極
4c 制御部
4d チャック兼用電極
4m 記憶手段
4p 静電容量式プローブ(センサー)
4pu 上側プローブ
4pb 下側プローブ
4s 試料保持部材
5 片面研削装置
5a 駆動モータ
5b 砥石
5c 駆動モータ
5d 回転テーブル
5e ベースプレート
5f 減圧手段
6 片面研磨装置
6a ヘッド
6b 定盤
6c 研磨布
W 半導体ウェーハ
Wr 裏面
Ws 他面(回路形成面)
【発明の属する技術分野】
本発明は半導体ウェーハの製造方法に係わり、特にプラズマエッチング工程を含む半導体ウェーハの製造方法に関する。
【0002】
【従来の技術】
従来例としてのシリコンウェーハの製造方法は、チョクラルスキー法によって引き上げられたシリコン単結晶のインゴットをスライスして円盤状のウェーハを切り出すスライス工程と、ウェーハの割れや欠けを防止するためウェーハの外周端部を面取りする面取り工程と、面取りされたウェーハを両面ラッピングしてウェーハを平坦にするラップ工程と、これらの加工工程で発生した加工変質層を取り除くためのエッチング工程と、エッチングされたウェーハの片面を研磨する鏡面研磨工程との組み合わせからなっている。
【0003】
近年、デバイスメーカーにおいて高集積化、高速化が急速に進んでおり、現状では、ウェーハの平坦度のみならず、表面の粗さの指標であるナノトポグラフィー(Nanotopography:微小なうねり)の向上が要求されてきている。しかしながら、従来の各工程には数々の問題点を内蔵している。まず、最初のスライス工程では、内周刃やワイヤーソーによりインゴットを切り出し切断するが、スライス時の破断断面応力の僅かな差により、ウェーハの表面粗さ、うねり、反り、過大な加工変質層を発生させてしまう。その後のラップ工程では、ウェーハの粗さは修正されるものの、スライス工程で発生した潜在的な反りまでは完全に修正しきれない。また、ラップ工程ではスライス工程で生じた加工変質層が除去されるが、加工能率の向上を目的として、Al2O3、ZrO2、SiO2を主成分とした粒径の大きい砥粒を用いて行っているためラップ加工特有の加工変質層が発生する。これが次のエッチング工程で、エッチング時に激しく反応し、ある種の気泡を発生させウェーハ面内にエッチングレートバラツキを生じてしまい、また、酸エッチングの場合は特有のうねりが発生し、鏡面研磨後の最終製品でナノトポグラフィーの悪化を誘発してしまう。
【0004】
この問題点を解決するために特開平9−260314号公報では、大口径ウェーハに対しても高平坦化が狙える工程フローとして、スライス工程と、面取り工程と、平坦化工程と、アルカリエッチング工程と、ウェーハ両面を同時研磨する鏡面研磨工程とを基本構成とし、必要に応じて、平坦化工程とエッチング工程の代わりにプラズマエッチング工程に置き換える製造方法が提案されている。詳しくは、スライス、面取り後、通常のラップ工程の代わりに第一研削工程として両面研削、第二研削工程として片側ずつ研削を行う平坦化工程を行ったのちに、アルカリエッチングによりエッチングを行い、後に両面研磨により鏡面にする工程を備えることが明記されている。しかしながら、この製造工程で使用されるアルカリエッチングは、酸エッチングと比べて、前工程での平坦度を悪化させることなく、エッチングが可能な技術であるが、酸エッチングと異なり、いわゆるエッチピットがウェーハ表面に発生するという問題がある。すなわち、水酸化カリウム、水酸化ナトリウムなどのアルカリが表面を厚さ方向にエッチングしていく際に、シリコンの結晶方位によって、エッチング速度が異なる異方性を示すため、エッチング後にウェーハ表面にエッジピットが生じてしまう。そのため、次工程の鏡面研磨工程では、エッジピット除去のため通常より多く研磨取代を多く必要とする。
【0005】
この公報では、また、最終仕上げ工程に両面研磨工程を備えることを特徴としている。この両面研磨は、研磨としては高い平坦度を有するウェーハに製造可能な技術である。しかしながら、ウェーハの両面が鏡面化されてしまうため表裏判別が困難となり、表裏判別のためのレーザーマークによるマーキング等を施す必要が発生しコストアップの要因となる。また、裏面がエッチング面等の低光沢を要望するデバイスメーカーも少なくない。
【0006】
なお、現状用いられている酸エッチングでは平坦度向上を目的に、ウェーハを溶液中で回転させたり、溶液のバブリングなどを行って、ウェーハの表面のエッチング速度の均一化を行っているが、十分な高い平坦度のウェーハを得ることはできない。実際には酸エッチング液の濃度や流速などを精密に制御する必要があるが、ウェーハ中央部と外周部の流速を完全に同じにすることは非常に困難である。このことは、ウェーハの大口径化につれて顕著にあらわれてしまうため平坦度向上にとって大きなマイナス要因となってしまう。
【0007】
また、特開2000−12411号公報には、スライス工程と、平坦化工程、表面近くのダメージを受けた結晶領域を取り除くプラズマエッチング工程と、局所分解能を持つプラズマエッチング工程と、研磨工程を有し、スライス工程、平坦化(研削)工程でダメージを受けた結晶領域を研削後にプラズマエッチングする方法、更に、特開2001−244240号も、スライス工程、研削による平坦化の後工程としてプラズマエッチングを採用した方法が提案されている。しかしながら、いずれの公報記載の方法とも、後半の工程、すなわち、研磨工程前にプラズマエッチングを行っているため、プラズマエッチングによって、金属汚染された表面、及び、表層を、後工程の研磨工程のみで除去しなければならないため、研磨取代を多く必要とし、生産性の低下、平坦度の悪化を引き起こす。
【0008】
【発明が解決しようとする課題】
そこで、ラップ工程とエッチング工程が省略可能で、加工後のウェーハ平坦度、及び、ナノトポグラフィが改善され、かつ、研磨取代の減少が図れて、コストダウンが実現する半導体ウェーハの製造方法が要望されていた。
【0009】
そこで、本発明は上述した事情を考慮してなされたもので、ラップ工程とエッチング工程が省略可能で、加工後のウェーハ平坦度およびナノトポグラフィが改善され、かつ、研磨取代の減少が図られてコストダウンが実現する半導体ウェーハの製造方法を提供することを目的とする。
【0010】
【課題を解決するための手段】
上記目的を達成するため、本発明の1つの形態によれば、単結晶インゴットからウェーハを切り出すスライス工程と、ウェーハの外周部を面取りする面取り工程と、面取りされたウェーハの両面の形状を測定する形状測定工程と、測定されたウェーハの一面の形状に基づきこの一面を裏面とし、この裏面をプラズマエッチングにより平坦化するプラズマエッチング工程と、ウェーハの裏面を治具で保持し、ウェーハの表面を研削する研削工程と、更にこの表面を研磨する鏡面研磨工程とを有することを特徴とする半導体ウェーハの製造方法が提供される。これにより、ラップ工程とエッチング工程が省略可能で、加工後のウェーハ平坦度およびナノトポグラフィが改善され、かつ、研磨取代の減少が図られてコストダウンが可能な半導体ウェーハの製造方法が実現される。
【0011】
【発明の実施の形態】
本発明に係わる半導体ウェーハの製造方法の実施形態について添付図面を参照して説明する。
【0012】
図1は本発明に係わる半導体ウェーハの製造方法の工程フロー図であり、図2は本発明に係わる半導体ウェーハの製造方法による工程毎のウェーハの面形状図である。
【0013】
図1及び図2に沿って説明する。
【0014】
スライス工程P1は、シリコン単結晶のインゴットをワイヤーソーあるいは、内周刃等の切断手段を用いて円盤状のシリコンウェーハWを切り出す。しかし、この工程P1では、図2(a)に示すように、切断時の破断断面応力のわずかな差により発生するうねりがウェーハWの切断面(表面Ws、裏面Wr)に生じるとともに、加工変質層がウェーハ表面から25〜50μm程度の深さまで形成される。
【0015】
面取り工程P2は、シリコンウェーハの各製造工程において、スライスしたウェーハに欠けや割れが発生するのを防止するために、外周部にダイヤモンド粒子が電着された砥石が設けられた円筒砥石の凹凸部にウェーハWの外周部を接触させ面取り加工を行う。
【0016】
形状測定工程P3は、面取りしたウェーハWの任意の一面側、すなわち、回路が形成される表面(回路形成面)Wsとは、反対側を裏面Wrとし、この両面の形状を測定する。この測定には、図3に示すような半導体ウェーハ平坦度測定装置3を用いて行い、図7(a)及び図7(b)に示すような形状情報をプラズマエッチング装置4の制御部4cの記憶手段4mに記憶する。
【0017】
上記平坦度測定装置3には、次のような測定原理を用いる。平板間の静電容量は、式(1)で表し、この平板間に被測定物を挿入した時の静電容量Cを、平行板の間隔Dにより変化することから距離を求める。
【0018】
【数1】
C=Q/V=(ε×S)/D ……(1)
式(1)において、C:静電容量、Q:電荷、V:電位差、ε:誘電率、S:平行電極板の面積、D:電極間の距離である。
【0019】
この原理を用いた平坦度測定装置3では、図3に示すように、静電容量式プローブ(センサー)4pu、4pbを、試料保持部材4sに保持されたシリコンウェーハWの上下に2個設け、上側プローブ4puでウェーハ表面Wsまでの間隔を求め、下側プローブ4pbでウェーハ裏面Wrまでの距離を求め、最終的にウェーハWの厚さを求めている。なお、平坦度測定は、上記のような半導体ウェーハ平坦度測定装置を用いる場合に限らず、二次元CCD等により測定してもよい。
【0020】
裏面プラズマエッチング工程P4は、図4に示すようなプラズマエッチング装置4を用い、シリコンウェーハWに対して、高周波電源4aが用いられ、エッチング反応炉内にSF6のエッチングガスを所定量流しながら、反応炉内に配置されたプラズマ発生電極4bとシリコンウェーハWのチャック兼用電極4dとの間に、所定周波数、所定電力の高周波電圧を連続的に印加する。これにより、プラズマ発生電極4bの内部空間で、エッチングガスSF6が励起されてプラズマが発生する。このエッチングガスSF6がプラズマ発生電極4b下に達したとき、プラズマのエネルギーを受けて化学的に活性化する。その後、このプラズマ発生電極4bをシリコンウェーハWの裏面Wrに沿って、前測定工程により測定され、プラズマエッチング装置4の制御部4cの記憶手段4mに記憶された図7(b)に示すような裏面の形状情報を呼出し、この形状情報に基づき制御部4cにより移動速度を変更しながら移動させることで、プラズマpにより励起されたラジカル種rが、供給筒からこのウェーハWの所定位置へと順次供給される。これにより、プラズマ領域下のシリコンが、エッチングされ、図2(b)及び図7(b)に示すように、シリコンウェーハWの裏面Wrのうねり部を除去する。なお、表面Wsにはプラズマエッチングは施さない。上記のような裏面プラズマエッチング工程が、半導体ウェーハ製造工程の前半に位置しているため、早期にナノトポグラフィに影響する裏面凹凸を除去でき、後工程への負担を大きく軽減する。
【0021】
表面研削工程P5は、図5に示すような片面研削装置5を用い、この片面研削装置5は、駆動モータ5aにより高速回転する砥石5bと、駆動モータ5cにより高速回転する回転テーブル5dを有し、さらに、この回転テーブル5dにはセラミックス等の多孔性素材によりなるベースプレート5eを設け、減圧手段5fによりベースプレート5eを吸着作動させて、研削時にはベースプレート5e上にウェーハWを吸着固定させて、研削終了時には高圧にして、ウェーハWを解放するようになっている。この研削工程においてシリコンウェーハWの表面Wsを砥石5bに圧接しながら表面Wsのうねりとスライス工程P1で入った加工変質層以上の深さを研削する。なお、裏面Wrには研削加工は施さない。研削工程時、ベースプレート5eに当接して保持されるシリコンウェーハWの裏面Wrの表面の凹凸は、前工程の裏面プラズマエッチング工程P4により予め平坦化されているので、表面Wsの研削が完了して、シリコンウェーハWをベースプレート5eから解放しても、裏面Wrの表面の凹凸が平坦化されているため表面Wsに転写されることも無く、図2(c)に示すようにナノトポグラフィが向上したウェーハが製造できる。
【0022】
研磨工程P6は、図6に示すような片面研磨装置6を用い、ヘッド6aに取り付けられたシリコンウェーハWの表面Wsを回転する定盤6bに貼設された研磨布6cに当接し、研磨剤Mを供給しながら表面Wsを研磨するものである。
【0023】
この鏡面研磨工程においても、裏面Wrの表面の凹凸が前々工程の裏面プラズマエッチング工程P4により予め平坦化されているため、図2(d)に示すような裏面の凹凸に影響されないナノトポグラフィが向上したウェーハを製造することができる。
【0024】
上述のような本発明に係わる半導体ウェーハの製造方法により、片面研削及び片面研磨であるにもかかわらず、ウェーハの裏面の形状が表面に転写されるような影響が無くなり、片面研削、片面研磨後の平坦度は維持され、ナノトポグラフィも改善され、さらに、研削によるウェーハは加工変質層が少ないため、片面鏡面研磨の際の取代を減少させることができ、コストダウンが図れる。
【0025】
また、本製造方法は、プラズマエッチング、研削ともに加工変質層の発生は少なく、さらに、高平坦度を得ることが可能であるため、平坦度及びナノトポグラフィが向上したウェーハを製造でき、また、ラッピング工程、エッチング工程を省略することが可能となる。
【0026】
【実施例】
試験目的: 本発明に係わる半導体ウェーハの製造方法を用いて、シリコンウェーハを作製し、そのナノトポグラフィを調べた。
【0027】
試料作製: チョクラルスキー法によって引上げたシリコン単結晶のインゴットをスライスして円盤状のウェーハとして切出し、ウェーハの外周部に面取りを施した。その後、両面の形状を測定し、そのデータに基づいて裏面側にプラズマエッチングを行った。その後、プラズマエッチング面をチャックして、表面の研削、研磨を行った。なお、従来法によるサンプル(従来例)も作成し、実施例との比較を実施した。
【0028】
評価結果(1): 図1に示すような実施例及び従来例のナノトポグラフィの2次元状態図は図8(実施例)、図9(従来例)の通りである。図8及び図9においては、色が濃くなればなるほどその部分に微小なうねりが存在していることを示している。両図の比較からもわかるように、従来例では、面内に微小なうねりが存在しているが、実施例では微小なうねりの存在は無く、ナノトポグラフィが向上した結果が確認された。
【0029】
評価結果(2): 実施例及び従来例によるウェーハの各100枚を静電容量式の非接触式測定器にて測定した平坦度:SFQR(25mm□)の頻度分布を、図10(実施例)及び図11(従来例)に示す。
【0030】
両図からもわかるように、従来例では、そのSFQRのピークが0.14μmであるのに対して実施例で0.10μmまで左にシフトした頻度分布が得られ、平坦度の向上が確認された。
【0031】
以上の結果は、裏面の凹凸が裏面プラズマエッチング工程により予め平坦化されているため、裏面を保持して加工を行う片面研削、片面研磨でも裏面の凹凸に影響されないナノトポグラフィが向上したウェーハを製造することができることを示している。
【0032】
【発明の効果】
本発明に係わる半導体ウェーハの製造方法によれば、ラップ工程とエッチング工程が省略可能で、加工後のウェーハ平坦度およびナノトポグラフィが改善され、かつ、研磨取代の減少が図られてコストダウンが実現する半導体ウェーハの製造方法を提供することができる。
【図面の簡単な説明】
【図1】本発明に係わる半導体ウェーハの製造方法の工程フロー図。
【図2】本発明に係わる半導体ウェーハの製造方法の工程毎のウェーハ面形状図。
【図3】本発明に係わる半導体ウェーハの製造方法に用いられる平坦度測定装置の概念図。
【図4】本発明に係わる半導体ウェーハの製造方法に用いられるプラズマエッチング装置の概念図。
【図5】本発明に係わる半導体ウェーハの製造方法に用いられる片側研削装置の概念図。
【図6】本発明に係わる半導体ウェーハの製造方法に用いられる片面研磨装置の概念図。
【図7】(a)及び(b)はスライス工程後のウェーハ表面の概念図。
【図8】実施例の試験結果図(ナノトポグラフィ)。
【図9】従来例の試験結果図(ナノトポグラフィ)。
【図10】実施例の試験結果図(SFQR)。
【図11】従来例の試験結果図(SFQR)。
【符号の説明】
1 ワイヤーソー
2a 砥石
2 面取り加工装置
3 半導体ウェーハ平坦度測定装置
4 プラズマエッチング装置
4a 高周波電源
4b プラズマ発生電極
4c 制御部
4d チャック兼用電極
4m 記憶手段
4p 静電容量式プローブ(センサー)
4pu 上側プローブ
4pb 下側プローブ
4s 試料保持部材
5 片面研削装置
5a 駆動モータ
5b 砥石
5c 駆動モータ
5d 回転テーブル
5e ベースプレート
5f 減圧手段
6 片面研磨装置
6a ヘッド
6b 定盤
6c 研磨布
W 半導体ウェーハ
Wr 裏面
Ws 他面(回路形成面)
Claims (1)
- 単結晶インゴットからウェーハを切り出すスライス工程と、ウェーハの外周部を面取りする面取り工程と、面取りされたウェーハの両面の形状を測定する形状測定工程と、測定されたウェーハの一面の形状に基づきこの一面を裏面とし、この裏面をプラズマエッチングにより平坦化するプラズマエッチング工程と、ウェーハの裏面を治具で保持し、ウェーハの表面を研削する研削工程と、更にこの表面を研磨する鏡面研磨工程とを有することを特徴とする半導体ウェーハの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002221485A JP2004063883A (ja) | 2002-07-30 | 2002-07-30 | 半導体ウェーハの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002221485A JP2004063883A (ja) | 2002-07-30 | 2002-07-30 | 半導体ウェーハの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004063883A true JP2004063883A (ja) | 2004-02-26 |
Family
ID=31941782
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002221485A Pending JP2004063883A (ja) | 2002-07-30 | 2002-07-30 | 半導体ウェーハの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004063883A (ja) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006018961A1 (ja) * | 2004-08-17 | 2006-02-23 | Shin-Etsu Handotai Co., Ltd. | 半導体ウェーハの測定方法、その製造工程の管理方法、及び半導体ウェーハの製造方法 |
JP2006100786A (ja) * | 2004-09-03 | 2006-04-13 | Disco Abrasive Syst Ltd | ウェハの製造方法 |
JP2006156508A (ja) * | 2004-11-26 | 2006-06-15 | Nikon Corp | 目標値決定方法、移動方法及び露光方法、露光装置及びリソグラフィシステム |
EP1717001A1 (en) * | 2005-04-25 | 2006-11-02 | Nippei Toyama Corporation | Method for manufacturing semiconductor wafers, method for their slicing and wire saw used for the same |
JP2007204286A (ja) * | 2006-01-31 | 2007-08-16 | Sumco Corp | エピタキシャルウェーハの製造方法 |
KR100759453B1 (ko) | 2006-06-20 | 2007-09-20 | 세크론 주식회사 | 웨이퍼 경화 방법 |
KR20110137719A (ko) * | 2010-06-17 | 2011-12-23 | 도쿄엘렉트론가부시키가이샤 | 기판 이면 연마 장치, 기판 이면 연마 시스템 및 기판 이면 연마 방법 및 기판 이면 연마 프로그램을 기록한 기록 매체 |
CN104769704A (zh) * | 2013-02-19 | 2015-07-08 | 胜高股份有限公司 | 半导体晶片的加工方法 |
WO2022224637A1 (ja) | 2021-04-21 | 2022-10-27 | 信越半導体株式会社 | シリコンウェーハの製造方法 |
JP7566052B2 (ja) | 2020-11-19 | 2024-10-11 | 長江存儲科技有限責任公司 | 半導体ウエハを処理する方法 |
US12131924B2 (en) | 2020-12-11 | 2024-10-29 | Yangtze Memory Technologies Co., Ltd. | Method for processing semiconductor wafers |
-
2002
- 2002-07-30 JP JP2002221485A patent/JP2004063883A/ja active Pending
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006018961A1 (ja) * | 2004-08-17 | 2006-02-23 | Shin-Etsu Handotai Co., Ltd. | 半導体ウェーハの測定方法、その製造工程の管理方法、及び半導体ウェーハの製造方法 |
JP2006100786A (ja) * | 2004-09-03 | 2006-04-13 | Disco Abrasive Syst Ltd | ウェハの製造方法 |
JP2006156508A (ja) * | 2004-11-26 | 2006-06-15 | Nikon Corp | 目標値決定方法、移動方法及び露光方法、露光装置及びリソグラフィシステム |
EP1717001A1 (en) * | 2005-04-25 | 2006-11-02 | Nippei Toyama Corporation | Method for manufacturing semiconductor wafers, method for their slicing and wire saw used for the same |
US8759229B2 (en) | 2006-01-31 | 2014-06-24 | Sumco Corporation | Method for manufacturing epitaxial wafer |
JP2007204286A (ja) * | 2006-01-31 | 2007-08-16 | Sumco Corp | エピタキシャルウェーハの製造方法 |
KR100759453B1 (ko) | 2006-06-20 | 2007-09-20 | 세크론 주식회사 | 웨이퍼 경화 방법 |
KR20110137719A (ko) * | 2010-06-17 | 2011-12-23 | 도쿄엘렉트론가부시키가이샤 | 기판 이면 연마 장치, 기판 이면 연마 시스템 및 기판 이면 연마 방법 및 기판 이면 연마 프로그램을 기록한 기록 매체 |
JP2012020393A (ja) * | 2010-06-17 | 2012-02-02 | Tokyo Electron Ltd | 基板裏面研磨装置、基板裏面研磨システム及び基板裏面研磨方法並びに基板裏面研磨プログラムを記録した記録媒体 |
US9095953B2 (en) | 2010-06-17 | 2015-08-04 | Tokyo Electron Limited | Apparatus for polishing rear surface of substrate, system for polishing rear surface of substrate, method for polishing rear surface of substrate and recording medium having program for polishing rear surface of substrate |
KR101658250B1 (ko) | 2010-06-17 | 2016-09-22 | 도쿄엘렉트론가부시키가이샤 | 기판 이면 연마 장치, 기판 이면 연마 시스템 및 기판 이면 연마 방법 및 기판 이면 연마 프로그램을 기록한 기록 매체 |
CN104769704A (zh) * | 2013-02-19 | 2015-07-08 | 胜高股份有限公司 | 半导体晶片的加工方法 |
US9881783B2 (en) | 2013-02-19 | 2018-01-30 | Sumco Corporation | Method for processing semiconductor wafer |
JP7566052B2 (ja) | 2020-11-19 | 2024-10-11 | 長江存儲科技有限責任公司 | 半導体ウエハを処理する方法 |
US12131924B2 (en) | 2020-12-11 | 2024-10-29 | Yangtze Memory Technologies Co., Ltd. | Method for processing semiconductor wafers |
WO2022224637A1 (ja) | 2021-04-21 | 2022-10-27 | 信越半導体株式会社 | シリコンウェーハの製造方法 |
KR20230172472A (ko) | 2021-04-21 | 2023-12-22 | 신에쯔 한도타이 가부시키가이샤 | 실리콘 웨이퍼의 제조방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4192482B2 (ja) | シリコンウェーハの製造方法 | |
Ohmori et al. | Analysis of mirror surface generation of hard and brittle materials by ELID (electronic in-process dressing) grinding with superfine grain metallic bond wheels | |
JP3620554B2 (ja) | 半導体ウェーハ製造方法 | |
JP3400765B2 (ja) | 半導体ウェハの製造方法および該製造方法の使用 | |
JP3247301B2 (ja) | 再生半導体ウェハとその再生方法 | |
JP2006222453A (ja) | シリコンウエーハの製造方法及びシリコンウエーハ並びにsoiウエーハ | |
US20100006081A1 (en) | Method for manufacturing silicon matter for plasma processing apparatus | |
JPH0997775A (ja) | 半導体鏡面ウェーハの製造方法 | |
JP3328193B2 (ja) | 半導体ウエーハの製造方法 | |
JP2004063883A (ja) | 半導体ウェーハの製造方法 | |
US6599760B2 (en) | Epitaxial semiconductor wafer manufacturing method | |
JP2017028162A (ja) | 単結晶SiC基板 | |
JP2017092135A (ja) | デバイスの製造方法 | |
JPH10256203A (ja) | 鏡面仕上げされた薄板状ウェーハの製造方法 | |
WO2003046994A1 (fr) | Procede de fabrication d'une tranche collee | |
JP4224871B2 (ja) | 半導体基板の製造方法 | |
JP3336191B2 (ja) | 半導体ウェ−ハの製造方法 | |
JP2005205543A (ja) | ウエーハの研削方法及びウエーハ | |
WO2015102183A1 (ko) | 내구성이 향상된 플라즈마 처리 장비용 단결정 실리콘 부품 및 이의 제조 방법 | |
JP2019012848A (ja) | ウェハ加工方法及びウェハ加工システム | |
JP2003332183A (ja) | 半導体ウェーハおよび半導体ウェーハの製造方法 | |
CN115229647A (zh) | 一种飞秒激光辅助抛光金刚石的装置及其抛光方法 | |
JP3491589B2 (ja) | 高平坦度半導体ウェーハの製造方法及び高平坦度半導体ウェーハ | |
JP2002329690A (ja) | 半導体ウェーハの製造方法 | |
TW527663B (en) | Processing method of semiconductor wafer and plasma etching apparatus |