JP5888280B2 - シリコンウエーハの研磨方法およびエピタキシャルウエーハの製造方法 - Google Patents

シリコンウエーハの研磨方法およびエピタキシャルウエーハの製造方法 Download PDF

Info

Publication number
JP5888280B2
JP5888280B2 JP2013087732A JP2013087732A JP5888280B2 JP 5888280 B2 JP5888280 B2 JP 5888280B2 JP 2013087732 A JP2013087732 A JP 2013087732A JP 2013087732 A JP2013087732 A JP 2013087732A JP 5888280 B2 JP5888280 B2 JP 5888280B2
Authority
JP
Japan
Prior art keywords
polishing
silicon wafer
wafer
pid
epitaxial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013087732A
Other languages
English (en)
Other versions
JP2014212213A (ja
Inventor
佐藤 英樹
英樹 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2013087732A priority Critical patent/JP5888280B2/ja
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to US14/779,111 priority patent/US9824880B2/en
Priority to DE112014001496.6T priority patent/DE112014001496T5/de
Priority to SG11201507962XA priority patent/SG11201507962XA/en
Priority to KR1020157029910A priority patent/KR101966416B1/ko
Priority to PCT/JP2014/001420 priority patent/WO2014171059A1/ja
Priority to CN201480021816.0A priority patent/CN105144350B/zh
Priority to TW103111807A priority patent/TWI541885B/zh
Publication of JP2014212213A publication Critical patent/JP2014212213A/ja
Application granted granted Critical
Publication of JP5888280B2 publication Critical patent/JP5888280B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02043Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052Wet cleaning only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • H01L21/02024Mirror polishing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • CCHEMISTRY; METALLURGY
    • C11ANIMAL OR VEGETABLE OILS, FATS, FATTY SUBSTANCES OR WAXES; FATTY ACIDS THEREFROM; DETERGENTS; CANDLES
    • C11DDETERGENT COMPOSITIONS; USE OF SINGLE SUBSTANCES AS DETERGENTS; SOAP OR SOAP-MAKING; RESIN SOAPS; RECOVERY OF GLYCEROL
    • C11D2111/00Cleaning compositions characterised by the objects to be cleaned; Cleaning compositions characterised by non-standard cleaning or washing processes
    • C11D2111/10Objects to be cleaned
    • C11D2111/14Hard surfaces
    • C11D2111/22Electronic devices, e.g. PCBs or semiconductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Description

本発明は、シリコンウエーハの研磨方法およびエピタキシャルウエーハの製造方法に関する。
半導体シリコンウエーハのエピタキシャル成長工程において発生するエピタキシャル層の凹凸は、前工程の鏡面研磨工程で発生するキズやPID(Polishing Induced Defect)に由来することが公知である。
鏡面研磨後のウエーハ上でのキズは結晶欠陥である転位を伴っている。さらには、このキズが導入されたウエーハ上にエピタキシャル成長を行うと、転位が伝播してエピタキシャル層にも転位が生じ、エピタキシャル層の品質も劣化する。このことから、鏡面研磨後でエピタキシャル成長前のウエーハは、キズの無いウエーハであることが重要である。
図7は、鏡面研磨後のウエーハ(ポリッシュドウェーハ)上にキズなどの歪が残っているものにエピタキシャル成長を行ったときに発生する、エピタキシャル層中のエピタキシャル欠陥を捕らえたものである。なお左下の拡大図は、エピタキシャル層と基板界面付近に歪が存在している様子を示している。
一方、PID上にエピタキシャル成長を行うとエピタキシャル層の最表面にPIDの形状を反映した凸部(突起)が発生することが確認される。また、この凸部直下のエピタキシャル層内部には転位等の欠陥は存在せず、結晶性に乱れのないエピタキシャル層であることが確認できる。
図8(A)は、ポリッシュドウェーハ上にあるPIDをレーザー顕微鏡(レーザーテック社製のMAGICS)で観察したイメージであり、図8(B)は、その上にエピタキシャル成長を行ったときの同点座標の観察イメージである。エピタキシャル成長後のイメージにあるように、PIDに起因する突起が見られる。
図9は、PIDが確認されたウェーハにエピタキシャル成長を行い、PIDと同点座標に観察される凸状のエピタキシャル層の断面をTEM観察した結果である。エピタキシャル層中は無欠陥であるが、エピタキシャル層の最表面のみ幅200nmにわたって凸形状を示しており、その高さは2〜3nm程度であることが分かる。
従来技術では、キズ系の欠陥については、鏡面研磨における取り代を充分に確保することで低減することができる。
一方、PIDに関しては、特許文献1など様々な方法を用いて研磨装置や研磨布等を十分管理したうえで減少させる手法が主流である。また、PIDに対する従来技術では、鏡面研磨後、エピタキシャル成長直前に特許文献2のような洗浄を行うことも挙げられる。
特開2008−205147号公報 国際公開第2010/150547号
上記のように、従来ではPID対策として特許文献1、2のような手法がとられているものの、ポリッシュドウエーハや、その上にエピタキシャル層が形成されたエピタキシャルウエーハの表面品質の悪化を防ぐには不十分であった。
そこで本発明者はPIDについて調査を行った。
まず、シリコンインゴットをスライスし、研削等を行った後、鏡面研磨を施したシリコンウエーハの表面に存在するPIDに関して、直接SEM(Scanning Electro Microscopy)観察及びEDX(Energy Dispersive X−ray spectroscopy)分析を行うとPID部から金属を示す発生X線のピークが検出された。
図3(A)に示す例では、シリコンの他、金属不純物のZr(2.042keV)が検出された。また、図3(B)に示す例では金属不純物のNi(0.851keV)が検出された。
なお、同様な分析をスクラッチ及びキズの部分で行った場合も同じように金属のピークが得られた。
図4に示すキズの中から金属不純物のNiが検出された。
また、さらにPIDについて調査をすすめ、PIDの断面構造をTEMにて観察すると、PIDの全高3〜6nmの内、上層部の2nm程度は金属付着物であることがEDX分析で明らかとなった。
図5(A)はPIDのSEM像であり、図5(B)はそのPIDの断面TEM観察像であり、図5(C)はその拡大図である。また図5(D)はPID最表層部のEDX分析結果である。EDX分析結果のように、PIDの表層の部分からZrが検出された。
なお、この他、調査で検出できた金属種はFe、Ni、Zrであった。
これらは研削砥石成分の分析結果及び砥粒の分析結果とも一致する。表1に研削砥石の成分分析を示す。
Figure 0005888280
前述した金属不純物がPIDに付着するメカニズムは以下のように推察される。このメカニズムの概略を図6に示す。
まず、シリコン単結晶をワイヤーソーにてウェーハにスライスする。本工程ではスライスワイヤー及びスラリーの砥粒及びその圧力によりウエーハに加工ダメージが導入される。
そして、洗浄後、加工ダメージを除去するために酸もしくはアルカリ溶液によりエッチングを行い、導入されたダメージを強制的に除去する。このときダメージの全てが取りきれない場合や、スライス時に導入されたひび割れのように延びた、いわゆるクラックは除去しきれない場合がある。
さらにその後、砥石や砥粒による研削もしくは、ラップあるいはその両方によって残留する歪の除去を行う。前述の工程では除去される歪がある一方、新たに歪が導入される。これによってスライス工程で導入され残留してしまう歪と、研削もしくはラップによって導入される歪とが複合歪として残留することになる。洗浄後、次工程に送られる。
そして前記複合歪の隙間に前述した金属不純物が取り込まれ、残留歪が次の研磨工程によって除去される際、金属不純物が表層に現れると金属の硬度とシリコンの硬度差によって研磨代に差が生じ、PIDになると本発明者は推察した。
一般的に金属不純物は各種洗浄工程で除去されることがあるが、導入された歪のわずかな隙間やその構造によっては洗浄薬液の充分な対流が起こらず除去しきれないと本発明者は予見した。また、このことは、過去のSEM−EDS分析例でウェーハ表面のキズからNiが検出されたことからも推察できる。
ここで、例えば特許文献2の鏡面研磨工程後の洗浄方法ではPIDそのものは除去できるかもしれないものの、除去後のウエーハ表面に凹形状を作り込んでしまう。凹形状によっては、その後のエピタキシャル成長工程において、転位を伴うエピタキシャル欠陥を誘発する可能性がある。よって特許文献2の洗浄方法では前述したようにPID対策としては不十分である。
本発明は、上記問題点に鑑みてなされたものであって、鏡面研磨工程によってシリコンウエーハにPIDが発生するのを防ぐことができ、鏡面研磨工程後のシリコンウエーハや、後工程でエピタキシャル層を積層したエピタキシャルウエーハの表面品質の悪化を防ぐことができるシリコンウエーハの研磨方法およびエピタキシャルウエーハの製造方法を提供することを目的とする。
上記目的を達成するために、本発明は、シリコンウエーハに鏡面研磨工程を施すシリコンウエーハの研磨方法であって、前記鏡面研磨工程において、前記シリコンウエーハに粗研磨を行い、その後、シリコンウエーハの表面に対して、オゾンガスまたはオゾン水を用いた酸化処理およびフッ酸蒸気またはフッ酸水溶液を用いた酸化膜除去処理によって、シリコンウエーハの表面に付着している金属不純物を除去する処理を行ってから、仕上げ研磨を行うことを特徴とするシリコンウエーハの研磨方法を提供する。
このような本発明の研磨方法であれば、粗研磨後のシリコンウエーハの表面に付着した金属不純物を、オゾンガス等による強制酸化とフッ酸蒸気等による酸化膜ごとの除去で強制的に工程系外に排除することができる。
したがって、その後の仕上げ研磨において、PIDの発生要因となるシリコンウエーハ表面におけるシリコンと金属の硬度差は生じず、均一に仕上げ研磨することができる。このため、PIDも存在せず、平坦で高品質なポリッシュドウェーハを製造することができる。
さらには、このような高品質のポリッシュドウエーハを得ることができるので、後工程でエピタキシャル層を積層した場合には、表面にPIDによる突起も生じず、表面品質が優れたエピタキシャルウエーハを得ることができる。
また、前記金属不純物除去処理を行ったシリコンウエーハに、RCA洗浄を行うことができる。
このようにすれば、ウエーハ表面の有機物系パーティクルや金属パーティクルを除去することができる。
また、前記仕上げ研磨を行ったシリコンウエーハに、仕上げ洗浄を行うことができる。
このようにすれば、仕上げ研磨後のウエーハ表面上に存在する種々のパーティクルを除去することができる。
また、本発明は、上記シリコンウエーハの研磨方法により鏡面研磨工程を施したシリコンウエーハの表面に、エピタキシャル層を形成することを特徴とするエピタキシャルウエーハの製造方法を提供する。
このようなエピタキシャルウエーハの製造方法であれば、PIDの発生が抑制されたポリッシュドウエーハにエピタキシャル層を形成することができるので、PID起因の突起の発生が抑制された、表面品質が優れたエピタキシャルウエーハを得ることができる。
以上のように、本発明によれば、鏡面研磨工程において、シリコンウエーハの表面に付着した金属不純物を除去することができ、仕上げ研磨後、PIDの発生が抑制された、平坦で高品質なポリッシュドウエーハを得ることができる。また、PID起因の突起の発生が抑制された、表面品質が優れたエピタキシャルウエーハを得ることができる。
本発明のシリコンウエーハの研磨方法およびエピタキシャルウエーハの製造方法における処理工程の一例を示すフロー図である。 実施例、比較例における粗研磨後のシリコンウエーハ、ポリッシュドウエーハ、エピタキシャルウエーハの表面検査結果である。 PID部からの金属を示す発生X線のピークの一例を示す測定図である。(A)Zrの検出例、(B)Niの検出例。 キズの観察図およびキズからの金属(Ni)を示す発生X線のピークの一例を示す測定図である。 (A)PIDのSEM像である。(B)PIDの断面TEM観察像であり、(C)はその拡大図である。(D)PID最表層部のEDX分析結果である。 金属不純物がPIDに付着するメカニズムの概略を示す説明図である。 エピタキシャル層中のエピタキシャル欠陥の一例を示す観察図である。 (A)ポリッシュドウェーハ上にあるPIDの観察図である。(B)エピタキシャル成長を行ったときの同点座標にある突起の観察図である。 PIDが確認されたシリコンウェーハにエピタキシャル成長を行い、PIDと同点座標に観察される凸状のエピタキシャル層の断面の観察図である。
以下、本発明について、実施態様の一例として、図を参照しながら詳細に説明するが、本発明はこれに限定されるものではない。
本発明者はシリコンウエーハ表面のPIDについて鋭意研究を行った。その結果、スライス工程、研削・ラップ工程等により生じた複合歪に金属不純物が取り込まれ、鏡面研磨工程において複合歪を除去する際、金属とシリコンの硬度差によって研磨代に差が生じてPIDが発生することが分かった。
また、例えば特許文献2のような洗浄方法では、洗浄後のポリッシュドウエーハに凹形状が生じてしまうし、その後のエピタキシャル成長工程において転位を伴うエピタキシャル欠陥を誘発してしまい、PID対策としては不十分である。
そこで本発明者は、粗研磨後、オゾンガスを用いた処理などを行うことによって金属不純物を除去してから仕上げ研磨すれば、PIDの発生が抑制され、上記のような凹形状もない表面品質が高いポリッシュドウエーハやエピタキシャルウエーハを得ることができることを見出し、本発明を完成させた。
図1は、本発明のシリコンウエーハの研磨方法およびエピタキシャルウェーハの製造方法における処理工程の一例を示すフロー図である。
(スライス工程)
チョクラルスキー法等により製造したシリコンインゴットをワイヤーソーによりウエーハ状にスライスする。
(研削・ラップ工程)
得られたスライスウエーハに対し、加工ダメージ除去のためのエッチングを行った後、研削工程もしくはラップ工程、またはそれら両方の工程を施す。
なお、これらの工程の前後において、必要に応じて適宜洗浄を行うことができる。例えば図1に示すように、研削・ラップ工程後、RCA洗浄を行うことができる。これにより、ウェーハ表面の有機物系パーティクルや金属パーティクル等を除去することができる。
(鏡面研磨工程)
<粗研磨>
次に鏡面研磨工程を施す。この鏡面研磨工程において、まず粗研磨を行う。
粗研磨では、例えば、回転可能な定盤上に貼り付けられた研磨布と、研磨ヘッドのウエーハ支持盤に支持されたシリコンウエーハとを適切な圧力で接触して研磨する。この際に、コロイダルシリカを含有したアルカリ溶液(研磨スラリー、研磨剤などと呼ばれる)が用いられている。このような研磨剤を研磨布とシリコンウエーハの接触面に添加することにより、研磨スラリーとシリコンウエーハがメカノケミカル作用を起こし、研磨が進行する。
研磨装置としては両面研磨装置、片面研磨装置のいずれを用いてもよい。また、研磨スラリーの組成、温度、研磨圧力、研磨代、研磨速度等の各種条件も特に限定されない。
さらには、この粗研磨として、一段階の研磨のみならず、複数段階の研磨を行うこともできる。例えば二段階に分けて、2次研磨では1次研磨よりも目の細かい研磨剤や研磨布を用い、段階的に粗研磨を行うことができる。
<RCA洗浄、純水洗浄>
上記のようにして粗研磨を行った後、RCA洗浄によりウェーハ表面の有機物系パーティクルや金属パーティクル等を除去する。その後、純水にてリンスを行う(純水洗浄)。リンス工程はバッチ式で用いられる浸漬流水によるオーバーフロー方式もしくは噴射式のどちらでも構わない。
<フッ酸処理、純水洗浄>
そして、フッ酸水溶液に浸漬もしくはフッ酸水溶液を噴射させ、ウエーハ表面のシリコン酸化物を除去する。このフッ酸水溶液の溶液濃度は例えば1〜5%程度の濃度で使用することができるが、特にこの濃度に限定されるものではない。フッ酸濃度が必要以上に高いために新たなパーティクルの付着が促進されるのを効果的に防ぐため、好ましくは5%以下にすると良い。フッ酸水溶液への浸漬時間もしくはフッ酸水溶液の噴射時間は濃度により変化させることができるが、目安としては、例えばシリコンウェーハ表面が撥水性になる程度の時間を設定することができる。浸漬時間や噴射時間も長くなるにつれてパーティクル付着が促進されるため、撥水性が確保できる最小限に設定することが望ましい。
その後、純水にてリンスを行い、スピン乾燥もしくはIPA乾燥等にてシリコンウェーハを乾燥する。
<金属不純物除去処理>
次に、シリコンウエーハの表面に付着している金属不純物を除去する処理を行う。
ここでは、オゾンガス(オゾン水)を用いた酸化処理およびフッ酸水溶液(フッ酸蒸気)を用いた酸化膜除去処理を含む場合について説明する。
まず、前述の粗研磨後、洗浄を行ったシリコンウエーハの表面をオゾンガスを用いて酸化させる。このとき、シリコンウェーハ表面において、複合歪やキズ、マイクロクラック中に埋没された金属不純物が付着している箇所も含め、シリコンは強制的に酸化されてシリコン酸化膜を形成する。特にその付着物の周りのシリコンの酸化膜成長速度は速くなる傾向にあるため、付着物を巻き込むようにシリコン酸化膜が形成される。
オゾンガスによる強制酸化時間は特に限定されないが、1分以上とすることで、より十分なシリコン酸化膜を形成することができる。より好ましくは3分以上とすることができる。
またオゾンガスによる強制酸化は、密閉された容器中でオゾンガスを絶えず供給しながら行うことが好ましいが、これに限定されず、開放した容器内でシリコンウエーハ表面にオゾンガスを直接噴射する方法を用いても同様の効果を得ることができる。
また、強制酸化はオゾンガスに限らずオゾン水によっても同様の効果を得ることができる。
このようにオゾンガス、オゾン水のいずれを用いても良いが、微細なキズなどの中に行き渡りやすいようにオゾンガスを用いる方がより好ましい。
その後、フッ酸水溶液に浸漬もしくはフッ酸水溶液を噴射し、強制酸化によってシリコンウエーハ表層に成長したシリコン酸化物と共に金属不純物の付着物を除去する。
また、フッ酸水溶液に限らずフッ酸蒸気によっても同様の効果を得ることができる。
このようにフッ酸水溶液、フッ酸蒸気のいずれを用いても良いが、金属不純物をウエーハ表面から除去して系外に排出する点を鑑みればフッ酸水溶液をシリコンウエーハ表面に噴射させる形態がより好ましい。
<RCA洗浄、純水洗浄>
以上のような金属不純物除去処理を行った後、純水にてリンスを行う。そして空気中の環境パーティクルの付着を防止するため、より好ましくは水没したまま次工程の仕上げ研磨に投入する。
または、金属不純物除去処理を行った後、RCA洗浄を施してから純水にてリンスを行うこともできる。このようにすることで、シリコンウエーハ表面のパーティクルをより一層除去してから、この後に控える仕上げ研磨を施すことができる。
<仕上げ研磨>
次に仕上げ研磨を行う。仕上げ研磨では、キズの残痕やマイクロクラック等の深さを充分に除去できる量の取り代を確保する。このときの取り代は特に限定されず、それまでの工程等により変化するものであるが、10nm以上が好ましい。
使用する研磨装置、研磨スラリーの組成、温度、研磨圧力、研磨代、研磨速度等の各種条件も特に限定されず、従来の条件のいずれをも採用することができ、その都度決定することができる。
<仕上げ洗浄>
そして、仕上げ研磨後に仕上げ洗浄を行う。仕上げ洗浄の方法は特に限定されず、適宜決定することができる。ここではRCA洗浄および純水洗浄とした。仕上げ研磨後のウエーハ表面に存在する種々のパーティクルを除去できる洗浄方法であれば良い。
本発明においては、仕上げ研磨前にシリコンウエーハ表面の金属不純物を除去しているので、仕上げ研磨において、PIDの発生要因となるシリコンウエーハ表面におけるシリコンと金属の硬度差は生じない。したがって、仕上げ研磨後においては、PIDの数が極めて抑制されており、表面が均一に仕上げ研磨され、平坦で高品質なポリッシュドウエーハを得ることができる。
鏡面研磨工程後、特許文献2のような洗浄を行う必要もないし、表面に凹形状も生じることなく、表面品質が優れたポリッシュドウエーハを本発明の研磨方法により得ることができる。
(エピタキシャル成長工程)
そして、上記のような鏡面研磨工程を施したシリコンウエーハに対してエピタキシャル層を形成する。
エピタキシャル層の形成方法自体は特に限定されるものではなく、例えば従来と同様の方法を用いることができる。
エピタキシャル成長装置内にシリコンウエーハを配置し、例えばH雰囲気中に珪素化合物ガスであるSiCl、SiHCl、SiHCl、SiH等のガスとドーパントガスであるBガスやPH等のガスを供給し、1000〜1300℃の温度域でエピタキシャル層を積層させることができる。
本発明においては、エピタキシャル層を形成する対象のシリコンウエーハの表面には、上記のような鏡面研磨工程を施しているためPIDが存在しておらず、そのため、エピタキシャル層を形成しても、エピタキシャル層表面に、従来のようなPID起因の突起の発生が大幅に抑制される。したがって表面品質が優れたエピタキシャルウエーハを得ることができる。
以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
(実施例)
本発明のシリコンウエーハの研磨方法およびエピタキシャルウエーハの製造方法を実施した。
図1に示すように、CZシリコンインゴットをワイヤーソーによりウエーハ状に切り出し、そのうち、3枚のシリコンウエーハについて研削工程を施し、RCA洗浄を行った。その後、鏡面研磨工程を施した。なお、直径300mm、結晶方位<100>のシリコンウエーハを用いた。
鏡面研磨工程では、まず粗研磨を行い、その後、RCA洗浄、純水洗浄、フッ酸処理、純水洗浄を順に行い、粗研磨後のシリコンウエーハを得た。
粗研磨(1次研磨・2次研磨)の条件は以下の通りである。
まず、前処理として、研削・ラップ工程を行ったシリコンウエーハをNaOHにより20μmのエッチングを行った。
次に、両面研磨装置で、シリコンウエーハの両面をコロイダルシリカを主成分とするアルカリ溶液の研磨剤で1次研磨を行った。最低10μmの研磨代であれば良く、ここでは10μmの研磨代とした。なお、研磨布には発泡ウレタンを用いた。
次に、片面研磨装置で、同様にポリウレタン不織布の研磨布とNaOHベースのコロイダルシリカの研磨剤を用いて、研磨代1μm程度の2次研磨を行った。
そして、粗研磨後のシリコンウエーハに対して金属不純物除去処理を行った。ここでは、まず、容器内にシリコンウエーハを配置するとともに、オゾンガスを容器内に供給し続け、該オゾンガスによりシリコンウエーハの表面を酸化処理した。このオゾンガスによる強制酸化時間は3分とした。
次に、濃度1%のフッ酸水溶液を用意し、これをシリコンウエーハの表面に1分間噴射することにより、シリコンウエーハ表面に付着していた金属不純物をシリコン酸化膜ごと除去した。
酸化膜除去処理として、上記1分間の噴射による処理を計2回行った。
その後、純水洗浄を行った。
その後に仕上げ研磨を行った。この仕上げ研磨では研磨取り代を管理基準として、80nm以上の取り代が確保できる十分な研磨量とした。そして仕上げ研磨後、RCA洗浄および純水洗浄を行い、ポリッシュドウエーハを得た。
なお、仕上げ研磨のその他の条件は以下の通りである。
片面研磨装置で、ポリウレタンのスエードの研磨布とNHOHベースのコロイダルシリカの研磨剤を用いて仕上げ研磨を行った。
なお、研磨速度は10nm/min以下とし、研磨時間は2.5分行った。
上記のようにして得たポリッシュドウエーハの表面にエピタキシャル層を形成した。エピタキシャル成長装置内にポリッシュドウエーハを載置し、H雰囲気中に珪素化合物ガスであるSiClを導入しつつ、1130℃で厚さ3μmのエピタキシャル層を気相成長した。
このようにしてエピタキシャルウエーハを得た。
(比較例)
従来のシリコンウエーハの研磨方法およびエピタキシャルウエーハの製造方法を実施した。より具体的には、金属不純物除去工程を行わないこと以外は実施例と同様にしてシリコンウエーハを研磨し、直径300mm、結晶方位<100>のポリッシュドウエーハを得た。
そして、該ポリッシュドウエーハ上に、実施例と同様の条件でエピタキシャル層を気相成長し、エピタキシャルウエーハを得た。
ここで、実施例および比較例で得られた粗研磨後のシリコンウエーハ、ポリッシュドウエーハ、エピタキシャルウエーハについて、レーザー顕微鏡(レーザーテック社製MAGICS)によってシリコンウエーハの表面検査を行い、研磨後に確認される欠陥数が各工程でどの程度まで低減されているかを比較した。
この表面検査結果を図2に示す。図2のシリコンウエーハ中の点は欠陥(PID等)を示している。図2に示すように、実施例での欠陥数は、粗研磨後のシリコンウエーハ、ポリッシュドウエーハ、エピタキシャルウエーハにおいて、順に、1080個、26個、7個であった。また、比較例での欠陥数は、順に、1279個、585個、225個であった。
比較例では、仕上げ研磨後のポリッシュドウエーハの欠陥数が粗研磨後に対して45%程度にまで減少しているのに対して、本発明を実施した実施例では3%程度まで減少している。
さらにエピタキシャル成長後における欠陥数について比較すると、比較例では18%程度まで減少しているのに対して、実施例では0.65%程度にまで減少している。実施例では比較例に対して27倍以上の効果が得られている。
このように本発明では、PIDを含め、欠陥数を従来法よりも著しく減少させることができる。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。

Claims (4)

  1. シリコンウエーハに鏡面研磨工程を施すシリコンウエーハの研磨方法であって、
    前記鏡面研磨工程において、前記シリコンウエーハに粗研磨を行い、その後、シリコンウエーハの表面に対して、
    オゾンガスまたはオゾン水を用いた酸化処理およびフッ酸蒸気またはフッ酸水溶液を用いた酸化膜除去処理によって、シリコンウエーハの表面に付着している金属不純物を除去する処理を行ってから、仕上げ研磨を行うことを特徴とするシリコンウエーハの研磨方法。
  2. 前記金属不純物除去処理を行ったシリコンウエーハに、RCA洗浄を行うことを特徴とする請求項1に記載のシリコンウエーハの研磨方法。
  3. 前記仕上げ研磨を行ったシリコンウエーハに、仕上げ洗浄を行うことを特徴とする請求項1または請求項2に記載のシリコンウエーハの研磨方法。
  4. 請求項1から請求項3のいずれか一項に記載のシリコンウエーハの研磨方法により鏡面研磨工程を施したシリコンウエーハの表面に、エピタキシャル層を形成することを特徴とするエピタキシャルウエーハの製造方法。
JP2013087732A 2013-04-18 2013-04-18 シリコンウエーハの研磨方法およびエピタキシャルウエーハの製造方法 Active JP5888280B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2013087732A JP5888280B2 (ja) 2013-04-18 2013-04-18 シリコンウエーハの研磨方法およびエピタキシャルウエーハの製造方法
DE112014001496.6T DE112014001496T5 (de) 2013-04-18 2014-03-13 Verfahren zum Polieren eines Siliziumwafers und Verfahren zur Herstellung eines Epitaxiewafers
SG11201507962XA SG11201507962XA (en) 2013-04-18 2014-03-13 Method for polishing silicon wafer and method for producing epitaxial wafer
KR1020157029910A KR101966416B1 (ko) 2013-04-18 2014-03-13 실리콘 웨이퍼의 연마방법 및 에피택셜 웨이퍼의 제조방법
US14/779,111 US9824880B2 (en) 2013-04-18 2014-03-13 Method of polishing silicon wafer and method of producing epitaxial wafer
PCT/JP2014/001420 WO2014171059A1 (ja) 2013-04-18 2014-03-13 シリコンウエーハの研磨方法およびエピタキシャルウエーハの製造方法
CN201480021816.0A CN105144350B (zh) 2013-04-18 2014-03-13 硅晶圆的研磨方法及磊晶晶圆的制造方法
TW103111807A TWI541885B (zh) 2013-04-18 2014-03-28 A silicon wafer polishing method and an epitaxial wafer manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013087732A JP5888280B2 (ja) 2013-04-18 2013-04-18 シリコンウエーハの研磨方法およびエピタキシャルウエーハの製造方法

Publications (2)

Publication Number Publication Date
JP2014212213A JP2014212213A (ja) 2014-11-13
JP5888280B2 true JP5888280B2 (ja) 2016-03-16

Family

ID=51731025

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013087732A Active JP5888280B2 (ja) 2013-04-18 2013-04-18 シリコンウエーハの研磨方法およびエピタキシャルウエーハの製造方法

Country Status (8)

Country Link
US (1) US9824880B2 (ja)
JP (1) JP5888280B2 (ja)
KR (1) KR101966416B1 (ja)
CN (1) CN105144350B (ja)
DE (1) DE112014001496T5 (ja)
SG (1) SG11201507962XA (ja)
TW (1) TWI541885B (ja)
WO (1) WO2014171059A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105810563A (zh) * 2016-05-31 2016-07-27 浙江晶科能源有限公司 一种太阳能电池硅片的清洗方法
JP2018030765A (ja) * 2016-08-25 2018-03-01 信越半導体株式会社 シリコン単結晶ウェーハの製造方法、シリコンエピタキシャルウェーハの製造方法、シリコン単結晶ウェーハ及びシリコンエピタキシャルウェーハ
DE102017210450A1 (de) 2017-06-21 2018-12-27 Siltronic Ag Verfahren, Steuerungssystem und Anlage zum Bearbeiten einer Halbleiterscheibe sowie Halbleiterscheibe
JP6743785B2 (ja) * 2017-08-30 2020-08-19 株式会社Sumco キャリアの製造方法およびウェーハの研磨方法
SG11201908968QA (en) * 2017-10-17 2019-10-30 Sumco Corp Method of polishing silicon wafer
CN110942986A (zh) * 2018-09-21 2020-03-31 胜高股份有限公司 形成于硅晶圆的表面的氧化膜的去除方法
JP6717353B2 (ja) * 2018-10-22 2020-07-01 株式会社Sumco レーザマーク付きシリコンウェーハの製造方法
CN109648451B (zh) 2018-12-29 2020-12-01 徐州鑫晶半导体科技有限公司 硅晶圆的最终抛光方法和最终抛光装置
JP7349352B2 (ja) * 2019-12-27 2023-09-22 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの研磨方法
CN112959140A (zh) * 2021-01-29 2021-06-15 中环领先半导体材料有限公司 一种降低硅抛光片表面氧化层厚度的工艺方法
CN115816261B (zh) * 2022-12-12 2024-06-25 西安奕斯伟材料科技股份有限公司 硅片处理方法及装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06314679A (ja) * 1993-04-30 1994-11-08 Sony Corp 半導体基板の洗浄方法
US6030491A (en) 1997-08-19 2000-02-29 Micron Technology, Inc. Processing compositions and methods of using same
JP3239998B2 (ja) * 1998-08-28 2001-12-17 三菱マテリアルシリコン株式会社 半導体基板の洗浄方法
JP3413726B2 (ja) * 2000-12-28 2003-06-09 株式会社スーパーシリコン研究所 ウエハ洗浄方法
US7481949B2 (en) 2002-11-08 2009-01-27 Wako Pure Chemical Industries, Ltd Polishing composition and rinsing composition
JP2006108151A (ja) * 2004-09-30 2006-04-20 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハの製造方法
JP4696086B2 (ja) 2007-02-20 2011-06-08 信越半導体株式会社 シリコン単結晶ウエーハの仕上げ研磨方法及びシリコン単結晶ウエーハ
DE102007027112B4 (de) * 2007-06-13 2011-06-22 Siltronic AG, 81737 Verfahren zur Reinigung, Trocknung und Hydrophilierung einer Halbleiterscheibe
JP5208658B2 (ja) * 2008-10-03 2013-06-12 Sumco Techxiv株式会社 半導体ウェハの洗浄方法、および、半導体ウェハ
US8992791B2 (en) * 2008-10-03 2015-03-31 Sumco Techxiv Corporation Method of cleaning semiconductor wafer and semiconductor wafer
JP2010165960A (ja) * 2009-01-19 2010-07-29 Sumco Techxiv株式会社 シリコンウェハの洗浄方法
WO2010150547A1 (ja) * 2009-06-26 2010-12-29 株式会社Sumco シリコンウェーハの洗浄方法、およびその洗浄方法を用いたエピタキシャルウェーハの製造方法
JP5454091B2 (ja) * 2009-11-11 2014-03-26 株式会社Sumco 仕上研磨前シリコンウェーハの表面平坦化方法およびシリコンウェーハの表面平坦化装置
JP5644401B2 (ja) 2010-11-15 2014-12-24 株式会社Sumco エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ

Also Published As

Publication number Publication date
CN105144350B (zh) 2018-08-03
WO2014171059A1 (ja) 2014-10-23
DE112014001496T5 (de) 2015-12-17
KR101966416B1 (ko) 2019-04-08
US9824880B2 (en) 2017-11-21
JP2014212213A (ja) 2014-11-13
KR20150143506A (ko) 2015-12-23
TW201511111A (zh) 2015-03-16
CN105144350A (zh) 2015-12-09
US20170194136A1 (en) 2017-07-06
TWI541885B (zh) 2016-07-11
SG11201507962XA (en) 2015-10-29

Similar Documents

Publication Publication Date Title
JP5888280B2 (ja) シリコンウエーハの研磨方法およびエピタキシャルウエーハの製造方法
JP5278549B2 (ja) シリコンウェーハの洗浄方法、およびその洗浄方法を用いたエピタキシャルウェーハの製造方法
JP6206360B2 (ja) シリコンウェーハの研磨方法
KR101292884B1 (ko) 탄화 규소 단결정 기판
JP2007204286A (ja) エピタキシャルウェーハの製造方法
TWI721955B (zh) 氮化鋁單結晶基板的洗淨方法及層疊體
US11551922B2 (en) Method of polishing silicon wafer including notch polishing process and method of producing silicon wafer
JP2007234952A (ja) 化合物半導体基板の表面処理方法、化合物半導体の製造方法、化合物半導体基板、および半導体ウエハ
JPWO2005001916A1 (ja) シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ
US20100021688A1 (en) Wafer manufacturing method and wafer obtained through the method
TWI753114B (zh) GaAs基板及其製造方法
TW202130863A (zh) Iii族氮化物單晶基板及其製造方法
JP2020202289A (ja) SiCエピタキシャルウェハの製造方法
WO2010016510A1 (ja) 半導体ウェーハの製造方法
JP2010171330A (ja) エピタキシャルウェハの製造方法、欠陥除去方法およびエピタキシャルウェハ
WO2006035865A1 (ja) 半導体ウェーハの製造方法及び半導体ウェーハ
JP2019102658A (ja) シリコンウェーハの加工方法
JP3737021B2 (ja) シリコンエピタキシャルウェーハの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150311

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20151014

TRDD Decision of grant or rejection written
A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20160113

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160119

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160201

R150 Certificate of patent or registration of utility model

Ref document number: 5888280

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250