JP2007234952A - 化合物半導体基板の表面処理方法、化合物半導体の製造方法、化合物半導体基板、および半導体ウエハ - Google Patents

化合物半導体基板の表面処理方法、化合物半導体の製造方法、化合物半導体基板、および半導体ウエハ Download PDF

Info

Publication number
JP2007234952A
JP2007234952A JP2006056212A JP2006056212A JP2007234952A JP 2007234952 A JP2007234952 A JP 2007234952A JP 2006056212 A JP2006056212 A JP 2006056212A JP 2006056212 A JP2006056212 A JP 2006056212A JP 2007234952 A JP2007234952 A JP 2007234952A
Authority
JP
Japan
Prior art keywords
substrate
cleaning
compound semiconductor
semiconductor substrate
surface treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006056212A
Other languages
English (en)
Inventor
Takayuki Nishiura
隆幸 西浦
Kyoko Okita
恭子 沖田
Yusuke Horie
裕介 堀江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2006056212A priority Critical patent/JP2007234952A/ja
Priority to EP07003901A priority patent/EP1830397A3/en
Priority to US11/712,461 priority patent/US20070207630A1/en
Priority to RU2007107760/28A priority patent/RU2007107760A/ru
Priority to CNA2007100844024A priority patent/CN101038871A/zh
Publication of JP2007234952A publication Critical patent/JP2007234952A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02043Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052Wet cleaning only

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Weting (AREA)

Abstract

【課題】化合物半導体からなる基板の表面の不純物濃度を低減して、基板上に形成される層の不純物濃度を低減する化合物半導体基板の表面処理方法、化合物半導体の製造方法、化合物半導体基板、および半導体ウエハを提供する。
【解決手段】基板準備工程(S10)と、第1洗浄工程(S20)とを備えている。基板準備工程(S10)は、インジウムを5質量%以上含有する化合物半導体からなる基板を準備する。第1洗浄工程(S20)は、pHが−1以上3以下であり、かつpHの値をxとするときの酸化還元電位E(mV)が、−0.08333x+0.750≦E≦−0.833x+1.333の関係を満たす洗浄液を用いて、洗浄時間を3秒以上60秒以下として基板を洗浄する。
【選択図】図1

Description

本発明は化合物半導体基板の表面処理方法、化合物半導体の製造方法、化合物半導体基板、および半導体ウエハに関し、より特定的には、表面の不純物濃度を低減できる化合物半導体基板の表面処理方法、化合物半導体の製造方法、化合物半導体基板、および半導体ウエハに関する。
III−V族化合物半導体からなる基板は、発光する特性を持っていること、電子の移動速度が速いことより、半導体レーザ、LED、あるいは高速デバイスなどに広く用いられている。通常、III−V族化合物半導体からなる基板の製造方法においては、表面処理を行なう。その表面処理として、たとえば、特開平5−166785号公報(特許文献1)に記載の半導体ウエハの保存方法や、特開平7−211688号公報(特許文献2)に記載の化合物半導体基板の製造方法が開示されている。
上記特許文献1に開示の半導体ウエハの保存方法は、InPウエハをリン酸−過酸化水素−水の混合物あるいはフッ化水素−過酸化水素−水の混合液で洗浄している。
上記特許文献2に開示の化合物半導体基板の製造方法は、基板表面を酸化させたのち、アンモニア水、水酸化ナトリウム水溶液、リン酸、塩酸、またはフッ酸に浸漬している。
特開平5−166785号公報 特開平7−211688号公報
しかしながら、上記特許文献1に開示されたリン酸−過酸化水素−水の混合物あるいはフッ化水素−過酸化水素−水の混合液でInPを洗浄する場合には、洗浄後の基板上にエピタキシャル成長させてエピタキシャル成長層(エピ層)を形成すると、基板とエピ層との界面では、酸素などの不純物が存在してしまうという問題がある。その理由は以下の通りである。InPは、700℃程度まで加熱すると、Pが揮発してしまうので、エピタキシャル成長中およびエピタキシャル成長前のサーマルクリーニング時の基板温度は一般的に700℃で行なわれる。一方、Inの代表的な酸化物であるIn23は、850℃以上で揮発が生じる高沸点の物質である。そのため、In23などのInの酸化物が、通常のエピタキシャル成長前のサーマルクリーニングで除去できない。よって、Inの酸化物が基板表面に多量に存在した状態でエピタキシャル成長させると、界面に酸素などの不純物が残留してしまうので、エピ層にも不純物が取り込まれてしまう。
また、上記特許文献2に開示されたアンモニア水、水酸化ナトリウム水溶液、リン酸およびフッ酸に浸漬する場合には、酸濃度が低すぎる(pHが高すぎる)ので、上記特許文献1と同様に、In23などのIn酸化物を十分に除去できない。また、塩酸に浸漬する場合には、酸濃度が高すぎる(pHが低くなりすぎる)ため、表面の酸化物のムラまたは表面に付着している異物により、局所的な激しい反応が生じ、これによる微小な表面凹凸を生じる場合がある。さらに、基板表面を酸化させることは、Inの酸化物自体を増加させてしまうので、In酸化物の除去残りなどが発生してしまう。すなわち、表面異常(表面の荒れ)の原因となるという問題がある。このような表面の荒れが生じた基板上にエピタキシャル成長させると、エピタキシャル成長層に不純物が取り込まれて、商品価値を損なってしまう。
この発明は、上記のような課題を解決するためになされたものであり、本発明の目的は、化合物半導体からなる基板の表面の不純物濃度を低減して、基板上に形成される層の不純物濃度を低減する化合物半導体基板の表面処理方法、化合物半導体の製造方法、化合物半導体基板、および半導体ウエハを提供することである。
本発明の化合物半導体基板の表面処理方法は、基板準備工程と、第1洗浄工程とを備えている。基板準備工程は、インジウムを5質量%以上含有する化合物半導体からなる基板を準備する。第1洗浄工程は、pHが−1以上3以下であり、かつpHの値をxとするときの酸化還元電位E(mV)が、−0.08333x+0.750≦E≦−0.833x+1.333の関係を満たす洗浄液を用いて、洗浄時間を3秒以上60秒以下として基板を洗浄する。
本発明の化合物半導体基板の表面処理方法によれば、上記洗浄液を用いることによって、洗浄時間を短時間にしても、基板表面のIn酸化物などの不純物濃度を低減することができる。また、基板表面の不純物濃度が低減できるので、基板上に成膜処理を行なうと、成膜された層の不純物濃度を低減することができる。
上記化合物半導体基板の表面処理方法において好ましくは、第1洗浄工程において、pHを−1以上1.5以下に調整する。これにより、基板表面上のIn酸化物をより多く除去できる。
上記化合物半導体基板の表面処理方法において好ましくは、第1洗浄工程は、基板を純水により洗浄する第1リンス工程を含む。これにより、基板表面における微粒子の付着を抑制することができる。
上記化合物半導体基板の表面処理方法において好ましくは、第1リンス工程は、純水に超音波を印加する。これにより、基板表面における微粒子の付着を抑制することができる。
上記化合物半導体基板の表面処理方法において好ましくは、第1洗浄工程の後に、pHを2以上6.3以下の酸性に調整するとともに酸化剤を添加した洗浄液を用いて、基板を洗浄する第2洗浄工程をさらに備えている。
pHを2以上6.3以下とすることにより、基板の表面をストイキオメトリな状態にすることができる。そのため、基板の表面の微小荒れ(Haze)を低減することができる。また、洗浄液を酸化剤を添加した超純水とすることにより、洗浄能力を向上することができる。
上記化合物半導体基板の表面処理方法において好ましくは、第2洗浄工程における洗浄時間は5秒以上60秒以下である。
これにより、短時間で処理を行なっても化合物半導体基板をストイキオメトリにして、表面の微小荒れを抑制することができる。また、短時間で処理を行なうことができるので、処理液費用を削減でき、生産性の向上を図ることができる。
上記化合物半導体基板の表面処理方法において好ましくは、第2洗浄工程は、基板を純水により洗浄する第2リンス工程を含む。これにより、基板表面における微粒子の付着を抑制することができる。
上記化合物半導体基板の表面処理方法において好ましくは、第2リンス工程は、純水に超音波を印加する。これにより、基板表面における微粒子の付着を抑制することができる。
上記化合物半導体基板の表面処理方法において好ましくは、第1洗浄工程に先立って、アルカリ性の洗浄液を用いて、基板を洗浄するプレ洗浄工程を備えている。プレ洗浄工程においてアルカリ性の洗浄液を用いることにより、微粒子を除去できる。
上記化合物半導体基板の表面処理方法において好ましくは、プレ洗浄工程は、基板を純水で洗浄する水洗工程を含む。
純水で洗浄することにより、アルカリ性の洗浄液を残さないため酸洗浄時に中和反応等の不安定な反応を防止するとともに、酸洗浄の効果に対する妨害を無くし、酸洗浄時間の短縮を図ることができる。
本発明の化合物半導体の製造方法によれば、上記化合物半導体基板の表面処理方法を行なう工程と、表面処理方法を行なう工程の後に、基板の表面上に成膜処理を行なう後処理工程とを備えている。
これにより、不純物濃度を低減された基板上に成膜処理を行なうので、成膜処理された層は不純物濃度を低減できる。
本発明の化合物半導体基板によれば、上記化合物半導体基板の表面処理方法により処理された化合物半導体基板であって、化合物半導体基板の表面について光電子取り出し角が10°のXPS分析を行なった場合に、III族原子の割合/V族原子の割合が1.5未満である。
III族原子の割合/V族原子の割合が1.5未満の基板とすることによって、基板表面のSi、C、Oなどの不純物濃度を低減できる。そのため、基板上に成膜処理された層に不純物が取り込まれないので、不純物濃度を低減できる。
本発明の半導体ウエハは、異種基板と、異種基板上に形成される上記化合物半導体基板とを備えている。
基板が複数の異なる材料からなる層からなっている半導体ウエハについても、半導体ウエハの表面のSi、C、Oなどの不純物濃度を低減できる。そのため、半導体ウエハ上に成膜処理された層に不純物が取り込まれないので、不純物濃度を低減できる。
なお、異種基板とは、インジウムを5質量%以上含有する化合物半導体からなる基板の材料と異なる材料からなる基板を意味する。
このように、本発明によれば、洗浄液と洗浄時間とを特定した洗浄工程により、化合物半導体からなる基板の表面の不純物濃度を低減して、基板上に形成される層の不純物濃度を低減することができる。
以下、図面に基づいて本発明の実施の形態および実施例を説明する。なお、以下の図面において同一または相当する部分には同一の参照符号を付してその説明は繰り返さない。
(実施の形態1)
図1は、本発明の実施の形態1における基板の表面処理方法を示すフローチャートである。図1を参照して、本発明の実施の形態1における基板の表面処理方法を説明する。
図1に示すように、実施の形態1における基板の表面処理方法(洗浄方法)では、まずインジウムを5質量%以上含有する化合物半導体からなる基板を準備する基板準備工程(S10)を実施する。準備される基板は、インジウムを5質量%以上含有する基板であれば特に限定されないが、たとえば、InP、InAs、InSb、あるいはInN等の化合物半導体からなる基板を用いることができる。また、基板は、バルク結晶でも、たとえばバルク結晶などからなる基体上に形成された薄膜であってもよい。
次に、pHが−1以上3以下であり、かつpHの値をxとするときの酸化還元電位E(mV)が、−0.08333x+0.750≦E≦−0.833x+1.333の関係を満たす洗浄液を用いて、洗浄時間を3秒以上60秒以下として基板を洗浄する第1洗浄工程(S20)を実施する。
第1洗浄工程(S20)では、洗浄液のpHは−1以上3以下であり、−1以上1.5以下とすることが好ましい。pHを−1より小さくすると、基板が侵食されるおそれがある。一方、pHを3より大きくすると、基板表面のIn酸化物などの不純物を十分に除去できない。pHを1.5以下とすることによって、基板表面のIn酸化物などの不純物をより十分に除去できる。
洗浄液は、酸化還元電位E(mV)が、pHの値をxとするときに、−0.08333x+0.750≦E≦−0.833x+1.333の関係を満たすものを用いる。これにより、基板表面のIn酸化物などの不純物を十分に除去できる。
このような洗浄液は、具体的には、図2に示す破線の範囲内の洗浄液を用いることができ、たとえば、10%HNO3、100ppm〜10%のHCl、100ppm〜10%のH2SO4、0.5%のHF、0.1%のH22などが挙げられる。なお、図2は、pHと酸化還元電位E(mV)との関係を示す図である。図2において横軸はpH(単位:なし)を示し、縦軸は酸化還元電位(単位mV)を示す。
洗浄時間は、3秒以上60秒以下であり、10秒以上30秒以下とすることが好ましい。3秒より短くすると、基板表面の不純物を十分に除去できない。10秒以上とすることによって、基板表面の不純物をより十分に除去できる。60秒より長くすると、基板表面が洗浄液により侵食してしまう。30秒以下とすることによって、基板表面の洗浄液による侵食を抑制できるとともに、洗浄液費用を削減でき、生産性の向上を図ることができる。
また、洗浄液の温度は特に限定されないが、室温とすることが好ましい。室温とすることにより、基板の表面処理を行なう設備を簡略化することができるからである。
第1洗浄工程(S20)を実施して、化合物半導体基板の表面処理方法により処理された化合物半導体基板は、たとえば図3に示すような化合物半導体基板100となる。基板100は、表面101について光電子取り出し角が10°のXPS分析を行なった場合に、(III族原子の割合)/(V族原子の割合)が1.5未満である。1.5未満とすることによって、基板表面のSi、C、Oなどの不純物濃度を低減できる。このような化合物半導体基板100は、不純物濃度が非常に低い鏡面基板となる。なお、図3は、本発明の実施の形態1の第1洗浄工程(S20)後の化合物半導体基板を示す概略断面図である。
なお、上記原子の割合は、第1洗浄工程(S20)実施後の基板100の表面に存在する元素の割合である。元素の割合は、基板100の表面とXPSのアナライザー軸とのなす角を10°として、V族元素(たとえばInPであればP)のピーク高さが、バックグラウンドノイズの山と谷との差の高さの5倍以上になるよう十分な測定時間を取って、光電子数をカウントし、そのIII族元素とV族元素とのカウント数の比に元素の感度比を補正して元素の割合としている。なお、分析位置はウエハ中央としている。
次に、洗浄工程(S20)が終了した基板の表面上に成膜処理(エピタキシャル成長)を行なう後処理工程(S30)を実施する。後処理工程(S30)では、インジウムを5質量%以上含有する化合物半導体基板100の表面上に、たとえば所定の膜を形成する成膜処理などが実施される。そして、複数の素子を形成することが好ましい。その場合、所定の構造を基板表面上に形成した後に基板を個々の素子に分割するために、たとえばダイシングなどを行なう分割工程が実施される。このようにして、族化合物半導体を用いた素子を得ることができる。そのような素子は、たとえばリードフレームなどに搭載される。そして、ワイヤボンディング工程などを実施することにより、上記素子を用いた半導体装置を得ることができる。
後処理工程(S30)により得られる化合物半導体は、成膜処理を行なう基板の表面の不純物濃度が低いため、エピタキシャル成長させるとエピ層に不純物が取り込まれない。そのため、エピ層は不純物濃度の低い優れたものとなる。
以上説明したように、本発明の実施の形態1における化合物半導体基板の表面処理方法は、インジウムを5質量%以上含有する化合物半導体からなる基板を準備する基板準備工程(S10)と、pHが−1以上3以下であり、かつpHの値をxとするときの酸化還元電位E(mV)が、−0.08333x+0.750≦E≦−0.833x+1.333の関係を満たす洗浄液を用いて、洗浄時間を3秒以上60秒以下として基板を洗浄する第1洗浄工程(S20)とを備えている。当該洗浄液を用いることにより、Inの酸化物などの不純物を容易に溶解して、基板表面の不純物濃度を低減できる。また、洗浄時間が短いので、洗浄液による基板の侵食を防止できる。よって、化合物半導体からなる基板の表面の不純物濃度を低減して、エピタキシャル成長後の表面の微小荒れを抑制することができる。
次に、本発明の実施の形態1における変形例について説明する。変形例における化合物半導体基板の洗浄方法は、基本的には実施の形態1における化合物半導体基板の洗浄方法と同様であるが、基板準備工程(S10)においてインジウムを5質量%以上含有する化合物半導体からなる基板が異種基板上に形成されている点においてのみ異なる。
詳細には、基板準備工程(S10)では、異種基板上に形成されるインジウムを5質量%以上含有する化合物半導体からなる基板を準備する。なお、異種基板としては、たとえばシリコン、ガリウムヒ素、サファイア、およびSiCなどを用いることができる。また、異種基板上にインジウムを5%以上含有する化合物半導体を形成したのち、表面にCMP研磨を施すことにより、凹凸の少ない高品質の表面を得ることができる。
第1洗浄工程(S20)を実施すると、化合物半導体基板の表面処理方法により処理された半導体ウエハが得られる。変形例における半導体ウエハ200は、たとえば図4に示すように、異種基板201と基板100とを備えている。半導体ウエハ200は、半導体ウエハの表面101について光電子取り出し角が10°のXPS分析を行なった場合に、(III族原子の割合)/(V族原子の割合)が1.5未満である。なお、図4は、本発明の実施の形態1の変形例における半導体ウエハを示す概略断面図である。
以上説明したように、本発明の実施の形態1の変形例における半導体ウエハ200は、異種基板201と、異種基板201上に形成される、上記化合物半導体基板の表面処理方法により処理された化合物基板100とを備えている。これにより、異種基板201上に積層される半導体ウエハ200の表面101の不純物濃度を低減できる。
(実施の形態2)
図5は、本発明の実施の形態2における化合物半導体基板の表面処理方法を示すフローチャートである。図5を参照して、本発明の実施の形態2における基板の表面処理方法について説明する。
図5に示すように、実施の形態2における基板の表面処理方法は、基本的には本発明の実施の形態1における基板の表面処理方法と同様の構成を備えるが、プレ洗浄工程(S40)および第2洗浄工程(S50)をさらに備える点においてのみ実施の形態1における化合物半導体基板の表面処理方法と異なる。
詳細には、プレ洗浄工程(S40)では、第1洗浄工程(S20)に先立って、アルカリ性の洗浄液を用いて基板を洗浄する。また、プレ洗浄工程(S40)は、薬液洗浄工程、水洗工程(純水リンス工程)、および乾燥工程を含んでも良い。薬液洗浄工程および水洗工程(純水リンス工程)は、必要に応じて複数回繰り返しても良い。
プレ洗浄工程(S40)では、化合物半導体からなる基板の表面から不純物を除去するため、任意の方法を用いることができる。たとえば、プレ洗浄工程(S40)では、アルカリ性の洗浄液を用いることができる。アルカリ性の洗浄液として、水酸化ナトリウム(NaOH)水溶液、水酸化カリウム(KOH)水溶液、アンモニア水、アミン類を含む洗浄液からなる群から選択される1つを含むことが好ましい。アルカリ性の洗浄液は、表面の微粒子等の除去に効果があるからである。
また、第2洗浄工程(S50)は、第1洗浄工程(S20)の後に、pHを2以上6.3以下の酸性に調整するとともに酸化剤を添加した洗浄液を用いて、基板を洗浄する。なお、洗浄液は、超純水からなる洗浄液(pHを2以上6.3以下の酸性に調整するとともに酸化剤を添加した超純水からなる洗浄液)を用いることが好ましい。この第2洗浄工程(S50)はエピタキシャル成長後の表面の微小荒れ(Haze)を低減することができるため、第2洗浄工程をさらに備えることで、エピ層と基板との界面の不純物濃度を低減できる効果とエピタキシャル成長後のHazeを低減するという効果とを両立することができる。
洗浄液のpHの調整には無機酸、有機酸、および水溶性酸性ガスからなる群から選択される少なくとも1つを超純水に含ませることが好ましい。有機酸としては、たとえば蟻酸、酢酸、蓚酸、乳酸、りんご酸、およびクエン酸などを用いることが好ましい。有機酸は、弱酸性であるので、洗浄液のpHを4程度に調整することが容易だからである。水溶性酸性ガスとしては、たとえば炭酸ガス、塩化水素ガス(HCl)、フッ化水素ガス(HF)などを用いることが好ましい。
また、酸化剤としては、たとえば過酸化水素水を用いることができる。酸化剤の濃度としては、たとえば5ppm以上1質量%以下、より好ましくは10ppm以上0.5質量%以下である。酸化剤の濃度が5ppmよりも低いと洗浄能力が低減するからである。一方、酸化剤の濃度が1質量%よりも高いと、表面の酸化物、有機物、または微粒子等と反応する場合があり、反応が生じると表面において局所的に凹凸が生じるからである。
また、洗浄時間は特に限定されないが、5秒以上60秒以下であることが好ましい。短時間で処理を行なうと、洗浄液費用を削減でき、生産性の向上を図ることができるからである。
また、洗浄液の温度は特に限定されないが、室温とすることが好ましい。室温とすることにより、基板の表面処理を行なう設備を簡略化することができるからである。
以上説明したように、本発明の実施の形態2における化合物半導体基板の表面処理方法によれば、洗浄工程(S20)に先立って、アルカリ性の洗浄液を用いて基板を洗浄するプレ洗浄工程(S40)をさらに備え、プレ洗浄工程(S40)には基板を純水で洗浄する水洗工程(純水リンス工程)が含まれていてもよい。そのため、プレ洗浄工程(S40)において、アルカリ性の洗浄液を用いて、微粒子を除去できる。また、水洗工程において、純水で洗浄することにより、プレ洗浄でアルカリ性の洗浄液を用いても純水で洗浄してアルカリ性の洗浄液を残さないため、エピタキシャル成長させた後の基板表面のHazeを低下できる。
また、洗浄工程(S20)の後に、pHを2以上6.3以下の酸性に調整するとともに酸化剤を添加した洗浄液を用いて、基板を洗浄する第2洗浄工程(S50)をさらに備えている。pHを2以上6.3以下とすることにより、エピタキシャル成長後の基板表面のHazeを低減することができる。また、洗浄液に酸化剤を添加することにより、洗浄能力を向上することができる。
(実施の形態3)
図5を参照して、本発明の実施の形態3における化合物半導体基板の表面処理方法について説明する。図5に示すように、実施の形態3における化合物半導体基板の表面処理方法は、基本的には本発明の実施の形態2における化合物半導体基板の表面処理方法と同様の構成を備える。
詳細には、第1洗浄工程(S20)および第2洗浄工程(S50)は、基板を純水により洗浄する第1リンス工程および第2リンス工程を含み、第1リンス工程および第2リンス工程では、純水に超音波を印加している。第1リンス工程および第2リンス工程においては、たとえば図6に示すような超音波装置を用いて洗浄液に振動(または揺動)を加える。なお、第1リンス工程および第2リンス工程がともに行なわれる場合に特に限定されず、たとえば第1リンス工程および第2リンス工程の少なくともいずれか一方が行なわれることが好ましい。
より詳細には、第1洗浄工程(S20)および第2洗浄工程(S50)は、薬液洗浄工程、リンス工程、および乾燥工程を含んでも良い。薬液洗浄工程およびリンス工程は、必要に応じて複数回繰り返しても良い。
なお、純水とは、たとえば17.5MΩ・cm〜18.3MΩ・cmのいわゆる超純水などを用いることが好ましい。
図6は、第1リンス工程および第2リンス工程において使用される処理装置を示す断面模式図である。図6を参照して、実施の形態3における化合物半導体基板の表面処理方法に用いられる処理装置を説明する。
図6に示すように、処理装置はリンス液としての洗浄液11を保持するための洗浄浴槽1と、洗浄浴槽1の底面に設置された超音波発生部材3と、超音波発生部材3と接続され、超音波発生部材3を制御するための制御部7とを備える。洗浄浴槽1の内部には洗浄液11が保持されている。また、洗浄液11には複数の基板9を保持するためのホルダ13が浸漬された状態になっている。ホルダ13には、洗浄対象である複数のIII−V族化合物半導体からなる基板9が保持されている。洗浄浴槽1の底面には超音波発生部材3が配置されている。
第1リンス工程および第2リンス工程において基板の洗浄を行なうときには、図6示すように洗浄浴槽1の内部に所定の洗浄液11を配置し、ホルダ13に保持された基板9をホルダ13ごと洗浄液11に浸漬する。このようにして、基板9の表面を洗浄液11により洗浄できる。
また、このとき、超音波発生部材3を制御部7により制御することで超音波を発生させてもよい。この結果、洗浄液11に超音波が印加される。このため、洗浄液11が振動するので基板9から不純物や微粒子を除去する効果を高めることができる。また、洗浄浴槽1をXYステージなど揺動可能な部材上に配置して当該部材を揺動させることにより、洗浄浴槽1を揺動させて内部の洗浄液11を攪拌(揺動)してもよい。あるいは、基板9をホルダ13ごと手作業などにより揺らすことで、洗浄液11を攪拌(揺動)してもよい。この場合も、超音波の印加と同様に基板9から不純物や微粒子を除去する効果を高めることができる。
以上説明したように、本発明の実施の形態3における基板の表面処理方法は、第1洗浄工程(S20)および第2洗浄工程(S50)の少なくともいずれか一方は、基板を純水により洗浄するリンス工程(第1リンス工程および第2リンス工程の少なくともいずれか一方)を含んでいる。また、リンス工程では、純水に超音波を印加している。そのため、酸性の洗浄液(リンス液)を用いることで微粒子が付着しやすい状態から、超音波を印加した純水を含む洗浄液で基板を洗浄することで、基板表面における微粒子の付着を低減することができる。なお、図6に示した処理装置は、他の洗浄工程などにも流用できる。
[実施例1]
本発明の基板表面処理方法の効果を確認するべく、以下のような試料を準備して、洗浄工程後の試料表面での不純物濃度を測定した。以下、準備した試料、測定方法、および測定結果について説明する。
(試料の準備)
まず、基板準備工程(S10)を実施する。具体的には、インジウムを5質量%以上含有する化合物半導体からなる基板として、インジウムリンを準備した。この基板表面は、0.08nm≦Rms≦0.25nm(AFMによる1μm視野での測定)の鏡面に仕上げられている。
次に、洗浄工程(S20)を実施する。具体的には、洗浄液として、pHが−1以上3以下であり、かつpHの値をxとするときの酸化還元電位E(mV)が、−0.08333x+0.750≦E≦−0.833x+1.333の関係を満たす洗浄液として、希塩酸を準備した。この洗浄液のpHは、pH6.97とpH4.0の標準液を用いて校正したpH濃度測定計を用いて測定した。
次に、後処理工程(S30)を実施する。具体的には、洗浄工程で洗浄した基板についてMOCVD装置でエピタキシャル成長させた。
(測定方法)
このようにして得られたそれぞれの試料について、洗浄工程(S20)後の基板表面のIn/Pの比を測定した。測定方法は、ファイ社製のX線光電子分析装置(ESCA Quantum 2000)を用いて、光電子取り出し角(試料表面とアナライザーの軸とのなす角)を10°として、AlKα線源、透過エネルギー93eVを用い、約13分間の光電子データを収集し、そのデータ(カウント数)を感度係数で補正することで、In/P比を算出した。
また、それぞれの試料について、後処理工程(S30)後の基板とエピタキシャル層との界面について、不純物であるSi、C、およびOの密度を測定した。具体的には、後処理工程(S30)を実施して得られる半導体基板について、もともとの基板とエピタキシャル層との界面について、カメカ社製の磁場型2次イオン質量分析装置(SIMS)を用い、エピタキシャル層の表面側からCsイオンによりスパッタを行ない、取り出された2次イオンを分析器でカウントし、Si、C、およびOの密度をそれぞれ測定した。
(測定結果)
測定結果を図7に示す。図7は、洗浄工程(S20)後の基板表面のIn/Pの比と、後処理工程(S30)後の界面の不純物密度を示す図である。図7において横軸は、洗浄工程(S20)後の基板表面のIn/Pの比を示し(単位:なし)、縦軸は、後処理工程(S30)後の基板とエピタキシャル層との界面の不純物密度(単位:/cm2)を示す。
図7に示すように、洗浄工程(S20)後の基板表面のIn/P比が1.5未満の基板上にエピタキシャル成長させると、Siの不純物濃度は2×1013/cm2未満、Cの不純物濃度は2×1012/cm2未満、Oの不純物の濃度は2×1013/cm2未満と、エピタキシャル成長後の界面の不純物密度は大きく低減できることがわかった。また、洗浄工程(S20)後の基板表面のIn/P比が1.2未満とすることにより、界面の不純物濃度をさらに大きく低減できることがわかった。
以上説明したように、本発明の実施例1の化合物半導体基板によれば、洗浄工程(S20)を実施した後の基板について、光電子取り出し角が10°のXPS分析時に、III族原子の割合/V族原子の割合が1.5未満である。この基板上にエピタキシャル成長させると、基板とエピ層との界面の不純物濃度を低減できることがわかった。
[実施例2]
本発明の基板の表面処理方法の効果を確認するべく、以下のような試料を準備して、試料表面の不純物濃度を測定した。
(実施例2における試料の作製)
まず、基板準備工程(S10)を行なった。具体的には、インジウムを5質量%以上含有する化合物半導体からなる基板として、VB(Vertical Bridgeman)法で合成したInP単結晶インゴットを用いた。そして、このInP単結晶インゴットについて、ダイヤモンドを電着したワイヤーソーでエマルジョンタイプの水溶性切削液を用いてダイヤモンドワイヤーソースライスを行なった。その後、メタルボンド砥石で外周研削・面取りを行ない、ラバー砥石で外周を鏡面仕上げした。その後、王水でエッチングを行ない、WA#3000(フジミインコーポレーテッド社製)の砥粒にて両面ラッピングを行なった。その後、王水でエッチングを行なった後に、セラミックス板に貼り付けて、片面にラッピング・ポリッシングを行なった。このとき、最終仕上げとして、有機酸を添加した酸性コロイダルシリカに、ジクロルイソシアヌール酸、炭酸塩、リン酸塩、および硫酸塩を混合した研磨剤でスウェード研磨布を用いて仕上げ研磨した。
次に、プレ洗浄工程(S40)を実施した。具体的には、基板をセラミックス板から取り外し、アルコールからなるアルカリ洗浄液で表面洗浄を行なった。その後、有機アルカリ槽で超音波を印加しながら微粒子を除去したのち、純水で水洗工程を行なった。
次に、第1洗浄工程(S20)を実施した。具体的には、pHが−1以上3以下であり、かつpHの値をxとするときの酸化還元電位E(mV)が、−0.08333x+0.750≦E≦−0.833x+1.333の関係を満たす洗浄液として、pHが−0.2の10%硫酸を用い、30秒間洗浄を行なった。次に、第1リンス工程として、純水に当該基板を1分間洗浄した。
次に、第2洗浄工程(S50)を実施した。具体的には、pHを2以上6.3以下の酸性に調整するとともに酸化剤を添加した洗浄液として、超純水にpH調整剤としてHF(フッ化水素)を添加してpHが2.4になるように調整するとともに酸化剤として純水で希釈した0.5%の過酸化水素水を添加して洗浄液を作製した。その洗浄液を供給する洗浄槽で、基板について10秒間洗浄を行なった。次に、第2リンス工程として、超音波を印加した純水で20秒間水洗したのち、基板をスピンドライヤーにて水分を振り切り乾燥を行なった。
次に、後処理工程(S30)を実施した。具体的には、この基板にMOCVD(Metal Organic Chemical Vapor Deposition:有機金属気相成長)法にてエピタキシャル成長させた。
(比較例1における試料の作製)
比較例1は、基本的には実施例2の試料の作製と同様に行なったが、第1洗浄工程(S20)を備えていない点においてのみ異なる。
(測定方法)
第2洗浄工程(S50)実施後に、実施例1と同様に、XPSで基板表面のIn/Pの比を分析した。また、後処理工程(S30)実施後に、実施例1と同様に、基板表面とエピ層との界面の不純物濃度を測定した。
(測定結果)
実施例1で用いた基板の表面は、In/Pの比が1.3であった。また、実施例1の界面の不純物濃度は、比較例1の界面の不純物濃度の数分の1程度まで低減できた。以上説明したように、実施例2によれば、第1洗浄工程(S20)を備えることにより、基板の表面の不純物濃度を低減できることがわかった。
[実施例3]
本発明の基板の表面処理方法の効果を確認するべく、以下のような試料を準備して、試料表面の不純物(酸素)濃度を測定した。
(実施例3における試料の作製)
実施例3における試料は、基本的には実施例2の試料の作製方法と同様である。具体的には、基板準備工程(S10)では、ゾーンメルト法で製作したInSbをワイヤーソースライスした後、GC砥粒でラッピングし、酸化ジルコニウム微粒子研磨材にて表面研磨を行なった。
次に、プレ洗浄工程(S40)を実施した。具体的には、5%アンモニア水溶液中で1MHzの超音波を印加して洗浄し、その後純水で洗浄する水洗工程を実施した。
次に、第1洗浄工程(S20)を実施した。具体的には、pHが−1以上3以下であり、かつpHの値をxとするときの酸化還元電位E(mV)が、−0.08333x+0.750≦E≦−0.833x+1.333の関係を満たす洗浄液として、pHが−0.2の10%硫酸を用い、30秒間洗浄を行なった。次に、第1リンス工程として、基板を純水で0.5分間洗浄した。次に、基板を、アルコール蒸気乾燥にて水分を乾燥した。
次に、後処理工程(S30)を実施した。具体的には、この基板に、分子線エピタキシャル成長(MBE:Molecular Beam Epitaxy)法にて基板上にエピ層としてAlInSb層をエピタキシャル成長させた。
(比較例2における試料の作製)
比較例2は、基本的には実施例3と同様であるが、実施例3の基板準備工程(S10)で準備した基板に第1洗浄工程(S20)を実施せずに、後処理工程(S30)を実施した。
(測定方法)
後処理工程(S30)実施後に、実施例1と同様に、実施例3および比較例2における基板表面とエピ層との界面の不純物としての酸素濃度を測定した。
(測定結果)
実施例3の界面の酸素濃度は、比較例2の界面の酸素濃度の1/10に低減できた。以上説明したように、実施例3によれば、第1洗浄工程(S20)を備えることにより、基板表面の不純物(酸素)濃度を低減できることがわかった。
[実施例4]
本発明の化合物半導体基板の表面処理方法の効果を確認するべく、以下のような試料を準備して、試料表面の不純物(シリコン)濃度を測定した。
(実施例4における試料の作製)
実施例3における試料は、基本的には実施例2と同様である。具体的には、基板準備工程(S10)では、引き上げ法で合成した6インチInP単結晶基板をGC砥粒を用いてワイヤーソースライスした。その後、基板の外周を面取りし、外周の方位を示す目印として、V型の切り欠きであるVノッチを加工した。この基板を平面研削機にて両面を研削したのち、コロイダルアルミナに酸化剤を添加した研磨剤を用いて両面研磨した。その後、片面を臭素−メタノール溶液にて研磨して水洗した。
次に、第1洗浄工程(S20)を実施した。具体的には、pHが−1以上3以下であり、かつpHの値をxとするときの酸化還元電位E(mV)が、−0.08333x+0.750≦E≦−0.833x+1.333の関係を満たす、pHが0.3、5%硫酸を洗浄液として準備した。当該洗浄液を枚葉洗浄機を用いて、基板を30秒間洗浄した。その後、リンス工程を実施し、純水で30秒間水洗した。
次に、第2洗浄工程(S50)を実施した。具体的には、洗浄液として2%HF水溶液を準備し、洗浄液を枚葉洗浄機を用いて、1分間洗浄した。その後、回転数を上げて純水で30秒間水洗した。その後、基板の水分を振り切り乾燥した。
次に、後処理工程(S30)を実施した。具体的には、基板にMOCVD法にてエピタキシャル成長を行なった。
(比較例3における試料の作製)
実施例4の試料の作製と基本的には同様に行なったが、比較例3は、第1洗浄工程(S20)において洗浄液としてアンモニア水を用いた。
(測定方法)
実施例2と同様に、実施例4および比較例3における試料の界面の不純物としてのSi濃度を測定した。
(測定結果)
実施例4の界面のSi濃度は、比較例3の界面のSi濃度の1/10に低減できた。以上説明したように、実施例4によれば、第1洗浄工程(S20)を備えていることにより、基板表面の不純物(シリコン)濃度を低減できることがわかった。
[実施例5]
本発明の第2洗浄工程を備える表面処理方法の効果を確認するべく、以下のような試料を準備して、試料表面のHazeを測定した。
(実施例5における試料の準備)
実施例5における試料は、まず、基板準備工程(S10)を実施した。具体的には、インジウムを5質量%以上含有する化合物半導体からなる基板として、VB成長のインジウムリン鏡面基板を準備した。この基板表面は、0.08nm≦Rms≦0.15nm(AFMによる1μm視野での測定)の鏡面に仕上られている。
次に、第1洗浄工程(S20)を実施する。具体的には、洗浄液として、pHが−1以上3以下であり、かつpHの値をxとするときの酸化還元電位E(mV)が、−0.08333x+0.750≦E≦−0.833x+1.333の関係を満たす洗浄液として、pHが0.1の希塩酸を準備した。この洗浄液のpHは、pH6.97とpH4.0の標準液を用いて校正したpH濃度測定計を用いて測定した。
さらに、希塩酸で第1洗浄工程(S10)を実施した後連続して第2洗浄工程(S50)を実施した。第2洗浄工程(S50)については、超純水にpH調整剤としてHF(フッ化水素)を添加してpHが2.4になるように調整するとともに酸化剤として純水で希釈した0.5%の過酸化水素水を添加して洗浄液を作製した。その洗浄液で10秒間洗浄を行ない、次に、第2リンス工程として、脱気した純水でメガソニック超音波(950kHz)を印加しつつ20秒間水洗したのち、基板をスピンドライヤーにて窒素ガスを吹きかけながら水分の振り切り乾燥を行なった。
次に、後処理工程(S30)を実施する。具体的には、第2洗浄工程(S50)で洗浄した基板についてMOCVD装置でエピタキシャル成長させた。
(実施例6における試料の準備)
実施例6における試料は、基本的には実施例5と同様であるが、第2洗浄工程(S50)を実施していない点においてのみ異なる。具体的には、第1洗浄工程(S10)では、洗浄液として、pHが−1以上3以下であり、かつpHの値をxとするときの酸化還元電位E(mV)が、−0.08333x+0.750≦E≦−0.833x+1.333の関係を満たす洗浄液として、pHが0.1の希硫酸を準備した。
(実施例7における試料の準備)
実施例7における試料は、基本的には実施例5と同様であるが、第2洗浄工程(S50)を実施していない点においてのみ異なる。具体的には、第1洗浄工程(S10)では、洗浄液として、pHが−1以上3以下であり、かつpHの値をxとするときの酸化還元電位E(mV)が、−0.08333x+0.750≦E≦−0.833x+1.333の関係を満たす洗浄液として、実施例5と同様のpHが0.1の希塩酸を準備した。
(測定方法)
実施例5〜7の試料について、エピタキシャル成長後のHazeを測定した。測定は、KLA−Tencor社製の表面検査装置Surfscan 6220を用いた。その結果を図8に示す。なお、図8は、エピタキシャル成長後の基板表面のHazeを示す図である。
(測定結果)
図8に示すように、エピタキシャル成長後のHazeの測定において、第2洗浄工程(S50)を追加した実施例5は、第2洗浄工程を備えていない実施例6および実施例7よりもHazeが低減する結果を得た。以上説明したように、実施例5によれば第2洗浄工程(S50)を備えていることにより、基板の表面のHazeを一層低減できることがわかった。
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した実施の形態ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
本発明の実施の形態1における基板の表面処理方法を示すフローチャートである。 pHと酸化還元電位E(mV)との関係を示す図である。 本発明の実施の形態1の第1洗浄工程(S20)後の化合物半導体基板を示す概略断面図である。 本発明の実施の形態1の変形例における半導体ウエハを示す概略断面図である。 本発明の実施の形態2における化合物半導体基板の表面処理方法を示すフローチャートである。 リンス工程において使用される洗浄装置を示す断面模式図である。 基板表面のIn/Pの比とエピ後の不純物密度との関係を示す図である。 エピタキシャル成長後の基板表面のHazeを示す図である。
符号の説明
1 洗浄浴槽、3 超音波発生部材、7 制御部、9 基板、11 洗浄液、13 ホルダ。

Claims (13)

  1. インジウムを5質量%以上含有する化合物半導体からなる基板を準備する基板準備工程と、
    pHが−1以上3以下であり、かつpHの値をxとするときの酸化還元電位E(mV)が、−0.08333x+0.750≦E≦−0.833x+1.333の関係を満たす洗浄液を用いて、洗浄時間を3秒以上60秒以下として前記基板を洗浄する第1洗浄工程とを備える、化合物半導体基板の表面処理方法。
  2. 前記第1洗浄工程において、pHを−1以上1.5以下に調整する、請求項1に記載の化合物半導体基板の表面処理方法。
  3. 前記第1洗浄工程は、前記基板を純水により洗浄する第1リンス工程を含む、請求項1または2に記載の化合物半導体基板の表面処理方法。
  4. 前記第1リンス工程は、前記純水に超音波を印加する、請求項3に記載の化合物半導体基板の表面処理方法。
  5. 前記第1洗浄工程の後に、pHを2以上6.3以下の酸性に調整するとともに酸化剤を添加した洗浄液を用いて、前記基板を洗浄する第2洗浄工程をさらに備える、請求項1〜4のいずれかに記載の化合物半導体基板の表面処理方法。
  6. 前記第2洗浄工程における洗浄時間は、5秒以上60秒以下である、請求項5に記載の化合物半導体基板の表面処理方法。
  7. 前記第2洗浄工程は、前記基板を純水により洗浄する第2リンス工程を含む、請求項5または6に記載の化合物半導体基板の表面処理方法。
  8. 前記第2リンス工程は、前記純水に超音波を印加する、請求項7に記載の化合物半導体基板の表面処理方法。
  9. 前記第1洗浄工程に先立って、アルカリ性の洗浄液を用いて、前記基板を洗浄するプレ洗浄工程を備える、請求項1〜8のいずれかに記載の化合物半導体基板の表面処理方法。
  10. 前記プレ洗浄工程は、前記基板を純水で洗浄する水洗工程を含む、請求項9に記載の化合物半導体基板の表面処理方法。
  11. 請求項1〜10のいずれかに記載の化合物半導体基板の表面処理方法を行なう工程と、
    前記表面処理方法を行なう工程の後に、前記基板の表面上に成膜処理を行なう後処理工程とを備える、化合物半導体の製造方法。
  12. 請求項1〜10のいずれかに記載の化合物半導体基板の表面処理方法により処理された化合物半導体基板であって、
    前記化合物半導体基板の表面について光電子取り出し角が10°のXPS分析を行なった場合に、(III族原子の割合)/(V族原子の割合)が1.5未満である、化合物半導体基板。
  13. 異種基板と、
    前記異種基板上に形成される、請求項12に記載の化合物半導体基板とを備える、半導体ウエハ。
JP2006056212A 2006-03-02 2006-03-02 化合物半導体基板の表面処理方法、化合物半導体の製造方法、化合物半導体基板、および半導体ウエハ Pending JP2007234952A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2006056212A JP2007234952A (ja) 2006-03-02 2006-03-02 化合物半導体基板の表面処理方法、化合物半導体の製造方法、化合物半導体基板、および半導体ウエハ
EP07003901A EP1830397A3 (en) 2006-03-02 2007-02-26 Surface treatment method of compound semiconductor substrate, fabrication method of compound semiconductor, compound semiconductor substrate, and semiconductor wafer
US11/712,461 US20070207630A1 (en) 2006-03-02 2007-03-01 Surface treatment method of compound semiconductor substrate, fabrication method of compound semiconductor, compound semiconductor substrate, and semiconductor wafer
RU2007107760/28A RU2007107760A (ru) 2006-03-02 2007-03-01 Способ обработки поверхности подложки из полупроводникового соединения, способ изготовления полупроводникового соединения, подложка из полупроводникового соединения и полупроводниковая пластина
CNA2007100844024A CN101038871A (zh) 2006-03-02 2007-03-02 化合物半导体衬底、其表面处理方法及制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006056212A JP2007234952A (ja) 2006-03-02 2006-03-02 化合物半導体基板の表面処理方法、化合物半導体の製造方法、化合物半導体基板、および半導体ウエハ

Publications (1)

Publication Number Publication Date
JP2007234952A true JP2007234952A (ja) 2007-09-13

Family

ID=38197886

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006056212A Pending JP2007234952A (ja) 2006-03-02 2006-03-02 化合物半導体基板の表面処理方法、化合物半導体の製造方法、化合物半導体基板、および半導体ウエハ

Country Status (5)

Country Link
US (1) US20070207630A1 (ja)
EP (1) EP1830397A3 (ja)
JP (1) JP2007234952A (ja)
CN (1) CN101038871A (ja)
RU (1) RU2007107760A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016013239A1 (ja) * 2014-07-22 2016-01-28 住友電気工業株式会社 化合物半導体を洗浄する方法、化合物半導体の洗浄用の溶液
US20170363406A1 (en) 2015-02-09 2017-12-21 Sumitomo Electric Industries, Ltd. Indium phosphide substrate, method of inspecting indium phosphide substrate, and method of producing indium phosphide substrate

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080206992A1 (en) * 2006-12-29 2008-08-28 Siltron Inc. Method for manufacturing high flatness silicon wafer
JP4552968B2 (ja) 2007-05-29 2010-09-29 住友電気工業株式会社 化合物半導体基板の研磨方法、化合物半導体基板、化合物半導体エピ基板の製造方法および化合物半導体エピ基板
US8317934B2 (en) * 2009-05-13 2012-11-27 Lam Research Corporation Multi-stage substrate cleaning method and apparatus
CN102134491B (zh) * 2010-11-26 2013-03-06 中国科学院上海技术物理研究所 一种氮化镓表面腐蚀液及腐蚀方法
CN102789964B (zh) * 2011-05-16 2015-02-04 北京通美晶体技术有限公司 Ⅲ-ⅴ族化合物半导体晶片及其清洗方法
JP2014210690A (ja) * 2013-04-22 2014-11-13 住友電気工業株式会社 炭化珪素基板の製造方法
CN109668532B (zh) * 2019-01-25 2021-04-13 北京航天时代激光导航技术有限责任公司 一种基片表面检测方法及装置
CN109994372A (zh) * 2019-04-15 2019-07-09 西安奕斯伟硅片技术有限公司 晶圆清洗方法及晶圆清洗装置
CN113146451B (zh) * 2021-03-26 2022-02-22 中锗科技有限公司 一种1英寸锗加工片的抛光方法
CN113690128A (zh) * 2021-08-27 2021-11-23 珠海鼎泰芯源晶体有限公司 一种磷化铟晶片的清洗方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05166785A (ja) 1991-12-18 1993-07-02 Nikko Kyodo Co Ltd 半導体ウェーハの保存方法
JPH07211688A (ja) 1993-05-17 1995-08-11 Japan Energy Corp 化合物半導体基板の製造方法
JP2743823B2 (ja) * 1994-03-25 1998-04-22 日本電気株式会社 半導体基板のウエット処理方法
JP3649771B2 (ja) * 1995-05-15 2005-05-18 栗田工業株式会社 洗浄方法
CN100552888C (zh) * 2003-10-27 2009-10-21 住友电气工业株式会社 氮化镓半导体衬底及其制造方法
JP4789099B2 (ja) * 2003-12-17 2011-10-05 横河電機株式会社 入出力装置
JP2007005472A (ja) * 2005-06-22 2007-01-11 Sumitomo Electric Ind Ltd 基板の表面処理方法およびiii−v族化合物半導体の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016013239A1 (ja) * 2014-07-22 2016-01-28 住友電気工業株式会社 化合物半導体を洗浄する方法、化合物半導体の洗浄用の溶液
US10043654B2 (en) 2014-07-22 2018-08-07 Sumitomo Electric Industries, Ltd. Method for rinsing compound semiconductor, solution for rinsing compound semiconductor containing gallium as constituent element, method for fabricating compound semiconductor device, method for fabricating gallium nitride substrate, and gallium nitride substrate
US20170363406A1 (en) 2015-02-09 2017-12-21 Sumitomo Electric Industries, Ltd. Indium phosphide substrate, method of inspecting indium phosphide substrate, and method of producing indium phosphide substrate
US10473445B2 (en) 2015-02-09 2019-11-12 Sumitomo Electric Industries, Ltd. Indium phosphide substrate, method of inspecting indium phosphide substrate, and method of producing indium phosphide substrate
US10663277B2 (en) 2015-02-09 2020-05-26 Sumitomo Electric Industries, Ltd. Indium phosphide substrate, method of inspecting indium phosphide substrate, and method of producing indium phosphide substrate

Also Published As

Publication number Publication date
RU2007107760A (ru) 2008-09-10
EP1830397A3 (en) 2009-09-16
US20070207630A1 (en) 2007-09-06
CN101038871A (zh) 2007-09-19
EP1830397A2 (en) 2007-09-05

Similar Documents

Publication Publication Date Title
JP2007234952A (ja) 化合物半導体基板の表面処理方法、化合物半導体の製造方法、化合物半導体基板、および半導体ウエハ
JP4207976B2 (ja) 化合物半導体基板の表面処理方法、および化合物半導体結晶の製造方法
EP1737026B1 (en) Method of surface treating III-V semiconductor compound based substrates and method of manufacturing III-V compound semiconductors
JP4552968B2 (ja) 化合物半導体基板の研磨方法、化合物半導体基板、化合物半導体エピ基板の製造方法および化合物半導体エピ基板
KR100394972B1 (ko) 에피택셜 코팅 반도체웨이퍼 및 그 제조방법
US20080292877A1 (en) Method of Cleaning Gaas Substrate, Method of Producing Gaas Substrate, Method of Fabricating Epitaxial Susbstrate, and Gaas Wafer
EP1635396A1 (en) Laminated semiconductor substrate and process for producing the same
KR101377240B1 (ko) 실리콘 웨이퍼의 세정 방법 및, 그 세정 방법을 이용한 에피택셜 웨이퍼의 제조 방법
KR101966416B1 (ko) 실리콘 웨이퍼의 연마방법 및 에피택셜 웨이퍼의 제조방법
JP2006222453A (ja) シリコンウエーハの製造方法及びシリコンウエーハ並びにsoiウエーハ
JPWO2012157476A1 (ja) 化合物半導体基板
TWI502635B (zh) Iii-v族化合物半導體基板之製造方法、磊晶晶圓之製造方法、iii-v族化合物半導體基板及磊晶晶圓
JP3066750B2 (ja) 半導体ウェーハの製造方法
TWI753114B (zh) GaAs基板及其製造方法
US20090203212A1 (en) Surface Grinding Method and Manufacturing Method for Semiconductor Wafer
JP4857738B2 (ja) 半導体ウエーハの洗浄方法および製造方法
JP2006269960A (ja) 半導体基板の洗浄方法、および半導体基板の製造方法
JP2000091279A (ja) 被鏡面研磨用半導体基板及び半導体基板の製造方法
JP3718419B2 (ja) シリコンエピタキシャルウェーハの製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090302

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090317

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090413

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090526

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090724

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090825