KR101966416B1 - 실리콘 웨이퍼의 연마방법 및 에피택셜 웨이퍼의 제조방법 - Google Patents

실리콘 웨이퍼의 연마방법 및 에피택셜 웨이퍼의 제조방법 Download PDF

Info

Publication number
KR101966416B1
KR101966416B1 KR1020157029910A KR20157029910A KR101966416B1 KR 101966416 B1 KR101966416 B1 KR 101966416B1 KR 1020157029910 A KR1020157029910 A KR 1020157029910A KR 20157029910 A KR20157029910 A KR 20157029910A KR 101966416 B1 KR101966416 B1 KR 101966416B1
Authority
KR
South Korea
Prior art keywords
silicon wafer
polishing
wafer
epitaxial
pid
Prior art date
Application number
KR1020157029910A
Other languages
English (en)
Other versions
KR20150143506A (ko
Inventor
히데키 사토
Original Assignee
신에쯔 한도타이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쯔 한도타이 가부시키가이샤 filed Critical 신에쯔 한도타이 가부시키가이샤
Publication of KR20150143506A publication Critical patent/KR20150143506A/ko
Application granted granted Critical
Publication of KR101966416B1 publication Critical patent/KR101966416B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • C—CHEMISTRY; METALLURGY
    • C11—ANIMAL OR VEGETABLE OILS, FATS, FATTY SUBSTANCES OR WAXES; FATTY ACIDS THEREFROM; DETERGENTS; CANDLES
    • C11D—DETERGENT COMPOSITIONS; USE OF SINGLE SUBSTANCES AS DETERGENTS; SOAP OR SOAP-MAKING; RESIN SOAPS; RECOVERY OF GLYCEROL
    • C11D2111/00—Cleaning compositions characterised by the objects to be cleaned; Cleaning compositions characterised by non-standard cleaning or washing processes
    • C11D2111/10—Objects to be cleaned
    • C11D2111/14—Hard surfaces
    • C11D2111/22—Electronic devices, e.g. PCBs or semiconductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

본 발명은, 실리콘 웨이퍼에 경면연마공정을 실시한 실리콘 웨이퍼의 연마방법으로서, 상기 경면연마공정에 있어서, 상기 실리콘 웨이퍼에 조연마를 행하고, 그 후, 실리콘 웨이퍼의 표면에 대하여, 오존가스 또는 오존수를 이용한 산화처리 및 불산증기 또는 불산수용액을 이용한 산화막 제거처리에 의해, 실리콘 웨이퍼의 표면에 부착되어 있는 금속불순물을 제거하는 처리를 행하고 나서, 마무리연마를 행하는 실리콘 웨이퍼의 연마방법을 제공한다. 이에 따라, 경면연마공정에 의해 실리콘 웨이퍼에 PID가 발생하는 것을 방지할 수 있고, 경면연마공정 후의 실리콘 웨이퍼나, 후공정에서 에피택셜층을 적층한 에피택셜 웨이퍼의 표면품질의 악화를 방지할 수 있는 실리콘 웨이퍼의 연마방법 및 에피택셜 웨이퍼의 제조방법이 제공된다.

Description

실리콘 웨이퍼의 연마방법 및 에피택셜 웨이퍼의 제조방법{METHOD FOR POLISHING SILICON WAFER AND METHOD FOR PRODUCING EPITAXIAL WAFER}
본 발명은, 실리콘 웨이퍼의 연마방법 및 에피택셜 웨이퍼의 제조방법에 관한 것이다.
반도체 실리콘 웨이퍼의 에피택셜 성장공정에 있어서 발생하는 에피택셜층의 요철은, 전(前)공정인 경면(鏡面)연마공정에서 발생하는 흠집이나 PID(Polishing Induced Defect)에서 유래하는 것이 공지이다.
경면연마후의 웨이퍼 상에서의 흠집은 결정결함인 전위(轉位)를 수반하고 있다. 더 나아가, 이 흠집이 도입된 웨이퍼 상에 에피택셜 성장을 행하면, 전위가 전파하여 에피택셜층에도 전위가 발생하고, 에피택셜층의 품질도 열화된다. 이로부터, 경면연마후에 에피택셜 성장 전의 웨이퍼는, 흠집이 없는 웨이퍼인 것이 중요하다.
도 7은, 경면연마 후의 웨이퍼(폴리쉬드 웨이퍼) 상에 흠집 등의 변형이 남아 있는 것에 에피택셜 성장을 행했을 때 발생하는, 에피택셜층 중의 에피택셜 결함을 포착한 것이다. 또한 좌하단의 확대도는, 에피택셜층과 기판계면 부근에 변형이 존재해 있는 모습을 나타내고 있다.
한편, PID 상에 에피택셜 성장을 행하면 에피택셜층의 최표면에 PID의 형상을 반영한 볼록부(돌기)가 발생하는 것이 확인된다. 또한, 이 볼록부 바로 아래의 에피택셜층 내부에는 전위 등의 결함은 존재하지 않으며, 결정성에 흐트러짐이 없는 에피택셜층인 것을 확인할 수 있다.
도 8(A)는, 폴리쉬드 웨이퍼 상에 있는 PID를 레이저 현미경(Lasertec Corporation제의 MAGICS)으로 관찰한 이미지이며, 도 8(B)는, 그 위에 에피택셜 성장을 행했을 때의 동점좌표의 관찰이미지이다. 에피택셜 성장 후의 이미지에 있는 바와 같이, PID에 기인하는 돌기를 볼 수 있다.
도 9는, PID가 확인된 웨이퍼에 에피택셜 성장을 행하고, PID와 동점좌표에 관찰되는 볼록형상의 에피택셜층의 단면을 TEM관찰한 결과이다. 에피택셜층 중은 무결함인데, 에피택셜층의 최표면만 폭 200nm에 걸쳐서 볼록형상을 나타내고 있고, 그 높이는 2~3nm 정도인 것을 알 수 있다.
종래기술에서는, 흠집계의 결함에 대해서는, 경면연마에 있어서의 절삭량을 충분히 확보함으로써 저감할 수 있다.
한편, PID에 관해서는, 특허문헌 1 등 다양한 방법을 이용하여 연마장치나 연마포 등을 충분히 관리하고 나서 감소시키는 수법이 주류이다. 또한, PID에 대한 종래기술에서는, 경면연마 후, 에피택셜 성장 직전에 특허문헌 2와 같은 세정을 행하는 것도 들 수 있다.
일본특허공개 2008-205147호 공보 국제공개 제2010/150547호
상기와 같이, 종래에는 PID 대책으로서 특허문헌 1, 2와 같은 수법이 채택되고 있으나, 폴리쉬드 웨이퍼나, 그 위에 에피택셜층이 형성된 에피택셜 웨이퍼의 표면품질의 악화를 방지하기에는 불충분하였다.
따라서, 본 발명자는 PID에 대하여 조사를 행하였다.
우선, 실리콘 잉곳을 슬라이스하고, 연삭 등을 행한 후, 경면연마를 실시한 실리콘 웨이퍼의 표면에 존재하는 PID에 관하여, 직접 SEM(Scanning Electro Microscopy) 관찰 및 EDX(Energy Dispersive X-ray spectroscopy) 분석을 행하면 PID부로부터 금속을 나타내는 발생X선의 피크가 검출되었다.
도 3(A)에 나타낸 예에서는, 실리콘 외에, 금속불순물의 Zr(2.042keV)이 검출되었다. 또한, 도 3(B)에 나타낸 예에서는 금속불순물의 Ni(0.851keV)가 검출되었다.
또한, 동일한 분석을 스크래치 및 흠집의 부분에서 행한 경우도 마찬가지로 금속의 피크가 얻어졌다.
도 4에 나타낸 흠집 중에서 금속불순물의 Ni가 검출되었다.
또한, PID에 대하여 더욱 조사를 진행하여, PID의 단면구조를 TEM으로 관찰하면, PID의 전체높이 3~6nm 중, 상층부의 2nm 정도는 금속부착물인 것이 EDX분석으로 명백해졌다.
도 5(A)는 PID의 SEM이미지이며, 도 5(B)는 그 PID의 단면TEM 관찰이미지이며, 도 5(C)는 그 확대도이다. 또한 도 5(D)는 PID최표층부의 EDX분석결과이다. EDX분석결과와 같이, PID의 표층의 부분에서 Zr이 검출되었다.
또한, 이 외에, 조사로 검출된 금속종은 Fe, Ni, Zr이었다.
이들은 연삭지석(砥石) 성분의 분석결과 및 지립(砥粒)의 분석결과와도 일치한다. 표 1에 연삭지석의 성분분석을 나타낸다.
[표 1]
Figure 112015099974378-pct00001

상기 서술한 금속불순물이 PID에 부착되는 메커니즘은 이하와 같이 추찰된다. 이 메커니즘의 개략을 도 6에 나타낸다.
우선, 실리콘단결정을 와이어 소(ソ-)로 웨이퍼에 슬라이스한다. 본 공정에서는 슬라이스 와이어 및 슬러리의 지립 및 그 압력에 의해 웨이퍼에 가공 데미지가 도입된다.
그리고, 세정 후, 가공 데미지를 제거하기 위하여 산 혹은 알칼리 용액에 의해 에칭을 행하여, 도입된 데미지를 강제적으로 제거한다. 이때 데미지의 전부가 다 제거되지 않는 경우나, 슬라이스시에 도입된 균열과 같이 신장된, 이른바 크랙은 다 제거되지 않는 경우가 있다.
또한 그 후, 지석이나 지립에 의한 연삭 혹은, 랩(ラップ) 혹은 그 양쪽에 의해 잔류하는 변형의 제거를 행한다. 상기 서술한 공정에서는 제거되는 변형이 있는 한편, 새롭게 변형이 도입된다. 이에 따라 슬라이스 공정에서 도입되어 잔류하는 변형과, 연삭 혹은 랩에 의해 도입되는 변형이 복합변형으로서 잔류하게 된다. 세정 후, 다음 공정으로 보내진다.
그리고 상기 복합변형의 간극에 상기 서술한 금속불순물이 취입되어, 잔류변형이 다음 연마공정에 의해 제거될 때, 금속불순물이 표층에 나타나면 금속의 경도와 실리콘의 경도차에 의해 연마량(硏磨代)에 차가 발생하여, PID가 된다고 본 발명자는 추찰하였다.
일반적으로 금속불순물은 각종 세정공정에서 제거되는 경우가 있는데, 도입된 변형의 약간의 간극이나 그 구조에 따라서는 세정약액(藥液)의 충분한 대류가 일어나지 않아 다 제거되지 않는다고 본 발명자는 예견하였다. 또한, 이는, 과거의 SEM-EDS분석예에서 웨이퍼 표면의 흠집으로부터 Ni이 검출된 것으로부터도 추찰할 수 있다.
여기서, 예를 들어 특허문헌 2의 경면연마공정 후의 세정방법에서는 PID 자체는 제거할 수 있을지도 모르나, 제거 후의 웨이퍼 표면에 오목형상을 만들게 된다. 오목형상에 의해서는, 그 후의 에피택셜 성장공정에 있어서, 전위를 수반하는 에피택셜 결함을 유발할 가능성이 있다. 따라서 특허문헌 2의 세정방법에서는 상기 서술한 바와 같이 PID 대책으로는 불충분하다.
본 발명은, 상기 문제점을 감안하여 이루어진 것으로서, 경면연마공정에 의해 실리콘 웨이퍼에 PID가 발생하는 것을 방지할 수 있고, 경면연마공정 후의 실리콘 웨이퍼나, 후공정에서 에피택셜층을 적층한 에피택셜 웨이퍼의 표면품질의 악화를 방지할 수 있는 실리콘 웨이퍼의 연마방법 및 에피택셜 웨이퍼의 제조방법을 제공하는 것을 목적으로 한다.
제거로 강제적으로 공정계 외로 배제할 수 있다.
따라서, 그 후의 마무리연마에 있어서, PID의 발생요인이 되는 실리콘 웨이퍼 표면에 있어서의 실리콘과 금속의 경도차는 발생하지 않아, 균일하게 마무리연마할 수 있다. 이에 따라, PID도 존재하지 않아, 평탄하고 고품질의 폴리쉬드 웨이퍼를 제조할 수 있다.
더 나아가, 이러한 고품질의 폴리쉬드 웨이퍼를 얻을 수 있으므로, 후공정에서 에피택셜층을 적층한 경우에는, 표면에 PID에 의한 돌기도 생기지 않아, 표면품질이 우수한 에피택셜 웨이퍼를 얻을 수 있다.
또한, 상기 금속불순물 제거처리를 행한 실리콘 웨이퍼에, RCA세정을 행할 수 있다.
이와 같이 하면, 웨이퍼 표면의 유기물계 파티클이나 금속파티클을 제거할 수 있다.
또한, 상기 마무리연마를 행한 실리콘 웨이퍼에, 마무리세정을 행할 수 있다.
이와 같이 하면, 마무리연마 후의 웨이퍼 표면 상에 존재하는 여러 가지 파티클을 제거할 수 있다.
또한, 본 발명은, 상기 실리콘 웨이퍼의 연마방법에 의해 경면연마공정을 실시한 실리콘 웨이퍼의 표면에, 에피택셜층을 형성하는 것을 특징으로 하는 에피택셜 웨이퍼의 제조방법을 제공한다.
이러한 에피택셜 웨이퍼의 제조방법이면, PID의 발생이 억제된 폴리쉬드 웨이퍼에 에피택셜층을 형성할 수 있으므로, PID기인의 돌기의 발생이 억제된, 표면품질이 우수한 에피택셜 웨이퍼를 얻을 수 있다.
이상과 같이, 본 발명에 따르면, 경면연마공정에 있어서, 실리콘 웨이퍼의 표면에 부착된 금속불순물을 제거할 수 있고, 마무리연마 후, PID의 발생이 억제된, 평탄하고 고품질의 폴리쉬드 웨이퍼를 얻을 수 있다. 또한, PID기인의 돌기의 발생이 억제된, 표면품질이 우수한 에피택셜 웨이퍼를 얻을 수 있다.
도 1은 본 발명의 실리콘 웨이퍼의 연마방법 및 에피택셜 웨이퍼의 제조방법에 있어서의 처리공정의 일례를 나타낸 플로우도이다.
도 2는 실시예, 비교예에 있어서의 조연마 후의 실리콘 웨이퍼, 폴리쉬드 웨이퍼, 에피택셜 웨이퍼의 표면검사결과이다.
도 3은 PID부로부터의 금속을 나타낸 발생X선의 피크의 일례를 나타낸 측정도이다. (A) Zr의 검출예, (B) Ni의 검출예.
도 4는 흠집의 관찰도 및 흠집으로부터의 금속(Ni)을 나타낸 발생X선의 피크의 일례를 나타낸 측정도이다.
도 5는 (A) PID의 SEM상이다. (B) PID의 단면TEM관찰상이며, (C)는 그 확대도이다. (D) PID최표층부의 EDX분석결과이다.
도 6은 금속불순물이 PID에 부착되는 메커니즘의 개략을 나타낸 설명도이다.
도 7은 에피택셜층 중의 에피택셜 결함의 일례를 나타낸 관찰도이다.
도 8은 (A) 폴리쉬드 웨이퍼 상에 있는 PID의 관찰도이다. (B) 에피택셜 성장을 행했을 때의 동점좌표에 있는 돌기의 관찰도이다.
도 9는 PID가 확인된 실리콘 웨이퍼에 에피택셜 성장을 행하고, PID와 동점좌표에 관찰되는 볼록형상의 에피택셜층의 단면의 관찰도이다.
이하, 본 발명에 대하여, 실시태양의 일례로서, 도면을 참조하여 상세하게 설명하는데, 본 발명은 이에 한정되는 것은 아니다.
본 발명자는 실리콘 웨이퍼 표면의 PID에 대하여 예의연구를 행하였다. 그 결과, 슬라이스 공정, 연삭·랩공정 등에 의해 발생한 복합변형에 금속불순물이 취입되고, 경면연마공정에 있어서 복합변형을 제거할 때, 금속과 실리콘의 경도차에 의해 연마량에 차가 생겨 PID가 발생하는 것을 알 수 있었다.
또한, 예를 들어 특허문헌 2와 같은 세정방법에서는, 세정 후의 폴리쉬드 웨이퍼에 오목형상이 생기고, 그 후의 에피택셜 성장공정에 있어서 전위를 수반하는 에피택셜 결함을 유발하여, PID 대책으로는 불충분하다.
따라서 본 발명자는, 조연마 후, 오존가스를 이용한 처리 등을 행함으로써 금속불순물을 제거하고 나서 마무리연마하면, PID의 발생이 억제되고, 상기와 같은 오목형상도 없는 표면품질이 높은 폴리쉬드 웨이퍼나 에피택셜 웨이퍼를 얻을 수 있는 것을 발견하고, 본 발명을 완성시켰다.
도 1은, 본 발명의 실리콘 웨이퍼의 연마방법 및 에피택셜 웨이퍼의 제조방법에 있어서의 처리공정의 일례를 나타낸 플로우도이다.
(슬라이스 공정)
쵸크랄스키법 등에 의해 제조한 실리콘 잉곳을 와이어 소에 의해 웨이퍼상으로 슬라이스한다.
(연삭·랩공정)
얻어진 슬라이스 웨이퍼에 대하여, 가공 데미지 제거를 위한 에칭을 행한 후, 연삭공정 혹은 랩공정, 또는 이들 양방의 공정을 실시한다.
또한, 이들 공정의 전후에 있어서, 필요에 따라 적당히 세정을 행할 수 있다. 예를 들어 도 1에 나타낸 바와 같이, 연삭·랩공정 후, RCA세정을 행할 수 있다. 이에 따라, 웨이퍼 표면의 유기물계 파티클이나 금속 파티클 등을 제거할 수 있다.
(경면연마공정)
<조연마>
이어서 경면연마공정을 실시한다. 이 경면연마공정에 있어서, 우선 조연마를 행한다.
조연마에서는, 예를 들어, 회전가능한 정반 상에 첩부된 연마포와, 연마헤드의 웨이퍼 지지반(盤)에 지지된 실리콘 웨이퍼를 적절한 압력으로 접촉하여 연마한다. 이때, 콜로이달 실리카를 함유한 알칼리 용액(연마슬러리, 연마제 등이라 불림)이 이용되고 있다. 이러한 연마제를 연마포와 실리콘 웨이퍼의 접촉면에 첨가함으로써, 연마슬러리와 실리콘 웨이퍼가 메카노케미컬 작용을 일으키고, 연마가 진행된다.
연마장치로는 양면연마장치, 편면연마장치 중 어느 하나를 이용할 수도 있다. 또한, 연마슬러리의 조성, 온도, 연마압력, 연마량, 연마속도 등의 각종 조건도 특별히 한정되지 않는다.
더 나아가, 이 조연마로서, 1단계의 연마뿐만 아니라, 복수단계의 연마를 행할 수도 있다. 예를 들어 2단계로 나누고, 2차연마에서는 1차연마보다 눈금이 미세한 연마제나 연마포를 이용하여, 단계적으로 조연마를 행할 수 있다.
<RCA세정, 순수세정>
상기와 같이 하여 조연마를 행한 후, RCA세정에 의해 웨이퍼 표면의 유기물계 파티클이나 금속파티클 등을 제거한다. 그 후, 순수로 린스를 행한다(순수세정). 린스공정은 배치(Batch)식으로 이용되는 침지유수에 의한 오버플로우방식 혹은 분사식 중 어느 것이어도 상관없다.
<불산처리, 순수세정>
그리고, 불산수용액에 침지 혹은 불산수용액을 분사시켜, 웨이퍼 표면의 실리콘산화물을 제거한다. 이 불산수용액의 용액농도는 예를 들어 1~5% 정도의 농도로 사용할 수 있는데, 특별히 이 농도로 한정되는 것은 아니다. 불산농도가 필요 이상으로 높기 때문에 새로운 파티클의 부착이 촉진되는 것을 효과적으로 방지하기 위하여, 바람직하게는 5% 이하로 하면 된다. 불산수용액으로의 침지시간 혹은 불산수용액의 분사시간은 농도에 따라 변화시킬 수 있는데, 기준으로는, 예를 들어 실리콘 웨이퍼 표면이 발수성이 되는 정도의 시간을 설정할 수 있다. 침지시간이나 분사시간도 길어짐에 따라 파티클부착이 촉진되므로, 발수성이 확보되는 최소한으로 설정하는 것이 바람직하다.
그 후, 순수로 린스를 행하여, 스핀건조 혹은 IPA건조 등으로 실리콘 웨이퍼를 건조한다.
<금속불순물 제거처리>
이어서, 실리콘 웨이퍼의 표면에 부착되어 있는 금속불순물을 제거하는 처리를 행한다.
여기서는, 오존가스(오존수)를 이용한 산화처리 및 불산수용액(불산증기)을 이용한 산화막 제거처리를 포함하는 경우에 대하여 설명한다.
우선, 상기 서술한 조연마 후, 세정을 행한 실리콘 웨이퍼의 표면을 오존가스를 이용하여 산화시킨다. 이때, 실리콘 웨이퍼 표면에 있어서, 복합변형이나 흠집, 마이크로크랙 중에 매몰된 금속불순물이 부착되어 있는 개소도 포함하고, 실리콘은 강제적으로 산화되어 실리콘 산화막을 형성한다. 특히 그 부착물 주위의 실리콘의 산화막성장속도는 빨라지는 경향이 있으므로, 부착물을 끌어들이듯이 실리콘 산화막이 형성된다.
오존가스에 의한 강제 산화시간은 특별히 한정되지 않으나, 1분 이상으로 함으로써, 보다 충분한 실리콘 산화막을 형성할 수 있다. 보다 바람직하게는 3분 이상으로 할 수 있다.
또한 오존가스에 의한 강제 산화는, 밀폐된 용기 내에서 오존가스를 끊임없이 공급하면서 행하는 것이 바람직한데, 이것으로 한정되지 않고, 개방된 용기 내에서 실리콘 웨이퍼 표면에 오존가스를 직접 분사하는 방법을 이용해도 동일한 효과를 얻을 수 있다.
또한, 강제 산화는 오존가스에 한정되지 않고 오존수에 의해서도 동일한 효과를 얻을 수 있다.
이와 같이 오존가스, 오존수 중 어느 하나를 이용해도 되는데, 미세한 흠집 등으로 널리 퍼지기 쉽도록 오존가스를 이용하는 것이 보다 바람직하다.
그 후, 불산수용액에 침지 혹은 불산수용액을 분사하고, 강제 산화에 의해 실리콘 웨이퍼 표층에 성장한 실리콘산화물과 함께 금속불순물의 부착물을 제거한다.
또한, 불산수용액에 한정되지 않고 불산증기에 의해서도 동일한 효과를 얻을 수 있다.
이와 같이 불산수용액, 불산증기 중 어느 하나를 이용할 수도 있는데, 금속불순물을 웨이퍼 표면으로부터 제거하여 계외로 배출하는 점을 감안하면 불산수용액을 실리콘 웨이퍼 표면에 분사시키는 형태가 보다 바람직하다.
<RCA세정, 순수세정>
이상과 같은 금속불순물 제거처리를 행한 후, 순수로 린스를 행한다. 그리고 공기 중의 환경파티클의 부착을 방지하기 위하여, 보다 바람직하게는 수몰한 채로 다음 공정의 마무리연마로 투입한다.
또는, 금속불순물 제거처리를 행한 후, RCA세정을 실시하고 나서 순수로 린스를 행할 수도 있다. 이와 같이 함으로써, 실리콘 웨이퍼 표면의 파티클을 보다 한층 제거하고 나서, 이 후에 앞두고 있는 마무리연마를 실시할 수 있다.
<마무리연마>
이어서 마무리연마를 행한다. 마무리연마에서는, 흠집의 잔흔이나 마이크로크랙 등의 깊이를 충분히 제거할 수 있는 양의 절삭량을 확보한다. 이때의 절삭량은 특별히 한정되지 않고, 지금까지의 공정 등에 따라 변화하는 것인데, 10nm 이상이 바람직하다.
사용하는 연마장치, 연마슬러리의 조성, 온도, 연마압력, 연마량, 연마속도 등의 각종 조건도 특별히 한정되지 않고, 종래의 조건 어느 것이나 채용할 수 있고, 그때마다 결정할 수 있다.
<마무리세정>
그리고, 마무리연마 후에 마무리세정을 행한다. 마무리세정의 방법은 특별히 한정되지 않고, 적당히 결정할 수 있다. 여기서는 RCA세정 및 순수세정으로 하였다. 마무리연마 후의 웨이퍼 표면에 존재하는 다양한 파티클을 제거할 수 있는 세정방법이면 된다.
본 발명에 있어서는, 마무리연마 전에 실리콘 웨이퍼 표면의 금속불순물을 제거하고 있으므로, 마무리연마에 있어서, PID의 발생요인이 되는 실리콘 웨이퍼 표면에 있어서의 실리콘과 금속의 경도차는 발생하지 않는다. 따라서, 마무리연마 후에 있어서는, PID의 수가 매우 억제되어 있고, 표면이 균일하게 마무리연마되어, 평탄하고 고품질의 폴리쉬드 웨이퍼를 얻을 수 있다.
경면연마공정 후, 특허문헌 2와 같은 세정을 행할 필요도 없고, 표면에 오목형상도 발생하지 않아, 표면품질이 우수한 폴리쉬드 웨이퍼를 본 발명의 연마방법에 의해 얻을 수 있다.
(에피택셜 성장공정)
그리고, 상기와 같은 경면연마공정을 실시한 실리콘 웨이퍼에 대하여 에피택셜층을 형성한다.
에피택셜층의 형성방법 자체는 특별히 한정되지 않고, 예를 들어 종래와 동일한 방법을 이용할 수 있다.
에피택셜 성장장치 내에 실리콘 웨이퍼를 배치하고, 예를 들어 H2 분위기 중에 규소화합물 가스인 SiCl4, SiHCl3, SiH2Cl2, SiH4 등의 가스와 도펀트 가스인 B2H6가스나 PH3 등의 가스를 공급하여, 1000~1300℃의 온도역에서 에피택셜층을 적층시킬 수 있다.
본 발명에 있어서는, 에피택셜층을 형성하는 대상의 실리콘 웨이퍼의 표면에는, 상기와 같은 경면연마공정을 실시하고 있으므로 PID가 존재하지 않고, 이에 따라, 에피택셜층을 형성해도, 에피택셜층 표면에, 종래와 같은 PID기인의 돌기의 발생이 대폭 억제된다. 따라서 표면품질이 우수한 에피택셜 웨이퍼를 얻을 수 있다.
[실시예]
이하, 실시예 및 비교예를 나타내어 본 발명을 보다 구체적으로 설명하는데, 본 발명은 이들로 한정되는 것은 아니다.
(실시예)
본 발명의 실리콘 웨이퍼의 연마방법 및 에피택셜 웨이퍼의 제조방법을 실시하였다.
도 1에 나타낸 바와 같이, CZ실리콘 잉곳을 와이어 소에 의해 웨이퍼상으로 잘라내고, 그 중, 3매의 실리콘 웨이퍼에 대하여 연삭공정을 실시하여, RCA세정을 행하였다. 그 후, 경면연마공정을 실시하였다. 또한, 직경 300mm, 결정방위 <100>인 실리콘 웨이퍼를 이용하였다.
경면연마공정에서는, 우선 조연마를 행하고, 그 후, RCA세정, 순수세정, 불산처리, 순수세정을 차례로 행하여, 조연마 후의 실리콘 웨이퍼를 얻었다.
조연마(1차 연마·2차 연마)의 조건은 이하와 같다.
우선, 전처리로서, 연삭·랩공정을 행한 실리콘 웨이퍼를 NaOH에 의해 20μm의 에칭을 행하였다.
이어서, 양면연마장치에서, 실리콘 웨이퍼의 양면을 콜로이달 실리카를 주성분으로 하는 알칼리 용액의 연마제로 1차 연마를 행하였다. 최저 10μm의 연마량이면 되고, 여기서는 10μm의 연마량으로 하였다. 또한, 연마포에는 발포 우레탄을 이용하였다.
이어서, 편면연마장치에서, 동일하게 폴리우레탄부직포의 연마포와 NaOH 베이스의 콜로이달 실리카의 연마제를 이용하여, 연마량 1μm 정도의 2차 연마를 행하였다.
그리고, 조연마 후의 실리콘 웨이퍼에 대하여 금속불순물 제거처리를 행하였다. 여기서는, 우선, 용기 내에 실리콘 웨이퍼를 배치함과 함께, 오존가스를 용기 내에 계속 공급하여, 이 오존가스에 의해 실리콘 웨이퍼의 표면을 산화처리하였다. 이 오존가스에 의한 강제 산화시간은 3분으로 하였다.
이어서, 농도 1%의 불산수용액을 준비하고, 이것을 실리콘 웨이퍼의 표면에 1분간 분사함으로써, 실리콘 웨이퍼 표면에 부착된 금속불순물을 실리콘 산화막채로 제거하였다.
산화막 제거처리로서, 상기 1분간의 분사에 의한 처리를 총 2회 행하였다.
그 후, 순수세정을 행하였다.
그 후에 마무리연마를 행하였다. 이 마무리연마에서는 연마절삭량을 관리기준으로 하여, 80nm 이상의 절삭량을 확보할 수 있는 충분한 연마량으로 하였다. 그리고 마무리연마 후, RCA세정 및 순수세정을 행하여, 폴리쉬드 웨이퍼를 얻었다.
또한, 마무리연마의 기타 조건은 이하와 같다.
편면연마장치에서, 폴리우레탄의 스웨이드의 연마포와 NH4OH 베이스의 콜로이달 실리카의 연마제를 이용하여 마무리연마를 행하였다.
또한, 연마속도는 10nm/min 이하로 하고, 연마시간은 2.5분 행하였다.
상기와 같이 하여 얻은 폴리쉬드 웨이퍼의 표면에 에피택셜층을 형성하였다. 에피택셜 성장장치 내에 폴리쉬드 웨이퍼를 재치하고, H2분위기 중에 규소화합물가스인 SiCl4를 도입하면서, 1130℃에서 두께 3μm인 에피택셜층을 기상성장하였다.
이와 같이 하여 에피택셜 웨이퍼를 얻었다.
(비교예)
종래의 실리콘 웨이퍼의 연마방법 및 에피택셜 웨이퍼의 제조방법을 실시하였다. 보다 구체적으로는, 금속불순물 제거공정을 행하지 않은 것 이외는 실시예와 동일하게 하고 실리콘 웨이퍼를 연마하여, 직경 300mm, 결정방위 <100>인 폴리쉬드 웨이퍼를 얻었다.
그리고, 이 폴리쉬드 웨이퍼 상에, 실시예와 동일한 조건으로 에피택셜층을 기상성장하여, 에피택셜 웨이퍼를 얻었다.
여기서, 실시예 및 비교예에서 얻어진 조연마 후의 실리콘 웨이퍼, 폴리쉬드 웨이퍼, 에피택셜 웨이퍼에 대하여, 레이저 현미경(Lasertec Corporation제 MAGICS)에 의해 실리콘 웨이퍼의 표면검사를 행하여, 연마 후에 확인되는 결함수가 각 공정에서 어느 정도까지 저감되어 있는지를 비교하였다.
이 표면검사결과를 도 2에 나타낸다. 도 2의 실리콘 웨이퍼 중의 점은 결함(PID 등)을 나타내고 있다. 도 2에 나타낸 바와 같이, 실시예에서의 결함수는, 조연마 후의 실리콘 웨이퍼, 폴리쉬드 웨이퍼, 에피택셜 웨이퍼에 있어서, 차례로, 1080개, 26개, 7개였다. 또한, 비교예에서의 결함수는, 차례로, 1279개, 585개, 225개였다.
비교예에서는, 마무리연마 후의 폴리쉬드 웨이퍼의 결함수가 조연마 후에 대하여 45% 정도까지 감소되어 있는 것에 반해, 본 발명을 실시한 실시예에서는 3% 정도까지 감소되어 있다.
나아가 에피택셜 성장 후에 있어서의 결함수에 대하여 비교하면, 비교예에서는 18% 정도까지 감소되어 있는 것에 반해, 실시예에서는 0.65% 정도까지 감소되어 있다. 실시예에서는 비교예에 대하여 27배 이상의 효과가 얻어지고 있다.
이와 같이 본 발명에서는, PID를 포함하여, 결함수를 종래법보다 현저하게 감소시킬 수 있다.
또한, 본 발명은, 상기 실시형태로 한정되는 것은 아니다. 상기 실시형태는, 예시이며, 본 발명의 특허청구의 범위에 기재된 기술적 사상과 실질적으로 동일한 구성을 가지며, 동일한 작용효과를 나타내는 것은, 어떠한 것이어도 본 발명의 기술적 범위에 포함된다.

Claims (5)

  1. 실리콘 웨이퍼에 경면연마공정을 실시하는 실리콘 웨이퍼의 연마방법으로서,
    상기 경면연마공정에 있어서, 상기 실리콘 웨이퍼에 조연마를 행하고, 그 후, 실리콘 웨이퍼의 표면에 대하여,
    오존가스 또는 오존수를 이용한 산화처리 및 불산증기 또는 불산수용액을 이용한 산화막 제거처리에 의해, 실리콘 웨이퍼의 표면에 부착되어 있는 금속불순물을 제거하는 처리를 행하고 나서, 마무리연마를 행하는 것을 특징으로 하는 실리콘 웨이퍼의 연마방법.
  2. 제1항에 있어서,
    상기 금속불순물 제거처리를 행한 실리콘 웨이퍼에, RCA세정을 행하는 것을 특징으로 하는 실리콘 웨이퍼의 연마방법.
  3. 제1항에 있어서,
    상기 마무리연마를 행한 실리콘 웨이퍼에, 마무리세정을 행하는 것을 특징으로 하는 실리콘 웨이퍼의 연마방법.
  4. 제2항에 있어서,
    상기 마무리연마를 행한 실리콘 웨이퍼에, 마무리세정을 행하는 것을 특징으로 하는 실리콘 웨이퍼의 연마방법.
  5. 제1항 내지 제4항 중 어느 한 항에 기재된 실리콘 웨이퍼의 연마방법에 의해 경면연마공정을 실시한 실리콘 웨이퍼의 표면에, 에피택셜층을 형성하는 것을 특징으로 하는 에피택셜 웨이퍼의 제조방법.

KR1020157029910A 2013-04-18 2014-03-13 실리콘 웨이퍼의 연마방법 및 에피택셜 웨이퍼의 제조방법 KR101966416B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2013-087732 2013-04-18
JP2013087732A JP5888280B2 (ja) 2013-04-18 2013-04-18 シリコンウエーハの研磨方法およびエピタキシャルウエーハの製造方法
PCT/JP2014/001420 WO2014171059A1 (ja) 2013-04-18 2014-03-13 シリコンウエーハの研磨方法およびエピタキシャルウエーハの製造方法

Publications (2)

Publication Number Publication Date
KR20150143506A KR20150143506A (ko) 2015-12-23
KR101966416B1 true KR101966416B1 (ko) 2019-04-08

Family

ID=51731025

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157029910A KR101966416B1 (ko) 2013-04-18 2014-03-13 실리콘 웨이퍼의 연마방법 및 에피택셜 웨이퍼의 제조방법

Country Status (8)

Country Link
US (1) US9824880B2 (ko)
JP (1) JP5888280B2 (ko)
KR (1) KR101966416B1 (ko)
CN (1) CN105144350B (ko)
DE (1) DE112014001496T5 (ko)
SG (1) SG11201507962XA (ko)
TW (1) TWI541885B (ko)
WO (1) WO2014171059A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105810563A (zh) * 2016-05-31 2016-07-27 浙江晶科能源有限公司 一种太阳能电池硅片的清洗方法
JP2018030765A (ja) * 2016-08-25 2018-03-01 信越半導体株式会社 シリコン単結晶ウェーハの製造方法、シリコンエピタキシャルウェーハの製造方法、シリコン単結晶ウェーハ及びシリコンエピタキシャルウェーハ
DE102017210450A1 (de) * 2017-06-21 2018-12-27 Siltronic Ag Verfahren, Steuerungssystem und Anlage zum Bearbeiten einer Halbleiterscheibe sowie Halbleiterscheibe
JP6743785B2 (ja) * 2017-08-30 2020-08-19 株式会社Sumco キャリアの製造方法およびウェーハの研磨方法
JP6708305B2 (ja) * 2017-10-17 2020-06-10 株式会社Sumco シリコンウェーハの研磨方法
CN110942986A (zh) * 2018-09-21 2020-03-31 胜高股份有限公司 形成于硅晶圆的表面的氧化膜的去除方法
JP6717353B2 (ja) * 2018-10-22 2020-07-01 株式会社Sumco レーザマーク付きシリコンウェーハの製造方法
CN109648451B (zh) * 2018-12-29 2020-12-01 徐州鑫晶半导体科技有限公司 硅晶圆的最终抛光方法和最终抛光装置
JP7349352B2 (ja) * 2019-12-27 2023-09-22 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの研磨方法
CN112959140A (zh) * 2021-01-29 2021-06-15 中环领先半导体材料有限公司 一种降低硅抛光片表面氧化层厚度的工艺方法
CN115816261B (zh) * 2022-12-12 2024-06-25 西安奕斯伟材料科技股份有限公司 硅片处理方法及装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100093177A1 (en) 2008-10-03 2010-04-15 Sumco Techxiv Corporation Method of cleaning semiconductor wafer and semiconductor wafer
JP2011101930A (ja) 2009-11-11 2011-05-26 Sumco Corp 仕上研磨前シリコンウェーハの表面平坦化方法およびシリコンウェーハの表面平坦化装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06314679A (ja) * 1993-04-30 1994-11-08 Sony Corp 半導体基板の洗浄方法
US6030491A (en) 1997-08-19 2000-02-29 Micron Technology, Inc. Processing compositions and methods of using same
JP3239998B2 (ja) * 1998-08-28 2001-12-17 三菱マテリアルシリコン株式会社 半導体基板の洗浄方法
JP3413726B2 (ja) * 2000-12-28 2003-06-09 株式会社スーパーシリコン研究所 ウエハ洗浄方法
CN100440445C (zh) 2002-11-08 2008-12-03 福吉米株式会社 抛光组合物和清洗组合物
JP2006108151A (ja) 2004-09-30 2006-04-20 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハの製造方法
JP4696086B2 (ja) 2007-02-20 2011-06-08 信越半導体株式会社 シリコン単結晶ウエーハの仕上げ研磨方法及びシリコン単結晶ウエーハ
DE102007027112B4 (de) 2007-06-13 2011-06-22 Siltronic AG, 81737 Verfahren zur Reinigung, Trocknung und Hydrophilierung einer Halbleiterscheibe
JP5208658B2 (ja) * 2008-10-03 2013-06-12 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 半導体ウェハの洗浄方法、および、半導体ウェハ
JP2010165960A (ja) * 2009-01-19 2010-07-29 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 シリコンウェハの洗浄方法
US8664092B2 (en) * 2009-06-26 2014-03-04 Sumco Corporation Method for cleaning silicon wafer, and method for producing epitaxial wafer using the cleaning method
JP5644401B2 (ja) * 2010-11-15 2014-12-24 株式会社Sumco エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100093177A1 (en) 2008-10-03 2010-04-15 Sumco Techxiv Corporation Method of cleaning semiconductor wafer and semiconductor wafer
JP2011101930A (ja) 2009-11-11 2011-05-26 Sumco Corp 仕上研磨前シリコンウェーハの表面平坦化方法およびシリコンウェーハの表面平坦化装置

Also Published As

Publication number Publication date
JP5888280B2 (ja) 2016-03-16
DE112014001496T5 (de) 2015-12-17
CN105144350B (zh) 2018-08-03
KR20150143506A (ko) 2015-12-23
TW201511111A (zh) 2015-03-16
JP2014212213A (ja) 2014-11-13
WO2014171059A1 (ja) 2014-10-23
SG11201507962XA (en) 2015-10-29
US9824880B2 (en) 2017-11-21
TWI541885B (zh) 2016-07-11
US20170194136A1 (en) 2017-07-06
CN105144350A (zh) 2015-12-09

Similar Documents

Publication Publication Date Title
KR101966416B1 (ko) 실리콘 웨이퍼의 연마방법 및 에피택셜 웨이퍼의 제조방법
KR101377240B1 (ko) 실리콘 웨이퍼의 세정 방법 및, 그 세정 방법을 이용한 에피택셜 웨이퍼의 제조 방법
KR101292884B1 (ko) 탄화 규소 단결정 기판
TWI567811B (zh) 拋光半導體晶圓兩面的方法
JP2007234952A (ja) 化合物半導体基板の表面処理方法、化合物半導体の製造方法、化合物半導体基板、および半導体ウエハ
US11551922B2 (en) Method of polishing silicon wafer including notch polishing process and method of producing silicon wafer
US20100021688A1 (en) Wafer manufacturing method and wafer obtained through the method
TW201901779A (zh) GaAs基板及其製造方法
KR20020017910A (ko) 재생웨이퍼를 반도체웨이퍼로 변환시키는 방법
US20090203212A1 (en) Surface Grinding Method and Manufacturing Method for Semiconductor Wafer
JP2020202289A (ja) ＳｉＣエピタキシャルウェハの製造方法
KR20110048455A (ko) 실리콘 웨이퍼 처리 방법
KR20110036990A (ko) 균일 산화막 형성 방법 및 세정 방법
JP2010171330A (ja) エピタキシャルウェハの製造方法、欠陥除去方法およびエピタキシャルウェハ
US6323140B1 (en) Method of manufacturing semiconductor wafer
JP2000091279A (ja) 被鏡面研磨用半導体基板及び半導体基板の製造方法
KR102613245B1 (ko) Iii족 질화물 단결정 기판의 세정 방법 및 제조 방법
EP2369041B1 (en) Cdte semiconductor substrate for epitaxial growth and substrate container
JPH08115918A (ja) 単結晶シリコンウェーハの製造方法および単結晶シリコンウェーハ
JP2004312033A (ja) 単結晶シリコンウェーハの製造方法および単結晶シリコンウェーハ

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant