KR20110048455A - 실리콘 웨이퍼 처리 방법 - Google Patents

실리콘 웨이퍼 처리 방법 Download PDF

Info

Publication number
KR20110048455A
KR20110048455A KR1020100097219A KR20100097219A KR20110048455A KR 20110048455 A KR20110048455 A KR 20110048455A KR 1020100097219 A KR1020100097219 A KR 1020100097219A KR 20100097219 A KR20100097219 A KR 20100097219A KR 20110048455 A KR20110048455 A KR 20110048455A
Authority
KR
South Korea
Prior art keywords
etching
silicon wafer
wafer
alkali
semiconductor silicon
Prior art date
Application number
KR1020100097219A
Other languages
English (en)
Other versions
KR101275384B1 (ko
Inventor
시게키 니시무라
Original Assignee
실트로닉 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 실트로닉 아게 filed Critical 실트로닉 아게
Publication of KR20110048455A publication Critical patent/KR20110048455A/ko
Application granted granted Critical
Publication of KR101275384B1 publication Critical patent/KR101275384B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • H01L21/02019Chemical etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02043Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052Wet cleaning only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604Chemical etching
    • H01L21/30608Anisotropic liquid etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Weting (AREA)

Abstract

본 발명에 따른 방법은, 반도체 웨이퍼 처리 방법을 제공하기 위해, (1) 래핑된 반도체 실리콘 웨이퍼를 준비하는 단계, (2) 계면활성제로 상기 반도체 실리콘 웨이퍼를 세척하는 단계, (3) 알칼리 또는 산으로 상기 반도체 실리콘 웨이퍼를 세척하는 단계, 및 (4) 고순도 수산화나트륨으로 상기 반도체 실리콘 웨이퍼를 에칭하는 단계를 순차적으로 수행하는 것을 특징으로 한다.

Description

실리콘 웨이퍼 처리 방법{METHOD OF PROCESSING SILICON WAFER}
본 발명은 실리콘 웨이퍼 처리 방법에 관한 것이다.
IC 및 LSI와 같은 집적 회로 또는 트랜지스터 및 다이오드와 같은 개별적인 반도체 소자를 위해 사용되는 실리콘 웨이퍼를 제작하고자 할 때, 쵸크랄스키 법(CZ 법) 또는 부동 영역 방법(FZ 법)에 의해 획득되는 단결정은 내경 블레이드 절단 장치(inner diameter blade cutting machine) 또는 와이어 소우(wire saw)를 이용하여 절단되며, 그 둘레 부분은 베벨링(beveling) 처리되고, 그 주면(principal surface)은 평평도를 개선하기 위해 고정되어 있지 않은 연마재 입자를 이용하여 래핑 처리된다. 이후, 이들 프로세스 중에 웨이퍼에 부착된 오염물을 제거하기 위한 세척 프로세스가 수행된다. 또한, 처리에 따른 변형 제거를 위한 습식 에칭이 수행되고, 후속하여 경면 연마(mirror polishing)가 수행된다. 처리에 따른 변형을 제거하는 습식 에칭의 예는 수산화나트륨 또는 수산화칼륨과 같은 알칼리를 이용하는 알칼리 에칭을 포함한다(일본 특허 출원 공개 제2005-210085호 참고). 상기 알칼리 에칭은, 그 에칭 속도가 느리기 때문에 에칭 후에 평평도가 양호한 웨이퍼를 획득할 수 있다는 것이 장점이다. 반면, 상기 알칼리 에칭은, 알칼리 에칭 용액에 함유되어 있는 금속 불순물이 알칼리 에칭 중에 웨이퍼로 확산된다는 것이 단점이다.
최근, 전술한 단점을 해소하기 위해, 알칼리 에칭 용액으로서 초고순도 수산화나트륨 용액을 사용하는 기법이 개발된 바 있다(일본 특허 출원 공개 제2005-210085호 참고). 그러나, 상기 초고순도 수산화나트륨 에칭 용액이 사용되는 경우와 관련하여, 중금속으로 인한 오염 등이 충분히 방지될 수 있다고 하더라도, 에칭 후 웨이퍼의 평평도 저하를 방지하기 위한 기법은 만족스럽지 않은 상황이다.
본 발명은, 심지어 초고순도 수산화나트륨 에칭 용액이 사용될 때에도 에칭 후 웨이퍼의 평평도 저하를 방지하는 방법을 제공하고자 한다.
본 발명자는 앞서 설명한 초고순도 수산화나트륨 에칭 용액이 사용되는 에칭 프로세스 이후에 웨이퍼의 평평도 저하를 방지하기 위한 방법을 찾고자 꾸준히 연구 및 개발을 수행한 바 있다. 그 결과, 본 발명자는 래핑 이후 초고순도 수산화나트륨 용액을 이용한 에칭 이전에 2회의 세척 프로세스를 수행하는 것에 의해 상기 웨이퍼의 평평도 저하가 충분히 방지된다는 것을 발견하였으며, 본 발명을 완성하였다.
본 발명에 따른 실리콘 웨이퍼의 처리 방법은 다음의 단계, 즉
(1) 래핑된 반도체 실리콘 웨이퍼를 준비하는 단계,
(2) 계면활성제로 상기 반도체 실리콘 웨이퍼를 세척하는 단계,
(3) 알칼리 또는 산으로 상기 반도체 실리콘 웨이퍼를 세척하는 단계, 및
(4) 고순도 수산화나트륨으로 상기 반도체 실리콘 웨이퍼를 에칭하는 단계
를 순차적으로 수행하는 것을 특징으로 한다.
본 발명의 방법에서는, 래핑 이후 고순도 수산화나트륨 용액을 이용한 에칭 이전에 2회의 세척 프로세스를 수행하며, 그 결과, 에칭 후 웨이퍼의 평평도 저하를 방지할 수 있다. 따라서, 금속 등에 의한 오염 및 평평도의 저하가 없는 우수한 반도체 웨이퍼를 획득할 수 있다.
본 발명에 따르면, 금속 등에 의한 오염 및 평평도의 저하가 없는 우수한 반도체 웨이퍼를 획득할 수 있도록 하는 반도체 웨이퍼의 처리 방법을 얻을 수 있다.
도 1은 본 발명에 따른 방법을 나타내는, 프로세스의 순서도를 도시한 도면.
도 2는 예에서 획득되는 분석 결과를 나타내는 도면.
도 3은 비교예에서 획득되는 분석 결과를 나타내는 도면.
도 1은 본 발명의 방법를 나타내는, 프로세스의 순서도이다.
본 발명의 방법의 제1 단계(S1)는 래핑된 반도체 실리콘 웨이퍼를 준비하는 단계이다. 이때, 래핑된 반도체 실리콘 웨이퍼란, 내경 블레이드 절단 장치 또는 와이어 소우를 이용하여 단결정을 절단하는 것, 상기 단결정의 둘레 부분을 베벨링 처리하는 것, 그리고 평평도를 개선하기 위해 상기 단결정의 주면을 고정되지 않은 연마재 입자를 이용하여 래핑 처리하는 것인, 통상적으로 널리 알려진 제작 과정 이후에 획득되는 실리콘 웨이퍼를 의미한다. 웨이퍼의 크기와 관련하여 특별한 제한은 없으며, 125 내지 450 mm 범위의 웨이퍼에 적용 가능하다.
본 발명에 따른 방법의 제2 단계(S2)는, 전술한 바와 같이 준비되는 래핑된 반도체 실리콘 웨이퍼를 계면활성제로 세척하는 단계이다. 이때, 본 발명에서 사용될 수 있는 계면활성제와 관련하여 특별한 제한은 없으며, 이 경우에 세척이란 보통 널리 알려진 계면활성제를 이용하여, 래핑 이후 산 에칭 또는 알칼리 에칭 이전에 수행되는 세척을 의미한다. 계면활성제를 이용한 세척의 주된 목적은 래핑된 반도체 웨이퍼의 표면 상에 존재하는 다양한 오염물(유기물질인 오염물 및 입자상 오염물)을 세척하는 것이다. 계면활성제의 구체적인 예로는 알칼리 계열의 계면활성제로부터 산 계열의 계면활성제까지 여러 계면활성제가 있다. 더구나, 본 발명의 제2 단계는 계면활성제를 이용한 세척 이후 순수(pure water)로 웨이퍼를 세척하는 프로세스를 더 포함한다. 더구나, 이러한 제2 단계는 필요하다면 복수 회만큼 반복될 수 있다.
본 발명의 제3 단계(S3)는, 앞서 설명한 바와 같이 계면활성제로 세척된 반도체 실리콘 웨이퍼를 알칼리 또는 산으로 세척하는 단계이다. 본 발명의 제3 단계에서의 세척이란, 반도체 실리콘 웨이퍼의 표면 상의 오염물(유기물질인 오염물 및 입자상 오염물)을 세척하는 것뿐만 아니라 특정 양만큼 반도체 실리콘 웨이퍼의 표면을 에칭하는 것을 의미한다. 제3 단계의 세척/에칭의 주된 목적은, 비균질 오염물 및 처리에 의해 영향을 받은 층을 제거하는 것인데, 상기 오염물 및 층은 래핑된 반도체 웨이퍼의 최상부면에 존재한다. 상기 목적을 달성하기 위해, 예컨대, 알칼리가 사용되는 경우 수산화칼륨 또는 수산화나트륨이 사용될 수 있고, 그 사용 농도는 바람직하게는 40 내지 50 중량%의 범위에 속한다. 알칼리 세척에 의한 에칭량은 바람직하게는 면 당 0.3 내지 0.8 ㎛의 범위에 속한다. 에칭량이 이보다 적으면, 래핑된 반도체 웨이퍼의 최상부면 상에 존재하는 비균질 오염물 및 처리에 의해 영향을 받은 층이 충분히 제거되지 않으며, 고순도 수산화나트륨 에칭에 의한 후속하는 알칼리 에칭으로 인해 유발되는 평평도 저하가 증가하게 된다. 제거량이 이보다 많으면, 제3 단계 자체의 세척/에칭으로 인해 유발되는 평평도 저하가 현저하게 된다. 산을 사용하는 경우에는, 예컨대, 불화수소산 및 질산이 혼합된 산성 수용액을 사용할 수 있으며, 그 혼합 비율과 관련하여 특별한 제한은 없다. 산 세척에 의한 에칭량은 면 당 0.3 내지 0.8 ㎛의 범위에 속하는 것이 바람직하다. 에칭량이 이보다 적으면, 래핑된 반도체 웨이퍼의 최상부면 상에 존재하는 비균질 오염물 및 처리에 의해 영향을 받은 층이 충분히 제거되지 않으며, 고순도 수산화나트륨 에칭에 의한 후속하는 알칼리 에칭으로 인해 유발되는 평평도 저하가 증가하게 된다. 제거량이 이보다 많으면, 제3 단계 자체의 세척/에칭으로 인해 유발되는 평평도 저하가 현저하게 된다.
본 발명에서는, 알칼리 세척시에 40 내지 50 중량%의 범위에 속하는 농도를 갖는 수산화칼륨 수용액이 사용되는 것이 바람직하다. 이 경우에 있어서, 에칭량은 0.3 내지 0.8 ㎛의 범위에 속하는 것이 바람직하다.
본 발명의 제4 단계(S4)는 전술한 방식으로 획득된, 세척된 반도체 실리콘 웨이퍼를 고순도 수산화나트륨으로 에칭하는 단계이다. 이때, 고순도 수산화나트륨에 의한 에칭을 수행한다는 것은, 알칼리 에칭 용액으로서 아래의 특징을 갖는 고순도 수산화나트륨 용액을 사용하는 것을 의미한다. 구체적으로, 실리콘 웨이퍼의 알칼리 에칭을 위해 통상적으로 사용되는 에칭 용액과는 달리, 알칼리 에칭 용액은 극히 적은 함량의 금속 불순물이 함유된 알칼리 수용액이다. 이때, 불순물로서 함유되는 금속은 이온 형태 및 비이온 형태를 포함하며, 또한 금속의 유형과 관련하여 제한은 없다. 본 발명에 있어서, 상기 금속은 알칼리 에칭에 의해 웨이퍼에서 확산되며 웨이퍼의 품질을 저하시킨다고 알려진 모든 금속을 포함한다. 특히, 전이 금속이 포함되며, 전이 금속 중에서도 철, 니켈, 구리 및 크롬은 특히 관련이 있다. 금속 불순물의 함량은 최대한 작은 것이 바람직하다. 본 발명에 있어서, 금속 불순물의 함량이 극히 작다는 것은, Cu, Ni, Mg, Cr의 원소 함량이 1 ppb 이하이며, Pb, Fe의 원소 함량이 5 ppb 이하이고, Al, Ca, Zn의 원소 함량이 10 ppb 이하이며, 염화물, 황산염, 인산염 및 질화 화합물은 1 ppm 이하라는 것을 의미한다.
본 발명에서 바람직하게 사용되는 알칼리 수용액의 농도와 관련하여 특별한 제한은 없으며, 최적의 알칼리 농도는 요구되는 에칭을 달성하기 위해 임의로 선택될 수 있다. 구체적으로, 알칼리 수용액의 알칼리 성분은 20 중량% 내지 70 중량%, 바람직하게는 40 중량% 내지 60 중량%, 그리고 더욱 바람직하게는 50 중량% 내지 55 중량%의 범위에 속한다.
또한, 상기 금속 불순물의 함량이 극히 작은 상기 알칼리 수용액을 제조하는 방법과 관련하여 특별한 제한은 없으며, 상기 알칼리 수용액은, 통상적으로 공지되어 있는 고순도를 얻기 위한 화학적 방법 및/또는 전기화학적 방법에 의해 획득될 수 있다. 특히, 전기분해 방법(일본 특허 제3380658호)은 그 예로서 인용될 수 있다. 대안으로, 불순물의 양이 1 ppb 이하가 될 때까지, 통상적인 방법에 의해 제조되고 1 ppb가 넘는 금속 불순물을 함유하는 알칼리 수용액으로부터 통상적으로 공지된 방법에 의해 불순물을 제거할 수 있다. 더욱이, 본 발명의 알칼리 에칭 용액은 앞서 설명한 고순도 수산화나트륨 수용액에 의해 실리콘 웨이퍼 표면 상에서 유발될 수 있는 소위 에칭 불균일성(unevenness)을 제어하기 위해 첨가되는 다양한 염(또는 산)을 더 함유한다.
에칭 조건과 관련하여 특별한 제한이 없으며, 보통 공지된 알칼리 에칭 용액을 사용할 때 설정되는 조건을 사용하는 것이 바람직할 수 있다. 구체적으로, 이들 조건은 에칭 농도, 에칭 용액의 양, 에칭 시간, 온도, 교반 등을 포함한다. 더욱이, 본 발명에 따른 알칼리 에칭 방법에서 사용되는 장치와 관련하여서도 또한 특별한 제한이 없으며, 바람직하게는 보통 공지된 알칼리 에칭 용액을 사용하는 경우에 이용되는 장치를 사용할 수 있다. 특히, 장치로부터 혼입되는 금속 불순물의 양에 주의해야만 한다.
본 발명에 따른 방법에 의해 획득되는 반도체 실리콘 웨이퍼는 또한 평평도와 관련하여 극히 우수하다. 실리콘 웨이퍼의 평평도는 통상적으로 공지된 다양한 측정 수단에 의해 평가될 수 있다. 구체적으로, 이러한 수단의 예에는 ADE Corp.가 제작한 Ultrascan 및 E+H Corp.가 제작한 MX302가 포함된다.
이하에서, 예시로서 본 발명을 더욱 상세하게 설명할 것이다. 그러나, 본 발명은 이 예로 한정되지 않는다.
웨이퍼 평가 시험 방법 :
1) 에칭 제거량 및 웨이퍼 평평도 : 화학적 처리 전후의 웨이퍼의 두께 및 형상은 ADE Corp.가 제작한 Ultragate9700을 이용하여 측정되었다.
2) ADE Corp.가 제작한 분석 소프트웨어 Metrotools-Ⅱ를 사용하여 화학적 처리 전후의 형상 변화(ΔTTV)와 관련하여 1)에서 획득된 데이터를 분석한다.
래핑 프로세스(단계 1) 그리고 이후에 래핑 슬러리를 제거하기 위한 계면활성제 세척 프로세스(단계 2)를 겪고 기계적 처리로 인해 유발되는 변형된 층을 갖는 실리콘 웨이퍼가 준비되었다.
단계 3에서, 준비된 웨이퍼는,
- 면 당 0.5 ㎛의 재료 제거를 목적으로 2 초 동안 세척 처리를 수행하기 위해 100 ℃의 용액 온도로 수산화칼륨(Hayashi Pure Chemical Ind., Ltd의 제품인 EL48% 수산화칼륨 용액)이 유지되는 처리조(treatment bath)에 침지되었으며,
- 후속하여 초순수(ultrapure water)에 웨이퍼를 침지시키는 것에 의해 헹궈졌고,
- 이후 건조되었다.
단계 4에서, 웨이퍼는,
- 0.10 중량%의 질산나트륨(Wako Pure Chemical Industries, Ltd.의 제품인 특급 화학물질)을 용해시키는 것에 의해 준비되고 면 당 12 ㎛의 재료 제거를 목적으로 7 분 동안 에칭 처리를 수행하기 위해 85 ℃로 유지되는 수산화나트륨 수용액(Tsurumi Soda Co. Ltd.의 제품인 Clearcut-S 48%)이 유지되는 처리조에 침지되었으며,
- 후속하여 초순수에 웨이퍼를 침지시키는 것에 의해 헹궈졌고,
- 이후 건조되었다.
각각의 단계 2, 단계 3 및 단계 4 이후에, 앞서 언급한 웨이퍼 평가 시험 방법에 따라 측정을 수행하였다. 그 시험 결과가 표 1에 정리되어 있다. 또한, 시험 결과는 도 2에 도시되어 있다.
비교예
단계 3을 제외하고는 상기 예와 동일한 프로세스를 수행하였다. 마찬가지로, 각각의 단계 2 및 단계 4 이후에 웨이퍼 평가 시험 방법에서 제시된 측정을 수행하였다.
그 시험 결과가 표 1 및 표 2에 정리되어 있다. 또한, 시험 결과는 도 3에 도시되어 있다.
각각의 단계 이후의 TTV
비교예
단계 2 [㎛] 0.69 1.08
단계 3 [㎛] 0.67 실시되지 않음
단계 4 [㎛] 0.79 1.42
단계 2와 단계 4 사이의
저하량 [㎛]
0.10 0.34
ΔTTV(Metrotools-Ⅱ를 이용한 분석) : 제거량 분포의 TTV
비교예
단계 2와 단계 3 사이
[㎛]
0.25 실시되지 않음
단계 3과 단계 4 사이
[㎛]
0.24 실시되지 않음
단계 2와 단계 4 사이의
저하량 [㎛]
0.26 0.71
본 발명의 처리 방법은 반도체 웨이퍼의 제작 프로세스에서 광범위하게 사용될 수 있으며, 특히 래핑 프로세스 이후의 알칼리 에칭 프로세스에서 사용될 수 있다.
S1, S2, S3, S4 : 단계 1, 단계 2, 단계 3, 단계 4

Claims (1)

  1. 실리콘 웨이퍼 처리 방법으로서,
    (1) 래핑된 반도체 실리콘 웨이퍼를 준비하는 단계,
    (2) 계면활성제로 상기 반도체 실리콘 웨이퍼를 세척하는 단계,
    (3) 알칼리 또는 산으로 상기 반도체 실리콘 웨이퍼를 세척하는 단계, 및
    (4) 고순도 수산화나트륨으로 상기 반도체 실리콘 웨이퍼를 에칭하는 단계
    를 순차적으로 수행하는 것을 특징으로 하는 실리콘 웨이퍼 처리 방법.
KR1020100097219A 2009-11-02 2010-10-06 실리콘 웨이퍼 처리 방법 KR101275384B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009252014A JP5216749B2 (ja) 2009-11-02 2009-11-02 シリコンウエーハの加工方法
JPJP-P-2009-252014 2009-11-02

Publications (2)

Publication Number Publication Date
KR20110048455A true KR20110048455A (ko) 2011-05-11
KR101275384B1 KR101275384B1 (ko) 2013-06-14

Family

ID=43925889

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100097219A KR101275384B1 (ko) 2009-11-02 2010-10-06 실리콘 웨이퍼 처리 방법

Country Status (5)

Country Link
US (1) US20110104904A1 (ko)
JP (1) JP5216749B2 (ko)
KR (1) KR101275384B1 (ko)
CN (1) CN102054669B (ko)
TW (1) TWI497576B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013070679A1 (en) * 2011-11-08 2013-05-16 Tosoh Smd, Inc. Silicon sputtering target with special surface treatment and good particle performance and methods of making the same
CN106319634B (zh) * 2016-09-28 2018-08-31 常州工学院 一种原子级平整单晶硅(100)表面的制备方法
CN114361300A (zh) * 2022-01-05 2022-04-15 深圳市思坦科技有限公司 一种微发光二极管制备方法及微发光二极管
CN114653665A (zh) * 2022-02-14 2022-06-24 浙江富芯微电子科技有限公司 一种在碳化硅衬底化学抛光后清洗的方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3305610B2 (ja) * 1997-02-21 2002-07-24 信越半導体株式会社 ラッピング後の半導体ウエーハの洗浄方法
US20020121290A1 (en) * 1999-08-25 2002-09-05 Applied Materials, Inc. Method and apparatus for cleaning/drying hydrophobic wafers
KR100620811B1 (ko) * 1999-10-13 2006-09-06 삼성전자주식회사 비저항 측정을 위한 실리콘 웨이퍼 표면 처리 방법
DE19953152C1 (de) * 1999-11-04 2001-02-15 Wacker Siltronic Halbleitermat Verfahren zur naßchemischen Oberflächenbehandlung einer Halbleiterscheibe
JP2003077875A (ja) * 2001-09-04 2003-03-14 Toshiba Ceramics Co Ltd シリコンウェーハの洗浄方法
DE10328845B4 (de) * 2003-06-26 2005-10-20 Siltronic Ag Verfahren zur Oberflächenbehandlung einer Halbleiterscheibe
JP4700333B2 (ja) * 2003-12-22 2011-06-15 シルトロニック・ジャパン株式会社 シリコンウエーハ用の高純度アルカリエッチング液およびシリコンウエーハアルカリエッチング方法
JP2005203507A (ja) * 2004-01-14 2005-07-28 Siltronic Japan Corp 半導体ウェーハの加工方法および半導体ウェーハ処理装置
JP5017709B2 (ja) * 2006-09-07 2012-09-05 ジルトロニック アクチエンゲゼルシャフト シリコンウェーハのエッチング方法および半導体シリコンウェーハの製造方法
US20080206992A1 (en) * 2006-12-29 2008-08-28 Siltron Inc. Method for manufacturing high flatness silicon wafer
KR20080063090A (ko) * 2006-12-29 2008-07-03 주식회사 실트론 고평탄도 실리콘 웨이퍼 제조 방법

Also Published As

Publication number Publication date
CN102054669B (zh) 2016-03-23
JP2011096972A (ja) 2011-05-12
TWI497576B (zh) 2015-08-21
KR101275384B1 (ko) 2013-06-14
US20110104904A1 (en) 2011-05-05
CN102054669A (zh) 2011-05-11
TW201133591A (en) 2011-10-01
JP5216749B2 (ja) 2013-06-19

Similar Documents

Publication Publication Date Title
US8338299B2 (en) Method of processing a surface of group III nitride crystal and group III nitride crystal substrate
KR101966416B1 (ko) 실리콘 웨이퍼의 연마방법 및 에피택셜 웨이퍼의 제조방법
KR101292884B1 (ko) 탄화 규소 단결정 기판
US5899731A (en) Method of fabricating a semiconductor wafer
JP2007234952A (ja) 化合物半導体基板の表面処理方法、化合物半導体の製造方法、化合物半導体基板、および半導体ウエハ
KR101275384B1 (ko) 실리콘 웨이퍼 처리 방법
KR100706683B1 (ko) 실리콘 웨이퍼의 가공 방법
US20090203212A1 (en) Surface Grinding Method and Manufacturing Method for Semiconductor Wafer
US5904568A (en) Method of manufacturing a semiconductor wafer
JP4857738B2 (ja) 半導体ウエーハの洗浄方法および製造方法
TWI615896B (zh) 矽晶圓之製造方法
JP2006165408A (ja) シリコンウェーハ用のアルカリエッチング液及び該エッチング液を用いたエッチング方法
US20020175143A1 (en) Processes for polishing wafers
US20060194441A1 (en) Method for etching a silicon wafer and method for performing differentiation between the obverse and the reverse of a silicon wafer using the same method
JP2007123383A (ja) 半導体ウエーハの製造方法及び半導体ウエーハの洗浄方法
JP2005203507A (ja) 半導体ウェーハの加工方法および半導体ウェーハ処理装置
JP2010027949A (ja) シリコンウェーハ用エッチング液及びシリコンウェーハの製造方法
JP3994390B2 (ja) 半導体ウェーハ処理用のアルカリ溶液およびその製法
Korzenski et al. Wafer reclaim
CN116230520A (zh) 晶圆碱刻蚀方法
JP4784287B2 (ja) シリコン単結晶基板の結晶欠陥評価方法
JP2001284309A (ja) 容器の処理方法
JPS60196950A (ja) 半導体装置の製造方法
KR20030047493A (ko) 반도체 실리콘 웨이퍼의 세정방법
JP2008166522A (ja) 熱処理炉評価用ウエハの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20120330

Effective date: 20120821

S901 Examination by remand of revocation
E90F Notification of reason for final refusal
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160602

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170601

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190530

Year of fee payment: 7