KR20080063090A - 고평탄도 실리콘 웨이퍼 제조 방법 - Google Patents

고평탄도 실리콘 웨이퍼 제조 방법 Download PDF

Info

Publication number
KR20080063090A
KR20080063090A KR1020070133510A KR20070133510A KR20080063090A KR 20080063090 A KR20080063090 A KR 20080063090A KR 1020070133510 A KR1020070133510 A KR 1020070133510A KR 20070133510 A KR20070133510 A KR 20070133510A KR 20080063090 A KR20080063090 A KR 20080063090A
Authority
KR
South Korea
Prior art keywords
wafer
etching
high flatness
silicon wafer
manufacturing
Prior art date
Application number
KR1020070133510A
Other languages
English (en)
Inventor
남병욱
정환연
공순현
Original Assignee
주식회사 실트론
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 실트론 filed Critical 주식회사 실트론
Priority to US12/005,665 priority Critical patent/US20080206992A1/en
Priority to JP2007337093A priority patent/JP2008166805A/ja
Priority to DE102007063039A priority patent/DE102007063039A1/de
Priority to SG200719153-9A priority patent/SG144130A1/en
Publication of KR20080063090A publication Critical patent/KR20080063090A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02019—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Weting (AREA)

Abstract

본 발명은 고평탄도 실리콘 웨이퍼 제조 방법에 관한 것이다. 본 발명은, (S21) 실리콘 단결정 봉을 슬라이싱(Slicing)하여 웨이퍼를 제조하는 단계; (S22) 상기 슬라싱된 웨이퍼의 에지를 챔퍼링(Edge Chamfering)하는 단계; (S23) 상기 에지 챔퍼링된 웨이퍼를 래핑(Lapping)하는 단계; (S24) 상기 래핑된 웨이퍼를 에칭(Etcing)하는 단계; (S25) 상기 에칭된 웨이퍼를 그라인딩(Gringing)하는 단계; (S26) 상기 그라인딩된 웨이퍼에 발생된 가공변질층을 제거하기 위해 알칼리 수용액을 이용하여 슬라이트 에칭(slight etching)하는 단계; (S27) 상기 슬라이트 에칭된 웨이퍼의 양면 또는 단면을 폴리싱(Polishing)하는 단계; 및 (S28) 상기 폴리싱된 웨이퍼를 세정(Cleaning)하는 단계;를 포함하여 진행하는 것을 특징으로 한다. 본 발명에 따르면, 실리콘 웨이퍼에 형성되는 반도체 소자의 소형화와 미세선폭 구현을 위한 목적에서 고평탄도의 실리콘 웨이퍼의 제공을 위해 종래의 에칭 공정과 폴리싱 공정 사이에 그라인딩 공정을 추가적으로 진행하면서 발생되는 가공 변질층을 효과적으로 제거하며, 후속되는 폴리싱 공정에서 최소 연마량으로서도 고평탄도를 확보하며, 공정 진행과정에서 발생될 수 있는 금속 오염의 문제를 해결할 수 있는 장점이 있다.
에칭, 그라인딩, 폴리싱, 평탄도, 슬라이트, NaOH, 알칼리

Description

고평탄도 실리콘 웨이퍼 제조 방법{Method for manufacturing of high flatness silicon wafer}
본 발명은 고평탄도 실리콘 웨이퍼 제조 방법에 관한 것으로서, 더욱 상세하게는 슬라이싱, 챔퍼링, 래핑, 에칭 공정을 수행한 후 그라인딩 공정을 진행하면서 발생되는 가공변질층을 효과적으로 제거하기 위해 폴리싱 공정 등의 후속 공정을 진행하기에 앞서 알칼리 수용액을 이용한 슬라이트 에칭 공정을 추가적으로 진행하는 고평탄도 실리콘 웨이퍼 제조 방법에 관한 것이다.
종래의 실리콘 웨이퍼는 실리콘 단결정으로부터 여러 단계의 가공 단계를 경유하여 제조되고 있다. 이에 대해 도면을 참조하여 간략하게 설명하기로 한다.
도 1은 종래의 실리콘 웨이퍼를 제조하는 방법을 설명하기 위한 공정 흐름도이다.
도시된 바를 참조하면, 실리콘 단결정 잉곳을 슬라이싱(Slicing)하는 공정(S11), 상기 슬라이싱으로 얻어진 실리콘 웨이퍼의 에지 챔퍼링(Edge chamfering)공정(S12), 랩핑(Lapping)공정(S13), 에칭(Etching)공정(S14), 웨이퍼의 단면 또는 양면에 대한 폴리싱(Polycing)공정(S15) 및 세정공정(S16)을 순차적 으로 진행하여 실리콘 웨이퍼가 제조되고 있음을 알 수 있다.
이들 공정은 목적에 따라 그 일부의 공정이 부분적으로 변경되거나 복수회 반복되거나, 또는 열처리, 연삭 등 다른 공정이 부가, 치환하여 각종 공정을 행할 수 있다. 특히, 상기 에칭 공정(S14)은, 슬라이싱(S11), 챔퍼링(S12), 랩핑(S13) 등 기계적 가공시 발생된 표면 가공변질층(surface degraded layer)의 제거를 목적으로 행하여지고 있다. 이러한 에칭공정(S14)은 습식에칭이 진행되는 것이 일반적이며, 종래에는 단위 공정의 처리 용량 등의 측면에서 보다 유리한 액시드 에칭(acid etching)이 주로 이용되었으나, 최근에는 게이트 디자인 룰이 보다 정밀화됨에 따라 평탄도(flatness)나 주름변형(waving) 등의 개선이 요구되면서 알칼리 에칭(alkali etching)이 대세적으로 이용되고 있다. 이러한 알칼리 에칭을 진행한 후에도 웨이퍼 표면에는 수 내지 수십 ㎛의 피트 손상(pit damage)이 존재하고 있으며, 액시드 에칭과 달리 알칼리 에칭을 진행하는 경우에는 불산을 이용한 금속세정을 진행하기 어렵고, 알칼리 에칭 내부에 포함되어 있는 금속불순물에 의해 웨이퍼가 재오염되는 문제가 지적되면서, 웨이퍼 제조 공정을 통해 발생되는 불순물에 의한 웨이퍼 오염도를 개선하기 위한 노력이 연구되고 있다.
종래에는 전술한 바와 같이, 에칭 공정(S14) 후에는 폴리싱 공정(S15)과 세정 공정(S16)을 진행하는 것이 일반적이었으나, 실리콘 웨이퍼에 형성되는 전기적 소자의 미세화에 따른 미세 선폭 구현이 요구되면서, 폴리싱 공정(S15)을 진행하기 직전의 웨이퍼의 평탄도가 높은 상태로 확보될 필요성이 제기되었다. 이를 위해 새로이 제안된 기술이, 에칭 공정(S14)을 진행한 직후에 그라인딩 공정을 추가적으로 진행하여 실리콘 웨이퍼의 단면 또는 양면을 그라인딩함으로써 그 평탄도를 개선하는 작업을 진행한 후, 폴리싱 공정(S15)으로 연결 진행하는 것이다. 이와 같이, 그라인딩 공정을 폴리싱 공정에 앞서 진행하게 되면, 폴리싱 공정(S15)에서 최소의 연마량으로서 고평탄도를 갖는 실리콘 웨이퍼가 보다 용이하게 제조될 수 있다. 그런데, 상기 그라인딩 공정을 진행하게 되면서 새로운 가공 변질층이 실리콘 웨이퍼 표면에 발생하게 되고, 이에 대한 처리가 충분하지 않게 되면, 추후 형성되는 소자의 전기적 특성을 악화시키는 원인이 될 수 있다.
본 발명은 고평탄도의 실리콘 웨이퍼를 제공함에 있어서, 종래에 진행되는 가공 공정에서 에칭 공정과 폴리싱 공정 사이에 그라인딩 공정을 추가하여 진행하되, 그라인딩 공정에서 발생된 가공변질층을 효과적으로 제거하여 공정 중의 금속 오염의 문제를 해결할 수 있는 방법을 찾기 위한 관련 업계의 연구 노력이 진행되고 있는 기술적 배경하에서 안출된 것이다.
전술한 종래의 문제점에 기초하여 본 발명이 이루고자 하는 기술적 과제는, 실리콘 웨이퍼에 형성되는 반도체 소자의 소형화와 미세선폭 구현을 위한 목적에서 고평탄도의 실리콘 웨이퍼의 제공을 위해 종래의 에칭 공정과 폴리싱 공정 사이에 그라인딩 공정을 추가적으로 진행하면서 발생되는 가공변질층을 효과적으로 제거하며, 후속되는 폴리싱 공정에서 최소 연마량으로서도 고평탄도를 확보하며, 공정 진행과정에서 발생될 수 있는 금속 오염의 문제를 해결하고자 함에 있으며, 이러한 기술적 과제를 달성할 수 있는 고평탄도 실리콘 웨이퍼 제조 방법을 제공함에 본 발명의 목적이 있다.
본 발명이 이루고자 하는 기술적 과제를 달성하기 위해 제공되는 고평탄도 실리콘 웨이퍼 제조 방법은, (S21) 실리콘 단결정 봉을 슬라이싱(Slicing)하여 웨이퍼를 제조하는 단계; (S22) 상기 슬라싱된 웨이퍼의 에지를 챔퍼링(Edge Chamfering)하는 단계; (S23) 상기 에지 챔퍼링된 웨이퍼의 표면을 래핑(Lapping)하는 단계; (S24) 상기 래핑된 웨이퍼 표면을 에칭(Etcing)하는 단계; (S25) 상기 에칭된 웨이퍼 표면을 그라인딩(Gringing)하는 단계; (S26) 상기 그라인딩된 웨이퍼 표면에 발생된 가공변질층을 제거하기 위해 알칼리 수용액을 이용하여 슬라이트 에칭(slight etching)하는 단계; (S27) 상기 슬라이트 에칭된 웨이퍼의 양면 또는 단면을 폴리싱(Polishing)하는 단계; 및 (S28) 상기 폴리싱된 웨이퍼를 세정(Cleaning)하는 단계;를 포함하여 진행하는 것을 특징으로 한다.
상기 (S25)단계의 그라인딩은, 상기 에칭된 웨이퍼 표면에 대해 세라믹본드와 미세 다이이아몬드 입자가 혼용되어 제조된 폴리휠을 이용하여 진행하면 바람직하다. 상기 폴리휠을 이용한 그라인딩에서, 상기 폴리휠 제조에 이용된 다이아몬드 입자는, 0.2 내지 1.0㎛의 입경을 가지면 바람직하다. 상기 폴리휠을 이용한 그라인딩에서, 상기 폴리휠의 회전속도는 900 내지 1,500rpm이고, 상기 폴리휠의 이동속도는 0.1 내지 0.3㎛/s이며, 그라인딩되는 웨이퍼의 회전속도는 150 내지 250rpm이면 바람직하다.
상기 (S26)단계의 슬라이트 에칭에 사용되는 알카리 수용액은, NaOH, 및 KOH 중 선택된 하나의 물질이 이용되면 바람직하다. 이때, 상기 슬라이트 에칭시 알카리 수용액으로 선택되어 사용되는 NaOH는, 그 농도가 48 내지 55%이면 바람직하다. 한편, 상기 슬라이트 에칭시 선택되어 사용되는 NaOH는, Ni 함량이 0.2ppb(parts per billion) 이하이고, Cu 함량이 1ppb 이하이고, Fe 함량이 20ppb 이하이고, Al 함량이 20ppb 이하이며, 염화물이 300ppm 이하인 순도를 가지면 바람직하다. 상기 (S26)단계의 슬라이트 에칭은, 55 내지 75℃의 온도에서 진행하면 바람직하며, 상기 (S26)단계의 슬라이트 에칭은, 3 내지 4㎛ 두께의 웨이퍼 상부층을 제거하도록 진행하면 바람직하다. 상기 (S26)단계의 슬라이트 에칭은, 에칭액 내에 침지된 웨이퍼를 교반(Agitation)하면서 진행하거나, 고순환유량을 행하면서 진행하거나, 디퓨전플레이트(diffusion plate)를 이용하여 진행할 수 있다.
본 발명에 따르면, 실리콘 웨이퍼에 형성되는 반도체 소자의 소형화와 미세선폭 구현을 위한 목적에서 고평탄도의 실리콘 웨이퍼의 제공을 위해 종래의 에칭 공정과 폴리싱 공정 사이에 그라인딩 공정을 추가적으로 진행하면서 발생되는 가공 변질층을 효과적으로 제거하며, 후속되는 폴리싱 공정에서 최소 연마량으로서도 고평탄도를 확보하며, 공정 진행과정에서 발생될 수 있는 금속 오염의 문제를 해결할 수 있는 장점이 있다. 또한, 이에 이용될 수 있는 고순도의 슬라이트 에칭액을 간이하고 경제적으로 준비할 수 있는 장점도 있다.
이하, 본 발명을 구체적으로 설명하기 위해 실시예를 들어 설명하고, 발명에 대한 이해를 돕기 위해 첨부도면을 참조하여 상세하게 설명하기로 한다. 그러나, 본 발명에 따른 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들에 한정되는 것으로 해석되지 않아야 한다. 본 발명의 실시예들은 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다.
도 2는 본 발명에 따른 고평탄도 실리콘 웨이퍼를 제공하는 방법을 설명하기 위한 공정 흐름도이다.
본 발명에 따르는 고평탄도 실리콘 웨이퍼 제조 방법은, 실리콘 단결정 봉을 슬라이싱(Slicing)하여 웨이퍼를 제조하는 단계(S21), 상기 슬라싱된 웨이퍼의 에지를 챔퍼링(Edge Chamfering)하는 단계(S22), 상기 에치 챔퍼링된 웨이퍼를 래핑(Lapping)하는 단계(S23), 상기 래핑된 웨이퍼를 에칭(Etcing)하는 단계(S24), 상기 에칭된 웨이퍼의 단면 또는 양면을 그라인딩(Gringing)하는 단계(S25), 상기 그라인딩된 웨이퍼에 발생된 가공변질층을 제거하기 위해 알칼리 수용액을 이용하여 슬라이트 에칭(slight etching)하는 단계(S26), 상기 슬라이트 에칭된 웨이퍼의 양면 또는 단면을 폴리싱(Polishing)하는 단계(S27), 및 상기 폴리싱된 웨이퍼를 세정(Cleaning)하는 단계를 포함하여 진행한다.
상기 (S21) 내지 (S24) 단계와, (S27) 및 (S28) 단계는 종래의 실리콘 웨이퍼를 제조하는 방법과 차이가 없으며, 종래의 알려진 방법에 의해 진행할 수 있으므로, 이에 대한 세부적인 설명은 약하기로 한다. 본 발명에서 가장 특징적인 부분 은, 고평탄도를 구현하기 위하여, 폴리싱 공정(S27)을 진행하기에 앞서 웨이퍼의 단면 또는 양면에 대해 그라인딩 공정(S25)을 진행하는 것이며, 아울러 상기 그라인딩 공정(S25)에서 발생된 웨이퍼의 가공 변질층을 효과적으로 제거하기 위해 슬라이트 에칭 공정(S26)을 진행하는 것이다.
상기 (S25)단계의 그라인딩은, 상기 에칭된 웨이퍼 표면에 대해 세라믹본드와 미세 다이이아몬드 입자가 혼용되어 제조된 폴리휠을 이용하여 진행할 수 있다. 이때, 상기 폴리휠을 이용한 그라인딩에서, 상기 폴리휠 제조에 이용된 다이아몬드 입자는, 0.2 내지 1.0㎛의 입경을 가지면 바람직하다. 상기 폴리휠을 이용한 그라인딩에서, 상기 폴리휠의 회전속도는 900 내지 1,500rpm이고, 상기 폴리휠의 이동속도는 0.1 내지 0.3㎛/s이며, 그라인딩되는 웨이퍼의 회전속도는 150 내지 250rpm이면 바람직하다.
도 3은 종래의 그라인딩 휠(a)과 본 발명에 따른 그라인딩 휠(b)의 표면을 3차원적으로 촬영한 사진들이며, 도 4는 종래의 그라인딩 휠(a)과 본 발명에 따른 그라인딩 휠(b)의 표면을 2차원적으로 촬영한 사진들이다.
도시된 두 가지의 사진을 상호 비교하면 종래의 그라인딩 휠(a)에서 발견되고 있는 휠막이 본 발명에 따라 준비된 그라인딩 휠(b)에서는 발견되지 않고 있음을 알 수 있다. 즉 본 발명에 따라 준비된 그라인딩 휠(b)의 표면거칠기가 양호한 정도를 이루고 있음을 알 수 있다.
전술한 바와 같은 그라인딩 공정(S25)이 진행된 이후에 슬라이트에칭 공정(S26)을 진행하며, 상기 슬라이트 에칭에 사용되는 알카리 수용액은, NaOH, 및 KOH 중 선택된 하나의 물질이 이용될 수 있다. 이때, 상기 슬라이트 에칭시 알카리 수용액으로 선택되어 사용되는 NaOH는, 그 농도가 48 내지 55%이면 바람직하다. 상기 NaOH의 농도에 대한 수치범위와 관련하여, 상기 하한에 미달하면 표면거칠기(Roughness)가 나빠지기 때문에 바람직하지 못하며, 상기 상한을 초과하면 고농도에 따른 가격상승 및 비례적인 상승적 효과가 미미하고, 어는점이 높아져 제품 운반, 이동 및 사용상의 어려움이 존재하며, 에칭율(etching rate)도 매우 느려 가공 생산성이 저하되어 바람직하지 못하다. 에칭액의 농도가 높을 수록 바탕 사이즈(texture size)가 작아지며, 제거율(Removal)과 표면반사도(Gloss)이 감소되는 경향을 갖고 있지만, 일정 농도를 초과하는 경우에는 전술한 바와 같은 문제점이 지적될 수 있어 바람직하지 못하다. 한편, 한편, 상기 슬라이트 에칭시 선택되어 사용되는 NaOH는, Ni 함량이 0.2ppb(parts per billion) 이하이고, Cu 함량이 1ppb 이하이고, Fe 함량이 20ppb 이하이고, Al 함량이 20ppb 이하이며, 염화물이 300ppm 이하인 순도를 가지면 바람직하다. 상기와 같은 순도를 유지하여야 웨이퍼의 벌크 및 표면 오염으로 인해 게이트 디자인 룰(Gate design rule)과 전기적 특성변화에 영향을 최소화할 수 있다. 상기 (S26)단계의 슬라이트 에칭은, 55 내지 75℃의 온도에서 진행하면 바람직하며, 상기 (S26)단계의 슬라이트 에칭은, 3 내지 4㎛ 두께 웨이퍼 상부층을 제거하도록 진행하면 바람직하다. 상기 (S26)단계의 슬라이트 에칭은, 에칭액 내에 침지된 웨이퍼를 교반(Agitation)하면서 진행하거나, 고순환유량을 행하면서 진행하거나, 디퓨전플레이트(diffusion plate)를 이용하여 진행할 수 있다.
상기 슬라이트 에칭 공정에서의 에칭액의 농도와 관련하여, 에칭액으로 사용된 NaOH의 농도가 45% 이하인 경우와 50% 이상인 경우로 구분하여, 농도와 제거율(Removal) 및 표면반사도(Gross)과의 상관관계는 도 5 및 도 6을 통해 확인할 수 있다.
도 5는 본 발명에 따른 슬라이트 에칭에서 사용된 에칭액인 NaOH의 농도 변화에 따른 슬라이트 에칭 이후의 실리콘 웨이퍼의 표면에 대한 사진들이다. 도시된 바를 참조하면, NaOH 농도가 45% 이하인 3가지의 사진 자료(왼쪽부터 세번째 사진까지)에 나타나 있는 웨이퍼 표면의 거칠기와 바탕 사이즈(texture size)가 충분하게 확보되지 않음으로 웨이퍼 표면의 피트 리젝트(pit reject)의 소스가 될 가능성이 큰 반면, NaOH 농도가 50% 이상인 2 가지의 사진 자료(오른쪽부터 두번째 사진까지)의 경우에는 상대적으로 작은 바탕 사이즈(texture size)와 양호한 거칠기를 보이고 있음을 확인할 수 있다.
도 6은 본 발명에 따른 슬라이트 에칭을 진행함에 있어서, 에칭액으로 선택된 NaOH 농도와 제거율(Removal) 및 표면반사도(Gloss)의 변화를 나타낸 그래프이다. 도 6을 참조하면, NaOH의 농도 증가에 따라 제거율(Removal) 및 표면반사도(Gloss)가 줄어드는 것을 확인할 수 있다. 즉, 농도가 증가할수록 요구되는 제거율인 20㎛ 에칭에 많은 시간이 소요되며, 표면반사도도 낮아져 제품의 품질 저하시키는 것을 알 수 있다.
상기 슬라이트 에칭 공정은, 55 내지 75℃의 온도에서 진행하면 바람직하다. 이때, 상기 에칭 온도에 대한 수치범위와 관련하여, 상기 하한에 미달하면 에칭 반 응이 원활하지 못하여 많은 시간이 소요되어 바람직하지 못하고, 상기 상한을 초과하면 높은 온도와 반응열로 장비 파손 및 오염문제와 온도 상승에 따른 금속 오염의 소스도 더욱 증가되므로 바람직하지 못하다.
도 7은 본 발명의 온도에 따른 표면거칠기와 조직 상태를 촬영한 사진이다. 도 7을 통해 확인할 수 있는 바와 같이, 동일 에칭 제거율 10㎛ 조건에서 온도가 낮을수록 표면거칠기가 우수하게 나타나며, 그 조직 형태도 더 미세하게 나타나고 있음을 알 수 있다.
상기 슬라이트 에칭 공정은, 3 내지 4㎛의 두께의 웨이퍼 상부층을 제거하도록 진행하면 바람직하다. 상기 슬라이트 에칭에 의해 제거되는 웨이퍼의 두께에 대한 수치범위와 관련하여, 상기 하한에 미달하면 앞 공정인 DSG 공정의 휠 파편(Wheel Debris)의 제거가 완벽하지 못하여 불량의 원인이 될 수 있어 바람직하지 못하고, 상기 상한을 초과하면 에칭에 따른 평탄도 감쇄(Flatness Degradation)에 따라 평탄도에 악영향을 미치므로 바람직하지 못하다.
상기 슬라이트 에칭 공정에서 사용하는 NaOH 수용액은, Ni 함량이 0.2ppb(parts per billion) 이하이고, Cu 함량이 1ppb 이하이고, Fe 함량이 20ppb 이하이고, Al 함량이 20ppb 이하이며, 염화물의 함량이 300ppm 이하인 순도를 갖는 물질을 이용하는 것이 바람직하다.
통상적인 알칼리 에칭은 이방성 에칭으로 알려져 있으며, 고온공정으로 진행되며, KOH 또는 NaOH 내에 포함되어 있던 각종 중금속으로 인해 웨이퍼의 금속 오염의 문제가 존재하고 있다. 이러한 금속 재오염의 문제를 해결하기 위해서는 종래 에 사용되고 있는 에칭액에 비하여 월등하게 높은 고순도의 에칭액이 사용되어야 한다. 이러한 고순도의 NaOH는 전기분해법이나 전기화학적 방법에 의해 제조될 수 있는 것으로 알려져 있다. 이중, 전기분해법은 불순물 함량을 1ppb 이하로 조절하는데 유용한 방법이지만 고비용이 소요되는 점에서 섬유질의 활성카본필터를 사용하여 제조할 수 있는 방법이 제안되고 있다.
이러한 고순도의 슬라이트 에칭액을 제조하기 위해 장치에 대해 도면을 참조하여 상세하게 설명하기로 한다.
도 8은 본 발명에 따르는 슬라이트 에칭액을 제조하는 장치에 관한 단면도이다. 도시된 바를 참조하면, 정제 전 에칭액이 하부에 유입(화살표 66)되고, 정제후 에칭액이 상부로 유출(화살표 68)되는 중공된 정제관 몸체(60)와 상기 정제관 하부측 내주면에 밀착되면서 정제관의 중공부에 패킹된 섬유질의 하부 활성카본필터(62), 및 상기 정제관 상부측 내주면에 밀착되면서 정제관의 중공부에 패킹된 섬유질의 상부 활성카본필터(64);를 포함하여 이루어지되, 상기 하부 활성카본필터(62)와 상부 활성카본필터(64)는 서로 이격되어 배치되어 있다. 하부로부터 유입되는(66) 정제전 알칼리 에칭액, 즉 NaOH는 정제관 몸체 내부에 배치된 섬유질의 하부 활성카본필터(62) 및 상부 활성카본필터(64)를 경유하면서, 그 내부에 포함되어 있던 여러 종류의 중금속 성분들이 필터링에 의해 제거되면서 금속불순물이 상당량 제거되면서 고순도의 에칭액으로 정제될 수 있다. 종래의 전기분해법이나 전기화학적 방법에 의한 경우에 비하여 특별히 복잡한 장비를 요구하지도 않으며, 방법 진행에 있어서도 고비용의 문제가 발생하지 않아 간이하게 목적하는 정도의 순 도를 갖는 NaOH 에칭액을 준비할 수 있는 장점이 있다.
한편, 상기 슬라이트 에칭은, 에칭액 내에 침지된 웨이퍼를 상하로 업/다운(up & down)시키면 웨이퍼와 웨이퍼 사이에 발생된 반응압력장에 의한 에칭액 노후 문제와 온도 구배에 따른 평탄도 악화를 해결할 수 있어서 효과적이다. 일반적으로 웨이퍼에 대한 교반 높이는 100 내지 300㎜가 바람직하지만, 공정상 다른 제약 요인이 없다면, 교반의 정도는 클수록 전술한 문제를 더욱 효과적으로 해결할 수 있다. 전술한 바와 같은 교반 방식이 아닌, 고순환유량방식을 적용하면, 웨이퍼와 화합물간의 발열반응에 의한 압력장의 영향을 최소화할 수 있으므로, 고순환유량방식을 이용하여 웨이퍼의 고평탄화를 달성할 수 있다. 이때, 순환량은 50 내지 70LPM이면 바람직하다. 이와 달리, 슬라이트 에칭시 이상적인 유체흐름형성(Laminar Flow)을 위해 디퓨전플레이트(diffusion plate)를 적용하면 보다 균일한 에칭을 이룰 수 있다. 이때, 디퓨전플레이트의 두께는 10 내지 30㎜이고, 플레이트 홀의 크기는 3 내지 7㎜이면 바람직하다.
도 9는 본 발명에 따르는 슬라이트 에칭시 이용되는 디퓨전플레이트에 관한 사진들이다. 도 9에서 좌측은 웨이퍼가 탑재되지 않은 상태의 사진이며, 우측은 실리콘 웨이퍼가 탑재된 상태의 사진이다.
상기 도 9에 나타낸 디퓨전플레이트는 습식 에칭에서 유체의 온도 구배를 최소화하고 이상적인 유체 거동에 의해 층류(Laminar Flow)를 형성시키기 위해 사용되는 장치이다.
도 10은 본 발명에 따르는 디퓨전플레이트를 이용하여 슬라이트 에칭을 진행 하였을 때, 웨이퍼 표면의 손상(pit) 정도를 촬영한 사진이다.
도시된 바와 같이, 가로×세로가 10×10㎛인 웨이퍼표면에서, 라인프로파일(Line profile)에서 나타낸 바와 같이, 스캔 사이즈가 폭(width) 3616nm, 깊이(depth) 48.75nm인 피트(pit)가 검출되었다. 이는 종래의 방식에 의한 경우에 비하여 웨이퍼 손상 정도가 50% 개선된 결과를 확인할 수 있다. 웨이퍼 손상(pit)이 작으면 작을수록 웨이퍼의 평탄도는 우수하며, 후속 연마공정의 연마량을 감소시킬 수 있으므로, 본 발명의 유효한 효과를 확인할 수 있다.
이상에서 설명된 본 발명의 최적 실시예들이 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 당업자에게 본 발명을 상세히 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위해 사용된 것이 아니다.
본 명세서에 첨부되는 다음의 도면들은 본 발명의 바람직한 실시예를 예시하는 것이며, 후술하는 발명의 상세한 설명과 함께 본 발명의 기술사상을 더욱 이해시키는 역할을 하는 것이므로, 본 발명은 그러한 도면에 기재된 사항에만 한정되어 해석되어서는 아니 된다.
도 1은 종래의 실리콘 웨이퍼를 제조하는 방법을 설명하기 위한 공정 흐름도이다.
도 2는 본 발명에 따른 고평탄도 실리콘 웨이퍼를 제조하는 방법을 설명하기 위한 공정 흐름도이다.
도 3은 종래의 그라인딩 휠(a)과 본 발명에 따른 그라인딩 휠(b)의 표면을 3차원적으로 촬영한 사진들이다.
도 4는 종래의 그라인딩 휠(a)과 본 발명에 따른 그라인딩 휠(b)의 표면을 2차원적으로 촬영한 사진들이다.
도 5는 본 발명에 따른 슬라이트 에칭에서 사용된 에칭액인 NaOH의 농도 변화에 따른 슬라이트 에칭 이후의 실리콘 웨이퍼의 표면에 대한 사진들이다.
도 6은 본 발명에 따른 슬라이트 에칭을 진행함에 있어서, 에칭액으로 선택된 NaOH 농도에 따른 제거율(Removal)과 표면반사도(Gross)의 변화를 나타낸 그래프이다.
도 7은 본 발명의 온도에 따른 표면거칠기와 조직 상태를 촬영한 사진이다.
도 8은 본 발명에 따르는 슬라이트 에칭액을 제조하는 장치에 관한 단면도이 다.
도 9는 본 발명에 따르는 슬라이트 에칭시 이용되는 디퓨전플레이트에 관한 사진들이다.
도 10은 본 발명에 따르는 디퓨전플레이트를 이용하여 슬라이트 에칭을 진행하였을 때, 웨이퍼 표면의 손상(pit) 정도를 촬영한 사진이다.

Claims (12)

  1. (S21) 실리콘 단결정 봉을 슬라이싱(Slicing)하여 웨이퍼를 제조하는 단계;
    (S22) 상기 슬라싱된 웨이퍼의 에지를 챔퍼링(Edge Chamfering)하는 단계;
    (S23) 상기 에지 챔퍼링된 웨이퍼를 래핑(Lapping)하는 단계;
    (S24) 상기 래핑된 웨이퍼를 에칭(Etcing)하는 단계;
    (S25) 상기 에칭된 웨이퍼를 그라인딩(Gringing)하는 단계;
    (S26) 상기 그라인딩된 웨이퍼에 발생된 가공변질층을 제거하기 위해 알칼리 수용액을 이용하여 슬라이트 에칭(slight etching)하는 단계;
    (S27) 상기 슬라이트 에칭된 웨이퍼의 양면 또는 단면을 폴리싱(Polishing)하는 단계; 및
    (S28) 상기 폴리싱된 웨이퍼를 세정(Cleaning)하는 단계;를 포함하여 진행하는 것을 특징으로 하는 고평탄도 실리콘 웨이퍼 제조 방법.
  2. 제1항에 있어서,
    상기 (S25)단계의 그라인딩은, 상기 에칭된 웨이퍼 표면에 대해 세라믹본드와 미세 다이이아몬드 입자가 혼용되어 제조된 폴리휠을 이용하여 진행하는 것을 특징으로 하는 고평탄도 실리콘 웨이퍼 제조 방법.
  3. 제2항에 있어서,
    상기 폴리휠을 이용한 그라인딩에서, 상기 폴리휠 제조에 이용된 다이아몬드 입자는, 0.2 내지 1.0 ㎛의 입경을 갖는 것을 특징으로 하는 고평탄도 실리콘 웨이퍼 제조 방법.
  4. 제2항에 있어서,
    상기 폴리휠을 이용한 그라인딩에서, 상기 폴리휠의 회전속도는 900 내지 1,500 rpm이고, 상기 폴리휠의 이동속도는 0.1 내지 0.3 ㎛/s이며, 그라인딩되는 웨이퍼의 회전속도는 150 내지 250 rpm인 것을 특징으로 하는 고평탄도 실리콘 웨이퍼 제조 방법.
  5. 제2항에 있어서,
    상기 (S26)단계의 슬라이트 에칭에 사용되는 알카리 수용액은, NaOH, 및 KOH 중 선택된 하나의 물질인 것을 특징으로 하는 고평탄도 실리콘 웨이퍼 제조 방법.
  6. 제5항에 있어서,
    상기 슬라이트 에칭시 알카리 수용액으로 선택되어 사용되는 NaOH는, 그 농도가 48 내지 55% 인 것이 이용되는 것을 특징으로 하는 고평탄도 실리콘 웨이퍼 제조 방법.
  7. 제5항에 있어서,
    상기 슬라이트 에칭시 선택되어 사용되는 NaOH는, Ni 함량이 0.2ppb(parts per billion) 이하이고, Cu 함량이 1ppb 이하이고, Fe 함량이 20ppb 이하이고, Al 함량이 20ppb 이하이며, 염화물이 300ppm 이하인 순도를 갖는 것을 특징으로 하는 고평탄도 실리콘 웨이퍼 제조 방법.
  8. 제2항에 있어서,
    상기 (S26)단계의 슬라이트 에칭은, 55 내지 75℃의 온도에서 진행하는 것을 특징으로 하는 고평탄도 실리콘 웨이퍼 제조 방법.
  9. 제2항에 있어서,
    상기 (S26)단계의 슬라이트 에칭은, 3 내지 4㎛ 두께의 웨이퍼 상부층을 제거하도록 진행하는 것을 특징으로 하는 고평탄도 실리콘 웨이퍼 제조 방법.
  10. 제2항에 있어서,
    상기 (S26)단계의 슬라이트 에칭은, 에칭액 내에 침지된 웨이퍼를 교반(Agitation)하면서 진행하는 것을 특징으로 하는 고평탄도 실리콘 웨이퍼 제조 방법.
  11. 제2항에 있어서,
    상기 (S26)단계의 슬라이트 에칭은, 고순환유량 방식으로 진행하는 것을 특 징으로 하는 고평탄도 실리콘 웨이퍼 제조 방법.
  12. 제2항에 있어서,
    상기 (S26)단계의 슬라이트 에칭은, 디퓨전플레이트(diffusion plate)를 이용하여 진행하는 것을 특징으로 하는 고평탄도 실리콘 웨이퍼 제조 방법.
KR1020070133510A 2006-12-29 2007-12-18 고평탄도 실리콘 웨이퍼 제조 방법 KR20080063090A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US12/005,665 US20080206992A1 (en) 2006-12-29 2007-12-27 Method for manufacturing high flatness silicon wafer
JP2007337093A JP2008166805A (ja) 2006-12-29 2007-12-27 高平坦度シリコンウェハーの製造方法
DE102007063039A DE102007063039A1 (de) 2006-12-29 2007-12-28 Verfahren zur Herstellung von Siliziumwafern mit hoher Ebenheit
SG200719153-9A SG144130A1 (en) 2006-12-29 2007-12-28 Method for manufacturing high flatness silicon wafer

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20060138487 2006-12-29
KR1020060138487 2006-12-29

Publications (1)

Publication Number Publication Date
KR20080063090A true KR20080063090A (ko) 2008-07-03

Family

ID=39815094

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070133510A KR20080063090A (ko) 2006-12-29 2007-12-18 고평탄도 실리콘 웨이퍼 제조 방법

Country Status (2)

Country Link
KR (1) KR20080063090A (ko)
CN (1) CN101276747A (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101064801B1 (ko) * 2010-10-18 2011-09-14 주식회사 엘지실트론 실리콘 웨이퍼의 결정결함 평가방법
KR101081652B1 (ko) * 2009-05-07 2011-11-09 주식회사 엘지실트론 저온 급속 열처리를 통해 ｂｍｄ농도를 제어하는 실리콘 웨이퍼 제조 방법
KR101525614B1 (ko) * 2013-03-27 2015-06-04 한솔테크닉스(주) 기판 제조방법
CN108714978A (zh) * 2018-07-05 2018-10-30 青岛高测科技股份有限公司 一种晶硅切棱磨倒一体机
KR20220159509A (ko) * 2021-05-25 2022-12-05 이기정 웨이퍼 제조 방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5216749B2 (ja) * 2009-11-02 2013-06-19 ジルトロニック アクチエンゲゼルシャフト シリコンウエーハの加工方法
CN107331610A (zh) * 2016-04-28 2017-11-07 上海新昇半导体科技有限公司 提高硅晶片外延层表面平整度的方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101081652B1 (ko) * 2009-05-07 2011-11-09 주식회사 엘지실트론 저온 급속 열처리를 통해 ｂｍｄ농도를 제어하는 실리콘 웨이퍼 제조 방법
KR101064801B1 (ko) * 2010-10-18 2011-09-14 주식회사 엘지실트론 실리콘 웨이퍼의 결정결함 평가방법
KR101525614B1 (ko) * 2013-03-27 2015-06-04 한솔테크닉스(주) 기판 제조방법
CN108714978A (zh) * 2018-07-05 2018-10-30 青岛高测科技股份有限公司 一种晶硅切棱磨倒一体机
CN108714978B (zh) * 2018-07-05 2024-01-09 青岛高测科技股份有限公司 一种晶硅切棱磨倒一体机
KR20220159509A (ko) * 2021-05-25 2022-12-05 이기정 웨이퍼 제조 방법

Also Published As

Publication number Publication date
CN101276747A (zh) 2008-10-01

Similar Documents

Publication Publication Date Title
KR20080063090A (ko) 고평탄도 실리콘 웨이퍼 제조 방법
EP2365042B1 (en) Polishing composition and polishing method using the same
JP2006222453A (ja) シリコンウエーハの製造方法及びシリコンウエーハ並びにｓｏｉウエーハ
JP2007204286A (ja) エピタキシャルウェーハの製造方法
JP4852302B2 (ja) 研磨剤の製造方法及びそれにより製造された研磨剤並びにシリコンウエーハの製造方法
JP2010021487A (ja) 半導体ウェーハおよびその製造方法
US20060246724A1 (en) Method for polishing wafer
EP2330615A1 (en) Silicon carbide single crystal substrate
KR20190057394A (ko) 실리콘 웨이퍼의 연마 방법 및 실리콘 웨이퍼의 제조 방법
KR20020017910A (ko) 재생웨이퍼를 반도체웨이퍼로 변환시키는 방법
EP1956641A1 (en) Method for grinding surface of semiconductor wafer and method for manufacturing semiconductor wafer
US6060396A (en) Polishing agent used for polishing semiconductor silicon wafers and polishing method using the same
US20080206992A1 (en) Method for manufacturing high flatness silicon wafer
TWI497576B (zh) 加工矽晶圓的方法
JP3503444B2 (ja) 半導体ウエーハのエッチング工程を有する半導体ウエーハの製造方法
WO2022224637A1 (ja) シリコンウェーハの製造方法
TWI547552B (zh) 硏光加工用硏磨材及使用此之基板的製造方法
KR101151001B1 (ko) 웨이퍼의 노치 가공 방법 및 장치
WO2014069156A1 (ja) シリコンウェーハの評価方法及びそのエッチング液
JP5040564B2 (ja) シリコンウェーハの製造方法
KR100398704B1 (ko) 실리콘 웨이퍼 제조 방법
JP5578409B2 (ja) 半導体ウェーハ製造方法
JP2689007B2 (ja) シリコンウエーハおよびその製造方法
KR101581469B1 (ko) 웨이퍼 연마방법
JP2016000673A (ja) 結晶育成用ｒ面サファイア基板とｒ面サファイア基板の洗浄方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application