KR101966416B1 - Method for polishing silicon wafer and method for producing epitaxial wafer - Google Patents

Method for polishing silicon wafer and method for producing epitaxial wafer Download PDF

Info

Publication number
KR101966416B1
KR101966416B1 KR1020157029910A KR20157029910A KR101966416B1 KR 101966416 B1 KR101966416 B1 KR 101966416B1 KR 1020157029910 A KR1020157029910 A KR 1020157029910A KR 20157029910 A KR20157029910 A KR 20157029910A KR 101966416 B1 KR101966416 B1 KR 101966416B1
Authority
KR
South Korea
Prior art keywords
silicon wafer
polishing
wafer
epitaxial
pid
Prior art date
Application number
KR1020157029910A
Other languages
Korean (ko)
Other versions
KR20150143506A (en
Inventor
히데키 사토
Original Assignee
신에쯔 한도타이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쯔 한도타이 가부시키가이샤 filed Critical 신에쯔 한도타이 가부시키가이샤
Publication of KR20150143506A publication Critical patent/KR20150143506A/en
Application granted granted Critical
Publication of KR101966416B1 publication Critical patent/KR101966416B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • H01L21/02024Mirror polishing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02043Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052Wet cleaning only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • C11D2111/22

Abstract

본 발명은, 실리콘 웨이퍼에 경면연마공정을 실시한 실리콘 웨이퍼의 연마방법으로서, 상기 경면연마공정에 있어서, 상기 실리콘 웨이퍼에 조연마를 행하고, 그 후, 실리콘 웨이퍼의 표면에 대하여, 오존가스 또는 오존수를 이용한 산화처리 및 불산증기 또는 불산수용액을 이용한 산화막 제거처리에 의해, 실리콘 웨이퍼의 표면에 부착되어 있는 금속불순물을 제거하는 처리를 행하고 나서, 마무리연마를 행하는 실리콘 웨이퍼의 연마방법을 제공한다. 이에 따라, 경면연마공정에 의해 실리콘 웨이퍼에 PID가 발생하는 것을 방지할 수 있고, 경면연마공정 후의 실리콘 웨이퍼나, 후공정에서 에피택셜층을 적층한 에피택셜 웨이퍼의 표면품질의 악화를 방지할 수 있는 실리콘 웨이퍼의 연마방법 및 에피택셜 웨이퍼의 제조방법이 제공된다.The present invention relates to a polishing method of a silicon wafer in which a silicon wafer is subjected to a mirror polishing process, wherein in the mirror polishing process, the silicon wafer is annealed and thereafter the surface of the silicon wafer is treated with ozone gas or ozone water There is provided a polishing method for a silicon wafer which performs a treatment for removing metal impurities adhering to the surface of a silicon wafer by an oxidation treatment and an oxide film removing treatment using a hydrofluoric acid vapor or an aqueous solution of hydrofluoric acid to perform finish polishing. This makes it possible to prevent PID from occurring in the silicon wafer by the mirror polishing process and to prevent deterioration of the surface quality of a silicon wafer after the mirror polishing process or an epitaxial wafer obtained by laminating an epitaxial layer in a subsequent process A method of polishing a silicon wafer and a method of manufacturing an epitaxial wafer are provided.

Description

실리콘 웨이퍼의 연마방법 및 에피택셜 웨이퍼의 제조방법{METHOD FOR POLISHING SILICON WAFER AND METHOD FOR PRODUCING EPITAXIAL WAFER}FIELD OF THE INVENTION [0001] The present invention relates to a method of polishing a silicon wafer and a method of manufacturing an epitaxial wafer,

본 발명은, 실리콘 웨이퍼의 연마방법 및 에피택셜 웨이퍼의 제조방법에 관한 것이다.
The present invention relates to a polishing method of a silicon wafer and a method of manufacturing an epitaxial wafer.

반도체 실리콘 웨이퍼의 에피택셜 성장공정에 있어서 발생하는 에피택셜층의 요철은, 전(前)공정인 경면(鏡面)연마공정에서 발생하는 흠집이나 PID(Polishing Induced Defect)에서 유래하는 것이 공지이다.
It is known that the unevenness of the epitaxial layer generated in the epitaxial growth process of the semiconductor silicon wafer is derived from scratches or PID (Polishing Induced Defect) generated in the mirror polishing process as the previous process.

경면연마후의 웨이퍼 상에서의 흠집은 결정결함인 전위(轉位)를 수반하고 있다. 더 나아가, 이 흠집이 도입된 웨이퍼 상에 에피택셜 성장을 행하면, 전위가 전파하여 에피택셜층에도 전위가 발생하고, 에피택셜층의 품질도 열화된다. 이로부터, 경면연마후에 에피택셜 성장 전의 웨이퍼는, 흠집이 없는 웨이퍼인 것이 중요하다.
The scratches on the wafer after the mirror polishing involve dislocations, which are crystal defects. Furthermore, when epitaxial growth is performed on the wafer on which the scratches are introduced, dislocations propagate to cause a dislocation in the epitaxial layer, and the quality of the epitaxial layer also deteriorates. From this, it is important that the wafer before epitaxial growth after mirror polishing is a wafer free from scratches.

도 7은, 경면연마 후의 웨이퍼(폴리쉬드 웨이퍼) 상에 흠집 등의 변형이 남아 있는 것에 에피택셜 성장을 행했을 때 발생하는, 에피택셜층 중의 에피택셜 결함을 포착한 것이다. 또한 좌하단의 확대도는, 에피택셜층과 기판계면 부근에 변형이 존재해 있는 모습을 나타내고 있다.
Fig. 7 shows epitaxial defects in the epitaxial layer which are generated when epitaxial growth is performed on a wafer (polished wafer) after mirror-polished, in which deformation such as scratches remains. The enlarged view of the lower left corner shows a state where deformation is present in the vicinity of the interface between the epitaxial layer and the substrate.

한편, PID 상에 에피택셜 성장을 행하면 에피택셜층의 최표면에 PID의 형상을 반영한 볼록부(돌기)가 발생하는 것이 확인된다. 또한, 이 볼록부 바로 아래의 에피택셜층 내부에는 전위 등의 결함은 존재하지 않으며, 결정성에 흐트러짐이 없는 에피택셜층인 것을 확인할 수 있다.
On the other hand, when epitaxial growth is performed on the PID, it is confirmed that convex portions (projections) reflecting the shape of the PID are generated on the outermost surface of the epitaxial layer. Also, it can be confirmed that there is no defect such as dislocation in the epitaxial layer immediately under the convex portion, and it is an epitaxial layer which does not disturb crystallinity.

도 8(A)는, 폴리쉬드 웨이퍼 상에 있는 PID를 레이저 현미경(Lasertec Corporation제의 MAGICS)으로 관찰한 이미지이며, 도 8(B)는, 그 위에 에피택셜 성장을 행했을 때의 동점좌표의 관찰이미지이다. 에피택셜 성장 후의 이미지에 있는 바와 같이, PID에 기인하는 돌기를 볼 수 있다.
8A is an image obtained by observing a PID on a polished wafer with a laser microscope (MAGICS manufactured by Lasertec Corporation), and FIG. 8B is a view showing the relationship between the triboelectric point It is an observation image. As shown in the image after the epitaxial growth, the projection due to the PID can be seen.

도 9는, PID가 확인된 웨이퍼에 에피택셜 성장을 행하고, PID와 동점좌표에 관찰되는 볼록형상의 에피택셜층의 단면을 TEM관찰한 결과이다. 에피택셜층 중은 무결함인데, 에피택셜층의 최표면만 폭 200nm에 걸쳐서 볼록형상을 나타내고 있고, 그 높이는 2~3nm 정도인 것을 알 수 있다.
Fig. 9 shows the result of performing epitaxial growth on the wafer whose PID was confirmed, and observing the cross-section of the convex epitaxial layer observed at the tie point with the PID by TEM. The epitaxial layer is defect-free. It is found that only the outermost surface of the epitaxial layer has a convex shape over a width of 200 nm, and the height thereof is about 2 to 3 nm.

종래기술에서는, 흠집계의 결함에 대해서는, 경면연마에 있어서의 절삭량을 충분히 확보함으로써 저감할 수 있다.In the prior art, defects in flaw aggregation can be reduced by sufficiently securing the amount of cutting in mirror polishing.

한편, PID에 관해서는, 특허문헌 1 등 다양한 방법을 이용하여 연마장치나 연마포 등을 충분히 관리하고 나서 감소시키는 수법이 주류이다. 또한, PID에 대한 종래기술에서는, 경면연마 후, 에피택셜 성장 직전에 특허문헌 2와 같은 세정을 행하는 것도 들 수 있다.
On the other hand, with respect to the PID, a main method is to sufficiently manage and then reduce the polishing apparatus and the polishing cloth by using various methods such as Patent Document 1 and the like. In the prior art for PID, it is also possible to carry out the cleaning as in Patent Document 2 immediately before the epitaxial growth after the mirror polishing.

일본특허공개 2008-205147호 공보Japanese Patent Application Laid-Open No. 2008-205147 국제공개 제2010/150547호International Publication No. 2010/150547

상기와 같이, 종래에는 PID 대책으로서 특허문헌 1, 2와 같은 수법이 채택되고 있으나, 폴리쉬드 웨이퍼나, 그 위에 에피택셜층이 형성된 에피택셜 웨이퍼의 표면품질의 악화를 방지하기에는 불충분하였다.
As described above, conventionally, the same techniques as those of Patent Documents 1 and 2 are adopted as the PID countermeasures, but it is insufficient to prevent the deterioration of the surface quality of the polished wafer and the epitaxial wafer on which the epitaxial layer is formed.

따라서, 본 발명자는 PID에 대하여 조사를 행하였다.Therefore, the present inventor investigated the PID.

우선, 실리콘 잉곳을 슬라이스하고, 연삭 등을 행한 후, 경면연마를 실시한 실리콘 웨이퍼의 표면에 존재하는 PID에 관하여, 직접 SEM(Scanning Electro Microscopy) 관찰 및 EDX(Energy Dispersive X-ray spectroscopy) 분석을 행하면 PID부로부터 금속을 나타내는 발생X선의 피크가 검출되었다.First, by performing SEM (Scanning Electro Microscopy) observation and EDX (Energy Dispersive X-ray spectroscopy) analysis on the PID existing on the surface of the silicon wafer subjected to mirror polishing after slicing the silicon ingot and performing grinding or the like A peak of the generated X-ray representing the metal was detected from the PID portion.

도 3(A)에 나타낸 예에서는, 실리콘 외에, 금속불순물의 Zr(2.042keV)이 검출되었다. 또한, 도 3(B)에 나타낸 예에서는 금속불순물의 Ni(0.851keV)가 검출되었다.
In the example shown in Fig. 3 (A), Zr (2.042 keV) of metal impurities was detected in addition to silicon. In the example shown in Fig. 3B, Ni (0.851 keV) of metal impurities was detected.

또한, 동일한 분석을 스크래치 및 흠집의 부분에서 행한 경우도 마찬가지로 금속의 피크가 얻어졌다.Also, when the same analysis was carried out at a portion of scratches and scratches, a metal peak was obtained in the same manner.

도 4에 나타낸 흠집 중에서 금속불순물의 Ni가 검출되었다.
Ni of metal impurities was detected in the scratches shown in Fig.

또한, PID에 대하여 더욱 조사를 진행하여, PID의 단면구조를 TEM으로 관찰하면, PID의 전체높이 3~6nm 중, 상층부의 2nm 정도는 금속부착물인 것이 EDX분석으로 명백해졌다.Further, the PID was further investigated, and the cross-sectional structure of the PID was observed by TEM. As a result of EDX analysis, it was clear that among the total height of PID of 3 to 6 nm, about 2 nm of the upper layer was the metal deposit.

도 5(A)는 PID의 SEM이미지이며, 도 5(B)는 그 PID의 단면TEM 관찰이미지이며, 도 5(C)는 그 확대도이다. 또한 도 5(D)는 PID최표층부의 EDX분석결과이다. EDX분석결과와 같이, PID의 표층의 부분에서 Zr이 검출되었다.
5 (A) is an SEM image of a PID, FIG. 5 (B) is a cross-sectional TEM observation image of the PID, and FIG. 5 (C) is an enlarged view thereof. 5 (D) shows the result of the EDX analysis of the surface portion of the PID. As in the EDX analysis results, Zr was detected in the surface layer portion of the PID.

또한, 이 외에, 조사로 검출된 금속종은 Fe, Ni, Zr이었다.In addition, the metal species detected by irradiation were Fe, Ni, and Zr.

이들은 연삭지석(砥石) 성분의 분석결과 및 지립(砥粒)의 분석결과와도 일치한다. 표 1에 연삭지석의 성분분석을 나타낸다.
These are consistent with the results of the analysis of the grinding stone components and the analysis of the abrasive grains. Table 1 shows the composition analysis of the grinding wheel.

[표 1][Table 1]

Figure 112015099974378-pct00001

Figure 112015099974378-pct00001

상기 서술한 금속불순물이 PID에 부착되는 메커니즘은 이하와 같이 추찰된다. 이 메커니즘의 개략을 도 6에 나타낸다.The mechanism of attaching the above-described metal impurity to the PID is presumed as follows. The outline of this mechanism is shown in Fig.

우선, 실리콘단결정을 와이어 소(ソ-)로 웨이퍼에 슬라이스한다. 본 공정에서는 슬라이스 와이어 및 슬러리의 지립 및 그 압력에 의해 웨이퍼에 가공 데미지가 도입된다.
First, silicon single crystals are sliced into wafers using a wire saw. In this step, the processing damages are introduced into the wafer by the abrasion of the slice wire and the slurry and the pressure thereof.

그리고, 세정 후, 가공 데미지를 제거하기 위하여 산 혹은 알칼리 용액에 의해 에칭을 행하여, 도입된 데미지를 강제적으로 제거한다. 이때 데미지의 전부가 다 제거되지 않는 경우나, 슬라이스시에 도입된 균열과 같이 신장된, 이른바 크랙은 다 제거되지 않는 경우가 있다.
Then, after cleaning, etching is performed with an acid or an alkaline solution to remove processing damage, and the introduced damage is forcibly removed. In this case, not all of the damage is removed, or cracks such as cracks introduced at the time of slicing are not removed.

또한 그 후, 지석이나 지립에 의한 연삭 혹은, 랩(ラップ) 혹은 그 양쪽에 의해 잔류하는 변형의 제거를 행한다. 상기 서술한 공정에서는 제거되는 변형이 있는 한편, 새롭게 변형이 도입된다. 이에 따라 슬라이스 공정에서 도입되어 잔류하는 변형과, 연삭 혹은 랩에 의해 도입되는 변형이 복합변형으로서 잔류하게 된다. 세정 후, 다음 공정으로 보내진다.
Thereafter, the grinding by the grinding wheel or the abrasive grains, or the removal of the residual deformation by the wraps or the wraps is performed. In the above-described process, there is a deformation to be removed, while a new deformation is introduced. As a result, the residual deformation introduced by the slicing process and the deformation introduced by grinding or lap remain as a composite deformation. After cleaning, it is sent to the next process.

그리고 상기 복합변형의 간극에 상기 서술한 금속불순물이 취입되어, 잔류변형이 다음 연마공정에 의해 제거될 때, 금속불순물이 표층에 나타나면 금속의 경도와 실리콘의 경도차에 의해 연마량(硏磨代)에 차가 발생하여, PID가 된다고 본 발명자는 추찰하였다.
When the metal impurities are introduced into the gap of the composite deformation and the residual deformation is removed by the next polishing step, if metal impurities appear on the surface layer, the polishing amount ), Resulting in a PID.

일반적으로 금속불순물은 각종 세정공정에서 제거되는 경우가 있는데, 도입된 변형의 약간의 간극이나 그 구조에 따라서는 세정약액(藥液)의 충분한 대류가 일어나지 않아 다 제거되지 않는다고 본 발명자는 예견하였다. 또한, 이는, 과거의 SEM-EDS분석예에서 웨이퍼 표면의 흠집으로부터 Ni이 검출된 것으로부터도 추찰할 수 있다.
In general, the metal impurities may be removed in various cleaning processes. However, the present inventor has foreseen that, depending on the slight gap of the introduced deformation or the structure thereof, sufficient purification of the cleaning solution does not occur and the removal of the metal impurities is not performed. It can also be deduced from the detection of Ni from scratches on the wafer surface in past SEM-EDS analysis examples.

여기서, 예를 들어 특허문헌 2의 경면연마공정 후의 세정방법에서는 PID 자체는 제거할 수 있을지도 모르나, 제거 후의 웨이퍼 표면에 오목형상을 만들게 된다. 오목형상에 의해서는, 그 후의 에피택셜 성장공정에 있어서, 전위를 수반하는 에피택셜 결함을 유발할 가능성이 있다. 따라서 특허문헌 2의 세정방법에서는 상기 서술한 바와 같이 PID 대책으로는 불충분하다.
Here, for example, in the cleaning method after the mirror polishing process of Patent Document 2, the PID itself may be removed, but a concave shape is formed on the surface of the wafer after removal. Depending on the concave shape, there is a possibility of causing an epitaxial defect accompanied with dislocation in the subsequent epitaxial growth step. Therefore, the cleaning method of Patent Document 2 is insufficient as a PID countermeasure as described above.

본 발명은, 상기 문제점을 감안하여 이루어진 것으로서, 경면연마공정에 의해 실리콘 웨이퍼에 PID가 발생하는 것을 방지할 수 있고, 경면연마공정 후의 실리콘 웨이퍼나, 후공정에서 에피택셜층을 적층한 에피택셜 웨이퍼의 표면품질의 악화를 방지할 수 있는 실리콘 웨이퍼의 연마방법 및 에피택셜 웨이퍼의 제조방법을 제공하는 것을 목적으로 한다.
SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and it is an object of the present invention to provide a method of manufacturing a semiconductor device, which can prevent PID from occurring in a silicon wafer by a mirror polishing process, And a method of manufacturing an epitaxial wafer, which can prevent deterioration of the surface quality of the epitaxial wafer.

제거로 강제적으로 공정계 외로 배제할 수 있다.Removal can be forced out of the process system.

따라서, 그 후의 마무리연마에 있어서, PID의 발생요인이 되는 실리콘 웨이퍼 표면에 있어서의 실리콘과 금속의 경도차는 발생하지 않아, 균일하게 마무리연마할 수 있다. 이에 따라, PID도 존재하지 않아, 평탄하고 고품질의 폴리쉬드 웨이퍼를 제조할 수 있다.Therefore, in the subsequent finish polishing, there is no hardness difference between the silicon and the metal on the surface of the silicon wafer, which is a cause of generation of the PID, so that the finish polishing can be performed uniformly. Accordingly, no PID is present, and a polished wafer of flat and high quality can be produced.

더 나아가, 이러한 고품질의 폴리쉬드 웨이퍼를 얻을 수 있으므로, 후공정에서 에피택셜층을 적층한 경우에는, 표면에 PID에 의한 돌기도 생기지 않아, 표면품질이 우수한 에피택셜 웨이퍼를 얻을 수 있다.
Further, since such a high-quality polished wafer can be obtained, when an epitaxial layer is laminated in a later step, a projection due to PID does not occur on the surface, and an epitaxial wafer having excellent surface quality can be obtained.

또한, 상기 금속불순물 제거처리를 행한 실리콘 웨이퍼에, RCA세정을 행할 수 있다.
Further, RCA cleaning can be performed on the silicon wafer subjected to the metal impurity removal treatment.

이와 같이 하면, 웨이퍼 표면의 유기물계 파티클이나 금속파티클을 제거할 수 있다.
In this way, organic particles and metal particles on the surface of the wafer can be removed.

또한, 상기 마무리연마를 행한 실리콘 웨이퍼에, 마무리세정을 행할 수 있다.
Further, the silicon wafer subjected to the above finish polishing can be finishing washed.

이와 같이 하면, 마무리연마 후의 웨이퍼 표면 상에 존재하는 여러 가지 파티클을 제거할 수 있다.
In this way, various particles existing on the surface of the wafer after the finish polishing can be removed.

또한, 본 발명은, 상기 실리콘 웨이퍼의 연마방법에 의해 경면연마공정을 실시한 실리콘 웨이퍼의 표면에, 에피택셜층을 형성하는 것을 특징으로 하는 에피택셜 웨이퍼의 제조방법을 제공한다.
Further, the present invention provides a method for manufacturing an epitaxial wafer, characterized in that an epitaxial layer is formed on the surface of a silicon wafer subjected to a mirror polishing process by the above-described method for polishing a silicon wafer.

이러한 에피택셜 웨이퍼의 제조방법이면, PID의 발생이 억제된 폴리쉬드 웨이퍼에 에피택셜층을 형성할 수 있으므로, PID기인의 돌기의 발생이 억제된, 표면품질이 우수한 에피택셜 웨이퍼를 얻을 수 있다.
With this epitaxial wafer manufacturing method, an epitaxial layer can be formed on a polished wafer in which the generation of PID is suppressed, so that it is possible to obtain an epitaxial wafer excellent in surface quality in which the occurrence of projections due to PID is suppressed.

이상과 같이, 본 발명에 따르면, 경면연마공정에 있어서, 실리콘 웨이퍼의 표면에 부착된 금속불순물을 제거할 수 있고, 마무리연마 후, PID의 발생이 억제된, 평탄하고 고품질의 폴리쉬드 웨이퍼를 얻을 수 있다. 또한, PID기인의 돌기의 발생이 억제된, 표면품질이 우수한 에피택셜 웨이퍼를 얻을 수 있다.
As described above, according to the present invention, it is possible to obtain a flat, high-quality polished wafer which can remove metallic impurities adhering to the surface of a silicon wafer in a mirror polishing process and suppress the generation of PID after finish polishing . Further, it is possible to obtain an epitaxial wafer having excellent surface quality, in which the occurrence of projections due to PID is suppressed.

도 1은 본 발명의 실리콘 웨이퍼의 연마방법 및 에피택셜 웨이퍼의 제조방법에 있어서의 처리공정의 일례를 나타낸 플로우도이다.
도 2는 실시예, 비교예에 있어서의 조연마 후의 실리콘 웨이퍼, 폴리쉬드 웨이퍼, 에피택셜 웨이퍼의 표면검사결과이다.
도 3은 PID부로부터의 금속을 나타낸 발생X선의 피크의 일례를 나타낸 측정도이다. (A) Zr의 검출예, (B) Ni의 검출예.
도 4는 흠집의 관찰도 및 흠집으로부터의 금속(Ni)을 나타낸 발생X선의 피크의 일례를 나타낸 측정도이다.
도 5는 (A) PID의 SEM상이다. (B) PID의 단면TEM관찰상이며, (C)는 그 확대도이다. (D) PID최표층부의 EDX분석결과이다.
도 6은 금속불순물이 PID에 부착되는 메커니즘의 개략을 나타낸 설명도이다.
도 7은 에피택셜층 중의 에피택셜 결함의 일례를 나타낸 관찰도이다.
도 8은 (A) 폴리쉬드 웨이퍼 상에 있는 PID의 관찰도이다. (B) 에피택셜 성장을 행했을 때의 동점좌표에 있는 돌기의 관찰도이다.
도 9는 PID가 확인된 실리콘 웨이퍼에 에피택셜 성장을 행하고, PID와 동점좌표에 관찰되는 볼록형상의 에피택셜층의 단면의 관찰도이다.
Fig. 1 is a flow chart showing an example of a processing step in a polishing method of a silicon wafer and a method of manufacturing an epitaxial wafer according to the present invention.
Fig. 2 is a result of surface inspection of a silicon wafer, a polished wafer, and an epitaxial wafer after rough polishing in Examples and Comparative Examples.
3 is a measurement chart showing an example of the peak of the generated X-ray showing the metal from the PID part. (A) Zr detection example, (B) Ni detection example.
4 is a diagram showing an example of a scratch and an example of a peak of a generated X-ray showing metal (Ni) from a scratch.
5 is (A) SEM image of PID. (B) is a cross-sectional TEM observation of the PID, and (C) is an enlarged view thereof. (D) EDX analysis result of the surface part of the PID.
Fig. 6 is an explanatory diagram showing the outline of a mechanism in which metal impurities are attached to the PID.
7 is an observation chart showing an example of an epitaxial defect in the epitaxial layer.
8 is (A) an observation view of a PID on a polished wafer. (B) is an observation view of protrusions at a tie point when epitaxial growth is performed.
9 is a cross-sectional view of a convex epitaxial layer observed at a tie point with the PID by carrying out epitaxial growth on a silicon wafer whose PID has been confirmed.

이하, 본 발명에 대하여, 실시태양의 일례로서, 도면을 참조하여 상세하게 설명하는데, 본 발명은 이에 한정되는 것은 아니다.Hereinafter, the present invention will be described in detail with reference to the drawings as an example of an embodiment, but the present invention is not limited thereto.

본 발명자는 실리콘 웨이퍼 표면의 PID에 대하여 예의연구를 행하였다. 그 결과, 슬라이스 공정, 연삭·랩공정 등에 의해 발생한 복합변형에 금속불순물이 취입되고, 경면연마공정에 있어서 복합변형을 제거할 때, 금속과 실리콘의 경도차에 의해 연마량에 차가 생겨 PID가 발생하는 것을 알 수 있었다.The inventors of the present invention have conducted intensive studies on the PID of the silicon wafer surface. As a result, metal impurities are introduced into the composite deformation caused by the slicing process, the grinding and lapping process, etc., and when the complex deformation is removed in the mirror polishing process, there occurs a difference in the amount of polishing due to the hardness difference between the metal and silicon, .

또한, 예를 들어 특허문헌 2와 같은 세정방법에서는, 세정 후의 폴리쉬드 웨이퍼에 오목형상이 생기고, 그 후의 에피택셜 성장공정에 있어서 전위를 수반하는 에피택셜 결함을 유발하여, PID 대책으로는 불충분하다.
In addition, for example, in the cleaning method as in Patent Document 2, a concave shape is formed in the polished wafer after cleaning, causing an epitaxial defect accompanied by dislocation in the subsequent epitaxial growth step, which is insufficient for the PID countermeasure .

따라서 본 발명자는, 조연마 후, 오존가스를 이용한 처리 등을 행함으로써 금속불순물을 제거하고 나서 마무리연마하면, PID의 발생이 억제되고, 상기와 같은 오목형상도 없는 표면품질이 높은 폴리쉬드 웨이퍼나 에피택셜 웨이퍼를 얻을 수 있는 것을 발견하고, 본 발명을 완성시켰다.
Therefore, the inventor of the present invention has found that, when the metal impurity is removed by performing treatment using ozone gas or the like after the rough polishing, finishing polishing is performed to suppress generation of PID and to provide a polished wafer having high surface quality An epitaxial wafer can be obtained, and the present invention has been completed.

도 1은, 본 발명의 실리콘 웨이퍼의 연마방법 및 에피택셜 웨이퍼의 제조방법에 있어서의 처리공정의 일례를 나타낸 플로우도이다.Fig. 1 is a flowchart showing an example of processing steps in a polishing method of a silicon wafer and a method of manufacturing an epitaxial wafer of the present invention.

(슬라이스 공정)(Slicing process)

쵸크랄스키법 등에 의해 제조한 실리콘 잉곳을 와이어 소에 의해 웨이퍼상으로 슬라이스한다.A silicon ingot manufactured by the Czochralski method is sliced on a wafer by a wire saw.

(연삭·랩공정)(Grinding and lapping process)

얻어진 슬라이스 웨이퍼에 대하여, 가공 데미지 제거를 위한 에칭을 행한 후, 연삭공정 혹은 랩공정, 또는 이들 양방의 공정을 실시한다.
The obtained slice wafer is etched to remove the process damage, and then the grinding process or the lap process or both of these processes are performed.

또한, 이들 공정의 전후에 있어서, 필요에 따라 적당히 세정을 행할 수 있다. 예를 들어 도 1에 나타낸 바와 같이, 연삭·랩공정 후, RCA세정을 행할 수 있다. 이에 따라, 웨이퍼 표면의 유기물계 파티클이나 금속 파티클 등을 제거할 수 있다.
In addition, before and after these steps, cleaning can be carried out as needed. For example, as shown in Fig. 1, RCA cleaning can be performed after the grinding and lapping process. As a result, organic particles and metal particles on the surface of the wafer can be removed.

(경면연마공정)(Mirror Surface Polishing Process)

<조연마><Abrasive polishing>

이어서 경면연마공정을 실시한다. 이 경면연마공정에 있어서, 우선 조연마를 행한다.Then, the mirror polishing process is performed. In this mirror polishing step, the abrasion is first performed.

조연마에서는, 예를 들어, 회전가능한 정반 상에 첩부된 연마포와, 연마헤드의 웨이퍼 지지반(盤)에 지지된 실리콘 웨이퍼를 적절한 압력으로 접촉하여 연마한다. 이때, 콜로이달 실리카를 함유한 알칼리 용액(연마슬러리, 연마제 등이라 불림)이 이용되고 있다. 이러한 연마제를 연마포와 실리콘 웨이퍼의 접촉면에 첨가함으로써, 연마슬러리와 실리콘 웨이퍼가 메카노케미컬 작용을 일으키고, 연마가 진행된다.
In the rough polishing, for example, a polishing cloth attached to a rotatable platen and a silicon wafer supported on a wafer holding plate of a polishing head are polished by contact with an appropriate pressure. At this time, an alkali solution containing colloidal silica (abrasive slurry, abrasive, etc.) is used. By adding such an abrasive to the contact surface between the polishing cloth and the silicon wafer, the polishing slurry and the silicon wafer cause a mechanical chemical action and the polishing proceeds.

연마장치로는 양면연마장치, 편면연마장치 중 어느 하나를 이용할 수도 있다. 또한, 연마슬러리의 조성, 온도, 연마압력, 연마량, 연마속도 등의 각종 조건도 특별히 한정되지 않는다.As the polishing apparatus, any one of a double-side polishing apparatus and a single-side polishing apparatus may be used. In addition, various conditions such as the composition of the polishing slurry, the temperature, the polishing pressure, the polishing rate, and the polishing rate are not particularly limited.

더 나아가, 이 조연마로서, 1단계의 연마뿐만 아니라, 복수단계의 연마를 행할 수도 있다. 예를 들어 2단계로 나누고, 2차연마에서는 1차연마보다 눈금이 미세한 연마제나 연마포를 이용하여, 단계적으로 조연마를 행할 수 있다.
Furthermore, as this rough polishing, not only single-stage polishing but also plural-stage polishing can be performed. For example, the secondary polishing may be divided into two steps, and the secondary polishing may be performed stepwise by using abrasive or polishing cloth having a smaller scale than primary polishing.

<RCA세정, 순수세정><RCA cleaning, pure cleaning>

상기와 같이 하여 조연마를 행한 후, RCA세정에 의해 웨이퍼 표면의 유기물계 파티클이나 금속파티클 등을 제거한다. 그 후, 순수로 린스를 행한다(순수세정). 린스공정은 배치(Batch)식으로 이용되는 침지유수에 의한 오버플로우방식 혹은 분사식 중 어느 것이어도 상관없다.
After performing the above-described coarse graining, the organic particles and metal particles on the wafer surface are removed by RCA cleaning. Thereafter, rinsing with pure water is performed (pure washing). The rinsing process may be either an overflow method using an immersion fluid used in a batch method or a jetting method.

<불산처리, 순수세정><Treatment with hydrofluoric acid, pure water>

그리고, 불산수용액에 침지 혹은 불산수용액을 분사시켜, 웨이퍼 표면의 실리콘산화물을 제거한다. 이 불산수용액의 용액농도는 예를 들어 1~5% 정도의 농도로 사용할 수 있는데, 특별히 이 농도로 한정되는 것은 아니다. 불산농도가 필요 이상으로 높기 때문에 새로운 파티클의 부착이 촉진되는 것을 효과적으로 방지하기 위하여, 바람직하게는 5% 이하로 하면 된다. 불산수용액으로의 침지시간 혹은 불산수용액의 분사시간은 농도에 따라 변화시킬 수 있는데, 기준으로는, 예를 들어 실리콘 웨이퍼 표면이 발수성이 되는 정도의 시간을 설정할 수 있다. 침지시간이나 분사시간도 길어짐에 따라 파티클부착이 촉진되므로, 발수성이 확보되는 최소한으로 설정하는 것이 바람직하다.Then, the silicon oxide on the surface of the wafer is removed by dipping or spraying an aqueous solution of hydrofluoric acid in the hydrofluoric acid aqueous solution. The concentration of the aqueous solution of the hydrofluoric acid solution may be, for example, about 1 to 5%, and is not particularly limited to this concentration. In order to effectively prevent the adhesion of new particles from being promoted because the hydrofluoric acid concentration is higher than necessary, it is preferably 5% or less. The immersion time in the aqueous solution of hydrofluoric acid or the time of spraying of the aqueous solution of hydrofluoric acid can be changed according to the concentration. As a standard, for example, the time for the surface of the silicon wafer to become water repellent can be set. Since the adhesion of the particles is promoted as the immersion time or the injection time is increased, it is preferable to set the particle size to a minimum such that water repellency is ensured.

그 후, 순수로 린스를 행하여, 스핀건조 혹은 IPA건조 등으로 실리콘 웨이퍼를 건조한다.
Thereafter, pure water is rinsed, and the silicon wafer is dried by spin drying, IPA drying, or the like.

<금속불순물 제거처리><Metal impurity removal treatment>

이어서, 실리콘 웨이퍼의 표면에 부착되어 있는 금속불순물을 제거하는 처리를 행한다.Then, a process of removing metal impurities adhering to the surface of the silicon wafer is performed.

여기서는, 오존가스(오존수)를 이용한 산화처리 및 불산수용액(불산증기)을 이용한 산화막 제거처리를 포함하는 경우에 대하여 설명한다.Here, a description will be given of a case where oxidation treatment using ozone gas (ozone water) and oxidation film removal treatment using an aqueous solution of hydrofluoric acid (hydrofluoric acid vapor) are described.

우선, 상기 서술한 조연마 후, 세정을 행한 실리콘 웨이퍼의 표면을 오존가스를 이용하여 산화시킨다. 이때, 실리콘 웨이퍼 표면에 있어서, 복합변형이나 흠집, 마이크로크랙 중에 매몰된 금속불순물이 부착되어 있는 개소도 포함하고, 실리콘은 강제적으로 산화되어 실리콘 산화막을 형성한다. 특히 그 부착물 주위의 실리콘의 산화막성장속도는 빨라지는 경향이 있으므로, 부착물을 끌어들이듯이 실리콘 산화막이 형성된다.
First, after the above-described rough polishing, the surface of the cleaned silicon wafer is oxidized using ozone gas. At this time, on the surface of the silicon wafer, a portion where metal impurities buried in the composite deformation, scratch, or micro crack is adhered is included, and silicon is forcibly oxidized to form a silicon oxide film. Particularly, since the growth rate of the silicon oxide film around the attachment tends to be accelerated, a silicon oxide film is formed as if the attachment is attracted.

오존가스에 의한 강제 산화시간은 특별히 한정되지 않으나, 1분 이상으로 함으로써, 보다 충분한 실리콘 산화막을 형성할 수 있다. 보다 바람직하게는 3분 이상으로 할 수 있다.The forced oxidation time by the ozone gas is not particularly limited, but a more sufficient silicon oxide film can be formed by setting it to 1 minute or more. More preferably 3 minutes or more.

또한 오존가스에 의한 강제 산화는, 밀폐된 용기 내에서 오존가스를 끊임없이 공급하면서 행하는 것이 바람직한데, 이것으로 한정되지 않고, 개방된 용기 내에서 실리콘 웨이퍼 표면에 오존가스를 직접 분사하는 방법을 이용해도 동일한 효과를 얻을 수 있다.
The forced oxidation by the ozone gas is preferably performed while continuously supplying the ozone gas in the closed container. However, the present invention is not limited to this, and even if a method of directly spraying the ozone gas on the surface of the silicon wafer in the opened container is used The same effect can be obtained.

또한, 강제 산화는 오존가스에 한정되지 않고 오존수에 의해서도 동일한 효과를 얻을 수 있다.The forced oxidation is not limited to the ozone gas, and the same effect can be obtained by the ozonated water.

이와 같이 오존가스, 오존수 중 어느 하나를 이용해도 되는데, 미세한 흠집 등으로 널리 퍼지기 쉽도록 오존가스를 이용하는 것이 보다 바람직하다.
As described above, any one of ozone gas and ozone water may be used, and it is more preferable to use ozone gas to spread easily due to minute scratches or the like.

그 후, 불산수용액에 침지 혹은 불산수용액을 분사하고, 강제 산화에 의해 실리콘 웨이퍼 표층에 성장한 실리콘산화물과 함께 금속불순물의 부착물을 제거한다.Thereafter, immersion or a hydrofluoric acid aqueous solution is injected into the aqueous solution of hydrofluoric acid, and the adhered substances of metal impurities are removed together with the silicon oxide grown on the surface layer of the silicon wafer by forced oxidation.

또한, 불산수용액에 한정되지 않고 불산증기에 의해서도 동일한 효과를 얻을 수 있다.Further, the same effect can be obtained not only by the hydrofluoric acid aqueous solution but also by the hydrofluoric acid vapor.

이와 같이 불산수용액, 불산증기 중 어느 하나를 이용할 수도 있는데, 금속불순물을 웨이퍼 표면으로부터 제거하여 계외로 배출하는 점을 감안하면 불산수용액을 실리콘 웨이퍼 표면에 분사시키는 형태가 보다 바람직하다.
As described above, any one of an aqueous solution of hydrofluoric acid and a hydrofluoric acid vapor may be used. It is more preferable that the aqueous solution of hydrofluoric acid is sprayed onto the surface of the silicon wafer, considering that the metal impurities are removed from the surface of the wafer and discharged to the outside of the system.

<RCA세정, 순수세정><RCA cleaning, pure cleaning>

이상과 같은 금속불순물 제거처리를 행한 후, 순수로 린스를 행한다. 그리고 공기 중의 환경파티클의 부착을 방지하기 위하여, 보다 바람직하게는 수몰한 채로 다음 공정의 마무리연마로 투입한다.After the metal impurity removal treatment as described above, rinsing with pure water is performed. In order to prevent the adhesion of environmental particles in the air, it is more preferably put into the finishing polishing of the next step while being submerged.

또는, 금속불순물 제거처리를 행한 후, RCA세정을 실시하고 나서 순수로 린스를 행할 수도 있다. 이와 같이 함으로써, 실리콘 웨이퍼 표면의 파티클을 보다 한층 제거하고 나서, 이 후에 앞두고 있는 마무리연마를 실시할 수 있다.
Alternatively, the metal impurity removal treatment may be performed, then the RCA cleaning may be performed, and then rinsing with pure water may be performed. By doing so, the particles on the surface of the silicon wafer can be further removed, and then the finish polishing to be performed can be performed.

<마무리연마><Finishing Polishing>

이어서 마무리연마를 행한다. 마무리연마에서는, 흠집의 잔흔이나 마이크로크랙 등의 깊이를 충분히 제거할 수 있는 양의 절삭량을 확보한다. 이때의 절삭량은 특별히 한정되지 않고, 지금까지의 공정 등에 따라 변화하는 것인데, 10nm 이상이 바람직하다.Followed by finish polishing. In the finish polishing, a sufficient amount of cutting is ensured to sufficiently remove the depth of residual scratches and micro cracks. The amount of cutting at this time is not particularly limited and varies depending on the process up to now, and is preferably 10 nm or more.

사용하는 연마장치, 연마슬러리의 조성, 온도, 연마압력, 연마량, 연마속도 등의 각종 조건도 특별히 한정되지 않고, 종래의 조건 어느 것이나 채용할 수 있고, 그때마다 결정할 수 있다.
Various conditions such as the polishing apparatus to be used, the composition of the polishing slurry, the temperature, the polishing pressure, the polishing rate, and the polishing rate are not particularly limited, and any of the conventional conditions can be adopted and can be determined each time.

<마무리세정><Finishing cleaning>

그리고, 마무리연마 후에 마무리세정을 행한다. 마무리세정의 방법은 특별히 한정되지 않고, 적당히 결정할 수 있다. 여기서는 RCA세정 및 순수세정으로 하였다. 마무리연마 후의 웨이퍼 표면에 존재하는 다양한 파티클을 제거할 수 있는 세정방법이면 된다.
After finishing polishing, finishing cleaning is performed. The method of finishing cleaning is not particularly limited and can be appropriately determined. Here, RCA cleaning and pure cleaning were performed. Any cleaning method capable of removing various particles present on the surface of the wafer after finish polishing can be used.

본 발명에 있어서는, 마무리연마 전에 실리콘 웨이퍼 표면의 금속불순물을 제거하고 있으므로, 마무리연마에 있어서, PID의 발생요인이 되는 실리콘 웨이퍼 표면에 있어서의 실리콘과 금속의 경도차는 발생하지 않는다. 따라서, 마무리연마 후에 있어서는, PID의 수가 매우 억제되어 있고, 표면이 균일하게 마무리연마되어, 평탄하고 고품질의 폴리쉬드 웨이퍼를 얻을 수 있다.In the present invention, since the metal impurities on the surface of the silicon wafer are removed before the finish polishing, there is no difference in hardness between the silicon and the metal on the surface of the silicon wafer, which is a cause of the PID in the finish polishing. Therefore, after the finish polishing, the number of PIDs is extremely suppressed, and the surface is finely polished uniformly, so that a polished wafer of flat and high quality can be obtained.

경면연마공정 후, 특허문헌 2와 같은 세정을 행할 필요도 없고, 표면에 오목형상도 발생하지 않아, 표면품질이 우수한 폴리쉬드 웨이퍼를 본 발명의 연마방법에 의해 얻을 수 있다.
After the mirror polishing process, there is no need to perform cleaning as in Patent Document 2, no concave shape on the surface is generated, and a polished wafer having excellent surface quality can be obtained by the polishing method of the present invention.

(에피택셜 성장공정)(Epitaxial growth step)

그리고, 상기와 같은 경면연마공정을 실시한 실리콘 웨이퍼에 대하여 에피택셜층을 형성한다.Then, an epitaxial layer is formed on the silicon wafer subjected to the mirror polishing process as described above.

에피택셜층의 형성방법 자체는 특별히 한정되지 않고, 예를 들어 종래와 동일한 방법을 이용할 수 있다.The method of forming the epitaxial layer itself is not particularly limited, and for example, the same method as the conventional method can be used.

에피택셜 성장장치 내에 실리콘 웨이퍼를 배치하고, 예를 들어 H2 분위기 중에 규소화합물 가스인 SiCl4, SiHCl3, SiH2Cl2, SiH4 등의 가스와 도펀트 가스인 B2H6가스나 PH3 등의 가스를 공급하여, 1000~1300℃의 온도역에서 에피택셜층을 적층시킬 수 있다.
The epitaxial placing a silicon wafer in the epitaxial growth apparatus, for example, silicon compound gas in the H 2 atmosphere, SiCl 4, SiHCl 3, SiH 2 Cl 2, the B 2 H 6 gas, PH 3 gas and dopant gas of SiH light 4 The epitaxial layer can be laminated in the temperature range of 1000 to 1300 캜.

본 발명에 있어서는, 에피택셜층을 형성하는 대상의 실리콘 웨이퍼의 표면에는, 상기와 같은 경면연마공정을 실시하고 있으므로 PID가 존재하지 않고, 이에 따라, 에피택셜층을 형성해도, 에피택셜층 표면에, 종래와 같은 PID기인의 돌기의 발생이 대폭 억제된다. 따라서 표면품질이 우수한 에피택셜 웨이퍼를 얻을 수 있다.
In the present invention, since the surface of the silicon wafer to be formed with the epitaxial layer is subjected to the mirror polishing process as described above, no PID is present and accordingly even if an epitaxial layer is formed, , Generation of protrusions due to PIDs as in the prior art is largely suppressed. Thus, an epitaxial wafer excellent in surface quality can be obtained.

[실시예][Example]

이하, 실시예 및 비교예를 나타내어 본 발명을 보다 구체적으로 설명하는데, 본 발명은 이들로 한정되는 것은 아니다.Hereinafter, the present invention will be described more specifically with reference to Examples and Comparative Examples, but the present invention is not limited thereto.

(실시예)(Example)

본 발명의 실리콘 웨이퍼의 연마방법 및 에피택셜 웨이퍼의 제조방법을 실시하였다.A polishing method of a silicon wafer of the present invention and a manufacturing method of an epitaxial wafer were carried out.

도 1에 나타낸 바와 같이, CZ실리콘 잉곳을 와이어 소에 의해 웨이퍼상으로 잘라내고, 그 중, 3매의 실리콘 웨이퍼에 대하여 연삭공정을 실시하여, RCA세정을 행하였다. 그 후, 경면연마공정을 실시하였다. 또한, 직경 300mm, 결정방위 <100>인 실리콘 웨이퍼를 이용하였다.As shown in Fig. 1, a CZ silicon ingot was cut into a wafer by a wire saw, and three silicon wafers among them were subjected to a grinding process to perform RCA cleaning. Thereafter, a mirror polishing process was performed. Further, a silicon wafer having a diameter of 300 mm and a crystal orientation of < 100 > was used.

경면연마공정에서는, 우선 조연마를 행하고, 그 후, RCA세정, 순수세정, 불산처리, 순수세정을 차례로 행하여, 조연마 후의 실리콘 웨이퍼를 얻었다.
In the mirror polishing process, first, coarse annealing was performed, and then RCA cleaning, pure cleaning, hydrofluoric acid treatment, and pure cleaning were performed in order to obtain a silicon wafer after rough polishing.

조연마(1차 연마·2차 연마)의 조건은 이하와 같다.The conditions of the rough polishing (primary polishing and secondary polishing) are as follows.

우선, 전처리로서, 연삭·랩공정을 행한 실리콘 웨이퍼를 NaOH에 의해 20μm의 에칭을 행하였다.First, as a pretreatment, a silicon wafer subjected to a grinding and lapping step was etched by 20 탆 with NaOH.

이어서, 양면연마장치에서, 실리콘 웨이퍼의 양면을 콜로이달 실리카를 주성분으로 하는 알칼리 용액의 연마제로 1차 연마를 행하였다. 최저 10μm의 연마량이면 되고, 여기서는 10μm의 연마량으로 하였다. 또한, 연마포에는 발포 우레탄을 이용하였다.Next, in the double-side polishing apparatus, the both surfaces of the silicon wafer were subjected to primary polishing with an alkali solution of an alkali solution containing colloidal silica as a main component. An abrasion amount of at least 10 탆 can be obtained, and here, the abrasion amount is set at 10 탆. Foamed urethane was used as the polishing cloth.

이어서, 편면연마장치에서, 동일하게 폴리우레탄부직포의 연마포와 NaOH 베이스의 콜로이달 실리카의 연마제를 이용하여, 연마량 1μm 정도의 2차 연마를 행하였다.
Next, in the single-side polishing apparatus, secondary polishing of about 1 μm in polishing amount was carried out by using the polishing cloth of polyurethane nonwoven fabric and the polishing agent of colloidal silica of NaOH base in the same manner.

그리고, 조연마 후의 실리콘 웨이퍼에 대하여 금속불순물 제거처리를 행하였다. 여기서는, 우선, 용기 내에 실리콘 웨이퍼를 배치함과 함께, 오존가스를 용기 내에 계속 공급하여, 이 오존가스에 의해 실리콘 웨이퍼의 표면을 산화처리하였다. 이 오존가스에 의한 강제 산화시간은 3분으로 하였다.
Then, the silicon wafer after the rough polishing was subjected to metal impurity removal treatment. Here, first, a silicon wafer is placed in a container, and an ozone gas is continuously supplied into the container, and the surface of the silicon wafer is oxidized by the ozone gas. The forced oxidation time by the ozone gas was set to 3 minutes.

이어서, 농도 1%의 불산수용액을 준비하고, 이것을 실리콘 웨이퍼의 표면에 1분간 분사함으로써, 실리콘 웨이퍼 표면에 부착된 금속불순물을 실리콘 산화막채로 제거하였다.Subsequently, a 1% aqueous solution of hydrofluoric acid was prepared and sprayed onto the surface of the silicon wafer for 1 minute to remove the metal impurities attached to the surface of the silicon wafer with the silicon oxide film.

산화막 제거처리로서, 상기 1분간의 분사에 의한 처리를 총 2회 행하였다.As the oxide film removing treatment, the above-mentioned one-minute spraying treatment was performed twice in total.

그 후, 순수세정을 행하였다.
Thereafter, pure cleaning was performed.

그 후에 마무리연마를 행하였다. 이 마무리연마에서는 연마절삭량을 관리기준으로 하여, 80nm 이상의 절삭량을 확보할 수 있는 충분한 연마량으로 하였다. 그리고 마무리연마 후, RCA세정 및 순수세정을 행하여, 폴리쉬드 웨이퍼를 얻었다.Thereafter, finishing polishing was performed. In this finish polishing, the abrasive cutting amount was used as a control standard and a sufficient abrasion amount was secured to ensure a cutting amount of 80 nm or more. After finishing polishing, RCA cleaning and pure cleaning were carried out to obtain a polished wafer.

또한, 마무리연마의 기타 조건은 이하와 같다.Other conditions of the finish polishing are as follows.

편면연마장치에서, 폴리우레탄의 스웨이드의 연마포와 NH4OH 베이스의 콜로이달 실리카의 연마제를 이용하여 마무리연마를 행하였다.In the single-side polishing apparatus, finish polishing was carried out by using a polyurethane suede polishing cloth and an NH 4 OH -based colloidal silica polishing compound.

또한, 연마속도는 10nm/min 이하로 하고, 연마시간은 2.5분 행하였다.
The polishing rate was 10 nm / min or less, and the polishing time was 2.5 minutes.

상기와 같이 하여 얻은 폴리쉬드 웨이퍼의 표면에 에피택셜층을 형성하였다. 에피택셜 성장장치 내에 폴리쉬드 웨이퍼를 재치하고, H2분위기 중에 규소화합물가스인 SiCl4를 도입하면서, 1130℃에서 두께 3μm인 에피택셜층을 기상성장하였다.An epitaxial layer was formed on the surface of the polished wafer thus obtained. With the introduction of the silicon compound is SiCl 4 gas in the polished wafer wit, and H 2 atmosphere in the epitaxial growth apparatus, the vapor phase growth was 3μm thickness of the epitaxial layer at 1130 ℃.

이와 같이 하여 에피택셜 웨이퍼를 얻었다.
Thus, an epitaxial wafer was obtained.

(비교예)(Comparative Example)

종래의 실리콘 웨이퍼의 연마방법 및 에피택셜 웨이퍼의 제조방법을 실시하였다. 보다 구체적으로는, 금속불순물 제거공정을 행하지 않은 것 이외는 실시예와 동일하게 하고 실리콘 웨이퍼를 연마하여, 직경 300mm, 결정방위 <100>인 폴리쉬드 웨이퍼를 얻었다.Conventional polishing methods for silicon wafers and methods for producing epitaxial wafers were carried out. More specifically, a silicon wafer was polished in the same manner as in Example except that the metal impurity removal step was not performed, to obtain a polished wafer having a diameter of 300 mm and a crystal orientation of < 100 >.

그리고, 이 폴리쉬드 웨이퍼 상에, 실시예와 동일한 조건으로 에피택셜층을 기상성장하여, 에피택셜 웨이퍼를 얻었다.
Then, an epitaxial layer was vapor-grown on the polished wafer under the same conditions as in Example to obtain an epitaxial wafer.

여기서, 실시예 및 비교예에서 얻어진 조연마 후의 실리콘 웨이퍼, 폴리쉬드 웨이퍼, 에피택셜 웨이퍼에 대하여, 레이저 현미경(Lasertec Corporation제 MAGICS)에 의해 실리콘 웨이퍼의 표면검사를 행하여, 연마 후에 확인되는 결함수가 각 공정에서 어느 정도까지 저감되어 있는지를 비교하였다.
Here, the silicon wafer, the polished wafer, and the epitaxial wafer after the rough polishing obtained in the examples and the comparative examples were subjected to surface inspection of the silicon wafer by a laser microscope (MAGICS manufactured by Lasertec Corporation), and the number of defects And to what extent they are reduced in the process.

이 표면검사결과를 도 2에 나타낸다. 도 2의 실리콘 웨이퍼 중의 점은 결함(PID 등)을 나타내고 있다. 도 2에 나타낸 바와 같이, 실시예에서의 결함수는, 조연마 후의 실리콘 웨이퍼, 폴리쉬드 웨이퍼, 에피택셜 웨이퍼에 있어서, 차례로, 1080개, 26개, 7개였다. 또한, 비교예에서의 결함수는, 차례로, 1279개, 585개, 225개였다.
The result of the surface inspection is shown in Fig. The points in the silicon wafer of Fig. 2 indicate defects (PID, etc.). As shown in Fig. 2, the number of defects in the examples was 1080, 26, and 7 in the silicon wafer, the polished wafer, and the epitaxial wafer after rough polishing. The number of defects in the comparative example was 1279, 585, and 225, respectively.

비교예에서는, 마무리연마 후의 폴리쉬드 웨이퍼의 결함수가 조연마 후에 대하여 45% 정도까지 감소되어 있는 것에 반해, 본 발명을 실시한 실시예에서는 3% 정도까지 감소되어 있다.In the comparative example, the number of defects of the polished wafers after the finish polishing was reduced to about 45% after the rough polishing, whereas in the embodiment of the present invention, it was reduced to about 3%.

나아가 에피택셜 성장 후에 있어서의 결함수에 대하여 비교하면, 비교예에서는 18% 정도까지 감소되어 있는 것에 반해, 실시예에서는 0.65% 정도까지 감소되어 있다. 실시예에서는 비교예에 대하여 27배 이상의 효과가 얻어지고 있다.Further, the number of defects after epitaxial growth is reduced to about 18% in the comparative example, and to about 0.65% in the embodiment. In the embodiment, the effect of 27 times or more as compared with the comparative example is obtained.

이와 같이 본 발명에서는, PID를 포함하여, 결함수를 종래법보다 현저하게 감소시킬 수 있다.
As described above, in the present invention, the number of defects can be significantly reduced, including the PID, compared with the conventional method.

또한, 본 발명은, 상기 실시형태로 한정되는 것은 아니다. 상기 실시형태는, 예시이며, 본 발명의 특허청구의 범위에 기재된 기술적 사상과 실질적으로 동일한 구성을 가지며, 동일한 작용효과를 나타내는 것은, 어떠한 것이어도 본 발명의 기술적 범위에 포함된다.
The present invention is not limited to the above-described embodiments. The above-described embodiments are illustrative, and any of those having substantially the same structure as the technical idea described in the claims of the present invention and exhibiting the same operational effects are included in the technical scope of the present invention.

Claims (5)

실리콘 웨이퍼에 경면연마공정을 실시하는 실리콘 웨이퍼의 연마방법으로서,
상기 경면연마공정에 있어서, 상기 실리콘 웨이퍼에 조연마를 행하고, 그 후, 실리콘 웨이퍼의 표면에 대하여,
오존가스 또는 오존수를 이용한 산화처리 및 불산증기 또는 불산수용액을 이용한 산화막 제거처리에 의해, 실리콘 웨이퍼의 표면에 부착되어 있는 금속불순물을 제거하는 처리를 행하고 나서, 마무리연마를 행하는 것을 특징으로 하는 실리콘 웨이퍼의 연마방법.
1. A polishing method for a silicon wafer which performs a mirror polishing process on a silicon wafer,
In the mirror polishing step, abrasion is performed on the silicon wafer, and thereafter, with respect to the surface of the silicon wafer,
Characterized by carrying out a treatment for removing metal impurities adhering to the surface of the silicon wafer by an oxidation treatment using ozone gas or ozone water and an oxide film removal treatment using a hydrofluoric acid vapor or an aqueous solution of hydrofluoric acid, / RTI &gt;
제1항에 있어서,
상기 금속불순물 제거처리를 행한 실리콘 웨이퍼에, RCA세정을 행하는 것을 특징으로 하는 실리콘 웨이퍼의 연마방법.
The method according to claim 1,
Wherein the RCA cleaning is performed on the silicon wafer subjected to the metal impurity removal treatment.
제1항에 있어서,
상기 마무리연마를 행한 실리콘 웨이퍼에, 마무리세정을 행하는 것을 특징으로 하는 실리콘 웨이퍼의 연마방법.
The method according to claim 1,
Wherein the finishing cleaning is performed on the silicon wafer subjected to the finishing polishing.
제2항에 있어서,
상기 마무리연마를 행한 실리콘 웨이퍼에, 마무리세정을 행하는 것을 특징으로 하는 실리콘 웨이퍼의 연마방법.
3. The method of claim 2,
Wherein the finishing cleaning is performed on the silicon wafer subjected to the finishing polishing.
제1항 내지 제4항 중 어느 한 항에 기재된 실리콘 웨이퍼의 연마방법에 의해 경면연마공정을 실시한 실리콘 웨이퍼의 표면에, 에피택셜층을 형성하는 것을 특징으로 하는 에피택셜 웨이퍼의 제조방법.

A method for manufacturing an epitaxial wafer, characterized in that an epitaxial layer is formed on a surface of a silicon wafer subjected to a mirror polishing process by a polishing method for a silicon wafer according to any one of claims 1 to 4.

KR1020157029910A 2013-04-18 2014-03-13 Method for polishing silicon wafer and method for producing epitaxial wafer KR101966416B1 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013087732A JP5888280B2 (en) 2013-04-18 2013-04-18 Silicon wafer polishing method and epitaxial wafer manufacturing method
JPJP-P-2013-087732 2013-04-18
PCT/JP2014/001420 WO2014171059A1 (en) 2013-04-18 2014-03-13 Method for polishing silicon wafer and method for producing epitaxial wafer

Publications (2)

Publication Number Publication Date
KR20150143506A KR20150143506A (en) 2015-12-23
KR101966416B1 true KR101966416B1 (en) 2019-04-08

Family

ID=51731025

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157029910A KR101966416B1 (en) 2013-04-18 2014-03-13 Method for polishing silicon wafer and method for producing epitaxial wafer

Country Status (8)

Country Link
US (1) US9824880B2 (en)
JP (1) JP5888280B2 (en)
KR (1) KR101966416B1 (en)
CN (1) CN105144350B (en)
DE (1) DE112014001496T5 (en)
SG (1) SG11201507962XA (en)
TW (1) TWI541885B (en)
WO (1) WO2014171059A1 (en)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105810563A (en) * 2016-05-31 2016-07-27 浙江晶科能源有限公司 Method of washing solar cell silicon wafers
JP2018030765A (en) * 2016-08-25 2018-03-01 信越半導体株式会社 Method for manufacturing silicon single crystal wafer, method for manufacturing silicon epitaxial wafer, silicon single crystal wafer and silicon epitaxial wafer
DE102017210450A1 (en) * 2017-06-21 2018-12-27 Siltronic Ag Method, control system and plant for processing a semiconductor wafer and semiconductor wafer
JP6743785B2 (en) * 2017-08-30 2020-08-19 株式会社Sumco Carrier manufacturing method and wafer polishing method
CN110800085B (en) * 2017-10-17 2023-08-15 胜高股份有限公司 Polishing method for silicon wafer
CN110942986A (en) * 2018-09-21 2020-03-31 胜高股份有限公司 Method for removing oxide film formed on surface of silicon wafer
JP6717353B2 (en) * 2018-10-22 2020-07-01 株式会社Sumco Manufacturing method of silicon wafer with laser mark
CN109648451B (en) * 2018-12-29 2020-12-01 徐州鑫晶半导体科技有限公司 Final polishing method and final polishing apparatus for silicon wafer
JP7349352B2 (en) * 2019-12-27 2023-09-22 グローバルウェーハズ・ジャパン株式会社 Silicon wafer polishing method
CN112959140A (en) * 2021-01-29 2021-06-15 中环领先半导体材料有限公司 Process method for reducing thickness of oxide layer on surface of silicon polished wafer
CN115816261A (en) * 2022-12-12 2023-03-21 西安奕斯伟材料科技有限公司 Silicon wafer processing method and device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100093177A1 (en) 2008-10-03 2010-04-15 Sumco Techxiv Corporation Method of cleaning semiconductor wafer and semiconductor wafer
JP2011101930A (en) 2009-11-11 2011-05-26 Sumco Corp Surface smoothing method for silicon wafer before final polishing, and surface smoothing device for silicon wafer

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06314679A (en) 1993-04-30 1994-11-08 Sony Corp Cleaning method of semiconductor substrate
US6030491A (en) * 1997-08-19 2000-02-29 Micron Technology, Inc. Processing compositions and methods of using same
JP3239998B2 (en) * 1998-08-28 2001-12-17 三菱マテリアルシリコン株式会社 Semiconductor substrate cleaning method
JP3413726B2 (en) * 2000-12-28 2003-06-09 株式会社スーパーシリコン研究所 Wafer cleaning method
CN100440445C (en) 2002-11-08 2008-12-03 福吉米株式会社 Polishing composition and rinsing composition
JP2006108151A (en) 2004-09-30 2006-04-20 Shin Etsu Handotai Co Ltd Method of manufacturing silicon epitaxial wafer
JP4696086B2 (en) 2007-02-20 2011-06-08 信越半導体株式会社 Final polishing method for silicon single crystal wafer and silicon single crystal wafer
DE102007027112B4 (en) * 2007-06-13 2011-06-22 Siltronic AG, 81737 Process for cleaning, drying and hydrophilizing a semiconductor wafer
JP5208658B2 (en) * 2008-10-03 2013-06-12 Sumco Techxiv株式会社 Semiconductor wafer cleaning method and semiconductor wafer
JP2010165960A (en) * 2009-01-19 2010-07-29 Sumco Techxiv株式会社 Method for cleaning of silicon wafer
US8664092B2 (en) * 2009-06-26 2014-03-04 Sumco Corporation Method for cleaning silicon wafer, and method for producing epitaxial wafer using the cleaning method
JP5644401B2 (en) * 2010-11-15 2014-12-24 株式会社Sumco Epitaxial wafer manufacturing method and epitaxial wafer

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100093177A1 (en) 2008-10-03 2010-04-15 Sumco Techxiv Corporation Method of cleaning semiconductor wafer and semiconductor wafer
JP2011101930A (en) 2009-11-11 2011-05-26 Sumco Corp Surface smoothing method for silicon wafer before final polishing, and surface smoothing device for silicon wafer

Also Published As

Publication number Publication date
US9824880B2 (en) 2017-11-21
DE112014001496T5 (en) 2015-12-17
JP5888280B2 (en) 2016-03-16
KR20150143506A (en) 2015-12-23
US20170194136A1 (en) 2017-07-06
SG11201507962XA (en) 2015-10-29
WO2014171059A1 (en) 2014-10-23
TWI541885B (en) 2016-07-11
TW201511111A (en) 2015-03-16
CN105144350A (en) 2015-12-09
CN105144350B (en) 2018-08-03
JP2014212213A (en) 2014-11-13

Similar Documents

Publication Publication Date Title
KR101966416B1 (en) Method for polishing silicon wafer and method for producing epitaxial wafer
KR101377240B1 (en) Method of washing silicon wafer and method of producing epitaxial wafer using method of washing
TWI567811B (en) Verfahren zum beidseitigen polieren einer halbleiterscheibe
KR101292884B1 (en) Silicon carbide single crystal substrate
JP2007234952A (en) Manufacturing method of compound semiconductor, surface treatment method of compound semiconductor substrate, compound semiconductor substrate, and semiconductor wafer
US11551922B2 (en) Method of polishing silicon wafer including notch polishing process and method of producing silicon wafer
US20100021688A1 (en) Wafer manufacturing method and wafer obtained through the method
KR20020017910A (en) Method for converting a reclaim wafer into a semiconductor wafer
US20090203212A1 (en) Surface Grinding Method and Manufacturing Method for Semiconductor Wafer
TW201901779A (en) GaAs substrate and production method therefor
JP2020202289A (en) Manufacturing method of SiC epitaxial wafer
KR20110048455A (en) Silicon Wafer Processing Method
JP2010171330A (en) Method of manufacturing epitaxial wafer, defect removing method, and the epitaxial wafer
US6323140B1 (en) Method of manufacturing semiconductor wafer
JP2000091279A (en) Semiconductor substrate to be mirror surface polished and manufacture of semiconductor substrate
KR102613245B1 (en) Cleaning method and manufacturing method of group III nitride single crystal substrate
EP2369041B1 (en) Cdte semiconductor substrate for epitaxial growth and substrate container
JPH08115918A (en) Single-crystal silicon wafer, and manufacture of single crystal silicon wafer
JP2004312033A (en) Method of manufacturing single crystal silicon wafer and single crystal silicon wafer

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant