JP3066750B2 - 半導体ウェーハの製造方法 - Google Patents

半導体ウェーハの製造方法

Info

Publication number
JP3066750B2
JP3066750B2 JP11145190A JP14519099A JP3066750B2 JP 3066750 B2 JP3066750 B2 JP 3066750B2 JP 11145190 A JP11145190 A JP 11145190A JP 14519099 A JP14519099 A JP 14519099A JP 3066750 B2 JP3066750 B2 JP 3066750B2
Authority
JP
Japan
Prior art keywords
wafer
etching
plasma
polishing
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP11145190A
Other languages
English (en)
Other versions
JP2000012411A (ja
Inventor
グイド・ヴェンスキ
ベルント・パッセル
Original Assignee
ワッカー・ジルトロニク・ゲゼルシャフト・フュア・ハルブライターマテリアリエン・アクチェンゲゼルシャフト
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=7869205&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP3066750(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by ワッカー・ジルトロニク・ゲゼルシャフト・フュア・ハルブライターマテリアリエン・アクチェンゲゼルシャフト filed Critical ワッカー・ジルトロニク・ゲゼルシャフト・フュア・ハルブライターマテリアリエン・アクチェンゲゼルシャフト
Publication of JP2000012411A publication Critical patent/JP2000012411A/ja
Application granted granted Critical
Publication of JP3066750B2 publication Critical patent/JP3066750B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Drying Of Semiconductors (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、超平坦なシリコン
半導体ウェーハ及び超平坦な半導体ウェーハの製造方法
に関する。超平坦なシリコン半導体ウェーハは、半導体
業界での使用、特に0.13μm以下の線幅を含むエレ
クトロニクス部品の作製、には好適である。
【0002】
【従来の技術】シリコンウェーハの平坦性を定義すると
き、SEMI規格の1994年のMI−94の17−2
1頁に開示されている決定系図によると、グローバル平
坦性(周縁部を除いて画定される全ウェーハ表面に関す
るもの)と、ローカル平坦性(ウェーハの或る限定され
た領域の平坦性に関すものであって、作り込まれる半導
体部品の領域に概ね相当する)に区別される。グローバ
ル平坦性は、GBIR(裏面−理想基準面の全面におけ
る差/全ウェーハ表面についての裏面−理想基準面の正
及び負の偏差の幅)と表記されるのが普通であり、従来
からの慣例の仕様であるTTV(全厚さ偏差)に相当す
る。ローカル平坦性は、SFQR(最小四角形について
サイト前面−基準表面の差/画定された寸法の部品領域
について平均二乗誤差を最小にすることにより定義され
る表面からの正及び負の偏差の幅)と表記されることが
多い;SFQRmaxの値は所与のウェーハ上の部品領域
全部のSFQRの最大値を表している。概ね受け入れら
れる経験則によると、ウェーハのSFQRmax値は、ウ
ェーハに製造できる半導体部品の可能な線幅以下でなけ
ればならないことが判る(例えば、1997年のNat
ional Technology Roadmap
for Semiconductors[NTRS],
Semiconductor Industory A
ssiciation[SIA]、SanJose、6
4頁の表20を参照されたい)。過去にかなり頻繁に使
用されたLTV(局所厚さ偏差;裏面基準;部品領域の
TTVに対応する)と言う表記は、現在ではSEMIの
規格ではSBIRと呼ばれる。
【0003】半導体業界で使用する比較的平坦なシリコ
ンウェーハの製造方法は公知である。このようなウェー
ハの製造方法の従来のプロセスの手順は次の通りであ
る:即ち、結晶をソー(saw)を使って切断して半導
体ウェーハを形成した後、そのソーによって切断した半
導体ウェーハをラッピング、エッチングそしてポリシン
グする。最もよく使用されるソーによる切断法は、環式
ソーによる切断とワイヤーソーによる切断である。ラッ
ピングの次は湿式化学エッチング工程を行なって、表面
近くの乱れた結晶層を広く取り除くことである。シリコ
ンは両性物質なので、この場合、エッチングは、アルカ
リ性媒体、例えば濃水酸化カリウム溶液の中でも酸性媒
体、例えば濃フッ化水素酸と濃硝酸の、必要に応じてリ
ン酸又は酢酸のような別の酸を添加した、混合物の中で
も実施できる。使用される濃厚試薬は腐食性なので、両
方の実施態様が抱える共通の因子は、両媒体とシステム
についてばかりでなく運転スタッフと保守スタッフにつ
いても安全に関して高度の技術的要求がなされることで
ある。これ以外に、発生する使用済みのアルカリ類及び
酸類の適切な廃棄には多額の出費によってのみ解決でき
る別の問題も伴っている。
【0004】ポリシングは、一般的に各々、2段階又は
3段階の片面プロセスで行なわれ、各場合とも最終工程
で縞のない仕上表面を作る。このプロセス手順によく含
まれる別の工程、例えば縁部を丸くすること及び最終洗
浄は、この方法で製造されるウェーハの外観に関係する
ものであるが、ウェーハの平坦性にとっては直接重要で
はない。
【0005】米国特許第5,227,339号は、従来の
プロセス手順の中でラッピング工程及びエッチング工程
を研削工程に置き換えてオリエンテーションフラットを
ポリシング後でのみ作ることを記載している。150m
mのウェーハの実施例を参照すると、この方法によって
作られたウェーハは、ポリシングの後では0.5−1.
3μmのTTV値になることが判る。
【0006】ヨーロッパ特許公開公報第628992A
2号は改良型プロセス手順を記載していて、アルカリ性
エッチングを裏面ポリシングと組み合わせている。この
明細書には幾何学的データは示されていない。ヨーロッ
パ特許公開公報第755,751A1号では、前記の米
国特許第5,227,339号に記載されているプロセス
が両面研削工程として研削工程を行なうことにより更に
改良され、ウェーハの前面と裏面とが同時に研削された
後に片面ポリシング又は両面ポリシング工程が続く。こ
のプロセスを使って作られたウェーハの幾何学的データ
は示されていない。ヨーロッパ特許公開公報第754,
785A1号は、ソーによる切断/縁部の丸み付け/両
面ポリシング工程/仕上研磨/洗浄から成る短ライン型
プロセスを提案していて、1μm未満のTTV値を達成
するために、両面ポリシング工程で少なくとも60ない
し80μmのシリコンをエロージョンする必要があると
している。150mmのウェーハの加工過程で0.25
−0.4μmのLTVmax値を得ている。ヨーロッパ特
許公開公報第798,405A2号は、ソーによる切断
/縁部の丸み付け/平坦化(研削に続いてアルカリ性エ
ッチング又はこの2工程の代わりに、PACEプロセス
=プラズマアシストエッチング化学,を使うのが好まし
いプラズマエッチング)/両面ポリシングのプロセス手
順を特許請求の範囲に記載している。このプロセスを使
うと0.58μmの平均TTV値と0.27μmのLT
maxが得られることがこの明細書の図7から理解でき
るが、使用した半導体ウェーハの直径は示されていな
い。ヨーロッパ特許公開公報第798,766A1号で
は、エロージョン型ポリシングと仕上研磨の間に、好ま
しくはPACEプロセスを使った気相エッチング工程を
組み入れて、必要に応じてその次にウェーハの熱処理を
することにより従来のプロセス手順を改良している。2
00mmウェーハの加工を参照すると、記載されている
プロセス手順では0.2−0.3μmのTTVの結果を
得ることができることが判る;しかし、局所の幾何学的
データは示されていない。
【0007】引用した特許及び明細書に記載されてい
て、現在では従来の技術を意味するプロセス手順の全て
に欠点がある。ヨーロッパ特許公開公報第628,99
2A2号及びヨーロッパ特許公開公報第798,405
A2号の請求の範囲に記載されているプロセス手順にお
けるアルカリ性エッチングでは、シリコン結晶格子の中
の金属、例えばニッケルの濃度が高くなる(例えば、
T.Hosoya等、K.Electrochem.S
oc.,132、No.10、2436−2439頁
[1985]を参照されたい)。例えば、ヨーロッパ特
許公開公報第798,766A1号で提案されているよ
うな湿式化学エッチングのいずれの形態も、高濃度の酸
及びアルカリの廃棄の問題によるばかりでなく、使用さ
れる物質には危険性があるので安全性についても不利で
ある。
【0008】極めて狭い線幅を持つ回路を製造するため
の現在の半導体プロセスでは、いろいろな理由、例えば
部品が故障する原因となるパーティクルを無くすため
に、研磨されたウェーハ裏面が必要である。しかしなが
ら、例えば米国特許第5,227,339号及びヨーロッ
パ特許公開公報第798,766A1号に記載されてい
るような両面ポリシングプロセスを使用しないラインで
は、ヨーロッパ特許公開公報第628,992A2号に
記載されているようなコスト指向の分離式の裏面ポリシ
ングによってのみこのようなことが実行できる。ラッピ
ング技術と比較すると、研削には様々な利点(よりクリ
ーンなプロセス、研磨材入りの流体を使用しない;コス
ト効率が高い;表面品質とウェーハ形態が優れている;
自動化が可能)があり、従って前記に参照した明細書の
中に使用されているのもある。しかしながら、研削工具
の粒度によるが、上部結晶層は、研削プロセスによって
少なくとも1−10μmの深さまでダメージを受ける。
このようなダメージは、湿式化学エッチング工程によっ
て最大のコスト効率で取り除かれ;例えば、ヨーロッパ
特許公開公報第755,751A1号で提案されている
ように、その時はそれに相当する多量の物質が、極めて
費用のかかるポリシング工程でエロージョンされなけれ
ばならない。
【0009】経験によると、ソーによる切断ではこのダ
メージは10−40μmまで広がることが判っているの
で、ヨーロッパ特許公開公報第754,785A1号に
記載されているようにソーによる切断の直後にウェーハ
をポリシングすることはコストの点から受け入れられな
い。しかしながら、引用した特許及び特許明細書の全て
に共通の因子は、記載されている実施例によると、特許
請求の範囲に記載された手順を使って作られるウェーハ
は、0.13μm以下の線幅、即ち0.13μm以下の
SFQRmax値の半導体部品に対する幾何学的要求事項
を満たしていないことである。
【0010】
【発明が解決しようとする課題】従って、本発明の目的
は、0.13μm以下の線幅を持つエレクトロニクス部
品を作製するために、半導体業界で使用する超平坦なシ
リコンウェーハであって、他の性質に関しては従来の技
術によって製造されるウェーハとは少なくとも同じ様に
優れていて、同じ製造コスト範囲で製造できるそのシリ
コンウェーハを提供することである。
【0011】
【課題を解決するための手段】本発明は、複数のプロセ
ス工程を組み合わせることにより、縞のない研磨前面を
有する超平坦な半導体ウェーハの製造方法において、前
記方法が、前記半導体ウェーハの前記平坦度を左右する
次の一連のプロセス工程: a)結晶から半導体ウェーハを切断する工程; b)研削プロセス工程により前記半導体ウェーハを平坦
化する工程; c)プラズマアシストエッチングプロセスを利用するこ
とにより表面近くのダメージを受けた結晶領域を取り除
く工程; d)プラズマ局所エッチングをする工程;及び e)前記半導体ウェーハに縞のないポリシングをする工
程、 を有することを特徴とする前記方法に関する。 これによ
り、最大で0.2μmのGBIR及び最大で0.13μ
mのSFQR max で表わされる平坦度を有するシリコン
半導体ウェーハが得られる
【0012】ウェーハの研磨裏面が所望される場合、プ
ラズマアシストエッチング工程とプラズマ局所エッチン
グ工程の間に裏面ポリシング工程或いは簡単な両面ポリ
シング工程のどちらかを導入するのが適切である。本発
明によるプロセス手順は、原則として、ウェーハの形で
使用される機械的化学的及びプラズマの方法によって加
工される物質から成るあらゆる試験対象物を製造するた
めに使用できる。後加工は主として半導体業界で行なわ
れるが、これに限らないこの種の材料は例えばシリコ
ン、シリコン/ゲルマニウム、二酸化シリコン、窒化シ
リコン、ヒ化ガリウム、及びその他の所謂、III−V
族半導体である。例えば、チョクラルスキー法、又はフ
ロートゾーン法を使って結晶化された単結晶の形のシリ
コンが好ましい;(100)、(110)又は(11
1)の結晶配向を持つシリコンが特に好ましい。この場
合、前記の材料が少量の特定の添加剤を含むと、所望の
電気的及び機械的特性を帯びることがある;シリコンの
場合、このような添加剤には、例えば、cm3当たり1
10原子〜1020原子の量のホウ素、インジウム、リ
ン、ヒ素、アンチモン又は酸素が可能であるが、本発明
は材料の厳密な組成に限定されない。好ましく製造され
るシリコンウェーハは、原則としていかなる直径でもよ
く、例えば、ウェーハ直径が200mm、300mm、
400mm、450mm及び675mmという200m
m以上のウェーハ直径が、主として半導体作製(好まし
くは0.13μm以下の極めて狭い線幅を含む大規模集
積回路の経済的作製)の後加工産業の要求形状なので特
に好ましい。本発明により製造されるウェーハの厚さは
極めて広い範囲で変えることが出来、例えば薄手のカー
ド状商品の極めて薄いウェーハ(数百μm)から、例え
ばエネルギーやリソグラフィー試験用の基板としての極
めて厚いウェーハ(数センチメートル)まで及ぶ。50
0μm〜1200μmのウェーハ厚さが特に好ましい。
この種のウェーハは、半導体部品の製造用の出発材料と
して直接か、或いはシリコンもしくは他の適当な半導体
材料を使ってウェーハ前面に裏面シールのような層又は
エピタキシャルな被膜を被覆した後、又は別法として例
えば水素もしくはアルゴン原子のもとで熱処理による状
態調節をした後で目的とする用途に供給するか、のどち
らかで使用できる。均一な材料からウェーハを製造する
こと以外に、本発明は、SOI(絶縁体上のシリコ
ン)、及び所謂、ボンド型ウェーハのような多層構造を
持つ半導体基板の製造用にも勿論、使用できる。
【0013】本発明による超平坦なウェーハ製造のプロ
セス手順は、直径200μm以上の特に好ましい単結晶
シリコンウェーハを参考にして下記で詳細に説明する。
先ず、処理対象のシリコン単結晶は、適当なソーイング
(sawing)装置を使ってその結晶の頭部と尾部を
取り除いた長さに切断した後、鋭く画定された極めて微
妙なウェーハ縁部に機械的に丸みをつけるために、加工
ウェーハの直径より僅かに、例えば1mm大きい直径ま
で旋回式研削を行なう。必要に応じて、この結晶には、
結晶軸を確認するための配向特性、例えばオリエンテー
ションノッチ又はオリエンテーションフラットを付ける
ことがある。従来技術によると、シリコン単結晶は、環
状ソーによる、必要に応じて所謂、研削−スライスプロ
セスの組み合わせによる、又はバンドソーもしくはワイ
ヤーソーによる種々のプロセスを使ってウェーハに切断
できる。ウェーハの寸法形状や処理量に関する長所は当
業者は承知していて、特に、比較的大きいウェーハ直径
にはワイヤーソーによる切断が好ましい実施態様であ
り、例えばヨーロッパ特許公開公報第733429A1
号に記載されているソーイングによって実施できる。
【0014】好適な形状をした研削盤を使うと、本手順
の中のこの時点でソーによって切断されたウェーハの縁
部は、適当な丸みが付いて所望の縁部形状となる。この
工程は、本発明によって製造されるウェーハを後加工す
る場合の平坦性にとって原則として重要ではないが、ウ
ェーハ縁部がダメージを受けないようにすることは適当
である(例えば、加工や移送による表面荒れ)。縁部に
丸みを付けられてソーによって切断されたウェーハは、
ソーによる切断プロセスの直径と性状によるが、GBI
R値は10−30μm範囲内にあり、10−40μmの
範囲の深さの結晶格子にダメージがあり、その寸法形状
及び部分的にエロージョンのダメージを受けた結晶層を
改良するために研削工程を行なう。原理的には、極めて
種々の種類の研削プロセスが思い浮かべられ、そのプロ
セスは文献の中で詳細に説明されている。本発明による
プロセスの好ましい実施態様は、例えばヨーロッパ特許
公開公報第272531A1号に記載されているように
回転式研削の方法である。この場合、先ず、ウェーハの
1つの表面を研削して、次にウェーハに丸みを付け、そ
して別の表面を研削する。この場合、ダイヤモンド入り
の研削盤を使用するのが好ましく、合成樹脂ボンド型ダ
イヤモンド入りの研削盤を使用するのが特に好ましい。
埋め込まれたダイヤモンドの小片は、この場合400な
いし3000メッシュの粒度が好ましく、600−20
00メッシュが特に好ましい。しかしながら、ウェーハ
の1つの表面だけを研削することも可能であるが、この
実施態様は両面研削より好ましくない。別の同様な好ま
しい実施態様では、まず、ウェーハの両面を粒度400
ないし1000メッシュの研削盤で順次研削した後、次
にウェーハの両面を粒度1500ないし2500メッシ
ュの研削盤で順次研削する。本発明によるプロセスの範
囲内の研削工程の別の好ましい実施態様は、例えば前記
のヨーロッパ特許公開公報第755,751A1号に記
載されているような両面研削である。ウェーハの2つの
表面を順次研削するのではなく、この場合はウェーハの
両表面を同時に研削する。研削盤の代わりに、この場合
は同じ組成物を含む研削物体、所謂、ペレットを使用す
ることができる。ウェーハ表面当たりエロージョンされ
るシリコンの量は研削工程の過程では10−100μm
が好ましく、20−60μmが特に好ましい。研削工程
の実施態様にもよるが、研削されたウェーハのGBIR
値は、0.5−2μmの範囲内にあり、外側結晶層への
ダメージは1−10μmの深さに達する。
【0015】本発明によって、ウェーハ表面近くのダメ
ージを受けた結晶領域は、研削後にプラズマによるドラ
イエッチングによって取り除く。湿式化学エロージョン
エッチングに関連する問題の全ては、これに依って防止
される。ドライエッチングの過程で反応のパーティク
ル、例えばラジカル又はイオン、は5000℃〜10,
000℃の温度のプラズマ、例えばアルゴンプラズマ、
の中で発生し、これらのパーティクルは、エッチングさ
れてエロージョンされる基板表面と反応する。本発明に
よるプロセス工程を組み合わせる場合、プラズマ中に生
成する中性粒子、例えば、フッ素*、塩素*又は臭素*
ようなハロゲンラジカル、を使ってエロージョン型エッ
チングが起こるプロセスを利用するのが好ましく;この
場合、プラズマ中に生成するフッ素ラジカルを使ってエ
ロージョン型エッチングが起こるプロセスを利用するの
が特に好ましく、これによって表面ダメージは極めて少
なくなり、かつウェーハの幾何学的整合性が極めて優れ
たものとなる。この場合、フッ素ラジカルは、フッ素を
含む化合物、例えば、CF4、NF3、SF6又はCN
F、から生成する;フッ素を含む種々の化合物の混合物
も容易に使用できる。このようなプラズマアシストエッ
チング工程の好ましい手順は、ドイツ共和国特許公報第
4132564A1号及びドイツ共和国特許公報第41
32565A1号に記載されている。真空中で行なうこ
のプロセスでは、酸素を含むガス、例えばN2O、N
O、NO2又は酸素/窒素混合物、の存在でマイクロ波
発信器を使ってプラズマの中で含フッ素化合物を生成さ
せる。別の好ましい実施態様は、例えばWO第93/1
6573号、WO第97/45856号、米国特許第
5,310,456号又は米国特許第5,474,642号
により開示ているような所謂、プラズマジェットを使う
エッチングである。この種のプロセスは、大気圧で、例
えば空気中で、行なうと出発化合物の熱分解により活性
ラジカルが生成する。両方の好ましいプロセスでは、ウ
ェーハの両面が順次エッチングされるのが一般的であ
り、表面近くのダメージを受けた結晶層もウェーハ縁部
が同時に取り除かれるようにプロセスは設計されてい
る。しかしながら、適切に構成された装置では、前面と
裏面から同時に物質をエロージョンさせてしまうやり方
でもこのプロセスを実施しできる。本発明によるプロセ
スの範囲のプラズマアシストエッチング工程は、3mm
2/秒〜30mm2/秒のエロージョン速度で行なうのが
好ましく、5mm2/秒〜15mm2/秒のエロージョン
速度で行なうのが特に好ましい。ウェーハの両面に対す
るプラズマアシストエッチング工程を終えた時、表面当
たり5−50μmがエロージョンされるのが好ましく、
表面当たり8−20μmが特に好ましい。ウェーハのG
BIR値は0.5−1.5μmの範囲で、そして表面近
くの結晶層のダメージは、0.1−0.8μmの深さに
及ぶ。プラズマアシストエッチング工程でのシリコンの
均一なエロージョンを確実に得るために、この工程の直
前にウェーハを故意に親水性にすることは適当なことが
ある。このようなことは、例えば、アンモニアと過酸化
水素の水溶液のような酸化剤の存在で、アルカリ性浴の
中で処理するか、或いは必要に応じてフッ化水素酸水溶
液中で、既に存在している表面の酸化物を取り除いた
後、ウェーハをオゾンで処理することによって行なうこ
とができる。
【0016】本発明によるプロセス手順の次の段階は、
シリコンの局所エロージョンを含む幾何学的矯正工程で
あり、これも同様にプラズマを使う。この工程を実施す
るには、前述の加工工程を完了した後、シリコンウェー
ハをその幾何学的形状に関してキャラクタリゼーション
を行なうが、これは、例えば光学的、又は容量性測定原
理に基づいて操作する計測器を使って行なう:例えば、
レーザー三角法ばかりでなく透過、グレージング又は差
分干渉の原理を使った光学計測器を使用することは、こ
の場合、より正確な測定結果と、従って、より有効な幾
何学的矯正が予期されるので好ましい。測定値のデータ
ベースに基づいて、エロージョン対象のシリコンの量は
ウェーハの所与の面積増分から計算される。原則とし
て、プラズマアシストエッチング工程に対して前記で参
考にしたものと同じ基本条件をプラズマ局所エッチング
工程の薬品に適用する:プラズマ、例えばアルゴンプラ
ズマ、により発生したハロゲンラジカルがここでも好ま
しく、フッ素を含む化合物、例えばCF4、NF3、SF
6もしくはCNF、又は含フッ素化合物のような混合物
から生成できるフッ素ラジカルが特に好ましい。プラズ
アシストエッチングとの本質的差異は、正確な局所幾
何学的矯正を得るため、この手順は極めて少ない消費エ
ネルギー量で行なわれるので、エロージョン速度は、
0.1mm3/秒1.0mm3/秒が好ましく、0.2m
3/秒〜0.6mm3/秒が特に好ましいことであ
る。プラズマ局所エッチングに対して特に好ましい実施
態様の変形は、前述の所謂、PACEプロセス(プラズ
マアシスト型化学エッチング)であり、例えば、米国特
許第4,668,366号、米国特許第5,254,830
号、米国特許第5,290,382号及び米国特許第5,
336,355号の他、“Applications
of plasma−assistedchemica
l etching to advanced waf
er processing”(P.B.Murol
a、Technical ProceedingsSe
micon Japan1993)及び“Advanc
es in the production of t
hin−film bonded SOIand ul
tra flat bulk wafers usin
g plasma assisted chemica
l etching”(P.B.Murolaand
G.J.Gardopee、Proceedings
ofthe International Confe
renceon Solid State Devic
es and Materials、1994,Yok
ohama,Japan、256−258頁)の論文に
記載されている。PACEプロセスでは、高周波を使っ
てプラズマを発生させ、プラズマの中の前記出発物質は
電子励起により一部分を反応性ラジカルへ転換させ、真
空中であるのが好ましくは、高真空でなくてむしろ使用
するエッチングガスの数トル(torr)の圧力でウェ
ーハ表面からシリコンのエロージョンを行なう。PAC
Eプロセスは原則としてウェーハの両面に対して適用す
るのが普通であるが、このプロセスは、幾何学的形状に
関しては片面適用に優る長所は何等発揮しない;従っ
て、ウェーハの前面か、又はウェーハの裏面のどちらか
に片面で適用するのが好ましい。この場合、エロージョ
ンされる材料の量は、0.5〜5μmが好ましく、0.
5〜3μmが特に好ましい。PACEプロセスの過程で
のシリコンのエッチング速度は、SiO2のエッチング
速度より著しく速いので、処理量を増やしプロセスの変
動を少なくするために、PACEプロセスに先立って、
例えば希薄なフッ素水素酸水溶液の中に浸漬することに
より、層の外側に既に存在することもある面を平坦化対
象のウェーハから取り除くことが適切な場合がある。し
かしながら、プラズマ局所エッチング工程に先立って、
プラズマアシストエッチングに関して説明したと同じ方
法を使ってウェーハを故意に親水性にすることが可能で
あり、このことは或る場合には同様に有利になることが
ある。本発明の主題の範囲内で、PACEプロセスは、
外部結晶層に実質的にダメージを残さず、そして測定す
るとGBIR値は0.2μm未満である。
【0017】これが済むと、ウェーハの前面は縞を残さ
ずにポリシングされるが、従来技術によるポリシング
は、柔らかい研磨布を使いアルカリ性研磨流体を用いて
行なうことができる;この工程までに形成されるウェー
ハの優れた幾何学的形状を保持するには、ウェーハから
エロージョンされるシリコンの量は比較的少なく、0.
05と1.5μmの間が好ましく、0.1と0.7μm
の間が特に好ましい。文献では、この工程はCMPポリ
シング(ケモメカニカルポリシング(chemo−me
chanical polishing))と呼ばれる
ことが多い。縞のないポリシング工程の好ましい実施態
様は、水の中に1−5重量%のSiO2を入れて作った
pH9−10の研磨流体と一緒にポリウレタン主成分の
研磨布を使用することであり、ポリシング圧力は0.1
〜0.3バールである。従来技術による洗浄の後に本発
明によるプロセス手順を行なうのが一般的であって、こ
のことは、浴の中での非常に多数のウェーハの同時洗浄
を伴うバッチプロセス又はスプレープロセスを伴うバッ
チプロセスとして、或いは単一のウェーハプロセスとし
てのどちらかで行なうことができる。本発明の範囲内で
は、一連のアルカリ性浴、酸性浴、及び超純水浴を用い
る、所謂、RCAプロセスを使う浴洗浄法を使用するこ
とが好ましく、例えば“Cleaning solut
ions based on hydogen per
oxide for use in silicon
semicondutor technology”
(W.Kern及びD.A.Puotinen、RCA
Review1970年、187−206頁)、“Th
e evolution of silicon wa
fer cleaning technology”
(W.Kern、J.Electrochem,So
c.137,No.61887−1892頁[199
0])、及び“Wafer cleaning:mak
ing the transition to sur
face engineering”(P.Singe
r,Semicondutor Internatio
nal,Oct.1995,88−92頁)に記載され
ている。
【0018】裏面に付着しているパーティクルによるク
ロス汚染を防ぐために、半導体部品の製造の最新の方法
ではよくあることだが、本発明によるプロセスを使って
作ったウェーハがポリシング済みの裏面を持つことが望
まれる場合、発明それ自体を決して制限するものではな
い異なる2つの手順を実施することが原則的に可能であ
る。一方では、前述の仕上研磨工程と同類の裏面ポリシ
ング工程を行なうことができる;この裏面ポリシング工
程は、ウェーハの前面をポリシングする最終工程の前
の、例えばプラズマ局所エッチング工程と前面の仕上研
磨との間で行なうのが適当である。しかしながら、両面
ポリシング工程を本プロセス手順に導入することも可能
であり、適当なのはプラズマアシストエッチング工程と
プラズマ局所エッチング工程との間であり、その時材料
の損失は、例えば前記両面ポリシング工程では、前記に
引用したヨーロッパ特許公開公報第754,785A1
号で開示されているプロセスより著しく少ない量、即ち
ウェーハ表面当たり5ないし50μmが好ましく、ウェ
ーハ表面当たり10ないし20μmが特に好ましい。両
面ポリシング工程に適当なプロセスは、例えばヨーロッ
パ特許公開公報第776,030A2号に開示されてい
る。両面ポリシング工程の1つの実施態様は、ポリエチ
レン繊維を組み入れた、好ましくは硬さ40ないし12
0(ショアA)、特に好ましくは硬さ60ないし90
(ショアA)を有するポリウレタン主成分の研磨布を、
水に入れた好ましくは1−10重量%、特に好ましくは
1−5重量%のSiO2と好ましくは9−12、特に好
ましくは10−11のpHの研磨流体の存在で、ポリシ
ング圧力が好ましくは0.1〜0.5バール、特に好ま
しくは0.15〜0.3バールで使用することである。
【0019】必要に応じて、例えば、熱ドナーを消去す
るために、又は表面近くの結晶層のダメージを修復する
ために、ウェーハの熱処理工程を本発明によるプロセス
手順のいずれか所望の時点で導入できる、この場合、例
えば金属原子による結晶格子の汚染を防ぐために、熱処
理工程の前に従来技術によってウェーハを湿式化学洗浄
することが適当である。熱処理は、プラズマアシスト
ッチング工程の後、又はプラズマ局所エッチング工程の
後に、400℃〜800℃の温度範囲で行なうのが好ま
しい。ウェーハの同定のためのレーザースクライビン
グ、又は縁部ポリシング工程を持つことも望ましい場合
があり、これらは、例えばレーザーマーキングの場合は
研削の前か後、縁部ポリシングの場合はプラズマ局所エ
ッチング工程の前か後という適当な時点で導入してよ
い。特定の生成物のために必要な種々の別のプロセス工
程は、当業者に公知のプロセスを使って本プロセス手順
の中の適当な時点で同様に組み入れることができる、例
えば、シリコンウェーハの前面へ、ポリシリコン、酸化
シリコン又は窒化シリコンの裏面被膜を被覆するか、或
いはシリコン、又は別の半導体材料のエピタキシャル層
を被覆することである。プロセスの組み合わせの性状に
もよるが、個々のプロセス工程の前か後に従来技術に従
ってウェーハをバッチに区分けするか又は個々のウェー
ハを洗浄することが必要であるか又は有用である。本発
明の主題、即ち超平坦なシリコン半導体ウェーハを調製
することは、これによって影響を受けない。
【0020】ソーによる切断/研削/プラズマアシスト
エッチング/プラズマ局所エッチング/縞のないポリシ
ング、という本発明によるプロセスの組み合わせによ
り、0.2μm以下のGBIR値及び0.13μm以下
のSFQRmax値を有する超平坦なシリコンウェーハを
製造できることは驚きであり、予想外である。これらの
3つの工程の1つを、従来のウェーハ製造ではよく行な
われている工程で置き換える、例えば研削をラッピング
に、又はプラズマアシストエッチングを湿式化学エッチ
ングに、例えばプラズマ局所エッチングを省略するとす
れば直ちに全体的幾何学的形状と局所幾何学的形状とが
著しく劣ったウェーハとなり、このウェーハは本発明に
よって作られたウェーハとは対照的に0.13μm以下
の線幅を持つ半導体部品用出発材料としてウェーハに設
定される厳しい幾何学要求事項を満たさない。本発明に
よるプロセスは、問題の多い湿式化学エッチング工程を
使わなくて済む。光学散乱中心の数、粗さ、くもり、金
属汚染、ライフタイム、魔鏡法による欠陥、等のような
ウェーハのキャラクタリゼーションに慣用されていて、
当業者に公知のその他のパラメーターに関しては、本発
明によって作られたウェーハは従来技術によって作られ
たウェーハと比較して何等の欠点もない。本発明による
プロセスを使って作られたウェーハ当たりのコストは対
応する寸法と実施態様の従来技術によって作られたウェ
ーハ当たりのコスト程度に過ぎずしかも概ね低いことす
らあるので、半導体部品の作製用の出発材料としてのウ
ェーハの製造には経済的競争力に加えて効率のよいプロ
セスが得られる。
【0021】下記の比較例及び実施例は全て、直径(3
00±0.2)mm、厚さ(775±25)μm、ポリ
シング済みの縞のない前面、及びポリシング済みの裏
面、酸素含量が(6±1)・1017原子/cm3、及び
10−20Ωcmの範囲の抵抗率となるホウ素ドーピン
グのシリコンウェーハの製造に関するものである。これ
に必要な結晶は、従来技術によって長さを揃えて切断さ
れ環状研削にかけられ、普通のワイヤーソーによる切断
でウェーハに切断され、ウェーハの縁部は丸みが付けら
れている。実施例は、本発明の例示であって何等本発明
の範囲を限定するものではない。
【0022】
【実施例】比較例1 前述の汚染の恐れがあるのでエッチングはアルカリ性媒
体でなく酸性媒体で行なうこと以外は、使用した手順は
ヨーロッパ特許公開公報第798405A2号による好
ましい実施態様と同じ手順である:縁部に丸みの付いた
ウェーハは、粒度600メッシュの合成樹脂ボンド型ダ
イヤモンド製の研削盤付き回転式研削機で研削された
後、ウェーハの前面と裏面の各面からシリコン30μm
が順次エロージョンされる。これに続いて、濃硝酸(7
0重量%の水溶液)90重量%と濃フッ化水素酸(50
重量%の水溶液)10重量%の混合物の中で流動式エッ
チングプロセスを使う酸エッチング工程を行なうと、ウ
ェーハ表面当たり同時に各10μmのシリコンがエロー
ジョンされる。硬さ70(ショアA)のポリウレタン研
磨布を用い、SiO2固形分4重量%含みpH11の研
磨流体を使い、0.3バールの負荷圧力のもとで両面ポ
リシング工程を行うと、ウェーハ表面当たり同時に各2
5μmのシリコンがエロージョンされる。その後、柔ら
かいポリウレタン研磨布、及びSiO2固形分2重量%
を含むpH10の研磨流体を用いる、0.2バールの負
荷圧力での0.5μmのエロージョンだけでなく、RC
Aプロセスを使う仕上洗浄も行いウェーハ前面の仕上ポ
リシングを行なうと、縞のない表面が確実に得られる。
【0023】比較例2 次の2項目を除いて、比較例1での説明と同じ手順を使
う:即ち、第1に、両面ポリシング工程では表面当たり
20μmのみエロージョンされる;第2に、SF6/ア
ルゴンと電子励起を用いる真空のPACEプロセスを使
い局所幾何学的矯正を伴うプラズマエッチング工程を、
両面ポリシング工程と仕上ポリシングとの間で行なう
と、2μmがエロージョンされる。この実施態様は、ヨ
ーロッパ特許公開公報第798,766A1号の請求の
範囲に記載されている手順に相当するが、前述の欠点が
あるのでラッピングから研削に置き換えている。
【0024】比較例3 次の2項目を除いて、比較例1での説明と同じ手順を使
う:即ち、第1に、酸性エッチングに代わり、CF4
アルゴンと熱励起を用いる大気圧でのプラズマジェット
プロセスを使うエッチング工程を使うと、前面と裏面か
ら順次各10μmがエロージョンされる;第2に、比較
例2と同じように両面ポリシング工程で表面当たり20
μmだけがエロージョンされる。
【0025】実施例1 縁部に丸みの付いたウェーハは先ず粒度600メッシュ
の合成樹脂ボンド型ダイヤモンド製の研削盤付き回転式
研削機で研削された後、ウェーハの前面と裏面からシリ
コン20μmが順次エロージョンされる。次に、前面と
裏面は同じ研削機で再研削されて再度、表面当たり20
μmエロージョンされるが、この場合は使用した更に細
かい2000メッシュの粒度により同様に構成された研
削ウェーハとなる。これに続いて、大気圧でCF4/ア
ルゴンと熱励起を用いるプラズマジェットプロセスを使
ったエッチング工程で、前面と裏面から各10μmが順
次エロージョンされる。この直後に、真空中でSF6
アルゴンと電子励起を用いるPACEプロセスを使う局
所幾何学的矯正を伴うプラズマエッチング工程が続き、
2μmがエロージョンされる。これに続いて、順次、ウ
ェーハ裏面のポリシングとウェーハ前面の仕上ポリシン
グにより縞のない表面が確実に得られるが、各場合と
も、ポリウレタン研磨布、SiO2固形分2重量%を含
みpH10の研磨流体及び0.2バールの負荷圧を用い
て、0.5μmのエロージョン及びRCAプロセスを用
いて仕上洗浄を行なう。
【0026】実施例2 次の2項目を除いて、実施例1の説明と同じ手順を使用
する:即ち、第1は、前面と裏面は、両面研削プロセス
を使い粒度600メッシュの研削物体を用いて同時に研
削されて表面当たり35μmがエロージョンされる;第
2は、プラズマジェットエロージョンエッチング過程で
表面当たり15μmがエロージョンされる。
【0027】実施例3 次の3項目を除いて実施例1での説明と同じ手順を使用
する:即ち、第1は、研削工程では粒度600メッシュ
の研削盤の使用に限定して表面当たり30μmがエロー
ジョンされる;第2は、硬さ70(ショアA)のポリウ
レタン研磨布を用い、SiO2固形分4重量%含むpH
11の研磨流体を使い負荷圧0.3バールで、プラズマ
ジェットエロージョンエッチングとPACE局所エッチ
ングとの間で両面ポリシング工程を行なうと、表面当た
り15μmがロージョンされる;第3は、両面ポリシン
グでは所望のポリシング済みの裏面が既に出来上がって
いるので、裏面ポリシング工程は省く。
【0028】実施例4 本研削工程が両面研削工程と同じ粒度及び同じ程度のエ
ロージョンで行なわれることを除いて、実施例3での説
明と同じ手順を使う。下記の表は、前述の比較例及び実
施例の全エロージョン(目標値)を対照的にまとめてい
る(BS=裏面;FS=前面;DS=両面;AE=酸エ
ッチング;*)600+2000メッシュ):
【0029】
【表1】
【0030】作製したウェーハの幾何学的特性 前述の比較例及び実施例の各々によって作られた15個
の300mmシリコンウェーハを光学的計測器を使い、
各ウェーハの形態についてキャラクタリゼーションを行
なうと、外観寸法は、周縁部は3mmで半導体成分の寸
法は25mm×25mmであった。下記の表にはグロー
バル平坦性値GBIR、及びローカル平坦性値SFQR
maxについての算術平均及び標準偏差シグマを示してい
る。
【0031】
【表2】
【0032】作製したウェーハの追加のキャラクタリゼ
ーション 前述の比較例及び実施例によって作製した300mmの
シリコンウェーハの前面は、光学的散乱センター(LL
S、局所光散乱)、粗さ、くもり及び金属汚染に関して
従来の方法を使ってキャラクタリゼーションを行ない、
そして全体としてのウェーハは、魔鏡法による欠陥、少
数キャリヤーのライフタイム及び金属汚染についてキャ
ラクタリゼーションを行なった。個々のグループ間では
統計上の著しい偏差は観察されなかった。
【0033】以下に本発明の好ましい実施形態を列記す
る。 (1)複数のプロセス工程を組み合わせることにより、
縞のない研磨前面を有する超平坦な半導体ウェーハの製
造方法において、前記方法が、前記半導体ウェーハの前
記平坦度を左右する次の一連のプロセス工程: a)結晶から半導体ウェーハを切断する工程; b)研削プロセス工程により前記半導体ウェーハを平坦
化する工程; c)プラズマアシストエッチングプロセスを利用するこ
とにより表面近くのダメージを受けた結晶領域を取り除
く工程; d)プラズマ局所エッチングをする工程;及び e)前記半導体ウェーハに縞のないポリシングをする工
程、 を有することを特徴とする前記方法。 (2)前記半導体ウェーハの前面及び裏面を順次研削す
る研削プロセスが使用されることを特徴とする、上記
(1)に記載の方法。 (3)前記半導体ウェーハの前面及び裏面を同時に研削
する研削プロセスが使用されることを特徴とする、上記
(1)に記載の方法。 (4)前記研削が、粒度400メッシュないし3000
メッシュの合成樹脂ボンド型ダイヤモンドで作られた研
削盤又は研削物体で行なわれることを特徴とする、上記
(1)ないし(3)の何れか1項に記載の方法。 (5)前記エッチングが、3ないし30mm 3 /秒のエ
ロージョン速度のプラズマアシストエッチング過程で行
なわれることを特徴とする、上記(1)ないし(4)の
何れか1項に記載の方法。 (6)前記エッチングが、0.1ないし1.0mm 3
秒のエロージョン速度の、プラズマ局所エッチング過程
で行なわれ、かつ前記半導体ウェーハへの中性粒子によ
る攻撃が主にこの過程で起こることを特徴とする、上記
(1)ないし(5)の何れか1項に記載の方法。 (7)フッ素を含む少なくとも1種のエッチングガス
が、前記プラズマアシストエッチング過程及び前記プラ
ズマ局所エッチング過程で使用され、かつ前記半導体ウ
ェーハと反応する少なくとも幾らかの中性粒子がフッ素
ラジカルであること を特徴とする、上記(1)ないし
(6)の何れか1項に記載の方法。 (8)前記プラズマアシストエッチングが真空中で行な
われ、かつ中性粒子がマイクロ波励起によって前記プラ
ズマの中で発生することを特徴とする、上記(1)ない
し(7)の何れか1項に記載の方法。 (9)前記プラズマアシストエッチングが大気圧で行な
われ、かつ中性粒子が熱励起によって前記プラズマの中
で発生することを特徴とする、上記(1)ないし(8)
の何れか1項に記載の方法。 (10)前記プラズマ局所エッチングが真空中で行なわ
れ、かつ中性粒子が熱励起によって前記プラズマの中で
発生することを特徴とする、上記(1)ないし(9)の
何れか1項に記載の方法。 (11)前記半導体ウェーハの前記前面及び裏面が、前
記プラズマアシストエッチング過程で順次エッチングさ
れることを特徴とする、上記(1)ないし(10)の何
れか1項に記載の方法。 (12)エッチングが、前記プラズマ局所エッチング過
程で半導体ウェーハの前面又は裏面のどちらかで行なわ
れることを特徴とする、上記(1)ないし(11)の何
れか1項に記載の方法。 (13)ウェーハ表面当たり10−100μmが平坦化
過程で前記半導体ウェーハから研削され、ウェーハ表面
当たり5−50μmが前記プラズマアシストエッチング
で前記半導体ウェーハから研削され、そしてウェーハ表
面当たり0.5−5μmが、前記プラズマ局所エッチン
グ過程で前記半導体ウェーハから研削されることを特徴
とする、上記(1)ないし(12)の何れか1項に記載
の方法。 (14)前記半導体ウェーハが、前記プラズマアシスト
エッチングと、前記プラズマ局所エッチングの間の追加
プロセス工程として両面ポリシングを受けることを特徴
とする、上記(1)ないし(13)の何れか1項に記載
の方法。 (15)前記両面ポリシングが、硬さ40ないし120
(ショアA)の研磨布、及びSiO 2 固形分含量1−1
0重量%でpH9−12の研磨流体を用いて行なわれる
ことを特徴とする、上記(14)に記載の方法。 (16)ウェーハ表面当たり5−50μmの材料が、前
記両面ポリシング工程過程で前記半導体ウェーハからエ
ロージョンされることを特徴とする、上記(14 )又は
(15)に記載の方法。 (17)前記半導体ウェーハが、1つのプロセス工程の
後で熱処理を受けることを特徴とする、上記(1)ない
し(16)の何れか1項に記載の方法。 (18)前記熱処理が、ドナー消去のために400℃と
800℃の間の温度で行なわれることを特徴とする、上
記(17)に記載の方法。 (19)前記熱処理が、前記プラズマアシストエッチン
グの後で行なわれることを特徴とする、上記(17)又
は(18)に記載の方法。 (20)前記熱処理が、前記プラズマ局所エッチングの
後で行なわれることを特徴とする、上記(17)又は
(18)に記載の方法。 (21)前記半導体ウェーハが、前記研削と前記プラズ
マアシストエッチングの間で親水性にされることを特徴
とする、上記(1)ないし(20)の何れか1項に記載
の方法。 (22)前記半導体ウェーハが、前記プラズマアシスト
エッチングと、前記プラズマ局所エッチングの間で親水
性にされることを特徴とする、上記(1)ないし(2
1)の何れか1項に記載の方法。 (23)前記半導体ウェーハが、前記プラズマアシスト
エッチングと、前記プラズマ局所エッチングの間でHF
で処理されることを特徴とする、上記(1)ないし(2
2)の何れか1項に記載の方法。 (24)裏面ポリシングが、縞のないポリシングの前に
行なわれることを特徴とする、上記(1)ないし(2
3)の何れか1項に記載の方法。
【0034】
【発明の効果】以上説明したように、本発明によれば、
0.13μm以下の線幅を持つエレクトロニクス部品を
作製するために半導体業界で使用する超平坦なシリコン
ウェーハを、他の性質に関しては従来の技術によって製
造されるウェーハとは少なくとも同じ様に優れていて、
同じ製造コスト範囲で製造できる技術が提供される。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ベルント・パッセル ドイツ連邦共和国 ブルグハウゼン,マ リエンベルガ・シュトラーセ 48 (58)調査した分野(Int.Cl.7,DB名) H01L 21/02 H01L 21/304 611 H01L 21/3065

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】 複数のプロセス工程を組み合わせること
    により、縞のない研磨前面を有する超平坦な半導体ウェ
    ーハの製造方法において、前記方法が、前記半導体ウェ
    ーハの前記平坦度を左右する次の一連のプロセス工程: a)結晶から半導体ウェーハを切断する工程; b)研削プロセス工程により前記半導体ウェーハを平坦
    化する工程; c)プラズマアシストエッチングプロセスを利用するこ
    とにより表面近くのダメージを受けた結晶領域を取り除
    く工程; d)プラズマ局所エッチングをする工程;及び e)前記半導体ウェーハに縞のないポリシングをする工
    程、 を有することを特徴とする前記方法。
JP11145190A 1998-05-28 1999-05-25 半導体ウェーハの製造方法 Expired - Lifetime JP3066750B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19823904A DE19823904A1 (de) 1998-05-28 1998-05-28 Hochebene Halbleiterscheibe aus Silicium und Verfahren zur Herstellung von Halbleiterscheiben
DE19823904-1 1998-05-28

Publications (2)

Publication Number Publication Date
JP2000012411A JP2000012411A (ja) 2000-01-14
JP3066750B2 true JP3066750B2 (ja) 2000-07-17

Family

ID=7869205

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11145190A Expired - Lifetime JP3066750B2 (ja) 1998-05-28 1999-05-25 半導体ウェーハの製造方法

Country Status (4)

Country Link
EP (1) EP0961314A1 (ja)
JP (1) JP3066750B2 (ja)
KR (1) KR19990087978A (ja)
DE (1) DE19823904A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009200360A (ja) * 2008-02-22 2009-09-03 Tkx:Kk シリコン部材の表面処理方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19956250C1 (de) 1999-11-23 2001-05-17 Wacker Siltronic Halbleitermat Kostengünstiges Verfahren zur Herstellung einer Vielzahl von Halbleiterscheiben
DE10036690A1 (de) * 2000-07-27 2002-01-31 Wacker Siltronic Halbleitermat Doppelseiten-Polierverfahren
WO2002035593A1 (fr) 2000-10-26 2002-05-02 Shin-Etsu Handotai Co.,Ltd. Procede de production de plaquettes, appareil de polissage et plaquette
DE10142400B4 (de) * 2001-08-30 2009-09-03 Siltronic Ag Halbleiterscheibe mit verbesserter lokaler Ebenheit und Verfahren zu deren Herstellung
DE10344602A1 (de) * 2003-09-25 2005-05-19 Siltronic Ag Verfahren zur Herstellung von Halbleiterscheiben
DE102004054566B4 (de) * 2004-11-11 2008-04-30 Siltronic Ag Verfahren und Vorrichtung zum Einebnen einer Halbleiterscheibe sowie Halbleiterscheibe mit verbesserter Ebenheit
DE102006022093B4 (de) * 2006-05-11 2010-04-08 Siltronic Ag Verfahren und Vorrichtung zur Behandlung einer Halbleiterscheibe durch Ätzen
DE102006023497B4 (de) 2006-05-18 2008-05-29 Siltronic Ag Verfahren zur Behandlung einer Halbleiterscheibe
JP2009289925A (ja) * 2008-05-28 2009-12-10 Sumco Corp 半導体ウェーハの研削方法、研削用定盤および研削装置
US8860040B2 (en) 2012-09-11 2014-10-14 Dow Corning Corporation High voltage power semiconductor devices on SiC
US9738991B2 (en) 2013-02-05 2017-08-22 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a supporting shelf which permits thermal expansion
US9797064B2 (en) 2013-02-05 2017-10-24 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a support shelf which permits thermal expansion
JP6491812B2 (ja) 2013-10-02 2019-03-27 株式会社Sumco メンブレン、研磨ヘッド、ワークの研磨装置及び研磨方法、並びに、シリコンウェーハ
US9279192B2 (en) 2014-07-29 2016-03-08 Dow Corning Corporation Method for manufacturing SiC wafer fit for integration with power device manufacturing technology
JP7028353B1 (ja) * 2021-04-21 2022-03-02 信越半導体株式会社 シリコンウェーハの製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19505906A1 (de) * 1995-02-21 1996-08-22 Siemens Ag Verfahren zum Damage-Ätzen der Rückseite einer Halbleiterscheibe bei geschützter Scheibenvorderseite
JP3620554B2 (ja) * 1996-03-25 2005-02-16 信越半導体株式会社 半導体ウェーハ製造方法
JP2001501368A (ja) * 1996-09-04 2001-01-30 シボンド・リミテッド・ライアビリテイ・カンパニー 接着した半導体基板の平坦化方法
JP3612158B2 (ja) * 1996-11-18 2005-01-19 スピードファム株式会社 プラズマエッチング方法及びその装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009200360A (ja) * 2008-02-22 2009-09-03 Tkx:Kk シリコン部材の表面処理方法

Also Published As

Publication number Publication date
DE19823904A1 (de) 1999-12-02
KR19990087978A (ko) 1999-12-27
EP0961314A1 (de) 1999-12-01
JP2000012411A (ja) 2000-01-14

Similar Documents

Publication Publication Date Title
JP3066750B2 (ja) 半導体ウェーハの製造方法
US6482749B1 (en) Method for etching a wafer edge using a potassium-based chemical oxidizer in the presence of hydrofluoric acid
US6899762B2 (en) Epitaxially coated semiconductor wafer and process for producing it
KR100420621B1 (ko) 실리콘웨이퍼의 표면연마방법
JP4532521B2 (ja) 研磨した半導体ウェーハの製造方法
JP2007204286A (ja) エピタキシャルウェーハの製造方法
KR20000017512A (ko) 웨이퍼 기판 재생방법 및 웨이퍼 기판 재생을 위한 연마액 조성물
EP1742256B1 (en) Alkaline etchant for controlling surface roughness of semiconductor wafer
KR20000062540A (ko) 개량 평탄성을 가진 반도체 웨이퍼 및 그의 제조방법
JP2003249466A (ja) シリコンからなる半導体ウェーハ、多数の半導体ウェーハの製造方法及びその使用
JP2006222453A (ja) シリコンウエーハの製造方法及びシリコンウエーハ並びにsoiウエーハ
US6566267B1 (en) Inexpensive process for producing a multiplicity of semiconductor wafers
US11551922B2 (en) Method of polishing silicon wafer including notch polishing process and method of producing silicon wafer
KR20080069531A (ko) Iii-v족 화합물 반도체 기판의 제조 방법
JP2007234952A (ja) 化合物半導体基板の表面処理方法、化合物半導体の製造方法、化合物半導体基板、および半導体ウエハ
US20070267387A1 (en) Processing Method of Silicon Wafer
US20020055324A1 (en) Process for polishing silicon wafers
US20010039101A1 (en) Method for converting a reclaim wafer into a semiconductor wafer
JP2002203823A (ja) 半導体ウエーハの加工方法および半導体ウエーハ
JP2006120819A (ja) 半導体ウェーハの製造方法及び半導体ウェーハ
JP2003142434A (ja) 鏡面ウエーハの製造方法
TWI810847B (zh) 磷化銦基板
WO2023234005A1 (ja) 単結晶シリコンウェーハのドライエッチング方法、単結晶シリコンウェーハの製造方法、及び単結晶シリコンウェーハ
JP3718419B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP2007149923A (ja) 半導体ウェーハの平坦化加工方法