JP7028353B1 - シリコンウェーハの製造方法 - Google Patents
シリコンウェーハの製造方法 Download PDFInfo
- Publication number
- JP7028353B1 JP7028353B1 JP2021072089A JP2021072089A JP7028353B1 JP 7028353 B1 JP7028353 B1 JP 7028353B1 JP 2021072089 A JP2021072089 A JP 2021072089A JP 2021072089 A JP2021072089 A JP 2021072089A JP 7028353 B1 JP7028353 B1 JP 7028353B1
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- etching
- dry etching
- polishing
- silicon wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 61
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 61
- 239000010703 silicon Substances 0.000 title claims abstract description 61
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 38
- 238000000034 method Methods 0.000 claims abstract description 73
- 238000005498 polishing Methods 0.000 claims abstract description 70
- 238000005530 etching Methods 0.000 claims abstract description 60
- 238000001312 dry etching Methods 0.000 claims abstract description 57
- 230000003746 surface roughness Effects 0.000 claims abstract description 20
- 239000002994 raw material Substances 0.000 claims abstract description 8
- 235000012431 wafers Nutrition 0.000 claims description 122
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 claims description 21
- 230000003647 oxidation Effects 0.000 claims description 13
- 238000007254 oxidation reaction Methods 0.000 claims description 13
- 238000010586 diagram Methods 0.000 abstract 1
- 239000007789 gas Substances 0.000 description 24
- 239000002253 acid Substances 0.000 description 16
- 230000000052 comparative effect Effects 0.000 description 13
- 239000000126 substance Substances 0.000 description 12
- 239000004065 semiconductor Substances 0.000 description 9
- 230000006866 deterioration Effects 0.000 description 8
- 239000003513 alkali Substances 0.000 description 6
- 238000004140 cleaning Methods 0.000 description 6
- 239000004744 fabric Substances 0.000 description 6
- 238000007517 polishing process Methods 0.000 description 6
- 239000002002 slurry Substances 0.000 description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 230000007613 environmental effect Effects 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 238000004065 wastewater treatment Methods 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 3
- 229910003460 diamond Inorganic materials 0.000 description 3
- 239000010432 diamond Substances 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 238000005336 cracking Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 230000002542 deteriorative effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 239000006061 abrasive grain Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02008—Multistep processes
- H01L21/0201—Specific process step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02008—Multistep processes
- H01L21/0201—Specific process step
- H01L21/02019—Chemical etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02008—Multistep processes
- H01L21/0201—Specific process step
- H01L21/02024—Mirror polishing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
- H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
- H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
- H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
【課題】平坦度の高いウェーハ製造が可能となるシリコンウェーハの製造方法を提供すること。
【解決手段】シリコンウェーハの製造方法であって、原料ウェーハの表裏面を研削加工して、２μｍ２当たりの算術表面粗さＳａが１０ｎｍ以下のウェーハを得る研削工程と、前記研削工程により得られたウェーハを、片面当たり１μｍ以下のエッチング代での等方性の全面ドライエッチングに供して、前記研削工程で導入された前記ウェーハの表裏面の加工歪層を除去するドライエッチング工程と、前記ドライエッチング工程後に、前記ウェーハの両面を片面当たり３μｍ以下の研磨代で研磨する両面研磨工程とを含むことを特徴とするシリコンウェーハの製造方法。
【選択図】図１
【解決手段】シリコンウェーハの製造方法であって、原料ウェーハの表裏面を研削加工して、２μｍ２当たりの算術表面粗さＳａが１０ｎｍ以下のウェーハを得る研削工程と、前記研削工程により得られたウェーハを、片面当たり１μｍ以下のエッチング代での等方性の全面ドライエッチングに供して、前記研削工程で導入された前記ウェーハの表裏面の加工歪層を除去するドライエッチング工程と、前記ドライエッチング工程後に、前記ウェーハの両面を片面当たり３μｍ以下の研磨代で研磨する両面研磨工程とを含むことを特徴とするシリコンウェーハの製造方法。
【選択図】図１
Description
本発明は、シリコンウェーハの製造方法に関する。
半導体用シリコンウェーハの製造方法において、特に平坦化する技術として研削（グライディング）加工が用いられている。この研削加工後のシリコンウェーハ表面には、機械的な研削加工による加工歪層が形成されており、加工歪層を除去するために混酸やアルカリの液によるエッチング加工が行われている。
しかしながら、この混酸エッチング加工ではウェーハ全面を均一にエッチングすることが困難であるため、平坦化の悪化が問題となっている。
更にアルカリによるエッチングにおいては、異方性エッチングにより面粗さが悪化したり深いピットが形成される。この面粗さや深いピットを除去するために次工程である研磨工程において、多くの研磨代が必要となり、生産性の低下が問題となっている。
加えて混酸やアルカリによるエッチングでは、多量の化学薬品を使用するため、排ガス処理や排水処理等の環境負荷やコスト増大が課題となっている。
特許文献１には、研削後にプラズマアシストエッチングを行い、更に局所的なプラズマアシストエッチングによって平坦度の修正後、その後に研磨することで平坦度の良いシリコンウェーハの製造を行うことが記載されている。
特許文献２には、片面をプラズマエッチングする方法であって、事前に測定したシリコンウェーハ厚さ分布に応じて、プラズマエッチング代を調整して平坦化する技術が記載されている。
特許文献３は、スライス、面取り工程後にシリコンウェーハの形状測定を行い、測定結果に基づいて裏面側をプラズマエッチングで平坦化して、表面側の研削加工を行い、更に表面側を研磨するウェーハ製造方法を開示している。
その他、特許文献４～１０にも、半導体ウェーハの製造方法において、プラズマを用いた乾式エッチング、ドライエッチング又は気相エッチングを行う技術が開示されている。
特許文献２には、片面をプラズマエッチングする方法であって、事前に測定したシリコンウェーハ厚さ分布に応じて、プラズマエッチング代を調整して平坦化する技術が記載されている。
特許文献３は、スライス、面取り工程後にシリコンウェーハの形状測定を行い、測定結果に基づいて裏面側をプラズマエッチングで平坦化して、表面側の研削加工を行い、更に表面側を研磨するウェーハ製造方法を開示している。
その他、特許文献４～１０にも、半導体ウェーハの製造方法において、プラズマを用いた乾式エッチング、ドライエッチング又は気相エッチングを行う技術が開示されている。
従来のウェーハプロセスは、研削後に不純物や加工歪除去のために混酸またはアルカリによるエッチング処理を行っている。しかし、混酸エッチングでは、不均一なエッチングによる平坦度の悪化、アルカリエッチングでは面粗さ悪化や深いピットが形成され、両面研磨の研磨代増大による平坦度悪化の要因になっている。つまり、混酸及びアルカリエッチングによる平坦度悪化が課題となっている。
加えて、このウェットエッチングでは多量の薬品と排ガスや排水処理により、コストと環境負荷の問題を抱えている。
また、混酸及びアルカリエッチングの代わりにドライエッチングを用いる場合であっても、十分な研磨代の低減による生産性の向上や高い平坦度の達成ができていないのが実情である。
本発明は、上記問題を解決するためになされたものであり、平坦度の高いウェーハ製造が可能となるシリコンウェーハの製造方法を提供することを目的とする。
上記課題を解決するために、本発明では、シリコンウェーハの製造方法であって、
原料ウェーハの表裏面を研削加工して、２μｍ２当たりの算術表面粗さＳａが１０ｎｍ以下のウェーハを得る研削工程と、
前記研削工程により得られたウェーハを、片面当たり１μｍ以下のエッチング代での等方性の全面ドライエッチングに供して、前記研削工程で導入された前記ウェーハの表裏面の加工歪層を除去するドライエッチング工程と、
前記ドライエッチング工程後に、前記ウェーハの両面を片面当たり３μｍ以下の研磨代で研磨する両面研磨工程と
を含むことを特徴とするシリコンウェーハの製造方法を提供する。
原料ウェーハの表裏面を研削加工して、２μｍ２当たりの算術表面粗さＳａが１０ｎｍ以下のウェーハを得る研削工程と、
前記研削工程により得られたウェーハを、片面当たり１μｍ以下のエッチング代での等方性の全面ドライエッチングに供して、前記研削工程で導入された前記ウェーハの表裏面の加工歪層を除去するドライエッチング工程と、
前記ドライエッチング工程後に、前記ウェーハの両面を片面当たり３μｍ以下の研磨代で研磨する両面研磨工程と
を含むことを特徴とするシリコンウェーハの製造方法を提供する。
このような本発明のウェーハの製造方法によれば、研削後の良好な平坦度を悪化させること無く、加工歪層の除去が可能となり、研磨代も低減できるため、平坦度の高いウェーハを高い生産性で製造することが可能となる。同時に、ウェットエッチングを行う必要がないため、混酸やアルカリを用いたエッチングで使用する多量の薬品・排ガスや排水処理にかかるコスト、環境負荷が低減できる。
前記ドライエッチング工程において、エッチングレートを０．３μｍ／分以下とすることが好ましい。
このようにすれば、研削後の良好な平坦度の悪化をより確実に防止しながら、平坦度の高いウェーハ製造が可能となる。
前記ドライエッチング工程において、前記等方性の全面ドライエッチングの前処理として、オゾン（Ｏ３）ガスによる表裏面酸化処理を行うことが好ましい。
このように等方性の全面ドライエッチング前に、オゾン雰囲気にて表裏面酸化処理することにより、ウェーハの表裏面に付着した有機物を簡易的に除去できる。
前記ドライエッチング工程において、前記等方性の全面ドライエッチングの後処理として、オゾン（Ｏ３）ガスによる表裏面酸化処理を行うことが好ましい。
このように等方性の全面ドライエッチングの後に、オゾン雰囲気にて表裏面酸化処理することにより、ウェーハの表裏面に酸化保護膜を簡易的に形成することができる。
以上のように、本発明のウェーハの製造方法によれば、研削後の良好な平坦度を悪化させること無く、加工歪層の除去が可能となり、平坦度の高いウェーハ製造が高い生産性で可能となる。同時に、ウェットエッチングを行う必要がないため、混酸やアルカリを用いたエッチングで使用する多量の薬品・排ガスや排水処理にかかるコスト、環境負荷が低減できる。
上述のように、平坦度の高いウェーハ製造が可能となるシリコンウェーハの製造方法の開発が求められていた。
本発明者らは、上記課題について鋭意検討を重ねた結果、研削工程によって２μｍ２当たりの算術表面粗さＳａが１０ｎｍ以下のウェーハを得て、このウェーハを、片面当たり１μｍ以下のエッチング代での等方性の全面ドライエッチングに供して、加工歪層を除去し、次いで、両面研磨工程においてウェーハの両面を片面当たり３μｍ以下の研磨代で研磨することにより、研削後の良好な平坦度を悪化させること無く、加工歪層の除去が可能となり、平坦度の高いウェーハ製造が高い生産性で可能となることを見出し、本発明を完成させた。
即ち、本発明は、シリコンウェーハの製造方法であって、
原料ウェーハの表裏面を研削加工して、２μｍ２当たりの算術表面粗さＳａが１０ｎｍ以下のウェーハを得る研削工程と、
前記研削工程により得られたウェーハを、片面当たり１μｍ以下のエッチング代での等方性の全面ドライエッチングに供して、前記研削工程で導入された前記ウェーハの表裏面の加工歪層を除去するドライエッチング工程と、
前記ドライエッチング工程後に、前記ウェーハの両面を片面当たり３μｍ以下の研磨代で研磨する両面研磨工程と
を含むことを特徴とするシリコンウェーハの製造方法である。
原料ウェーハの表裏面を研削加工して、２μｍ２当たりの算術表面粗さＳａが１０ｎｍ以下のウェーハを得る研削工程と、
前記研削工程により得られたウェーハを、片面当たり１μｍ以下のエッチング代での等方性の全面ドライエッチングに供して、前記研削工程で導入された前記ウェーハの表裏面の加工歪層を除去するドライエッチング工程と、
前記ドライエッチング工程後に、前記ウェーハの両面を片面当たり３μｍ以下の研磨代で研磨する両面研磨工程と
を含むことを特徴とするシリコンウェーハの製造方法である。
なお、特許文献１～１０には、半導体ウェーハの製造方法において、プラズマを用いた乾式エッチング、ドライエッチング又は気相エッチングを行う技術が開示されているが、いずれの文献も、研削工程によって２μｍ２当たりの算術表面粗さＳａが１０ｎｍ以下のウェーハを得て、このウェーハを、片面当たり１μｍ以下のエッチング代での等方性の全面ドライエッチングに供して、加工歪層を除去し、次いで、両面研磨工程においてウェーハの両面を片面当たり３μｍ以下の研磨代で研磨することを記載も示唆もしていない。
以下、本発明について図面を参照しながら詳細に説明するが、本発明はこれらに限定されるものではない。
本発明は、高い平坦度が求められる半導体用シリコンウェーハの製造方法において、研削加工後に行うドライエッチング工程を含む半導体用シリコンウェーハの製造方法に関する。
本発明のウェーハの製造方法は、図１に示す、研削工程と、ドライエッチング工程と、両面研磨工程とを含む。本発明のウェーハの製造方法は、例えば図１に示すように、スライス工程、面取り工程、鏡面面取り研磨工程、片面研磨工程、及び仕上洗浄工程を更に含むこともできるが、これらの工程は任意である。
以下、各工程をより詳細に説明する。
スライス工程は、例えば、シリコンインゴットをワイヤーソーによって、円盤状のシリコンウェーハへと切断加工を行う工程である。
面取り工程は、加工工程においてスライスされて得られたシリコンウェーハのエッジ部の欠けや割れを防止するために、ウェーハ外周部を例えばダイヤモンド砥粒が電着された砥石にて、面取り加工を行う工程である。例えばこの面取り加工により、続く研削工程で研削加工する原料ウェーハを得ることができる。
研削工程は、スライス工程でシリコンウェーハ表裏面に形成された加工歪層の除去と平坦化を目的とした工程である。研削工程では、例えばダイヤモンドを電着した砥石にて、原料ウェーハの表裏面を研削加工し、２μｍ２当たりの算術表面粗さＳａが１０ｎｍ以下のウェーハを得る。研削加工は、片面ずつ行う方式と両面を同時に行う方式があるが、どちらでも構わない。砥石は♯８０００（８０００番手）以上のものを使用することが好ましい。砥石の番手の上限は、特に限定されないが、研削加工時間を考慮して例えば♯１２０００（１２０００番手）とすることができる。研削工程により得られるウェーハの２μｍ２当たりの算術表面粗さＳａは、小さければ小さい程よいが、例えば３ｎｍ以上とすることができる。同時に、研削工程により得られるウェーハの平坦度はＧＢＩＲで表した場合、例えば０．５μｍ以下とすることができる。一方、研削工程により得られるウェーハの２μｍ２当たりの算術表面粗さＳａを１０ｎｍよりも大きくすると、以下に詳細に説明するドライエッチング工程でのエッチング代又は研磨工程での研磨代をより多く取る必要があるため、研削後の良好な平坦度を維持することができない。
ドライエッチング工程では、研削工程により得られたウェーハを、等方性の全面ドライエッチングに供して、研削工程で導入されたウェーハの表裏面の加工歪層を除去する。例えば、等方性の全面ドライエッチングでは、エッチングガスを高周波で励起してプラズマを発生させ、研削工程でシリコンウェーハ表裏面に形成された加工歪層の除去を行う。ここで、プロセスガスとしては、例えばフッ素ラジカルを発生させるガス（例えば、ＣＦ４、ＳＦ６）を用いることができる。本発明のウェーハの製造方法のドライエッチング工程では、局所的ドライエッチングではなく、等方性の全面ドライエッチングを行う。また、等方性の全面ドライエッチングでのエッチング代は片面当たり１μｍ以下とする。エッチング代が小さいため、研削後の良好な平坦度を維持できる。例えば、ドライエッチング工程における平坦度の悪化はＧＢＩＲで０．１μｍ以下とすることができる。また、等方性の全面ドライエッチングであるため局所的なラージピットの発生もないエッチング（加工歪除去）が可能となる。この場合、ドライエッチング工程において、エッチングレートを、０．３μｍ／分以下とすることが好ましい。一方、ウェーハの全面に局所的ドライエッチングを行なったり、等方性の全面ドライエッチングでのエッチング代を１μｍよりも大きくしたりすると、研削後の良好な平坦度を維持できない。
また、図１に示すように、ドライエッチング工程において、等方性の全面ドライエッチング前には、シリコンウェーハ表裏面の有機物除去のために、オゾンガスによる表裏面酸化処理を行ってもよい。このオゾンガス処理によってシリコンウェーハ表裏面に付着した有機物の除去を行い、面内にムラの無いドライエッチングが可能となる。例えば、エッチング装置（チャンバー）外からエッチング装置内にオゾンガスを導入して、エッチング装置内をオゾン雰囲気することができる。或いは、エッチング装置内を酸素雰囲気とし、酸素雰囲気中でプラズマを発生させ、オゾンを発生させても良い。更に、同じく図１に示すように、ドライエッチング工程において、ドライエッチング後には、シリコンウェーハ表裏面に保護膜として酸化膜を形成させるために、オゾンガスによる表裏面酸化処理を行ってもよいし、或いはエッチング装置内を酸素雰囲気とし、酸素雰囲気中でプラズマを発生させ、オゾンを発生させてもよい。この処理は、ドライエッチング前に行なうことができるオゾンガスによる表裏面酸化処理と技術的方法は同じである。このオゾン処理によって、シリコンウェーハ表裏面に安定した酸化膜が保護膜として形成され、後工程におけるシリコンウェーハ表裏面品質の悪化を防止することが可能となる。なお、オゾンガスによる表裏面酸化処理は、任意であり、必ずしも行わなくても良い。
続く両面研磨工程では、ウェーハの両面を片面当たり３μｍ以下の研磨代で研磨する。例えば、ドライエッチングされたシリコンウェーハの両面を研磨布と研磨スラリにより同時に研磨することができる。この工程により、シリコンウェーハの表裏面を研磨面に加工するのと同時に平坦化を行う。先に説明したＳａが１０ｎｍ以下となる研削工程及び１μｍのエッチング代のドライエッチング工程を行うことにより、この両面研磨工程での研磨代を３μｍ以下としても、研削後の良好な平坦度を維持しつつ表裏面を研磨面にすることができる。これらにより生産性を向上させることができる。
鏡面面取り研磨工程では、両面研磨されたウェーハの面取り部を研磨布と研磨スラリを用いて鏡面加工をして鏡面化を行う。
片面研磨工程では、両面研磨されたシリコンウェーハの表面の研磨布と研磨スラリを用いて片面のみの仕上研磨を行う。
仕上洗浄工程では、シリコンウェーハ表面に付着しているパーティクルや金属不純物の除去を行う。洗浄方法は、バッチ式でも枚葉スピン方式でも構わない。
以下、実施例及び比較例を用いて本発明を具体的に説明するが、本発明はこれらに限定されるものではない。
（実施例）
実施例では、図１に示したフロー図に従って、直径３００ｍｍのＰ型シリコン単結晶ウェーハを５０枚製造した。本実施例に係わる半導体用シリコンウェーハの製造方法に関して以下に説明をする。
実施例では、図１に示したフロー図に従って、直径３００ｍｍのＰ型シリコン単結晶ウェーハを５０枚製造した。本実施例に係わる半導体用シリコンウェーハの製造方法に関して以下に説明をする。
スライス工程では、シリコン単結晶インゴットをワイヤソーを用いて円盤状のシリコンウェーハに切断した。切断されたシリコンウェーハ表面には、切断時に発生したうねりと加工歪層が２０～３０μｍ程度形成されていた。
面取り工程では、切断されたシリコンウェーハの外周部をダイヤモンドが電着された３０００番手の砥石で面取りを行い、面取り形状の形成と同時にウェーハ製造工程における欠けや割れを防止した。この面取り加工により、続く研削工程で研削加工する原料ウェーハを得た。
研削工程では、スライス工程でシリコンウェーハ表面に形成された加工歪層の除去と平坦化を行った。具体的には、ダイヤモンドを電着した♯８０００（８０００番手）の砥石を使用して、原料ウェーハの表裏面の研削加工を片面ずつ行った。研削代は片面当たり１５μｍとした。研削工程における研削後ウェーハは、２μｍ２当たりの算術表面粗さＳａの最大値が１０ｎｍであり、同時に平坦度はＧＢＩＲで０．５μｍ以下となった。加えて、研削工程で形成されたシリコンウェーハの表裏面の加工歪層は０．１μｍ以下であった。２μｍ２当たりの算術表面粗さＳａは、ＭｉｔｓｕｔｏｙｏのＳＪ－４１０を用いて１ｍｍのプロービングで測定した。また、平坦度の指標であるＧＢＩＲは、ＫＬＡ製、ＷａｆｅｒＳｉｇｈｔを用いて測定した。
ドライエッチング工程では、研削工程でシリコンウェーハ表裏面に形成された加工歪層の除去を、高周波で励起させて発生させたエッチングガスのプラズマを用いた等方性の全面ドライエッチングで行った。ここでは、プロセスガスとして、フッ素ラジカルを発生させるガスであるＣＦ４を用いた。ドライエッチング工程でのエッチング代は片面当たり１μｍ以下とし、エッチングレートは０．３μｍ／分以下とした。また、全面ドライエッチング前には、エッチング装置にオゾンガスを導入し、シリコンウェーハ表裏面の有機物の分解除去のためにオゾンガスによる表裏面酸化処理を行った。また、全面ドライエッチング後には、エッチング装置にオゾンガスを導入し、シリコンウェーハ表裏面に保護膜として酸化膜を形成させるためにオゾンガスによる表裏面酸化処理を行った。ウェーハ表裏面の付着有機物の分解やシリコンウェーハ表裏面を酸化するためのオゾンガス濃度は、２０ｐｐｍとした。ドライエッチング工程における平坦度の悪化はＧＢＩＲで０．１μｍ以下であった。
両面研磨工程では、ドライエッチングされたシリコンウェーハの表裏面を研磨布と研磨スラリにより同時に研磨した。シリコンウェーハの両面を研磨面に加工するのと同時に平坦化を行った。両面研磨工程での研磨代は片面当たり３μｍとし、両面研磨後のシリコンウェーハの平坦度はＧＢＩＲで０．５μｍとなった。
鏡面面取り工程では、両面研磨されたウェーハの面取り部を研磨布と研磨スラリを用いて鏡面加工を行った。鏡面面取りによって、面取り部も加工歪の無い鏡面が得られた。
仕上研磨工程では、両面研磨されたシリコンウェーハの表裏面の研磨布と研磨スラリを用いて片面のみの仕上研磨を行う。仕上研磨では、Ｈａｚｅ面となった平滑な表面が得られた。
仕上洗浄工程では、シリコンウェーハ表面に付着しているパーティクルや金属不純物の除去を行った。ここではバッチ式で行い、薬液はＳＣ１とＳＣ２を使用して洗浄した。
（比較例１）
比較例１では、以下の手順で実施例と同じ枚数の半導体ウェーハを製造した。
比較例１では、以下の手順で実施例と同じ枚数の半導体ウェーハを製造した。
スライス工程と面取り工程は、実施例と同様とした。
研削工程は、３０００番手の砥石を用いたこと以外は、実施例と同様とした。研削工程における研削後ウェーハは、２μｍ２当たりの算術表面粗さＳａが５０ｎｍであり、同時に平坦度はＧＢＩＲで０．５μｍとなった。加えて、研削工程で形成されたシリコンウェーハの表裏面の加工歪層は０．５μｍであった。
エッチング工程は、研削工程でシリコンウェーハ表裏面に形成された加工歪層の除去を行うが、ここでは薬液によるウェットエッチングとしてＨＦとＨＮＯ３による混酸方式とで行った。混酸はＨＦ容積１に対し、ＨＮＯ３容積を２とした組成を用いた。混酸エッチングのエッチング代は片面当たり１０μｍとした。混酸エッチング後のＧＢＩＲの悪化量は３～４μｍ程度であった。
両面研磨工程では、混酸エッチングされたシリコンウェーハの両面研磨を行った。混酸エッチングで悪化したＧＢＩＲを両面研磨で修正するためには、研磨代が片面当たり１５μｍ必要となり、両面研磨後のシリコンウェーハの平坦度もＧＢＩＲで１．３μｍとなった。
鏡面面取り工程、片面研磨工程、及び仕上洗浄工程は、実施例と同様とした。
（比較例２）
比較例２では、以下の手順で実施例と同じ枚数の半導体ウェーハを製造した。
比較例２では、以下の手順で実施例と同じ枚数の半導体ウェーハを製造した。
スライス工程、面取り工程、及び研削工程は比較例１と同様とした。
エッチング工程は、薬液としてＮａＯＨによるアルカリエッチングで行った。アルカリエッチング代は片面当たり１０μｍとした。アルカリエッチングでは表面粗さの悪化や深いピットが形成された。
両面研磨工程では、アルカリエッチングされたシリコンウェーハの両面研磨を行った。アルカリエッチングで悪化した表面粗さの修正と深いピットの除去のため、研磨代が片面当たり１３μｍ必要となり、両面研磨後のシリコンウェーハの平坦度もＧＢＩＲで０．９μｍとなった。
鏡面面取り工程、片面研磨工程、仕上洗浄工程は、実施例と同様とした。
（比較例３）
比較例３では、研削工程を比較例１の研削工程と同様にして行ったこと、及び両面研磨工程において表面粗さの改善のために研磨代を片面当たり１０μｍとしたこと以外は実施例と同様にして、同じ枚数の半導体ウェーハを製造した。
比較例３では、研削工程を比較例１の研削工程と同様にして行ったこと、及び両面研磨工程において表面粗さの改善のために研磨代を片面当たり１０μｍとしたこと以外は実施例と同様にして、同じ枚数の半導体ウェーハを製造した。
両面研磨後のシリコンウェーハの平坦度は、ＧＢＩＲで０．７μｍとなった。
上記実施例、並びに比較例１、２及び３について、各工程の加工条件及び各工程後のウェーハの状態を、以下の表１にまとめる。
表１から明らかなように、実施例では、研削工程によって２μｍ２当たりの算術表面粗さＳａが１０ｎｍ以下のウェーハを得て、このウェーハを、片面当たり１μｍ以下のエッチング代での等方性の全面ドライエッチングに供して、加工歪層を除去し、次いで、両面研磨工程においてウェーハの両面を片面当たり３μｍ以下の研磨代で研磨することにより、研削後の良好な平坦度を悪化させること無く、加工歪層の除去が可能となり、平坦度の高いウェーハを高い生産性で製造することが可能となった。
一方、混酸エッチングを行った比較例１は、平坦度の指標であるＧＢＩＲが悪化し、研削後の良好な平坦度を維持することができなかった。アルカリエッチングを行った比較例２では、深いピットの除去のため大きな研磨取り代が必要となり、生産性も低下した。
また、研削工程によって２μｍ２当たりの算術表面粗さＳａを１０ｎｍよりも大きくした比較例３では、両面研磨工程でより多くの研磨代が必要となり、その結果、生産性が低下すると共に、研削後の良好な平坦度を維持することができなかった。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
Claims (4)
- シリコンウェーハの製造方法であって、
原料ウェーハの表裏面を研削加工して、２μｍ２当たりの算術表面粗さＳａが１０ｎｍ以下のウェーハを得る研削工程と、
前記研削工程により得られたウェーハを、片面当たり１μｍ以下のエッチング代での等方性の全面ドライエッチングに供して、前記研削工程で導入された前記ウェーハの表裏面の加工歪層を除去するドライエッチング工程と、
前記ドライエッチング工程後に、前記ウェーハの両面を片面当たり３μｍ以下の研磨代で研磨する両面研磨工程と
を含むことを特徴とするシリコンウェーハの製造方法。 - 前記ドライエッチング工程において、エッチングレートを０．３μｍ／分以下とすることを特徴とする請求項１に記載のシリコンウェーハの製造方法。
- 前記ドライエッチング工程において、前記等方性の全面ドライエッチングの前処理として、オゾンガスによる表裏面酸化処理を行うことを特徴とする請求項１又は２に記載のシリコンウェーハ製造方法。
- 前記ドライエッチング工程において、前記等方性の全面ドライエッチングの後処理として、オゾンガスによる表裏面酸化処理を行うことを特徴とする請求項１～３の何れか１項に記載のシリコンウェーハ製造方法。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021072089A JP7028353B1 (ja) | 2021-04-21 | 2021-04-21 | シリコンウェーハの製造方法 |
| EP22791417.3A EP4328958A1 (en) | 2021-04-21 | 2022-03-16 | Method for producing silicon wafer |
| US18/286,691 US20240203745A1 (en) | 2021-04-21 | 2022-03-16 | Silicon wafer manufacturing method |
| PCT/JP2022/011767 WO2022224637A1 (ja) | 2021-04-21 | 2022-03-16 | シリコンウェーハの製造方法 |
| CN202280027194.7A CN117121168A (zh) | 2021-04-21 | 2022-03-16 | 硅晶圆的制造方法 |
| KR1020237034621A KR20230172472A (ko) | 2021-04-21 | 2022-03-16 | 실리콘 웨이퍼의 제조방법 |
| TW111110019A TW202305915A (zh) | 2021-04-21 | 2022-03-18 | 矽晶圓的製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021072089A JP7028353B1 (ja) | 2021-04-21 | 2021-04-21 | シリコンウェーハの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP7028353B1 true JP7028353B1 (ja) | 2022-03-02 |
| JP2022166697A JP2022166697A (ja) | 2022-11-02 |
Family
ID=81206846
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2021072089A Active JP7028353B1 (ja) | 2021-04-21 | 2021-04-21 | シリコンウェーハの製造方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US20240203745A1 (ja) |
| EP (1) | EP4328958A1 (ja) |
| JP (1) | JP7028353B1 (ja) |
| KR (1) | KR20230172472A (ja) |
| CN (1) | CN117121168A (ja) |
| TW (1) | TW202305915A (ja) |
| WO (1) | WO2022224637A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023234005A1 (ja) * | 2022-06-03 | 2023-12-07 | 信越半導体株式会社 | 単結晶シリコンウェーハのドライエッチング方法、単結晶シリコンウェーハの製造方法、及び単結晶シリコンウェーハ |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001044154A (ja) | 1999-08-04 | 2001-02-16 | Mitsubishi Materials Silicon Corp | 半導体ウェーハの製造方法 |
| JP2018536991A (ja) | 2015-12-11 | 2018-12-13 | ジルトロニック アクチエンゲゼルシャフトＳｉｌｔｒｏｎｉｃ ＡＧ | 単結晶半導体ウエハおよび半導体ウエハの製造方法 |
| JP2019169694A (ja) | 2018-03-22 | 2019-10-03 | 信越半導体株式会社 | シリコンウェーハの製造方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3620554B2 (ja) | 1996-03-25 | 2005-02-16 | 信越半導体株式会社 | 半導体ウェーハ製造方法 |
| JP3252702B2 (ja) * | 1996-03-28 | 2002-02-04 | 信越半導体株式会社 | 気相エッチング工程を含む半導体単結晶鏡面ウエーハの製造方法およびこの方法で製造される半導体単結晶鏡面ウエーハ |
| DE19823904A1 (de) * | 1998-05-28 | 1999-12-02 | Wacker Siltronic Halbleitermat | Hochebene Halbleiterscheibe aus Silicium und Verfahren zur Herstellung von Halbleiterscheiben |
| JP2001110767A (ja) | 1999-10-08 | 2001-04-20 | Sumitomo Metal Ind Ltd | 半導体ウエーハの製造方法及び研磨装置 |
| JP3491589B2 (ja) | 1999-12-22 | 2004-01-26 | 三菱住友シリコン株式会社 | 高平坦度半導体ウェーハの製造方法及び高平坦度半導体ウェーハ |
| JP2001244240A (ja) | 2000-02-25 | 2001-09-07 | Speedfam Co Ltd | 半導体ウエハの製造方法 |
| JP2002176013A (ja) * | 2000-12-06 | 2002-06-21 | Sumitomo Metal Ind Ltd | 半導体基板の平坦化方法 |
| JP2004063883A (ja) | 2002-07-30 | 2004-02-26 | Toshiba Ceramics Co Ltd | 半導体ウェーハの製造方法 |
| JP4790585B2 (ja) | 2006-12-15 | 2011-10-12 | 芝浦メカトロニクス株式会社 | 半導体ウェーハの平坦化方法、平坦化装置及び半導体ウェーハの製造方法 |
| JP2015178441A (ja) * | 2014-02-28 | 2015-10-08 | 三菱化学株式会社 | 窒化ガリウム基板及びその製造方法 |
| JP6856356B2 (ja) * | 2016-11-11 | 2021-04-07 | 株式会社トクヤマ | 窒化アルミニウム単結晶基板及び、該単結晶基板の製造方法 |
| JP6525046B1 (ja) | 2017-12-19 | 2019-06-05 | 株式会社Sumco | 半導体ウェーハの製造方法 |
-
2021
- 2021-04-21 JP JP2021072089A patent/JP7028353B1/ja active Active
-
2022
- 2022-03-16 KR KR1020237034621A patent/KR20230172472A/ko unknown
- 2022-03-16 WO PCT/JP2022/011767 patent/WO2022224637A1/ja active Application Filing
- 2022-03-16 CN CN202280027194.7A patent/CN117121168A/zh active Pending
- 2022-03-16 US US18/286,691 patent/US20240203745A1/en active Pending
- 2022-03-16 EP EP22791417.3A patent/EP4328958A1/en active Pending
- 2022-03-18 TW TW111110019A patent/TW202305915A/zh unknown
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001044154A (ja) | 1999-08-04 | 2001-02-16 | Mitsubishi Materials Silicon Corp | 半導体ウェーハの製造方法 |
| JP2018536991A (ja) | 2015-12-11 | 2018-12-13 | ジルトロニック アクチエンゲゼルシャフトＳｉｌｔｒｏｎｉｃ ＡＧ | 単結晶半導体ウエハおよび半導体ウエハの製造方法 |
| JP2019169694A (ja) | 2018-03-22 | 2019-10-03 | 信越半導体株式会社 | シリコンウェーハの製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023234005A1 (ja) * | 2022-06-03 | 2023-12-07 | 信越半導体株式会社 | 単結晶シリコンウェーハのドライエッチング方法、単結晶シリコンウェーハの製造方法、及び単結晶シリコンウェーハ |
Also Published As
| Publication number | Publication date |
|---|---|
| TW202305915A (zh) | 2023-02-01 |
| EP4328958A1 (en) | 2024-02-28 |
| JP2022166697A (ja) | 2022-11-02 |
| US20240203745A1 (en) | 2024-06-20 |
| WO2022224637A1 (ja) | 2022-10-27 |
| CN117121168A (zh) | 2023-11-24 |
| KR20230172472A (ko) | 2023-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4532521B2 (ja) | 研磨した半導体ウェーハの製造方法 | |
| JPH09266186A (ja) | 気相エッチング工程を含む半導体単結晶鏡面ウエーハの製造方法およびこの方法で製造される半導体単結晶鏡面ウエーハ | |
| JP3828176B2 (ja) | 半導体ウェハの製造方法 | |
| JP7028353B1 (ja) | シリコンウェーハの製造方法 | |
| JP2010034128A (ja) | ウェーハの製造方法及び該方法により得られたウェーハ | |
| JP2003197602A (ja) | ウェーハ製造方法 | |
| JP3943869B2 (ja) | 半導体ウエーハの加工方法および半導体ウエーハ | |
| JPH06188163A (ja) | 半導体装置作製用ＳｉＣ単結晶基板とその製造方法 | |
| US20090203212A1 (en) | Surface Grinding Method and Manufacturing Method for Semiconductor Wafer | |
| JP2006120819A (ja) | 半導体ウェーハの製造方法及び半導体ウェーハ | |
| CN111615741A (zh) | 硅晶圆的制造方法 | |
| JP2009302478A (ja) | 半導体ウェーハの製造方法 | |
| WO2010016510A1 (ja) | 半導体ウェーハの製造方法 | |
| JP3787485B2 (ja) | 薄板の加工方法 | |
| JP2003142434A (ja) | 鏡面ウエーハの製造方法 | |
| JP5515253B2 (ja) | 半導体ウェーハの製造方法 | |
| WO2023234005A1 (ja) | 単結晶シリコンウェーハのドライエッチング方法、単結晶シリコンウェーハの製造方法、及び単結晶シリコンウェーハ | |
| JP2007123383A (ja) | 半導体ウエーハの製造方法及び半導体ウエーハの洗浄方法 | |
| US20040157461A1 (en) | Method for fabricating a wafer including dry etching the edge of the wafer | |
| JP3473654B2 (ja) | 半導体鏡面ウェーハの製造方法 | |
| US20240213329A1 (en) | SiC WAFER AND SiC EPITAXIAL WAFER | |
| JP2009302412A (ja) | 半導体ウェーハの製造方法 | |
| KR20020034475A (ko) | 반도체급 웨이퍼 제조방법 | |
| JP2002173398A (ja) | ランガサイト型酸化物単結晶ウェハの製造方法 | |
| KR20000060602A (ko) | 반도체 웨이퍼 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210820 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20210820 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211012 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211102 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220118 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220131 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7028353 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |