JP2019169694A - シリコンウェーハの製造方法 - Google Patents

シリコンウェーハの製造方法 Download PDF

Info

Publication number
JP2019169694A
JP2019169694A JP2018149701A JP2018149701A JP2019169694A JP 2019169694 A JP2019169694 A JP 2019169694A JP 2018149701 A JP2018149701 A JP 2018149701A JP 2018149701 A JP2018149701 A JP 2018149701A JP 2019169694 A JP2019169694 A JP 2019169694A
Authority
JP
Japan
Prior art keywords
polishing
silicon wafer
dry etching
polishing step
defects
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018149701A
Other languages
English (en)
Other versions
JP6879272B2 (ja
Inventor
正彬 大関
Masaaki Ozeki
正彬 大関
健作 五十嵐
Kensaku Igarashi
健作 五十嵐
阿部　達夫
Tatsuo Abe
達夫 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to PCT/JP2019/008192 priority Critical patent/WO2019181443A1/ja
Priority to KR1020207022041A priority patent/KR20200135296A/ko
Priority to CN201980008674.7A priority patent/CN111615741A/zh
Priority to TW108107771A priority patent/TW201940759A/zh
Publication of JP2019169694A publication Critical patent/JP2019169694A/ja
Application granted granted Critical
Publication of JP6879272B2 publication Critical patent/JP6879272B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B1/00—Processes of grinding or polishing; Use of auxiliary equipment in connection with such processes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Drying Of Semiconductors (AREA)
  • Grinding And Polishing Of Tertiary Curved Surfaces And Surfaces With Complex Shapes (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

【課題】研磨工程を削減しつつも表面欠陥の増加を抑制し、フラットネスを改善できるシリコンウェーハの製造方法を提供する。【解決手段】粗研磨工程と仕上げ研磨工程との間にドライエッチング工程を有するシリコンウェーハの製造方法であって、前記ドライエッチング工程において、前記粗研磨工程後のシリコンウェーハを、０．３μｍ／ｍｉｎ以下のエッチングレートでドライエッチングすることを特徴とするシリコンウェーハの製造方法。【選択図】図１

Description

本発明は、シリコンウェーハの製造方法に関する。
シリコンを用いた半導体デバイスは微細化が進むにつれ、基板となるシリコンウェーハにはより微細な表面欠陥の抑制とフラットネスの高い次元での両立が求められている。図５に示したように、一般的に、シリコンウェーハは例えばチョクラルスキー（ＣＺ）法により引き上げられた単結晶インゴットをスライスした後、ラッピング等の研削の後、多段研磨を行うことで作製される（特許文献１参照）。
表面欠陥の抑制も平坦性もウェーハ研磨工程が非常に重要となる。例えば研磨工程ではスクラッチ等の表面欠陥を作製してしまうことがあり、この欠陥は研磨条件によっては１μｍ以上の深さを有することもある。また、平坦性は研磨時のウェーハにかかる圧力分布の不均一性により損なわれることが知られている。
一般的にシリコンウェーハの研磨は多段で行われる。ここで言う多段とは、異なる研磨布や砥粒の粗さを用いた研磨工程を指す。一般的にシリコンウェーハは２段以上の研磨工程により加工され、段数が進むにつれ軟質な研磨布、きめ細かい砥粒が用いられる。また、多段研磨を行うことでその研磨工程で導入される欠陥の深さも浅くなっていく。
この多段研磨工程では、
「任意の研磨工程で導入される欠陥の最大深さ＜その後の研磨工程の総取り代」
という不等式を満足しなければ、任意の研磨工程で導入された欠陥が残存してしまう。例えば２段研磨を想定した場合、１段目で導入される欠陥の最大深さが１００ｎｍであれば、２段目の研磨取り代は１００ｎｍ以上にしなければならない。３段研磨を想定した場合、１段目で導入される欠陥の最大深さが１００ｎｍ、２段目で導入される欠陥の最大深さが１０ｎｍであるとしたら、２段目と３段目の合計取り代は１００ｎｍ以上で、かつ、３段目の合計取り代が１０ｎｍ以上である必要がある。このように、多段研磨にはＬＬＳ（Ｌｏｃａｌｉｚｅｄ ｌｉｇｈｔ ｓｃａｔｔｅｒｓ）悪化を防ぐための取り代的要請が存在する。
一方、フラットネスの観点で研磨工程を考察すると、研磨工程の段数は少ない方が好ましい。なぜなら、各研磨工程でそれぞれ径方向の取り代分布において極大、極小点が現れ、それが例えばＳＦＱＲ（Ｓｉｇｈｔ Ｆｒｏｎｔ Ｌｅａｓｔ Ｓｑｕａｒｅｓ Ｒａｎｇｅ）の悪化につながってしまう。研磨条件によって極大極小の位置が異なるため、研磨工程を重ねるほど径方向に多くの極大極小点が現れてしまい、フラットネスが損なわれる。
特開２００８−２０５１４７号公報
フラットネス改善のためには研磨工程を少なくすることが望ましいが、研磨工程を減らすと取り代が足りなくなってしまい前研磨工程で発生させた欠陥が最終研磨工程を経ても残存し表面欠陥（ＬＬＳ欠陥）が増加してしまう。
本発明は、上記問題を解決するためになされたものであり、研磨工程を削減しつつも表面欠陥の増加を抑制し、フラットネスを改善できるシリコンウェーハの製造方法を提供することを目的とする。
上記課題を達成するために、本発明では、粗研磨工程と仕上げ研磨工程との間にドライエッチング工程を有するシリコンウェーハの製造方法であって、
前記ドライエッチング工程において、前記粗研磨工程後のシリコンウェーハを、０．３μｍ／ｍｉｎ以下のエッチングレートでドライエッチングすることを特徴とするシリコンウェーハの製造方法を提供する。
このようなシリコンウェーハの製造方法であれば、研磨工程を削減しつつも表面欠陥の増加を抑制し、フラットネスを改善できる。
また、このとき、前記ドライエッチング工程を行う前の前記粗研磨工程が、両面研磨工程であることが好ましい。
また、前記ドライエッチング工程を行った後の前記仕上げ研磨工程が、片面研磨工程であることが好ましい。
さらに、前記粗研磨工程において、前記仕上げ研磨工程で用いる研磨布よりも高い硬度を有する研磨布を用いることが好ましい。
上記のような条件で、シリコンウェーハを製造することで、より表面欠陥の増加を抑制し、フラットネスを改善することができる。
以上のように、本発明のシリコンウェーハの製造方法であれば、研磨工程を削減しつつも表面欠陥の増加を抑制し、フラットネスを改善できる。
本発明のシリコンウェーハの製造方法の一例を示すフロー図である。 実施例及び比較例を説明するためのフロー図である。 実施例及び比較例における、シリコンウェーハの平坦性と表面欠陥を比較したグラフである。 比較例１の粗研磨工程２及び実施例１のドライエッチング工程での取り代形状を示すグラフである。 従来のシリコンウェーハの製造方法の一例を示すフロー図である。
上述のように、研磨工程を削減しつつも表面欠陥の増加を抑制し、フラットネスを改善できるシリコンウェーハの製造方法の開発が求められていた。
表面欠陥を増加させることなく研磨工程を削減するために、研磨を行わずになおかつ前工程で発生させた欠陥を除去しなければならない。そこで、本発明者等は、シリコンウェーハの多段研磨において、１段目の粗研磨工程及び最終仕上げ研磨工程以外の任意の研磨工程をエッチング、特にはドライエッチングに置き換えることに着目した。
しかしながら、ドライエッチングのレートが速いと表面へのプラズマダメージが増加し、イオンダメージが深く導入され、また、マイクロラフネスが悪化するなどしてその後多くの研磨取り代が必要となってしまう。そこで、本発明者等は鋭意検討を重ねた結果、所定のエッチングレートの範囲であれば、研磨工程を削減しつつも表面欠陥の増加を抑制し、フラットネスを改善できることを見出し、本発明を完成させた。
即ち、本発明は、粗研磨工程と仕上げ研磨工程との間にドライエッチング工程を有するシリコンウェーハの製造方法であって、前記ドライエッチング工程において、前記粗研磨工程後のシリコンウェーハを、０．３μｍ／ｍｉｎ以下のエッチングレートでドライエッチングするシリコンウェーハの製造方法である。
以下、本発明について詳細に説明するが、本発明はこれらに限定されるものではない。
［シリコンウェーハの製造方法］
本発明シリコンウェーハの製造方法について、図を参照して説明する。図１は、本発明のシリコンウェーハの製造方法の一例を示すフロー図である。
例えばＣＺ法により引き上げられた単結晶インゴットをスライスした後、ラップ、研削がされ、その後、以下で説明する粗研磨工程、ドライエッチング工程、及び仕上げ研磨工程を経てシリコンウェーハが製造される。結晶引き上げ工程、スライス工程及び、ラップ、研削工程は特に限定されず、従来公知の方法を用いることができる。
＜粗研磨工程＞
ドライエッチングには粗さの改善能力がないため、本発明においては、ドライエッチング工程の前に粗研磨工程を設け特に長波長の粗さを改善する。
研削工程後のウェーハに対し、表裏面を鏡面化するために粗研磨工程を行う。表裏面の鏡面化は両面研磨を１回ないし複数回行ってもよいし、片面研磨を表裏１回ないし複数回行ってもよい。生産性の観点から両面研磨（両面同時研磨）を行うことが好ましい。この研磨を行わないと長波長の粗さが悪化してしまう。
この粗研磨工程及び以下で説明する仕上げ研磨工程は、樹脂パッドと砥粒を含む研磨スラリーとを用いる従来の研磨方法に従って行うことができ、研磨剤は、砥粒としてのコロイダルシリカ、アルカリを含むものとすることができる。
＜ドライエッチング工程＞
次に、フラットネスを悪化させることなく両面研磨工程（粗研磨工程）で生じた欠陥を除去するため、粗研磨工程後のウェーハを洗浄、乾燥したのちドライエッチングを行う。洗浄、乾燥の方法は特に限定されず、従来公知の方法で行えばよい。
エッチングには酸やアルカリを用いるウェットエッチングとプラズマガスを用いるドライエッチングの２種類あるが、ウェットエッチングでは選択性が大きく、欠陥を巨大化させてしまう。一方、ドライエッチングは等方性が強いため、欠陥を大きくすることなく均一に表面を除去することに向いているため、本発明においてはドライエッチングを用いる。
本来二次研磨（２段目の粗研磨）で除去すべき取り代をドライエッチングにより除去することで、その前工程（粗研磨工程）で発生した欠陥の除去ができる。ドライエッチングは砥粒やパッドによるウェーハ表面への接触がない加工方法のため、原理的に１００ｎｍを超えるような深い欠陥は発生しない。
ドライエッチングの取り代は両面研磨工程（粗研磨工程）の条件による欠陥深さによるが、０．５μｍ以上除去することで十分である。ドライエッチングはプラズマガスを用いウェーハの表面のみに行う。フラットネスの観点から、ウェーハ表面の局所的な領域にのみプラズマを供給するのではなく、ウェーハ全面にプラズマを供給し均一に供給することが好ましい。ドライエッチングの方法は特に限定されないが、例えば、Ｏ２ガス、ＣＦ４ガスをそれぞれ１００、５００ｓｃｃｍの流量で供給して行うことができる。また、ドライエッチング中のチャンバー圧力は４０Ｐａ、出力は５００Ｗとし、常温で行うことができる。なお、本発明において「常温」とは、通常の状態における周囲温度を意味し、通常１５〜３０℃の範囲の温度であり、典型的には２５℃である。
本発明のシリコンウェーハの製造方法のドライエッチング工程において、エッチングレートは０．３μｍ／ｍｉｎ以下とする必要がある。エッチングレートが０．３μｍ／ｍｉｎより速い場合、ウェーハ表面へのプラズマダメージが増加し、イオンダメージが深く導入され、また、マイクロラフネスが悪化するなどしてその後多くの研磨取り代が必要となってしまう。一方で、エッチングレートは０．１μｍ／ｍｉｎ以上であることが好ましい。この範囲であれば、効率よくシリコンウェーハのエッチングを行うことができる。
＜仕上げ研磨工程＞
ドライエッチングにはマイクロラフネスを除去する能力はなく、また研磨ほどではないが表面に浅い欠陥（微小欠陥）を作ってしまう。したがって、最後に、マイクロラフネスや微小欠陥を除去するために再度研磨（仕上げ研磨）を行う。仕上げ研磨工程は、片面研磨工程とすることができる。この仕上げ研磨工程ではドライエッチング前の研磨工程より硬度の柔らかい樹脂パッドと砥粒を用いて行うことが好ましい。ここで、本発明において「硬度」とはショアＡ硬度を意味する。
上記のような本発明のシリコンウェーハの製造方法であれば、研磨工程を削減しつつもＬＬＳ欠陥の増加を抑制し、フラットネスの改善を達成することができる。
以下、実施例及び比較例を用いて本発明を具体的に説明するが、本発明はこれらに限定されるものではない。
（実施例１〜３、比較例１〜４）
図２に示したように、研削工程後のウェーハ（直径：３００ｍｍ）に対し、３段の研磨工程（粗研磨工程２段及び仕上げ研磨工程１段）を行うフロー（比較例１）を想定し、その２段目の粗研磨工程をドライエッチング工程に置き換えることの効果を検証した。
研磨取り代は順に５μｍ、１μｍ、１０ｎｍとした。単純に２段目の粗研磨工程を行わないフローを比較例２、２段目の粗研磨工程の代わりにドライエッチング工程を導入し１μｍ除去するフローを比較例３，４及び実施例１〜３とした。下表１に示したように、比較例３，４及び実施例１〜３はドライエッチングレートが異なっている。なお、実施例及び比較例共に、粗研磨工程は両面研磨で行い、仕上げ研磨工程は片面研磨で行った。
また、各研磨工程において、研磨布には樹脂パッドを用い、研磨スラリーにはコロイダルシリカにアンモニアと水溶性高分子ポリマーが添加されたものを用い、定盤及び研磨ヘッドの回転数は３０ｒｐｍとした。
エッチングレート以外のドライエッチング条件は下記に示す通りである。
チャンバー圧力 ４０Ｐａ
チャンバー温度 常温
出力 ５００Ｗ
Ｏ２ガス流量 １００ｓｃｃｍ
ＣＦ４ガス流量 ５００ｓｃｃｍ
Figure 2019169694
仕上げ研磨工程後の各シリコンウェーハの平坦性及び欠陥評価を行った。平坦性の評価としては、ＫＬＡテンコール社製のＷａｆｅｒＳｉｇｈｔを用いてＳＦＱＲの最大値であるＳＦＱＲｍａｘを測定することにより行い、欠陥評価としては、ＫＬＡテンコール社製のＳＰ３を用いてＬＬＳ欠陥の個数を測定することにより行った。
また、比較例１の粗研磨工程２及び実施例１のドライエッチング工程における取り代形状をＫＬＡテンコール社製のＷａｆｅｒＳｉｇｈｔを用いて測定して評価した。結果を図４に示した。
実施例１〜３及び比較例１〜４におけるＳＦＱＲｍａｘ及びＬＬＳ欠陥数の結果を図３に示した。なお、ＳＦＱＲｍａｘ及びＬＬＳ欠陥数は、一般の方法である比較例１を１００として相対表示した。比較例２ではＳＦＱＲｍａｘが改善していた。これは粗研磨工程２での悪化分がなくなったためであると考えられる。一方ＬＬＳ欠陥は比較例１に比べて大幅に悪化していた。これは粗研磨工程１で作った欠陥を仕上げ研磨工程３の取り代だけでは除去できなかったことが原因と考えられる。比較例３，４ではドライエッチングを用いて十分なエッチングを行っているにもかかわらずＬＬＳ欠陥は増加してしまった。これはエッチングレートが速いことによるプラズマダメージが原因と考えられる。一方、エッチングレートを０．３μｍ／ｍｉｎ以下に抑えた実施例１〜３ではＬＬＳ欠陥の増加は見られず、また研磨工程を削減しているのでＳＦＱＲｍａｘも良好であった。
また、図４に示したように、比較例１の粗研磨工程２では取り代形状が乱れており、この工程において平坦性が損なわれていたのに対し、実施例１におけるドライエッチング工程では、取り代形状が平坦であり、平坦性の悪化を最小限にとどめていたことが示された。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。

Claims (4)

  1. 粗研磨工程と仕上げ研磨工程との間にドライエッチング工程を有するシリコンウェーハの製造方法であって、
    前記ドライエッチング工程において、前記粗研磨工程後のシリコンウェーハを、０．３μｍ／ｍｉｎ以下のエッチングレートでドライエッチングすることを特徴とするシリコンウェーハの製造方法。
  2. 前記ドライエッチング工程を行う前の前記粗研磨工程が、両面研磨工程であることを特徴とする請求項１に記載のシリコンウェーハの製造方法。
  3. 前記ドライエッチング工程を行った後の前記仕上げ研磨工程が、片面研磨工程であることを特徴とする請求項１又は請求項２に記載のシリコンウェーハの製造方法。
  4. 前記粗研磨工程において、前記仕上げ研磨工程で用いる研磨布よりも高い硬度を有する研磨布を用いることを特徴とする請求項１から請求項３のいずれか一項に記載のシリコンウェーハの製造方法。
JP2018149701A 2018-03-22 2018-08-08 シリコンウェーハの製造方法 Active JP6879272B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
PCT/JP2019/008192 WO2019181443A1 (ja) 2018-03-22 2019-03-01 シリコンウェーハの製造方法
KR1020207022041A KR20200135296A (ko) 2018-03-22 2019-03-01 실리콘 웨이퍼의 제조방법
CN201980008674.7A CN111615741A (zh) 2018-03-22 2019-03-01 硅晶圆的制造方法
TW108107771A TW201940759A (zh) 2018-03-22 2019-03-08 矽晶圓的製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018053823 2018-03-22
JP2018053823 2018-03-22

Publications (2)

Publication Number Publication Date
JP2019169694A true JP2019169694A (ja) 2019-10-03
JP6879272B2 JP6879272B2 (ja) 2021-06-02

Family

ID=68107677

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018149701A Active JP6879272B2 (ja) 2018-03-22 2018-08-08 シリコンウェーハの製造方法

Country Status (4)

Country Link
JP (1) JP6879272B2 (ja)
KR (1) KR20200135296A (ja)
CN (1) CN111615741A (ja)
TW (1) TW201940759A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7028353B1 (ja) 2021-04-21 2022-03-02 信越半導体株式会社 シリコンウェーハの製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4139951A4 (en) * 2020-11-19 2023-10-11 Yangtze Memory Technologies Co., Ltd. METHOD FOR PROCESSING SEMICONDUCTOR WAFER

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002176013A (ja) * 2000-12-06 2002-06-21 Sumitomo Metal Ind Ltd 半導体基板の平坦化方法
JP2004235478A (ja) * 2003-01-30 2004-08-19 Sumitomo Mitsubishi Silicon Corp 貼り合わせｓｏｉ基板およびその製造方法
JP2011167819A (ja) * 2010-02-19 2011-09-01 Shin Etsu Handotai Co Ltd 研磨ヘッド及び研磨装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4696086B2 (ja) 2007-02-20 2011-06-08 信越半導体株式会社 シリコン単結晶ウエーハの仕上げ研磨方法及びシリコン単結晶ウエーハ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002176013A (ja) * 2000-12-06 2002-06-21 Sumitomo Metal Ind Ltd 半導体基板の平坦化方法
JP2004235478A (ja) * 2003-01-30 2004-08-19 Sumitomo Mitsubishi Silicon Corp 貼り合わせｓｏｉ基板およびその製造方法
JP2011167819A (ja) * 2010-02-19 2011-09-01 Shin Etsu Handotai Co Ltd 研磨ヘッド及び研磨装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7028353B1 (ja) 2021-04-21 2022-03-02 信越半導体株式会社 シリコンウェーハの製造方法
WO2022224637A1 (ja) 2021-04-21 2022-10-27 信越半導体株式会社 シリコンウェーハの製造方法
JP2022166697A (ja) * 2021-04-21 2022-11-02 信越半導体株式会社 シリコンウェーハの製造方法
KR20230172472A (ko) 2021-04-21 2023-12-22 신에쯔 한도타이 가부시키가이샤 실리콘 웨이퍼의 제조방법

Also Published As

Publication number Publication date
KR20200135296A (ko) 2020-12-02
TW201940759A (zh) 2019-10-16
CN111615741A (zh) 2020-09-01
JP6879272B2 (ja) 2021-06-02

Similar Documents

Publication Publication Date Title
JP6244962B2 (ja) 半導体ウェーハの製造方法
TWI567811B (zh) 拋光半導體晶圓兩面的方法
JP4532521B2 (ja) 研磨した半導体ウェーハの製造方法
JP3317330B2 (ja) 半導体鏡面ウェーハの製造方法
KR20000017512A (ko) 웨이퍼 기판 재생방법 및 웨이퍼 기판 재생을 위한 연마액 조성물
JP2007204286A (ja) エピタキシャルウェーハの製造方法
JP5493956B2 (ja) 半導体ウェーハの製造方法
JP6879272B2 (ja) シリコンウェーハの製造方法
WO2019012949A1 (ja) 研磨方法
JP3943869B2 (ja) 半導体ウエーハの加工方法および半導体ウエーハ
CN116246949A (zh) 一种单面磷化铟晶片的制备方法
JP2007027488A (ja) 半導体ウェーハの研磨方法
WO2019181443A1 (ja) シリコンウェーハの製造方法
JP2006120819A (ja) 半導体ウェーハの製造方法及び半導体ウェーハ
EP4328958A1 (en) Method for producing silicon wafer
WO2018116690A1 (ja) シリコンウェーハの枚葉式片面研磨方法
CN115674003A (zh) 碳化硅晶片的加工方法
JP5515253B2 (ja) 半導体ウェーハの製造方法
WO2006035865A1 (ja) 半導体ウェーハの製造方法及び半導体ウェーハ
TWI802406B (zh) 碳化矽晶圓的加工方法
JP7131724B1 (ja) 半導体ウェーハの製造方法
JP2002043257A (ja) ワークの研磨方法
JP2003077875A (ja) シリコンウェーハの洗浄方法
TW202338173A (zh) 高硬度基板及其製作方法
KR101581469B1 (ko) 웨이퍼 연마방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200929

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201104

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20201222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210226

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20210226

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20210308

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20210309

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210330

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210412

R150 Certificate of patent or registration of utility model

Ref document number: 6879272

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250