JP2002176013A - 半導体基板の平坦化方法 - Google Patents

半導体基板の平坦化方法

Info

Publication number
JP2002176013A
JP2002176013A JP2000370923A JP2000370923A JP2002176013A JP 2002176013 A JP2002176013 A JP 2002176013A JP 2000370923 A JP2000370923 A JP 2000370923A JP 2000370923 A JP2000370923 A JP 2000370923A JP 2002176013 A JP2002176013 A JP 2002176013A
Authority
JP
Japan
Prior art keywords
polishing
semiconductor substrate
flattening
wafer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000370923A
Other languages
English (en)
Inventor
Shigehiko Yoshihara
重彦 吉原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Silicon Corp
Nippon Steel Corp
Original Assignee
Mitsubishi Materials Silicon Corp
Sumitomo Metal Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Silicon Corp, Sumitomo Metal Industries Ltd filed Critical Mitsubishi Materials Silicon Corp
Priority to JP2000370923A priority Critical patent/JP2002176013A/ja
Publication of JP2002176013A publication Critical patent/JP2002176013A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 高度な平坦化を行いかつ表面の品質を確保で
きる半導体基板の平坦化方法の提供。 【解決手段】 デバイス形成予定面でない半導体基板裏
面側に、プラズマによる気相エッチング工程と、エッチ
ング後に加工量が微少の研磨工程とを施こした後、これ
を反転してデバイス形成予定面、すなわち半導体基板表
面側に仕上げ研磨工程を施すことにより、高平坦度の基
板が得られかつ気相エッチング面は微少量の研磨により
清浄度が保持され、さらに基板表面側は、高平坦度を基
準に従来どおりの研磨による基板表面を得ることができ
る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、シリコンウェー
ハなどの半導体基板の平坦化方法に係り、プラズマによ
る気相エッチングと微少加工量の研磨とを組み合せて、
高度な平坦化を行いかつ表面の品質を確保できる半導体
基板の平坦化方法に関する。
【0002】
【従来の技術】一般に、シリコンウェーハなどの半導体
基板の製造方法には、単結晶引上装置によって引き上げ
られた単結晶インゴットをスライスして薄円板状のウェ
ーハを得るスライス工程、ウェーハの欠けや割れを防ぐ
ための面取り工程、面取りされたウェーハを平坦化する
ためのラッピング工程、前記加工によりウェーハに発生
した加工歪み層を除去するエッチング工程、面取り部を
仕上研磨する面取り部研磨工程、前記ウェーハを片面あ
るいは両面研磨する研磨工程、前記ウェーハの仕上げ研
磨を行う工程が採用されている。
【0003】従来より、半導体基板の平坦化方法として
は、上述のごとく研磨による方法が採用され、さらに近
年の平坦化の要求に対応すべく、研削や両面研磨技術の
導入といった方法がとられてきた。
【0004】一方、シリコンウェーハ上に形成した酸化
膜絶縁層の上に、さらに高品質な単結晶シリコン層、す
なわちSOI(Silicon On Insulat
or)活性層を均一に形成した構造を有するSOIウェ
ーハの活性層の厚みや、シリコンウェーハの厚みを均一
化する技術として、プラズマを用いたPACE(Pla
sma Assisted Chemical Etc
hing)法が提案(特開平5−160074、特開平
9−252100)されている。
【0005】
【発明が解決しようとする課題】従来技術によるプラズ
マ気相エッチングでは、平坦化は可能であるが、そのエ
ッチング・加工ヘッドの走査軌跡が微少なうねり、例え
ば魔鏡又はこれに相当する方法で観察される微少な表面
粗さへ悪影響を与えることがある。
【0006】微少なうねりは、仕上げ研磨やタッチポリ
ッシュのような表面基準の研磨では、除去不可能な領域
の粗さである。この微少なうねり又は粗さは、デバイス
工程における膜付けとその後に行われるCMPによって
膜ムラという形で不良となる。
【0007】この発明は、今日、高い平坦度を維持しな
がら、表面の微少な粗さを除去して、高品質を維持でき
る半導体基板が求められている現状に鑑み、高度な平坦
化を行いかつ表面の品質を確保できる半導体基板の平坦
化方法の提供を目的としている。
【0008】
【課題を解決するための手段】発明者は、半導体基板の
高度な平坦化と表面の品質を確保できる方法について種
々検討した結果、デバイス形成予定面でない半導体基板
裏面側に、プラズマによる気相エッチング工程と、エッ
チング後に加工量が微少の研磨工程とを施こした後、こ
れを反転してデバイス形成予定面、すなわち半導体基板
表面側に仕上げ研磨工程を施すことにより、高平坦度の
基板が得られかつ気相エッチング面は微少量の研磨によ
り清浄度が保持され、さらに基板表面側は、高平坦度を
基準に従来どおりの研磨による基板表面を得ることがで
きることを知見し、この発明を完成した。
【0009】すなわち、この発明は、半導体基板の一方
面に、プラズマによる気相エッチング工程と、あるいは
さらに端面の研磨工程、前記エッチング面に加工量が微
少の研磨工程を施こし、加工された当該主面をその後の
加工基準面とすることを特徴とする半導体基板の平坦化
方法である。
【0010】また、この発明は、上記の構成において、
・加工基準面でない他方主面に仕上げ研磨工程を施す方
法、・気相エッチングの加工量と微少の研磨の一方又は
両方の加工量が1μm以下である方法、を併せて提案す
る。
【0011】
【発明の実施の形態】この発明による平坦化工程を図面
に基づいて詳述する。図1、図2はウェーハ断面の実際
の寸法比を無視しかつ加工箇所、加工量を強調して表示
し、ウェーハが平坦化されることを示す模式説明図であ
る。
【0012】加工されるウェーハ1は、仕様等に応じて
適宜選定される所定の片面又は両面同時の研削あるいは
研磨工程を経たものが使用される。例えば、図1Aで
は、ウェーハ1に両面同時研削工程が施され、表裏面の
所定の厚みの研削加工部2,2が除去される。
【0013】図1Bでは、ウェーハ1の形状測定が行わ
れた後、ウェーハ1の上面側にプラズマによる気相エッ
チング工程を施して、所定の厚みのエッチング加工部3
が除去されて、図1Cに示す気相エッチング面4が形成
される。さらに、この気相エッチング面4に加工量が微
少の微少量研磨工程を施す。
【0014】次いで、図1Dに示すごとくウェーハ1を
反転して、気相エッチング工程と微少量研磨工程を経て
形成された加工基準面5を下面側として、反対の上面側
に仕上げ研磨工程が施され、上面の所定の厚みの研磨加
工部6が除去される。
【0015】図1Dのウェーハ1下面は、気相エッチン
グ工程により高平坦度の基板が得られており、気相エッ
チング面4はさらに微少量研磨工程によりその清浄度が
保たれている。このウェーハ1は、気相エッチングされ
た高平坦度の基板にあって、該気相エッチング面4(加
工基準面5)ではない上面が仕上げ研磨されることによ
り、気相エッチングしない従来どおりの研磨による基板
表面を得ることができる。
【0016】すなわち、デバイス形成予定面でない基板
裏面を図1Bに示す加工ウェーハ1上面として、プラズ
マによる気相エッチング工程と、気相エッチング後に加
工量が微少の微少量研磨工程とを施こした後、これを反
転して図1Dのごとく加工基準面5を下面側とし、デバ
イス形成予定面の基板表面側に仕上げ研磨工程を施すこ
とにより、高平坦度でかつ高精度の仕上げ研磨面を有す
るウェーハ1が得られる。
【0017】また、図2A,Bに示すように上述の工程
と同様に両面同時研削工程、気相エッチング工程を経た
後、図2Cに示すごとく、ウェーハ1の端面7を研磨す
ることで端面に発生した面荒れ、付着物を除去すること
ができる。
【0018】その後、図2D,Eに示すように気相エッ
チング面4に加工量が微少の微少量研磨工程を施し、ウ
ェーハ1を反転して気相エッチング工程と微少量研磨工
程を経て形成された加工基準面5を下面側として、反対
の上面側に仕上げ研磨工程を施すことができ、高平坦度
でかつ高精度の仕上げ研磨面を有するウェーハ1が得ら
れる。
【0019】この発明において、片面又は両面同時の研
削あるいは研磨工程、気相エッチング工程、微少量研磨
工程、端面研磨工程、仕上げ研磨工程の各工程の実施方
法や装置は、公知のいずれのものも、要求される仕様等
に応じて適宜採用することが可能である。
【0020】この発明において、気相エッチング工程の
加工量は、基板面への影響、例えば微少なうねり及び微
少な粗さの悪化を防ぐために、1μm以下とすることが
望ましく、好ましい加工量は、0.2μm〜0.5μm
である。
【0021】また、気相エッチング面に施す微少量研磨
工程の加工量は、1μm以下の最低限の研磨により当該
面の清浄度並びに高平坦度が維持され、1μmを超える
加工量では平坦度の維持性が困難となり、研磨により得
られる平坦度へ近づくため好ましくない。好ましい加工
量は、0.3μm〜0.5μmである。
【0022】
【実施例】実施例1 図1に示す加工工程で、6〜12インチ外径の各種シリ
コンウェーハを平坦化した。両面同時研削、気相エッチ
ング、微少量研磨、仕上げ研磨の各工程条件はいずれも
各サイズごとに同一条件とした。なお、気相エッチング
と微少量研磨の各工程は、加工量を1μm以下とした。
【0023】比較のため、両面同時研削、気相エッチン
グ、エッチング面をそのまま仕上げ研磨する工程を、各
工程毎に上記と同一条件で実施したところ、各ウェーハ
の平坦度は、比較方法による例に対して本発明方法で
は、局所的平坦度として0.1μm以下の占有率を向上
させることができた。
【0024】実施例2 図2に示す加工工程で、6〜12インチ外径の各種シリ
コンウェーハを平坦化した。両面同時研削、気相エッチ
ング、端面研磨、微少量研磨、仕上げ研磨の各工程条件
はいずれも各サイズごとに同一条件とした。気相エッチ
ングと微少量研磨の各工程は、加工量を0.2〜2μm
と種々変化させた。プラズマ加工量と微少うねりとの関
係並びに研磨量と基板平坦度との関係を調べ、それぞれ
図3、図4に示す。
【0025】加工量が大きいと気相エッチングによる平
坦化では波状の粗さが大きい。また、1μm以上の加工
量で魔鏡で観察される微少なうねりとなった。この影響
は、平坦度を維持するための微少量研磨では回避できな
くなった。また、この影響を無くすための研磨を行った
ところ、平坦度が悪化して気相エッチングの効果が無く
なってしまった。
【0026】気相エッチング面を微少量研磨するによ
り、基板面の清浄度を向上させることができ、このとき
の研磨加工量が1μm以下の場合は、気相エッチングに
より得られた平坦度は維持される。
【0027】
【発明の効果】この発明によると、気相エッチングを施
して高度な平坦化が達成できると同時に、エッチング面
を裏面としたことにより、表面側の微少なうねり、微少
な粗さの品質を維持できる。また、気相エッチングの加
工量を1μm以下にすることにより、基板表面への影響
を最小限にすることができる。
【0028】また、この発明によると、気相エッチング
面は1μm以下の最低限の微少量研磨により、その清浄
度と平坦度が維持されて、基板表面は従来の研磨技術同
様の微少なうねりと微少な粗さが得られる。さらには、
微少量研磨及び仕上げ研磨の前加工として基板端面の研
磨を行うことで端面の品質向上効果が得られる。
【図面の簡単な説明】
【図1】A〜Dはこの発明による平坦化の工程を示すウ
ェーハ断面の模式説明図である。
【図2】A〜Eはこの発明による平坦化の他の工程を示
すウェーハ断面の模式説明図である。
【図3】プラズマ加工量と微少うねりとの関係を示すグ
ラフである。
【図4】微少量研磨量と基板平坦度との関係を示すグラ
フである。
【符号の説明】 1 ウェーハ 2 研削加工部 3 エッチング加工部 4 気相エッチング面 5 加工基準面 6 研磨加工部 7 端面

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板の一方主面に、プラズマによ
    る気相エッチング工程と、エッチング後に加工量が微少
    の研磨工程とを施こし、加工された当該主面をその後の
    加工基準面とする半導体基板の平坦化方法。
  2. 【請求項2】 半導体基板の一方面に、プラズマによる
    気相エッチング工程と、端面の研磨工程、前記エッチン
    グ面に加工量が微少の研磨工程を施こし、加工された当
    該主面をその後の加工基準面とする半導体基板の平坦化
    方法。
  3. 【請求項3】 加工基準面でない他方主面に仕上げ研磨
    工程を施す請求項1又は請求項2に記載の半導体基板の
    平坦化方法。
  4. 【請求項4】 気相エッチングの加工量と微少の研磨の
    一方又は両方の加工量が1μm以下である請求項1又は
    請求項2に記載の半導体基板の平坦化方法。
JP2000370923A 2000-12-06 2000-12-06 半導体基板の平坦化方法 Pending JP2002176013A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000370923A JP2002176013A (ja) 2000-12-06 2000-12-06 半導体基板の平坦化方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000370923A JP2002176013A (ja) 2000-12-06 2000-12-06 半導体基板の平坦化方法

Publications (1)

Publication Number Publication Date
JP2002176013A true JP2002176013A (ja) 2002-06-21

Family

ID=18840727

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000370923A Pending JP2002176013A (ja) 2000-12-06 2000-12-06 半導体基板の平坦化方法

Country Status (1)

Country Link
JP (1) JP2002176013A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003224096A (ja) * 2002-01-31 2003-08-08 Toshiba Ceramics Co Ltd 半導体ウエーハの製造方法
WO2004053967A1 (ja) * 2002-12-10 2004-06-24 Fujitsu Limited 半導体装置、配線基板の形成方法及び基板処理装置
JP2004319965A (ja) * 2003-03-31 2004-11-11 Fujitsu Ltd 配線の形成方法及び半導体装置
US7485962B2 (en) 2002-12-10 2009-02-03 Fujitsu Limited Semiconductor device, wiring substrate forming method, and substrate processing apparatus
WO2019181443A1 (ja) * 2018-03-22 2019-09-26 信越半導体株式会社 シリコンウェーハの製造方法
JP2019169694A (ja) * 2018-03-22 2019-10-03 信越半導体株式会社 シリコンウェーハの製造方法
WO2022224637A1 (ja) * 2021-04-21 2022-10-27 信越半導体株式会社 シリコンウェーハの製造方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003224096A (ja) * 2002-01-31 2003-08-08 Toshiba Ceramics Co Ltd 半導体ウエーハの製造方法
US7704856B2 (en) 2002-12-10 2010-04-27 Fujitsu Limited Semiconductor device, wiring substrate forming method, and substrate processing apparatus
JPWO2004053967A1 (ja) * 2002-12-10 2006-04-13 富士通株式会社 半導体装置、配線基板の形成方法及び基板処理装置
US7485962B2 (en) 2002-12-10 2009-02-03 Fujitsu Limited Semiconductor device, wiring substrate forming method, and substrate processing apparatus
US7648907B2 (en) 2002-12-10 2010-01-19 Fujitsu Limited Semiconductor device, wiring substrate forming method, and substrate processing apparatus
WO2004053967A1 (ja) * 2002-12-10 2004-06-24 Fujitsu Limited 半導体装置、配線基板の形成方法及び基板処理装置
JP4489016B2 (ja) * 2002-12-10 2010-06-23 富士通株式会社 配線基板の形成方法、配線薄膜の形成方法及び基板処理装置
JP2004319965A (ja) * 2003-03-31 2004-11-11 Fujitsu Ltd 配線の形成方法及び半導体装置
JP4568504B2 (ja) * 2003-03-31 2010-10-27 富士通株式会社 配線の形成方法、半導体装置及びその製造方法
WO2019181443A1 (ja) * 2018-03-22 2019-09-26 信越半導体株式会社 シリコンウェーハの製造方法
JP2019169694A (ja) * 2018-03-22 2019-10-03 信越半導体株式会社 シリコンウェーハの製造方法
CN111615741A (zh) * 2018-03-22 2020-09-01 信越半导体株式会社 硅晶圆的制造方法
WO2022224637A1 (ja) * 2021-04-21 2022-10-27 信越半導体株式会社 シリコンウェーハの製造方法

Similar Documents

Publication Publication Date Title
JP3169120B2 (ja) 半導体鏡面ウェーハの製造方法
US7855129B2 (en) Method for manufacturing direct bonded SOI wafer and direct bonded SOI wafer manufactured by the method
CN108803255B (zh) 衬底背面纹理
JP3828176B2 (ja) 半導体ウェハの製造方法
KR100882380B1 (ko) 도너웨이퍼 양면으로부터의 반도체 재료 박막 제조방법 및 이에 의한 반도체-온-절연체 구조체
JP3328193B2 (ja) 半導体ウエーハの製造方法
JPH11135464A (ja) 半導体ウェハの製造方法
JPH10223497A (ja) 貼り合わせ基板の作製方法
JP2002176013A (ja) 半導体基板の平坦化方法
JPH0845882A (ja) 半導体装置の製造方法
JP2003163335A (ja) 貼り合わせウェーハの製造方法
JP2001085648A (ja) 貼り合わせウエーハの製造方法および貼り合わせウエーハ
JP2588326B2 (ja) 半導体ウエーハの製造方法
JP7078005B2 (ja) シリコンウェーハの平坦化加工方法
JP2003142434A (ja) 鏡面ウエーハの製造方法
JP2002329690A (ja) 半導体ウェーハの製造方法
JP4615182B2 (ja) 半導体ウェーハの製造方法
JP3945130B2 (ja) 張り合わせ誘電体分離ウェーハの製造方法
JP2001044154A (ja) 半導体ウェーハの製造方法
JP2001110765A (ja) 高精度ウェーハとその製造方法
KR20010054917A (ko) 에스오아이 웨이퍼의 표면 정밀 가공 방법
JP2002016049A (ja) 半導体ウエーハの加工方法及びプラズマエッチング装置
JP7131724B1 (ja) 半導体ウェーハの製造方法
JP3371392B2 (ja) 貼り合わせsoi基板の製造方法
JP2003133273A (ja) 研磨用原材料ウエーハ及びその製造方法

Legal Events

Date Code Title Description
RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20040721