JP4489016B2 - 配線基板の形成方法、配線薄膜の形成方法及び基板処理装置 - Google Patents

配線基板の形成方法、配線薄膜の形成方法及び基板処理装置 Download PDF

Info

Publication number
JP4489016B2
JP4489016B2 JP2005502368A JP2005502368A JP4489016B2 JP 4489016 B2 JP4489016 B2 JP 4489016B2 JP 2005502368 A JP2005502368 A JP 2005502368A JP 2005502368 A JP2005502368 A JP 2005502368A JP 4489016 B2 JP4489016 B2 JP 4489016B2
Authority
JP
Japan
Prior art keywords
wiring
substrate
forming
cutting
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2005502368A
Other languages
English (en)
Other versions
JPWO2004053967A1 (ja
Inventor
香苗 中川
正孝 水越
和雄 手代木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of JPWO2004053967A1 publication Critical patent/JPWO2004053967A1/ja
Application granted granted Critical
Publication of JP4489016B2 publication Critical patent/JP4489016B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/34—Accessories
    • B24B37/345—Feeding, loading or unloading work specially adapted to lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、基板、特に半導体基板上にＬＳＩなどの電子デバイスと共に多層配線を形成する方法、更には金属材又は絶縁材からなる支持基体上に多層配線層を形成し、支持基体を除去することで多層配線フィルムを形成する方法、多層配線を有する半導体装置及び基板処理装置に関する。
近時では、半導体装置の更なる小型化・高集積化の要請が高まっており、それに伴い多層配線化が必要となり、そのため高度の平坦化技術が求められている。この平坦化技術が適用されるのは、主にシリコンウェーハに代表される半導体基板であり、更には最近注目されている例えばＳｉＰ（Silicon in Package）への適用に有望視されているフィルム状の多層配線薄膜がある。
従来、シリコン半導体基板上に形成された絶縁層や配線層を平坦化する手法としては、主に化学−機械研磨 (Chemical Mechanical Polishing：ＣＭＰ) 法が用いられている。この方法は、被加工面となる絶縁層や配線層を予め比較的平坦に形成しておき、平坦な研磨パッドを押し当て、スラリー（化学的研磨材）を用いて化学的・機械的に表面を精緻に平坦加工するものである。予め設けられた硬い絶縁材面や金属面がストップ層となり、ＣＭＰは完了する。ＣＭＰは半導体基板の厚みのばらつきや半導体基板の最大厚みと最小厚みとの差で定義されるＴＴＶ(Total Thickness Variation)には依存しない方法である。
ＣＭＰ法以外でも、例えば切削工具を用いた平坦化方法がいくつか案出されている（例えば、特許文献１，２，３，４参照）。しかしながら、いずれもＬＳＩ上における部分領域のＳＯＧ膜の平坦化を対象としたものであり、ＣＭＰと同様、被切削面を基準として切削する方法であって半導体基板のＴＴＶには依存しない。
一方、ＳｉＰの実現に求められる実装基板において、安価にかつ簡便に形成するために薄膜配線層のみをインターポーザとして使用することが考えられる。従来、スルーホールのない薄膜多層の配線基板として、１枚の樹脂膜に導電性ペーストを充填したビアホールと配線を形成したものを複数枚用意して、最終工程で一括積層したものが開発されている。この配線基板は低コストで実現可能であるが、ビア径が１２０μｍ〜２００μｍ程度、Ｌ／Ｓ（ライン／スペース）が１００μｍ／１００μｍ程度〜２００μｍ／２００μｍ程度であって微細化は困難である。そこで、微細化と低コストとを両方実現するために、基板上に形成した多層配線薄膜を分離して基板とすることが有効である。
特開平７−３２６６１４号公報 特開平８−１１０４９号公報 特開平９−８２６１６号公報 特開２０００−１７３９５４号公報
ＣＭＰ法を用いれば、精緻な平坦化を実現することは可能であるが、加工装置が高価であってスループットも低く、製造コストの高いプロセスとなる。また、銅などの金属と絶縁物を同時に平坦化する場合、パターンが疎の部分にディッシングと呼ばれる窪みが現れることがある。このディッシングの発生を避ける必要性から、ＬＳＩ等における配線パターンのサイズが限定されてしまうため、パターンの空白部分が形成されないように配置することを要する。
一方、上述の多層配線薄膜の形成には、先ず支持基体上に多層配線薄膜を形成し、支持基体を剥離もしくは除去することが必要である。剥離する方法としては、多層配線薄膜の絶縁樹脂と支持基体との密着性が低いことを利用して基板の外周部のみ密着改良材を塗布し、配線層の形成完了後に密着改良材の塗布部と未塗布部とを切り離して多層配線薄膜を支持基体から離間する方法がある。この剥離する方法は言わばフィルムを引き剥がすイメージであり、回路にダメージを与える恐れがある。他方、支持基体除去の方法は、例えば支持基体を半導体基板とした場合に、グラインダ及びエッチングによりこれを除去する方法である。またＡｌやＣｕなどの金属板を支持基体とした場合には、エッチングによりこれを除去する。
これらの何れの手法を採るにしても、支持基体そのものがコストに反映してしまうことに加え、後者の手法で支持基体を半導体基板とした場合にはグラインダした残滓がそのままゴミとなるため、プロセスで生じるゴミが膨大なものとなり、環境への悪影響も無視できない。
本発明は、上記した課題に鑑みてなされたものであり、平坦化方法として代表されるＣＭＰ以外の機械加工法を主な対象とすることを考慮して、基板（特に半導体基板や導体・絶縁基板）の厚みばらつきを均一化し、ディッシング等の不都合を発生させることなく容易且つ安価に配線デザインの制約も無く高速な平坦化を実現する。また、最終的に基板を除去して多層配線薄膜を単体で得る場合に、多層配線薄膜を構成する各配線層の膜厚の精緻な制御を容易に実行するとともに、効率良く低コストで容易に銅板を除去し、微細配線構造を有する配線薄膜を実現することを可能とする配線基板の形成方法及び半導体装置並びに基板処理装置を提供することを目的とする。
本発明の配線基板の形成方法は、被処理基板の一方の主面上に配線を形成する方法であって、前記配線を形成すべき前記基板の一方の主面を基準として、前記基板の他方の主面に機械加工を施し、前記基板の他方の主面を平坦化する第１の工程と、前記基板の一方の主面に前記配線及び前記配線を覆う絶縁膜を形成する第２の工程と、前記基板の他方の主面を基準として、前記基板の一方の主面において前記配線の表面及び前記絶縁膜の表面が連続して平坦となるように、前記配線及び前記絶縁膜を共に切削加工して平坦化する第３の工程とを含む。
本発明の配線基板の形成方法の他の態様は、基板上に配線を形成する工程と、前記配線を覆うように、前記基板上に絶縁膜を形成する工程と、前記配線の表面及び前記絶縁膜の表面が連続して平坦となるように、前記配線及び前記絶縁膜を共に切削加工して平坦化する工程とを含む。
本発明の配線薄膜の形成方法は、支持基体の厚みを機械加工により均一化する第１の工程と、厚みの均一化された前記支持基体の表面に配線及び前記配線を覆う絶縁膜を形成する第２の工程と、前記配線の表面及び前記絶縁膜の表面が連続して平坦となるように、前記配線及び前記絶縁膜を共に切削加工して平坦化処理し、前記配線及び前記絶縁膜からなる配線層を形成する第３の工程と、前記支持基体を除去することにより、前記配線層を有してなる厚みの均一な配線薄膜を形成する第４の工程とを含む。
本発明の配線薄膜の形成方法の他の態様は、支持基体上に配線及び前記配線を覆う絶縁膜を形成する工程と、前記配線の表面及び前記絶縁膜の表面が連続して平坦となるように、前記配線及び前記絶縁膜を共に切削加工して平坦化する工程と、前記支持基体を除去する。
本発明の基板処理装置は、一方の主面に前記配線の形成された前記基板を、他方の主面で支持固定する基板支持台と、前記基板支持台に支持固定された前記基板の一方の主面を切削加工するバイトと、前記一方の主面の位置を検出する際に、前記一方の主面の周辺部位の複数箇所における絶縁膜にレーザ光を照射して前記絶縁膜の絶縁物を加熱飛散させ、前記一方の主面の一部を露出させるレーザ光照射手段とを含み、前記レーザ光照射手段を用いて、前記他方の主面を基準に前記基板の平行出しを行うとともに、前記一方の主面の位置を検出し、検出された前記一方の主面から切削量を算出して前記バイトを制御し、前記バイトにより前記基板の一方の主面を、前記配線の表面及び前記絶縁膜の表面が連続して平坦となるように、前記配線及び前記絶縁膜を共に切削加工して平坦化処理する。
本発明によれば、平坦化方法として切削加工に代表されるＣＭＰ以外の機械加工法を主な対象とすることを考慮して、基板（特に半導体基板）の厚みばらつきを均一化し、ディッシング等の不都合を発生させることなく容易且つ安価に配線デザインの制約も無く高速な平坦化を実現することが可能となる。
また、本発明によれば、最終的に支持基体を除去して多層配線薄膜を単体で得る場合に、多層配線薄膜を構成する各配線層の膜厚の精緻な制御を容易に実行するとともに、効率良く低コストで容易に銅板を除去し、微細配線構造を有する多層配線薄膜を実現することができる。
−本発明の基本骨子−
初めに、本発明の基本骨子について説明する。
本発明では、平坦化方法として例えばバイトを用いた切削加工に代表されるＣＭＰ以外の機械加工法を主な対象とすることを前提としている。銅、アルミニウム、ニッケル等の金属やポリイミド等の絶縁材は、容易にバイトで切削可能な材料である。半導体基板上においてこれらの材料で構成されている配線及び絶縁膜は、切削を用いることで容易且つ高速に平坦化することが可能である。また、切削ではディッシングの発生はない。
切削加工をシリコンウェーハに代表される半導体基板の平坦化に利用する際の課題は、切削が基板の背面（裏面）基準で行われるという点にある。一般的に、シリコン基板のＴＴＶは、１μｍ〜５μｍの範囲内にあり、ＬＳＩのプロセスでは５μｍ程度のＴＴＶはフォトリソグラフィーに影響を与えることはなく、通常では考慮の対象外となる。しかしながら、切削加工の場合ではＴＴＶの値に大きく影響される。切削による平坦精度はＴＴＶの値以下にはならない。従って、切削加工を半導体基板の平坦化に用いる場合には、基板のＴＴＶを目標の切削精度以下に制御することが先ず必要になる。
本発明者は、上記の事情を勘案し、配線及び絶縁膜を形成する前に、先ず配線形成面となる表面を基準に裏面を研削し、半導体基板のＴＴＶを目的とする切削精度以下に小さく抑えることに想到した。この場合、ＴＴＶを小さくして且つ個々の半導体基板の厚みばらつきも切削精度以下に抑えることが理想的である。しかしながら、ＴＴＶさえ小さくできれば、個々の半導体基板の厚みについては切削時に検出可能である。切削量は、この個々の半導体基板の厚みを検出することにより制御可能である。
更に本発明では、フィルム状の多層配線薄膜の形成に、上述の切削加工技術を適用する。即ち、絶縁材や導電材からなる支持基体上に配線層を積層してゆき、多層配線薄膜を形成した後に、支持基体を除去して多層配線薄膜のみをインターポーザとして供する場合に利用する。この場合、支持基体として金属板または絶縁板を用いるため、配線層を形成する前工程である当該支持基体の平坦化（厚みの均一化）工程を切削加工で行うことができる。そして、各配線層の形成時の平坦化処理を切削加工で行い、更には支持基体の除去工程においても支持基体を切削により除去することができる。このように、支持基体の平坦化、各配線層の形成時の平坦化及び支持基体の一連の切削を全てバイトを用いた切削により実行することができ、容易且つ高速に、各配線層の高精度の平坦化及び基体除去が実現される。
更には、支持基体が絶縁板である場合、切削加工のもつ容易且つ高速、高精度の平坦化制御性を利用して、支持基体の除去の際に、支持基体を任意の厚さ分だけ残して平坦化し、これを絶縁層に供することも可能となる。また、支持基体が金属板である場合、切削により生じた切削屑を収集し、支持基体の形成に再利用することが可能となる。
−本発明の具体的な実施形態−
以下、上述した基本骨子を踏まえ、本発明の具体的な諸実施形態について図面を用いて詳細に説明する。
（第１の実施形態）
ここでは、基板としてシリコン半導体基板（シリコンウェーハ）を例示し、この半導体基板上に絶縁物内で各配線が複数の層に積層してなる多層配線を形成する場合について開示する。
図１Ａ〜図１Ｅ，図２Ａ〜図２Ｃ，図３Ａ〜図３Ｃ，図４Ａ〜図４Ｃは、本実施形態による多層配線基板の形成方法を工程順に示す概略断面図である。
先ず、図１Ａに示すように、シリコン半導体基板１を用意する。通常、シリコン半導体基板は、図示の如く厚みが一様ではなく、しかもうねりを伴う状態にある。
そこで、半導体基板１の一方の主面、ここでは基板表面（配線形成面１ａ）に後述するバイトを用いた切削加工を施すための前工程として、半導体基板１の他方の主面、ここでは（配線形成面１ａの）裏面１ｂを平坦化する。
具体的には、図１Ｂに示すように、支持面２０１ａが平坦とされた基板支持台２０１を用意し、この支持面２０１ａに吸着、例えば真空吸着により配線形成面１ａを吸着させて半導体基板１を基板支持台２０１に固定する。このとき、配線形成面１ａは支持面２０１ａへの吸着により強制的に平坦とされており、これにより配線形成面１ａが裏面１ｂの平坦化の基準面となる。この状態で、裏面１ｂを機械加工、ここでは研削加工し、裏面１ｂの凸部１２を研削除去して平坦化処理する。この場合、裏面１ｂの切削量を配線形成面１ａからの距離により制御することが好ましい。これにより、半導体基板１の厚みが一定、具体的にはＴＴＶ（基板の最大厚みと最小厚みとの差）が所定値以下となるように、具体的にはＴＴＶが１μｍ以下に制御されることになる。
続いて、図１Ｃに示すように、半導体基板１を基板支持台２０１から外し、半導体基板１の配線形成面１ａ上に感光性樹脂、例えば感光性ポリイミド１３を塗布し、この感光性ポリイミド１３をフォトリソグラフィーにより加工して、所定の電極パターン１３ａを形成する。
続いて、図１Ｄに示すように、配線形成面１ａ上に、感光性ポリイミド１３を覆うように例えばスパッタ法により金属、例えば銅膜を形成し、シード層２を形成する。
続いて、図１Ｅに示すように、シード層２を電極として用いてメッキ法により感光性ポリイミド１３を埋め込む膜厚に銅を堆積させ、接地（ＧＮＤ）電極３を形成する。
続いて、配線形成面１ａにバイトを用いた切削加工を施し、平坦化する。
具体的には、図２Ａに示すように、基板支持台１１の支持面１１ａに例えば真空吸着により半導体基板１の裏面１ｂを吸着させ、半導体基板１を基板支持台１１に固定する。このとき、図１Ｂの平坦化処理により半導体基板１の厚みが一定の状態とされており、更に図２Ａの吸着により強制的にうねり等もない状態となることから、裏面１ｂが配線形成面１ａの平坦化の基準面となる。この状態で、配線形成面１ａにおけるＧＮＤ電極３の表層を機械加工、ここではダイヤモンド等からなるバイト１０を用いて切削加工し、これを平坦化する。
続いて、図２Ｂに示すように、平坦化されたＧＮＤ電極３上にフォトレジスト１４を塗布し、フォトリソグラフィーによりフォトレジスト１４を加工して、所定のビアパターン１４ａを開口形成する。そして、メッキ法によりビアパターン１４ａの開口部に銅等を埋め込み、ビア部４を形成する。
続いて、図２Ｃに示すように、例えばフォトレジスト１４を剥離した後、ビア部４を覆いこれを埋め込むように配線形成面１ａ上に絶縁樹脂５を形成する。
続いて、再び配線形成面１ａにバイトを用いた切削加工を施し、平坦化する。
具体的には、図３Ａに示すように、基板支持台１１の支持面１１ａに例えば真空吸着により裏面１ｂを吸着させ、半導体基板１を基板支持台１１に固定する。このとき上記と同様に、裏面１ｂが配線形成面１ａの平坦化の基準面となる。この状態で、配線形成面１ａにおけるビア部４及び絶縁樹脂５の表層を機械加工、ここではバイト１０を用い、半導体基板１を例えば回転数８００ｒｐｍ〜１６００ｒｐｍ程度の回転速度で回転させて切削加工し、これらを平坦化する。この平坦化処理により、ビア部４がその上面を露出させるとともに、ビア部４が絶縁樹脂５内に埋設されてなる厚みが均一化されたビア層２１が形成される。
続いて、図３Ｂに示すように、平坦化されたビア部４及び絶縁樹脂５の表面にスパッタ法により銅膜を堆積してシード層６を形成した後、第１のフォトレジスト１５を塗布し、この第１のフォトレジスト１５をフォトリソグラフィーにより加工して、所定の配線パターン１５ａを形成する。そして、シード層６を電極として用いてメッキ法により第１のフォトレジスト１５の配線パターン１５ａ部分を埋め込み、配線７を形成する。
続いて、図３Ｃに示すように、例えばアルカリ性の剥離液を用いて第１のフォトレジスト１５を除去した後、配線７上にこれを埋め込むように第２のフォトレジスト１６を塗布し、この第２のフォトレジスト１６をフォトリソグラフィーにより加工して、所定のビアパターン１６ａを開口形成する。そして、メッキ法によりビアパターン１６ａを銅等により埋め込み、ビア部８を形成する。
続いて、図４Ａに示すように、例えばアルカリ性の剥離液を用いて第２のフォトレジスト１６及びシード層６を除去した後、配線７及びビア部８を覆いこれを埋め込むように配線形成面１ａ上に絶縁樹脂９を形成する。
続いて、再び配線形成面１ａにバイトを用いた切削加工を施し、平坦化する。
具体的には、図４Ｂに示すように、基板支持台１１の支持面１１ａに例えば真空吸着により裏面１ｂを吸着させ、半導体基板１を基板支持台１１に固定する。このとき上記と同様に、裏面１ｂが配線形成面１ａの平坦化の基準面となる。この状態で、配線形成面１ａにおけるビア部８及び絶縁樹脂９の表層を機械加工し、これらを平坦化する。なお、ここでは機械加工の一例としてバイト１０を用いた切削加工を行う。この平坦化処理により、ビア部８の上面が露出するように、配線７及びこれと接続されたビア部８が絶縁樹脂９内に埋設されてなる厚みが均一化された第１の配線層２２が形成される。
そして、図４Ｃに示すように、第１の配線層２２の形成時と同様に、即ち図３Ｂ，図３Ｃ，図４Ａ，図４Ｂと同様の一連工程を数回経て、配線及びこれと接続されたビア部が絶縁樹脂内に埋設されてなる積層構造を形成する。図示では、配線３１及びこれと接続されたビア部３２が絶縁樹脂３３内に埋設されてなる厚みが均一化された第２の配線層２３、この第２の配線層２３上に形成された配線３４が例示されている。
しかる後、半導体基板１の全面を覆う保護膜（不図示）の形成等を経て、半導体基板１上に多層配線構造が完成される。
なお、本実施形態では、１枚の半導体基板について説明したが、ロットを構成する複数の半導体基板について本実施形態の各工程を実行し、各半導体基板の厚みを同一に均一化しても良い。これにより、例えば１つの同一ロット内の各基板に対して同一条件内で切削等の処理を行うことが可能となる。
また、図２Ａ、図３Ａ、及び図４Ｂの各平坦化工程において、裏面１ｂを基準に半導体基板１の平行出しを行うとともに、配線形成面１ａの位置を検出し、検出された配線形成面１ａから削り量を算出して、バイト１０を制御する。
「平行出し」は、具体的には、図５に示すように、レーザ光照射手段１７を用いて、配線形成面１ａの位置を検出する際に、配線形成面１ａの周辺部位の複数箇所、ここでは例えば３箇所Ａ，Ｂ，Ｃにおける絶縁樹脂５，９及び感光性ポリイミド１３（場合によりシード層２）にレーザ光１７ａを照射し、これらを加熱飛散させ、配線形成面１ａの一部を露出させることにより行う。
またこの場合、図６に示すように、配線形成面１ａの位置を検出する際に、半導体基板１を開口１１ｂの形成された基板支持台１１に吸着固定し、赤外レーザ光照射器１８を用いて開口１１ｂから裏面１ｂに赤外レーザ光を照射して、配線形成面１ａからの反射光をこの赤外レーザ光照射器１８（又はその近傍に設けられたレーザ光測定器）により測定するようにしても良い。
ここで、本実施形態の比較例を図７に示す。この比較例では、本実施形態の平坦化処理を行うことなく、半導体基板２０１上に多層配線構造２０２を形成した場合を例示する。このように、平坦化処理を実行しない場合、配線の層数が増加するにつれて、上面の凹凸が顕著となり、多層配線化が妨げられることになる。
これに比べて、本実施形態では、先ず配線形成層１ａを基準として半導体基板１の裏面１ｂを平坦化処理した後、これに基づき裏面１ｂを基準として配線形成層１ａに厚みの均一なビア層２１及び各配線層２２，２３が順次形成されてゆく構成を採るため、更に多数の配線層を積層しても平坦性を損なうことなく、凹凸の発生を抑止して微細な配線構造が実現する。
以上説明したように、本実施形態によれば、半導体基板１の厚みばらつきを均一化し、ディッシング等の不都合を発生させることがない。そして、その結果、容易且つ安価に配線デザインの制約も無く高速な平坦化が可能なる。更には、容易且つ精緻に微細な多層配線構造を実現することができる。
［研削加工装置の構成］
ここで、図１Ｂを用いて説明した研削加工工程を実行するための具体的な装置構成を説明する。
図８は研削加工装置の構成を表しており、図８Ａが平面図、図８Ｂが側面図である。
この研削加工装置は、半導体基板（半導体ウェーハ）１を収納する収納部２０２と、半導体基板１を各処理部へ搬送するためのハンド部２０３と、研削時の半導体基板１が載置固定されるターンテーブル２０４と、半導体基板１を研削するグラインダー部２０５とを有して構成されている。
収納部２０２は、複数の半導体基板１が収納される収納カセット２１１を有しており、図８Ｂのように各半導体基板１が収納される。
ハンド部２０３は、搬送ハンド２１２を有しており、半導体基板１を収納カセット２１１から取り出し、図示の例ではターンテーブル２０４へ搬送し、また処理後の半導体基板１をターンテーブル２０４から収納部２０２へ搬送する。
ターンテーブル２０４は、表面に半導体基板１をチャックする複数（ここでは３つ）のチャックテーブル２１３を備えており、例えば図８Ｂの矢印Ｍの方向へ回転自在とされている。
グラインダー部２０５は、下面に砥石２１４が着脱自在に設けられており、チャックテーブル２１３にチャックされた半導体基板１の表面に砥石２１４を当接させて、例えば図８Ｂの矢印Ｎの方向へグラインドさせて研磨する。ここで、砥石２１４としては、例えば粗度の異なる２種類のものを使用する。
この研削加工装置を用いて研削加工を行うには、先ずハンド部２０３の搬送ハンド２１２により半導体基板１を収納部２０２から取り出し、ターンテーブル２０４のチャックテーブル２１３に載置固定する。続いて、グラインダー部２０５の砥石２１４を半導体基板１の表面に当接させてグラインドし、当該表面を研削する。このとき、先ず粗い砥石で研削した後、仕上げ用のきめ細かい砥石で研削する。そして、搬送ハンド２１２により、仕上げ研削を終えた半導体基板１をチャックテーブル２１３から外し、収納部２０２に収納する。
［切削加工装置の構成］
ここで、図２Ａ，図３Ａ，図４Ｂを用いて説明した切削加工工程を実行するための具体的な装置構成を説明する。
図９は切削加工装置の構成を表したブロック図、図１０Ａ〜図１０Ｇは同様の概略構成図である。
この切削加工装置は、半導体基板（半導体ウェーハ）１を収納する収納部１０１（図９，図１０Ａ）と、半導体基板１を各処理部へ搬送するためのハンド部１０２（図９，図１０Ｂ，図１０Ｃ）と、切削時の半導体基板１をチャックするチャックテーブル部１０３（図９，図１０Ｄ）と、半導体基板１の位置決めを行うセンシング部１０４（図９，図１０Ｅ）と、半導体基板１の平坦化切削を行う切削部１０５（図９，図１０Ｆ）と、切削後の洗浄を行う洗浄部１０６（図９，図１０Ｇ）と、切削状態を撮影するための光センサ部１０７（図９，図１０Ｄ）と、そしてこれらをコントロールする制御部１０８（図９）とを有して構成されている。なお、図１０Ａ〜図１０Ｇは各部の部品図であり、便宜上、設置方向及び縮尺等は正確ではない。
収納部１０１は、複数の半導体基板１が収納される収納カセット１１１と、半導体基板１を搬送ハンド１１４の取り出し高さまで昇降させるためのエレベータ機構１１２と、このエレベータ機構の昇降駆動を行うＺ軸駆動部１１３とを有している。
ハンド部１０２は、半導体基板１を収納カセット１１１から取り出してバキューム吸着し、センシング部１０４へ搬送する搬送ハンド１１４と、この搬送ハンド１１４をΘ１軸（第１回転軸）〜Θ３軸（第３回転軸）で駆動するΘ１軸駆動部１１５ａ，Θ２軸（第２回転軸）駆動部１１５ｂ，Θ３軸駆動部１１５ｃ、及びＺ軸駆動するＺ軸駆動部１１５ｄとを有している。搬送ハンド１１４はスカラー型ロボットとされており、各処理部へ容易にハンドリングすることができる。なお、搬送ハンド１１４のロボット機構はこの限りではなく、例えばＸＹ軸直交型でも良い。
チャックテーブル部１０３は、半導体基板１を例えば真空吸着により載置固定し、半導体基板１を所定の回転速度で回転自在に構成されてなる基板支持台（回転テーブル）１１と、この基板支持台１１を駆動する回転駆動部１１６とを有している。基板支持台１１は真空機構により半導体基板１を固定する。この基板支持台１１が加工の基準面となる。従って固定時及び加工時の平面精度を保つため、チャック面（支持固定面）は多孔質の材料を使用して半導体基板１を全面チャックする構造が好ましい。チャック面を含む部分の材質は金属系、セラミック系、樹脂系などを用いる。本実施形態では、半導体基板１の表面の切削加工時において、基板支持台１１に載置固定された半導体基板１を例えば回転数８００ｒｐｍ〜１６００ｒｐｍ程度の回転速度で回転させて切削に供する。
センシング部１０４は、ＣＣＤカメラ１１７と、半導体基板１を載置固定し、半導体基板１を所定の回転速度で回転自在に構成されてなる回転テーブル１１８と、この回転テーブル１１８を駆動する回転駆動部１１９とを有しており、ＣＣＤカメラ１１７により、回転テーブル１１８に設置された半導体基板１の外周を撮像する。
切削部１０５は、ダイヤモンド等からなる切削工具である硬質のバイト１０を備え、このバイト１０が設置されるＸ軸ステージ１２０及びＹ軸ステージ１２１と、Ｘ軸ステージ１２０でＸ方向（図１０Ｅ中、矢印Ｍで示す）にバイト１０を駆動するＸ軸駆動部１２２と、Ｙ軸ステージ１２１でＹ方向（図１０Ｅ中、矢印Ｎで示す）にバイト１０を駆動するＹ軸駆動部１２３とを有する。
洗浄部１０６は、半導体基板１を真空固定し所定の回転速度で回転するスピンテーブル１２４と、このスピンテーブル１２４を回転駆動する回転駆動部１２５と、半導体基板１の表面に洗浄水を吐出するノズル１２６とを有しており、スピンテーブル１２４により半導体基板１を真空固定した状態でこれを回転させながら、ノズル１２６から半導体基板１の表面に洗浄水を吐出し、加工後の表面残留異物を洗い流す。その後、エアブローしながらスピンテーブル１２４により半導体基板１を高速回転させ、基板表面に残存する洗浄水を吹き飛ばしながら乾燥させる。
光センサ部１０７は、チャックテーブル部１０３の基板支持台１１に載置固定された半導体基板１に対向して配置される投光部１２７及び受光部１２８を有しており、一方に投光部１２７が、他方に受光部１２８が配置される。
制御部１０８は、収納部１０１のＺ軸駆動部１１３、ハンド部１０２のΘ１軸〜Θ３軸駆動部１１５ａ〜１１５ｃ及びＺ軸駆動部１１５ｄ、チャックテーブル部１０３の回転駆動部１１６、センシング部１０４の回転駆動部１１９、切削部１０５のＸ軸駆動部１２２及びＹ軸駆動部１２３、洗浄部１０６の回転駆動部１２５をそれぞれ制御する駆動制御部１２９と、光センサ部１０７の投光及び受光を検出する検出部１３０と、センシング部１０４のＣＣＤカメラ１１７による撮像結果を用いて半導体基板１のセンター位置を算出し、光センサ部１０７と共に半導体基板１の寸法を測定及び演算する演算部１３１と、駆動制御部１２９、検出部１３０及び演算部１３１を統括制御する主制御部１３２と、主制御部１３２の制御状態等を表示する表示部１３３と、主制御部１３２に対して種々の駆動指令を与えるための移動指令部１３４とを有している。
切削加工工程について、図１１及び図１２を用いて説明する。
図１１は、ハンド部１０２を中心とした収納部１０１、チャックテーブル部１０３センシング部１０４、切削部１０５及び洗浄部１０６の配置状態を示す模式図である。ここで、光センサ部１０７及び制御部１０８については図示を省略する。
図１２は、この切削加工工程を示すフロー図である。
先ず、ハンド部１０２の搬送ハンド１１４は、半導体基板１が収納された収納部１０１の収納カセット１１１から半導体基板１を取り出す（ステップＳ１）。収納部１０１のエレベータ機構１１２により、搬送ハンド１１４の半導体基板１の取り出し高さまで昇降する。
次に、搬送ハンド１１４は、半導体基板１をバキューム吸着し、センシング部１０４へ搬送する。センシング部１０４では、回転テーブル１１８により半導体基板１を３６０°回転させ、その半導体基板１の外周をＣＣＤカメラ１１２で撮像し、その結果を制御部１０８の演算部１３１で処理して半導体基板１のセンター位置を算出する（ステップＳ２）。
次に、搬送ハンド１１４は、センター位置の算出結果に基づき、センター位置を補正して半導体基板１をチャックテーブル部１０３へ搬送し、基板支持台１１はバキュームによってこれを固定する（ステップＳ３）。この基板支持台１１が加工の基準面となる。従って、固定時及び加工時の平面精度を保つため、チャック面は多孔質の材料を使用して半導体基板１を全面チャックする構造が好ましい。材質は金属系、セラミック系、樹脂系などを用いる。チャックされた半導体基板１との上下と対向して投光部１１４及び受光部１１５がそれぞれ配置され、制御部１０８と共に半導体基板１の寸法を測定及び演算し、その結果を切削部１０５のＸ軸駆動部１１２へフィードバックし、切削するための移動量を指令する。ここで、切削面が配線形成面の場合、具体的には図５に示すように、レーザ光を照射し、レジストマスクを加熱飛散させ、表面を露出させることが好ましい。そして図６に示すような赤外レーザ光を利用した反射型センサを利用して位置を計測する。なお、前記位置の計測には透過型センサを用いても良い。
そして、上記の演算結果（基板寸法）に基づき、切削を行うバイト１０がＸ軸ステージ１２０により図１０Ｆと同じ矢印Ｍの方向に移動し、切削を開始する（ステップＳ４）。このようにして、切削量が設定値に達すれば設定寸法までの切削を完了する（ステップＳ５）。
次に、搬送ハンド１１４は、基板支持台１１から半導体基板１を取り外し（ステップＳ６）、洗浄部１０６へと搬送する。洗浄部１０６では、スピンテーブル１２４に半導体基板１をバキューム固定して回転させながら、ノズル１２６から吐出する洗浄水により加工後の半導体基板１の表面残留異物を洗い流す。その後、エアブローしながら高速回転させ、洗浄水を吹き飛ばしながら乾燥させる（ステップＳ７）。乾燥が完了した後、再び搬送ハンドが半導体基板１を取り出し、最後に収納部１０１の収納カセット１１１に収納する（ステップＳ８）。
本実施形態では、上述の研削加工装置を用いて、配線及び絶縁膜が形成されている配線形成面を基準としてその裏面を研削した後、上述の切削加工装置を用いて、裏面を基準として各配線の表面及び絶縁膜の表面を平坦化処理する。
（第２の実施形態）
ここでは、基板としてシリコン半導体基板を例示し、ＬＳＩを製造する際に絶縁物内で各配線からなる配線層を複数積層してなる多層配線層を形成する場合について開示する。
多層配線層を含む半導体装置としては、図１３及び図１４に示すような形態のものがある。図１３の半導体装置は、シリコン半導体基板３０１において、複数（多数）の半導体素子（ＭＯＳトランジスタ等）が形成されてなる素子領域３０２の周囲を取り囲むように電極６３ａが形成され、各半導体素子と電極６３ａとが電気的に接続されてなるものである。他方、図１４の半導体装置は、シリコン半導体基板３０１において、複数の電極６３ａがマトリクス状に形成され、各電極６３ａの間に複数（多数）の半導体素子が形成されてなるものである。即ち図１４の場合、電極６３ａの間の領域が素子領域３０３となる。本発明は、図１３及び図１４の半導体装置の双方に適用可能であるが、以下の説明では便宜上、図１４に示す形態の半導体装置を例示し、例えば図１４の一点鎖線Ｉ−Ｉに沿った概略断面の様子を図１５以降で示す。
図１５Ａ〜図１５Ｄ，図１６Ａ〜図１６Ｃ，図１７Ａ〜図１７Ｃ，図１８Ａ〜図１８Ｃ，図１９Ａ〜図１９Ｃは、本実施形態による多層配線を含む半導体装置の製造方法を工程順に示す概略断面図である。
図１５Ａに示すように、シリコン半導体基板１を用意し、基板表面（配線形成面１ａ）に各半導体素子の不純物拡散層が形成されてなる不純物拡散領域６１、不純物拡散領域６１上で例えば無機物よりなる絶縁層６２内に埋設されてなるＬＳＩ配線６３、及びＬＳＩ配線６３の電極６３ａの表面が露出するようにＬＳＩ配線６３上に保護膜６４を順次形成する。なお図示の例では、隣接する電極６３ａ（及びＬＳＩ配線６３）間の領域が図１４の素子領域３０３となる。この場合、素子領域３０３は各々の隣接する電極６３ａ間の領域を総括するものである。
ここで、図１５Ａでは便宜上、各半導体素子の図示を省略している。より正確には、図２０Ａに示すように、素子領域３０３に複数（多数）の半導体素子、ここではＭＯＳトランジスタ３０４が形成されている。各ＭＯＳトランジスタ３０４は、図２０Ｂに示すように、素子領域３０３の表面上にゲート絶縁膜３１１を介してゲート電極３１２がパターン形成され、このゲート電極３１２の両側における不純物拡散領域６１に不純物が導入されてソース／ドレインとなる一対の不純物拡散層３１３が形成されて構成される。そして、素子領域３０３の表面上で各不純物拡散層３１３と接続されるように配線３１４がパターン形成されており、これら配線３１４がＬＳＩ配線６３の一部を構成する。なお、不純物拡散領域６１は、多数のＭＯＳトランジスタの多数の不純物拡散層が形成されてなる領域であり、実際には不純物拡散層の存する箇所と存しない箇所とがあるが、図示の便宜上、一括して不純物拡散領域として表現した領域である。
ＭＯＳトランジスタ３０４は、隣接する電極６３ａ間の一の領域のみでも極めて多数形成されることから、図１５Ａ及び以下の各図では便宜上、ＭＯＳトランジスタ３０４の図示を省略する。
そして、上述のようにＭＯＳトランジスタ３０４やＬＳＩ配線６３、保護膜６４等の形成された配線形成面１ａに後述するバイトを用いた切削加工を施すための前工程として、配線形成面１ａの裏面１ｂを平坦化する。
具体的には、図１５Ｂに示すように、支持面２０１ａが平坦とされた基板支持台２０１を用意し、この支持面２０１ａに吸着、例えば真空吸着により配線形成面１ａを吸着させて半導体基板１を基板支持台２０１に固定する。このとき、配線形成面１ａは支持面２０１ａへの吸着により強制的に平坦とされており、これにより配線形成面１ａが裏面１ｂの平坦化の基準面となる。この状態で、裏面１ｂを機械加工、ここでは研削加工し、裏面１ｂの凸部１２を研削除去して平坦化処理する。この場合、裏面１ｂの切削量を当該裏面１ｂからの距離により制御することが好ましい。これにより、半導体基板１の厚みが一定、具体的にはＴＴＶ（基板の最大厚みと最小厚みとの差）が１μｍ以下に制御される。
続いて、図１５Ｃに示すように、半導体基板１を基板支持台２０１から外し、半導体基板１の配線形成面１ａ上に感光性樹脂、例えば感光性ポリイミド１３を塗布し、この感光性ポリイミド１３をフォトリソグラフィーにより加工して、ＬＳＩ配線６３の電極６３ａのいくつかを露出させる形状の配線パターン１３ｂを形成する。
続いて、図１５Ｄに示すように、配線形成面１ａ上に、感光性ポリイミド１３を覆うように例えばスパッタ法により金属、例えば銅膜（金膜等でも良いが、以下では銅として説明する。）を形成し、シード層２を形成する。
続いて、図１６Ａに示すように、配線形成面１ａ上にフォトレジスト９２を塗付し、フォトリソグラフィーによりフォトレジスト９２を加工し、フォトレジスト９２に所定のパターンを開口した後、シード層２を電極として用いてメッキ法により銅を堆積させる。
続いて、図１６Ｂに示すように、フォトレジスト９２を剥離した後、堆積させた銅をマスクとしてシード層２をエッチングにより除去する。
続いて、図１６Ｃに示すように、配線４１を埋め込むように絶縁樹脂４２を塗布し、固化させる。なお、絶縁樹脂４２を形成する際に、露出するシード層２を除去しておいても良い。
続いて、配線形成面１ａにバイトを用いた切削加工を施し、平坦化する。
具体的には、図１７Ａに示すように、基板支持台１１の支持面１１ａに例えば真空吸着により裏面１ｂを吸着させ、半導体基板１を基板支持台１１に固定する。このとき、裏面１ｂへの図１５Ｂの平坦化処理により半導体基板１の厚みが一定の状態とされており、更に裏面１ｂが支持面１１ａへの吸着により強制的にうねり等もない状態となり、これにより裏面１ｂが配線形成面１ａの平坦化の基準面となる。この状態で、配線形成面１ａにおける配線４１及び絶縁樹脂４２の表層を機械加工、ここではバイト１０を用い、半導体基板１を例えば回転数８００ｒｐｍ〜１６００ｒｐｍ程度の回転速度で回転させて切削加工し、これを平坦化する。この平坦化処理により、配線４１がその上面を露出させて絶縁樹脂４２内に埋設されてなる第１の配線層５１が形成される。なお、図１７Ａでは便宜上、配線４１及び絶縁樹脂４２の表層を連続した平坦面として図示している。
続いて、図１７Ｂに示すように、平坦化された第１の配線層５１上にメッキ電極となるシード層１９をスパッタ形成した後、フォトレジスト１４を塗布し、フォトリソグラフィーによりフォトレジスト１４を加工して、所定のビアパターン１４ａを開口形成する。そして、メッキ法によりビアパターン１４ａを銅等により埋め込み、ビア部４を形成する。
続いて、図１７Ｃに示すように、フォトレジスト１４を剥離した後、例えばフッ酸を用いたウェットエッチングによりシード層１９を除去し、ビア部４を覆いこれを埋め込むように配線形成面１ａ上に絶縁樹脂５を形成する。
続いて、再び配線形成面１ａにバイトを用いた切削加工を施し、平坦化する。
具体的には、図１８Ａに示すように、基板支持台１１の支持面１１ａに例えば真空吸着により裏面１ｂを吸着させ、半導体基板１を基板支持台１１に固定する。このとき上記と同様に、裏面１ｂが配線形成面１ａの平坦化の基準面となる。この状態で、配線形成面１ａにおけるビア部４及び絶縁樹脂５の表層を機械加工、ここではバイト１０を用いた切削加工し、これらを平坦化する。この平坦化処理により、ビア部４がその上面を露出させて絶縁樹脂５内に埋設されてなる厚みが均一化されたビア層２１が形成される。なお実際には、ビア部４及び絶縁膜５の表層はバイト１０による切削によりはじめて平坦化されるのであるが、図１８Ａでは図示の便宜上、バイト１０の未だ通過していないビア部４及び絶縁膜５の表層も連続した平坦面として図示している。
続いて、図１８Ｂに示すように、平坦化されたビア部４及び絶縁樹脂５の表面にスパッタ法により銅膜を堆積してシード層６を形成した後、フォトレジスト１５を塗布し、このフォトレジスト１５をフォトリソグラフィーにより加工して、所定の配線パターン１５ａを形成する。そして、シード層６を電極として用いてメッキ法によりフォトレジスト１５の配線パターン１５ａを埋め込む配線７を形成する。
続いて、図１８Ｃに示すように、例えばアルカリ性の剥離液を用いてフォトレジスト１５を除去した後、配線７上にこれを埋め込むようにフォトレジスト１６を塗布し、このフォトレジスト１６をフォトリソグラフィーにより加工して、所定のビアパターン１６ａを開口形成する。そして、メッキ法によりビアパターン１６ａを銅等により埋め込み、ビア部８を形成する。
続いて、図１９Ａに示すように、フォトレジスト１６を剥離した後、例えばフッ酸を用いたウェットエッチングによりシード層６を除去し、配線７及びビア部８を覆いこれを埋め込むように配線形成面１ａ上に絶縁樹脂９を形成する。
続いて、再び配線形成面１ａにバイトを用いた切削加工を施し、平坦化する。
具体的には、図１９Ｂに示すように、基板支持台１１の支持面１１ａに例えば真空吸着により裏面１ｂを吸着させ、半導体基板１を基板支持台１１に固定する。このとき上記と同様に、裏面１ｂが配線形成面１ａの平坦化の基準面となる。この状態で、配線形成面１ａにおけるビア部８及び絶縁樹脂９の表層を機械加工、ここではバイト１０を用いた切削加工し、これらを平坦化する。この平坦化処理により、ビア部８の上面が露出するように、配線７及びこれと接続されたビア部８が絶縁樹脂９内に埋設されてなる厚みが均一化された第２の配線層５２が形成される。なお、図１９Ｂでは図示の便宜上、ビア部８及び絶縁膜９の表層を連続した平坦面として図示している。
そして、図１９Ｃに示すように、第２の配線層５２の形成時と同様に、即ち図１８Ｂ，図１８Ｃ，図１９Ａ，図１９Ｂと同様の一連工程を数回経て、配線及びこれと接続されたビア部が絶縁樹脂内に埋設されてなる積層構造を形成する。図示では、配線３１及びこれと接続されたビア部３２が絶縁樹脂３３内に埋設されてなる厚みが均一化された第３の配線層５３、及びこの第３の配線層５３上に形成された配線３４が例示されている。
しかる後、半導体基板１の全面を覆う保護膜（不図示）の形成等を経て、半導体基板１に素子領域３０３（複数のＭＯＳトランジスタ３０４を含む）及び多層配線構造を有する半導体装置が完成される。
本実施形態では、先ず配線形成層１ａを基準として半導体基板１の裏面１ｂを平坦化処理した後、これに基づき裏面１ｂを基準として配線形成層１ａに厚みの均一なビア層２１及び各配線層５１〜５３が順次形成されてゆく構成を採るため、更に多数の配線層を積層しても平坦性を損なうことなく、凹凸パターンの発生を抑止して微細な配線構造が実現する。
以上説明したように、本実施形態によれば、半導体基板１の厚みばらつきを均一化し、ディッシング等の不都合を発生させることなく容易且つ安価に配線デザインの制約も無く高速な平坦化を可能として、容易且つ精緻に微細な多層配線構造を備えた半導体装置を実現することができる。
なお、本実施形態では、１枚の半導体基板について説明したが、ロットを構成する複数の半導体基板について本実施形態の各工程を実行し、各半導体基板の厚みを同一に均一化しても良い。これにより、例えば１つの同一ロット内の各基板に対して同一条件内で切削等の処理を行うことが可能となる。
（変形例）
以下、本実施形態の変形例について説明する。
この変形例においては、第２の実施形態で説明したバイトを用いた切削加工工程において、切削面のトレース処理を付加する。以下、本トレース処理の概要を図２１に示す。
第２の実施形態によるバイトを用いた切削加工では、低コストにより短時間で広範囲の切削を極めて高精度に（ナノオーダーの平坦粗さで）行うことができる。
ところがこの場合、切削加工に伴って切削屑が発生し、これが切削面に付着することがある。切削対象となる絶縁層及び配線（ビア部を含む）のうち、絶縁材料の切削屑は静電気によって切削面に付着しているだけであるため、切削後に除去が可能であるのに対して、配線材料、特にＡｕの切削屑は切削面に付着するとこれに接合してしまい、洗浄等では容易に除去できない。その結果、ナノオーダー粗さの平坦性の高い切削面に数μｍ〜十数μｍサイズの切削屑が付着する表面形状となり、平坦化処理を阻害する虞れがある。このことは、上述のように配線材料がＡｕの場合に特に顕著となるが、Ｃｕやその合金等でも同様に問題となる。
本変形例では、バイトを用いた切削加工工程において、切削により平坦な切削面を形成した後に、再びこのバイトを用いて前記切削と同位置（切り込み０）で切削面をトレースする。切り込み０であるため、新たな切削屑をほとんど発生させることなく、しかも切削面上に付着した切削屑を確実に除去できる。
しかしながら、トレース処理により除去した切削屑が再々度、切削面に付着することが予想される。これを防止するため、当該トレース処理の際に、バイトの送り方向にエア又は水、若しくは切削油剤を吹き付けることが効果的である。ここで、切削面の全面にバイトが接触するためには、バイトの送り速度は切削時と同じ又はそれ以下にする必要がある。
具体的には、図１７Ａに示す切削加工工程において、バイト１０を用いて配線形成面１ａにおける配線４１及び絶縁樹脂４２の表層を切削加工し、平坦化処理した後、図２１に示すように、半導体基板１を基板支持台１１に固定した状態で、平坦化処理の仕上げ時の切り込み位置と同じバイト位置（切り込み０）で、バイト１０をトレースする。このときの送りは仕上げ時と同じ、例えば１０μｍ／回転とする。このとき、バイト１０の送り方向と同じ方向にエア送出部９３から切削面に対してエアを吹き付け、切削屑９４の再々付着を防止する。ここで、特に切削屑が付着し易い状況の場合、エアの替わりに水や切削油剤等を高圧で吹き付けるようにしても良い。
なお、本変形例のトレース処理は、更に図１８Ａの切削加工工程及び図１９Ｂの切削加工工程にも同様に適用される。
本変形例によれば、半導体基板１の厚みばらつきを均一化するとともに、うねりや反りの発生を防止し、ディッシング等の不都合を発生させることなく容易且つ安価に配線デザインの制約も無く高速且つ精緻な平坦化を可能とし、しかも平坦化時の切削屑を確実に除去して切削面の平坦性を保持して、容易且つ精緻に微細な多層配線構造を備えた半導体装置を実現することができる。
（第３の実施形態）
ここでは、基板として支持基体、具体的には銅板を用い、インターポーザ等として用いられるフィルム状の多層配線薄膜を形成する場合について開示する。
図２２Ａ〜図２２Ｃ及び図２３Ａ〜図２３Ｃは、本実施形態による多層配線基板の形成方法を工程順に示す概略断面図である。
先ず、図２２Ａに示すように、例えば厚みが１ｍｍ強で径が８インチの銅板７１を、例えば上述した切削加工装置のチャックテーブル３０５に吸着させ、ダイヤモンド製のバイト１０を用いて銅板７１の表面全体にバイト１０が当接するまで切削し、銅板７１の厚みを均一化する。なお、このときに発生する切削屑を回収し、銅板の再生に供する。
続いて、図２２Ｂに示すように、銅板７１の表面にレジストを塗付し、リソグラフィーによりこれを加工して１層目の配線パターンを形成する。このときの配線パターンのＬ／Ｓは例えば５μｍ／５μｍである。そして、銅板７１をシード層として電解メッキにより配線７２を形成する。ここで、銅板７１の裏面には保護フィルム（不図示）を貼付してメッキの付着を防止する。しかる後、レジストを除去する。
続いて、レジストによりビアパターンを形成し、上記と同様に銅板７１をシード層として電気メッキにより例えば高さが１２μｍ程度で径が１０μｍ程度のビアポスト７３を形成する。この場合も、銅板７１の裏面には保護フィルム（不図示）を貼付してメッキの付着を防止する。しかる後、レジストを除去する。
続いて、ポリイミド前駆体（例えば、ＨＤマイクロシステム製の製品名PI2611）を配線７２及びビアポスト７３を埋め込むようにスピンコートにより塗布した後、例えば３７０℃で２℃／ｍｉｎの昇温レートにより加熱硬化し、樹脂膜７４を形成する。その後、レーザ光により樹脂膜７４の一部に銅板７１の表面に到達する孔を開けておく。
続いて、銅板７１の裏面を下にしてチャックテーブル３０５に載置し、前記孔の深さを測定して、銅板７１の表面から１０μｍ程度の高さまでバイト１０を用いて切削加工して平坦化し、膜厚が均一であり樹脂膜７４に配線７２及びビアポスト７３が埋め込まれてなる１層目の配線層８１を形成する。ここでは、配線層８１の表面からビアポスト７３の上面が露出する。このときの切削条件は、例えば回転数が１０００ｒｐｍ、送り速度が３ｍｍ／ｍｉｎ、バイト１０のすくい角が１０°、切り込み量が１μｍである。
続いて、スパッタ法によりシード層（Ｃｒ／Ｃｕの積層膜であり、膜厚は１００ｎｍ／３００ｎｍ程度）を形成した後、図２２Ｃに示すように、上記と同様に配線７５及びビアポスト７６をパターン形成する。レジストを除去した後、シード層をエッチング除去する。
続いて、同様に上述のポリイミド前駆体を配線７５及びビアポスト７６を埋め込むようにスピンコートにより塗布した後、例えば３７０℃で２℃／ｍｉｎの昇温レートにより加熱硬化し、樹脂膜７７を形成する。その後、レーザ光により樹脂膜７７の一部に銅板７１の表面に到達する孔を開けておく。
続いて、銅板７１の裏面を下にしてチャックテーブル３０５に設置し、前記孔の深さを測定して、銅板７１の表面から１０μｍ程度の高さまでバイト１０を用いて切削加工して平坦化し、膜厚が均一であり樹脂膜７７に配線７５及びビアポスト７６が埋め込まれてなる２層目の配線層８２を形成する。ここでは、配線層８２の表面からビアポスト７６の上面が露出する。
そして、図２３Ａに示すように、上述の配線層の形成工程を繰り返し実行し、所望の層数の配線層からなる多層配線薄膜を形成する。しかる後、ポリイミドからなる厚み１３μｍ程度の保護層を形成する。任意の場所にレーザによりビア７８を形成した後、保護層を１０μｍ程度の厚みにバイト１０を用いた切削加工により平坦化する。図示の例では、４層の配線層からなり、最上層の配線層には表面がバイト１０を用いた上記の切削加工によりビア７８のみが形成されてなる多層配線薄膜８０を例示する。なお、図示の例では、１０μｍ程度の厚みに切削された保護層の部分を破線により示している。
続いて、図２３Ｂに示すように、保護層を下にしてチャックテーブル３０５に設置し、銅板７１を例えば０．５μｍ程度の厚みだけ残すようにバイト１０を用いて切削除去する。なお、このときに発生する切削屑を回収し、銅板の再生に供する。
そして、図２３Ｃに示すように、残存した銅板７１をエッチングにより除去して、フィルム状の多層配線薄膜８０を完成させる。
なお、本実施形態では、銅板７１を切削する前に、予め配線層より若干深めにダイシングしておき、配線層をチップ化しておいてもよい。
以上説明したように、本実施形態によれば、最終的に支持基体を除去して多層配線薄膜を単体で得る場合に、多層配線薄膜８０を構成する各配線層の膜厚の精緻な制御を容易に実行するとともに、効率良く低コストで容易に銅板７１を除去し、例えばビア径が５μｍ〜１０μｍ程度、Ｌ／Ｓが５μｍ／５μｍ〜２０μｍ／２０μｍの微細配線構造を有する多層配線薄膜を実現することができる。
［第４の実施形態］
ここでは、第３の実施形態と同様に、基板として支持基体、具体的には銅板を用い、インターポーザ等として用いられるフィルム状の多層配線薄膜を形成する場合について開示するが、各配線層の形成方法が異なる。
図２４Ａ〜図２４Ｃ及び図２５Ａ，図２５Ｂは、本実施形態による多層配線基板の形成方法を工程順に示す概略断面図である。
先ず、図２４Ａに示すように、例えば厚みが１ｍｍ強で径が８インチの銅板７１を、例えば上述した切削加工装置のチャックテーブル３０５に吸着させ、ダイヤモンド製のバイト１０を用いて銅板７１の表面全体にバイト１０が当接するまで切削し、銅板７１の厚みを均一化する。なお、このときに発生する切削屑を回収し、銅板の再生に供する。
続いて、図２４Ｂに示すように、銅板７１の表面に感光性エポキシ樹脂からなる膜厚２０μｍ程度のラミネートフィルム８３を形成し、露光及び現像して径が２０μｍ程度のビア孔８４を形成する。酸化剤によりラミネートフィルム８３の表面を粗化した後、無電解メッキによりシード層を形成する。
続いて、膜厚１０μｍ程度のレジストにより配線パターン（Ｌ／Ｓ＝１０μｍ／１０μｍ程度）を形成し、電気メッキにより配線層８５を形成するとともにビア孔８４を充填する。このとき、レジスト上にメッキがオーバーハングしても構わない。
続いて、銅板７１の裏面を下にしてチャックテーブル３０５に設置し、ラミネートフィルム８３の表面から５μｍ程度の高さまでバイト１０を用いて切削加工して平坦化し、膜厚が均一でありラミネートフィルム８３にメッキ充填されたビア孔８４及び配線層８５が埋め込まれてなる１層目の配線層９１を形成する。このときの切削条件は、例えば回転数１０００ｒｐｍ、送り速度が３ｍｍ／ｍｉｎ、バイト１０のすくい角が０°、切り込み量が１μｍである。しかる後、レジストを除去し、シード層をエッチング除去する。
そして、図２４Ｃに示すように、上述の配線層の形成工程を繰り返し実行し、所望の層数の配線層からなる多層配線薄膜を形成する。しかる後、ポリイミドからなる厚み１３μｍ程度の保護層を形成する。任意の場所にレーザによりビア７８を形成した後、保護層を１０μｍ程度の厚みにバイト１０を用いた切削加工により平坦化する。図示の例では、３層の配線層からなり、最上層の配線層には表面がバイト１０を用いた上記の切削加工によりビア７８のみが形成されてなる多層配線薄膜９０を例示する。なお、図示の例では、１０μｍ程度の厚みに切削された保護層の部分を破線により示している。
続いて、図２５Ａに示すように、保護層を下にしてチャックテーブル３０５に設置し、銅板７１を厚み５μｍ程度だけ残すようにバイト１０を用いて切削除去する。なお、このときに発生する切削屑を回収し、銅板の再生に供する。
そして、図２５Ｂに示すように、残存した銅板７１をパターニングして所定の配線８２を形成し、フィルム状の多層配線薄膜９０を完成させる。
以上説明したように、本変形例によれば、最終的に支持基体を除去して多層配線薄膜を単体で得る場合に、多層配線薄膜を構成する各配線層の膜厚の精緻な制御を容易に実行するとともに、効率良く低コストで容易に銅板７１を除去し、例えばビア径が５μｍ〜１０μｍ程度、Ｌ／Ｓが５μｍ／５μｍ〜２０μｍ／２０μｍの微細配線構造を有する多層配線薄膜を実現することができる。
なお、本実施形態及びその変形例では、支持基体として導電体基板（銅板）を例示したが、樹脂等の絶縁基板で支持基体を構成しても良い。この場合、本実施形態と同様にバイトを用いた切削加工により支持基体の厚みを均一にした後、配線層を切削加工で平坦化・膜厚均一化しながら積層して多層配線薄膜を形成し、支持基体を裏面からの切削加工により除去する。この切削加工において、支持基体を任意の厚みに残して平坦化し、絶縁層に供するようにすることも好適である。
また、上述したような、切削加工する対象となる樹脂の撓みの度合い、いわゆる靭性が大きい場合、バイトのすくい角を５°以上にすることにより、仕上げ面の粗さを小さくすることができ、望ましい。
本発明によれば、平坦化方法として切削加工に代表されるＣＭＰ以外の機械加工法を主な対象とすることを考慮して、基板（特に半導体基板）の厚みばらつきを均一化し、ディッシング等の不都合を発生させることなく容易且つ安価に配線デザインの制約も無く高速な平坦化を実現することが可能となる。
また、本発明によれば、最終的に支持基体を除去して多層配線薄膜を単体で得る場合に、多層配線薄膜を構成する各配線層の膜厚の精緻な制御を容易に実行するとともに、効率良く低コストで容易に銅板を除去し、微細配線構造を有する多層配線薄膜を実現することができる。
図１Ａは、本実施形態による多層配線基板の形成方法を工程順に示す概略断面図である。 図１Ｂは、本実施形態による多層配線基板の形成方法を工程順に示す概略断面図である。 図１Ｃは、本実施形態による多層配線基板の形成方法を工程順に示す概略断面図である。 図１Ｄは、本実施形態による多層配線基板の形成方法を工程順に示す概略断面図である。 図１Ｅは、本実施形態による多層配線基板の形成方法を工程順に示す概略断面図である。 図２Ａは、第１の実施形態による多層配線基板の形成方法を工程順に示す概略断面図である。 図２Ｂは、第１の実施形態による多層配線基板の形成方法を工程順に示す概略断面図である。 図２Ｃは、第１の実施形態による多層配線基板の形成方法を工程順に示す概略断面図である。 図３Ａは、第１の実施形態による多層配線基板の形成方法を工程順に示す概略断面図である。 図３Ｂは、第１の実施形態による多層配線基板の形成方法を工程順に示す概略断面図である。 図３Ｃは、第１の実施形態による多層配線基板の形成方法を工程順に示す概略断面図である。 図４Ａは、第１の実施形態による多層配線基板の形成方法を工程順に示す概略断面図である。 図４Ｂは、第１の実施形態による多層配線基板の形成方法を工程順に示す概略断面図である。 図４Ｃは、第１の実施形態による多層配線基板の形成方法を工程順に示す概略断面図である。 図５は、図２Ａ、図３Ａ、及び図４Ｂの各平坦化工程の具体例を示す模式図である。 図６は、図２Ａ、図３Ａ、及び図４Ｂの各平坦化工程の他の具体例を示す模式図である。 図７は、第１の実施形態の比較例を示す概略断面図である。 図８Ａは、研削加工装置の構成図である。 図８Ｂは、研削加工装置の構成図である。 図９は、切削加工装置の構成を示すブロック図である。 図１０Ａは、切削加工装置の構成を示す概略構成図である。 図１０Ｂは、切削加工装置の構成を示す概略構成図である。 図１０Ｃは、切削加工装置の構成を示す概略構成図である。 図１０Ｄは、切削加工装置の構成を示す概略構成図である。 図１０Ｅは、切削加工装置の構成を示す概略構成図である。 図１０Ｆは、切削加工装置の構成を示す概略構成図である。 図１０Ｇは、切削加工装置の構成を示す概略構成図である。 図１１は、切削加工装置の各部の配置構成を示す概略構成図である。 図１２は、切削加工工程のフロー図である。 図１３は、本発明が適用される半導体装置の概観を示す概略斜視図である。 図１４は、本発明が適用され、本実施形態において開示される半導体装置の概観を示す概略平面図である。 図１５Ａは、第２の実施形態による多層配線を含む半導体装置の製造方法を工程順に示す概略断面図である。 図１５Ｂは、第２の実施形態による多層配線を含む半導体装置の製造方法を工程順に示す概略断面図である。 図１５Ｃは、第２の実施形態による多層配線を含む半導体装置の製造方法を工程順に示す概略断面図である。 図１５Ｄは、第２の実施形態による多層配線を含む半導体装置の製造方法を工程順に示す概略断面図である。 図１６Ａは、第２の実施形態による多層配線を含む半導体装置の製造方法を工程順に示す概略断面図である。 図１６Ｂは、第２の実施形態による多層配線を含む半導体装置の製造方法を工程順に示す概略断面図である。 図１６Ｃは、第２の実施形態による多層配線を含む半導体装置の製造方法を工程順に示す概略断面図である。 図１７Ａは、第２の実施形態による多層配線を含む半導体装置の製造方法を工程順に示す概略断面図である。 図１７Ｂは、第２の実施形態による多層配線を含む半導体装置の製造方法を工程順に示す概略断面図である。 図１７Ｃは、第２の実施形態による多層配線を含む半導体装置の製造方法を工程順に示す概略断面図である。 図１８Ａは、第２の実施形態による多層配線を含む半導体装置の製造方法を工程順に示す概略断面図である。 図１８Ｂは、第２の実施形態による多層配線を含む半導体装置の製造方法を工程順に示す概略断面図である。 図１８Ｃは、第２の実施形態による多層配線を含む半導体装置の製造方法を工程順に示す概略断面図である。 図１９Ａは、第２の実施形態による多層配線を含む半導体装置の製造方法を工程順に示す概略断面図である。 図１９Ｂは、第２の実施形態による多層配線を含む半導体装置の製造方法を工程順に示す概略断面図である。 図１９Ｃは、第２の実施形態による多層配線を含む半導体装置の製造方法を工程順に示す概略断面図である。 図２０Ａは、素子領域にＭＯＳトランジスタが形成された様子を示す概略断面図である。 図２０Ｂは、素子領域にＭＯＳトランジスタが形成された様子を示す概略断面図である。 図２１は、第２の本実施形態による多層配線を含む半導体装置の製造方法の変形例において、その主要工程を示す概略断面図である。 図２２Ａは、第３の実施形態による多層配線基板の形成方法を工程順に示す概略断面図である。 図２２Ｂは、第３の実施形態による多層配線基板の形成方法を工程順に示す概略断面図である。 図２２Ｃは、第３の実施形態による多層配線基板の形成方法を工程順に示す概略断面図である。 図２３Ａは第３の実施形態による多層配線基板の形成方法を工程順に示す概略断面図である。 図２３Ｂは第３の実施形態による多層配線基板の形成方法を工程順に示す概略断面図である。 図２３Ｃは第３の実施形態による多層配線基板の形成方法を工程順に示す概略断面図である。 図２４Ａは、第４の実施形態による多層配線基板の形成方法を工程順に示す概略断面図である。 図２４Ｂは、第４の実施形態による多層配線基板の形成方法を工程順に示す概略断面図である。 図２４Ｃは、第４の実施形態による多層配線基板の形成方法を工程順に示す概略断面図である。 図２５Ａは、第４の実施形態による多層配線基板の形成方法を工程順に示す概略断面図である。 図２５Ｂは、第４の実施形態による多層配線基板の形成方法を工程順に示す概略断面図である。

Claims (31)

  1. 被処理基板の一方の主面上に配線を形成する方法であって、
    前記配線を形成すべき前記基板の一方の主面を基準として、前記基板の他方の主面に機械加工を施し、前記基板の他方の主面を平坦化する第１の工程と、
    前記基板の一方の主面に前記配線及び前記配線を覆う絶縁膜を形成する第２の工程と、
    前記基板の他方の主面を基準として、前記基板の一方の主面において前記配線の表面及び前記絶縁膜の表面が連続して平坦となるように、前記配線及び前記絶縁膜を共に切削加工して平坦化する第３の工程と
    を含むことを特徴とする配線基板の形成方法。
  2. 前記基板が半導体基板であることを特徴とする請求項１に記載の配線基板の形成方法。
  3. 前記第１の工程の前に、前記半導体基板の前記一方の主面に半導体素子を形成する工程を含むことを特徴とする請求項２に記載の配線基板の形成方法。
  4. 前記機械加工により、前記半導体基板の最大厚みと最小厚みとの差を１μｍ以下に制御することを特徴とする請求項２又は３に記載の配線基板の形成方法。
  5. 複数の前記半導体基板に前記各工程を実行し、前記各半導体基板の厚みを同一に均一化することを特徴とする請求項２〜４のいずれか１項に記載の配線基板の形成方法。
  6. 前記第３の工程において、前記他方の主面を基準に前記半導体基板の平行出しを行うとともに、前記一方の主面の位置を検出し、検出された前記一方の主面から切削量を算出して制御することを特徴とする請求項２〜５のいずれか１項に記載の配線基板の形成方法。
  7. 前記一方の主面の位置を検出する際に、前記一方の主面の周辺部位の複数箇所における絶縁膜にレーザ光を照射して前記絶縁膜の絶縁物を加熱飛散させ、前記一方の主面の一部を露出させることを特徴とする請求項６に記載の配線基板の形成方法。
  8. 前記一方の主面の位置を検出する際に、前記他方の主面に赤外レーザ光を照射し、前記一方の主面からの反射光を測定することを特徴とする請求項６に記載の配線基板の形成方法。
  9. 前記第２の工程及び前記第３の工程からなる一連の工程を複数回繰り返すことにより、
    前記絶縁膜内で前記各配線が複数の層に積層してなる多層配線を形成することを特徴とする請求項１〜８のいずれか１項に記載の配線基板の形成方法。
  10. 前記機械加工が研削加工であることを特徴とする請求項１〜９のいずれか１項に記載の配線基板の形成方法。
  11. 前記一方の主面が前記基板の配線形成面であり、前記他方の主面が前記基板の裏面であることを特徴とする請求項１〜１０のいずれか１項に記載の配線基板の形成方法。
  12. 配線基板の形成方法であって、
    基板上に配線を形成する工程と、
    前記配線を覆うように、前記基板上に絶縁膜を形成する工程と、
    前記配線の表面及び前記絶縁膜の表面が連続して平坦となるように、前記配線及び前記絶縁膜を共に切削加工して平坦化する工程と
    を含むことを特徴とする配線基板の形成方法。
  13. 前記基板が半導体基板であることを特徴とする請求項１２に記載の配線基板の形成方法。
  14. 前記配線を形成する工程の前に、前記半導体基板の前記配線が形成される面に半導体素子を形成する工程を含むことを特徴とする請求項１３に記載の配線基板の形成方法。
  15. 前記切削加工がバイトを用いた切削加工であることを特徴とする請求項１〜１４のいずれか１項に記載の配線基板の形成方法。
  16. 支持基体の厚みを機械加工により均一化する第１の工程と、
    厚みの均一化された前記支持基体の表面に配線及び前記配線を覆う絶縁膜を形成する第２の工程と、
    前記配線の表面及び前記絶縁膜の表面が連続して平坦となるように、前記配線及び前記絶縁膜を共に切削加工して平坦化処理し、前記配線及び前記絶縁膜からなる配線層を形成する第３の工程と、
    前記支持基体を除去することにより、前記配線層を有してなる厚みの均一な配線薄膜を形成する第４の工程と
    を含むことを特徴とする配線薄膜の形成方法。
  17. 前記第２の工程及び前記第３の工程からなる一連の工程を、前記切削加工による前記平坦化処理の際に前記支持基体及び前記各配線層の全体の厚みを均一にしながら、複数回繰り返すことにより、複数の前記配線層が積層されてなる厚みの均一な前記配線薄膜を形成することを特徴とする請求項１６に記載の配線薄膜の形成方法。
  18. 前記切削加工は、バイトを用いた切削加工であることを特徴とする請求項１６又は１７に記載の配線薄膜の形成方法。
  19. 前記切削加工の後、前記バイトを用いて、前記平坦化処理と同じバイト位置で前記平坦化処理された切削面を再トレースすることを特徴とする請求項１８に記載の配線薄膜の形成方法。
  20. 前記機械加工は、バイトを用いた切削加工であることを特徴とする請求項１６〜１９のいずれか１項に記載の配線薄膜の形成方法。
  21. 前記第４の工程において、前記支持基体を裏面からバイトを用いて切削加工し、前記支持基体を除去することを特徴とする請求項１６〜２０のいずれか１項に記載の配線薄膜の形成方法。
  22. 前記支持基体が導電材からなることを特徴とする請求項２１に記載の配線薄膜の形成方法。
  23. 前記第４の工程により前記支持基体を切削した際に生じた切削屑を回収し、再び前記支持基体の形成に供することを特徴とする請求項２２に記載の配線薄膜の形成方法。
  24. 前記第４の工程において、前記支持基体を任意の厚みに残して平坦化した後、
    導電層として残存した前記支持基体を任意のパターンに加工することを特徴とする第５の工程を更に含むことを特徴とする請求項２３に記載の配線薄膜の形成方法。
  25. 支持基体上に配線及び前記配線を覆う絶縁膜を形成する工程と、
    前記配線の表面及び前記絶縁膜の表面が連続して平坦となるように、前記配線及び前記絶縁膜を共に切削加工して平坦化する工程と、
    前記支持基体を除去する工程と
    を含むことを特徴とする配線薄膜の形成方法。
  26. 前記切削加工は、バイトを用いた切削加工であることを特徴とする請求項２５に記載の配線薄膜の形成方法。
  27. 被処理基板上に配線を形成する際の基板処理装置であって、
    一方の主面に前記配線の形成された前記基板を、他方の主面で支持固定する基板支持台と、
    前記基板支持台に支持固定された前記基板の一方の主面を切削加工するバイトと、
    前記一方の主面の位置を検出する際に、前記一方の主面の周辺部位の複数箇所における絶縁膜にレーザ光を照射して前記絶縁膜の絶縁物を加熱飛散させ、前記一方の主面の一部を露出させるレーザ光照射手段と
    を含み、
    前記レーザ光照射手段を用いて、前記他方の主面を基準に前記基板の平行出しを行うとともに、前記一方の主面の位置を検出し、検出された前記一方の主面から切削量を算出して前記バイトを制御し、
    前記バイトにより前記基板の一方の主面を、前記配線の表面及び前記絶縁膜の表面が連続して平坦となるように、前記配線及び前記絶縁膜を共に切削加工して平坦化処理することを特徴とする基板処理装置。
  28. 前記基板が半導体基板であることを特徴とする請求項２７に記載の基板処理装置。
  29. 赤外レーザ光照射測定手段を備え、
    前記赤外レーザ光照射測定手段は、前記一方の主面の位置を検出する際に、前記他方の主面に赤外レーザ光を照射し、前記一方の主面からの反射光を測定することを特徴とする請求項２７又は２８に記載の基板処理装置。
  30. 前記基板が支持基体であることを特徴とする請求項２７に記載の基板処理装置。
  31. 半導体基板の一方の主面に半導体素子を形成する工程と、
    前記半導体素子の形成された前記半導体基板の一方の主面を基準として、前記半導体基板の他方の主面に機械加工を施し、前記半導体基板の他方の主面を平坦化する工程と、
    前記半導体基板の一方の主面に前記配線及び前記配線を覆う絶縁膜を形成する工程と、
    前記半導体基板の他方の主面を基準として、前記半導体基板の一方の主面において前記配線の表面及び前記絶縁膜の表面が連続して平坦となるように、前記配線及び前記絶縁膜に共に切削加工して平坦化する工程と
    を含むことを特徴とする配線基板の形成方法。
JP2005502368A 2002-12-10 2003-12-10 配線基板の形成方法、配線薄膜の形成方法及び基板処理装置 Expired - Lifetime JP4489016B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2002358536 2002-12-10
JP2002358536 2002-12-10
JPPCT/JP03/06382 2003-05-22
JP0306382 2003-05-22
PCT/JP2003/015808 WO2004053967A1 (ja) 2002-12-10 2003-12-10 半導体装置、配線基板の形成方法及び基板処理装置

Publications (2)

Publication Number Publication Date
JPWO2004053967A1 JPWO2004053967A1 (ja) 2006-04-13
JP4489016B2 true JP4489016B2 (ja) 2010-06-23

Family

ID=32510480

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005502368A Expired - Lifetime JP4489016B2 (ja) 2002-12-10 2003-12-10 配線基板の形成方法、配線薄膜の形成方法及び基板処理装置

Country Status (2)

Country Link
JP (1) JP4489016B2 (ja)
WO (1) WO2004053967A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7829383B2 (en) 2004-08-23 2010-11-09 Rokko Systems Pte Ltd. Supply mechanism for the chuck of an integrated circuit dicing device
JP4769048B2 (ja) * 2005-08-23 2011-09-07 株式会社ディスコ 基板の加工方法
EP2137757B1 (en) * 2007-04-17 2015-09-02 Imec Method for reducing the thickness of substrates
JP2009054920A (ja) 2007-08-29 2009-03-12 Disco Abrasive Syst Ltd 半導体ウェーハの加工方法
JP4732423B2 (ja) * 2007-11-13 2011-07-27 株式会社デンソー 炭化珪素半導体装置の製造方法
JP2014187338A (ja) * 2013-03-25 2014-10-02 Disco Abrasive Syst Ltd ウエハレベルパッケージ構造およびその製造方法
JP2014187339A (ja) * 2013-03-25 2014-10-02 Disco Abrasive Syst Ltd ウエハレベルパッケージ構造およびその製造方法
JP2014187337A (ja) * 2013-03-25 2014-10-02 Disco Abrasive Syst Ltd ウエハレベルパッケージ構造およびその製造方法
JP7364114B2 (ja) * 2021-03-17 2023-10-18 富士電機株式会社 半導体装置の製造方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07100737A (ja) * 1993-09-30 1995-04-18 Shin Etsu Handotai Co Ltd 半導体ウエーハの研磨方法
JPH07326614A (ja) * 1994-05-31 1995-12-12 Sony Corp 電子回路パターンの形成方法およびこれに用いる切削装置
JPH09213699A (ja) * 1996-02-06 1997-08-15 Tokyo Electron Ltd 多層配線半導体装置の配線形成方法
JPH09248758A (ja) * 1996-03-08 1997-09-22 Shin Etsu Handotai Co Ltd 薄板ワーク平面研削方法及びその装置
JP2000133623A (ja) * 1998-10-28 2000-05-12 Toshiba Corp 平坦化方法及び平坦化装置
JP2000164595A (ja) * 1998-11-26 2000-06-16 Nec Corp 金属配線形成方法
JP2000196243A (ja) * 1998-12-28 2000-07-14 Fujitsu Ltd フレキシブル多層回路基板の製造方法
JP2001232555A (ja) * 2000-02-23 2001-08-28 Matsushita Electric Ind Co Ltd 平坦化方法
JP2002176016A (ja) * 2001-08-31 2002-06-21 Sanyo Electric Co Ltd 被除去物の再利用方法
JP2002176013A (ja) * 2000-12-06 2002-06-21 Sumitomo Metal Ind Ltd 半導体基板の平坦化方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07100737A (ja) * 1993-09-30 1995-04-18 Shin Etsu Handotai Co Ltd 半導体ウエーハの研磨方法
JPH07326614A (ja) * 1994-05-31 1995-12-12 Sony Corp 電子回路パターンの形成方法およびこれに用いる切削装置
JPH09213699A (ja) * 1996-02-06 1997-08-15 Tokyo Electron Ltd 多層配線半導体装置の配線形成方法
JPH09248758A (ja) * 1996-03-08 1997-09-22 Shin Etsu Handotai Co Ltd 薄板ワーク平面研削方法及びその装置
JP2000133623A (ja) * 1998-10-28 2000-05-12 Toshiba Corp 平坦化方法及び平坦化装置
JP2000164595A (ja) * 1998-11-26 2000-06-16 Nec Corp 金属配線形成方法
JP2000196243A (ja) * 1998-12-28 2000-07-14 Fujitsu Ltd フレキシブル多層回路基板の製造方法
JP2001232555A (ja) * 2000-02-23 2001-08-28 Matsushita Electric Ind Co Ltd 平坦化方法
JP2002176013A (ja) * 2000-12-06 2002-06-21 Sumitomo Metal Ind Ltd 半導体基板の平坦化方法
JP2002176016A (ja) * 2001-08-31 2002-06-21 Sanyo Electric Co Ltd 被除去物の再利用方法

Also Published As

Publication number Publication date
JPWO2004053967A1 (ja) 2006-04-13
WO2004053967A1 (ja) 2004-06-24

Similar Documents

Publication Publication Date Title
US7648907B2 (en) Semiconductor device, wiring substrate forming method, and substrate processing apparatus
JP4673195B2 (ja) ウエーハの加工方法
JP5755043B2 (ja) 半導体ウエーハの加工方法
JP2002343756A (ja) ウェーハ平面加工装置
TW202349488A (zh) 基板處理系統及基板處理方法
JP2009054920A (ja) 半導体ウェーハの加工方法
JP2009004406A (ja) 基板の加工方法
JP5959188B2 (ja) ウエーハの加工方法
JP2017028160A (ja) ウエーハの加工方法
KR20170030035A (ko) 웨이퍼의 가공 방법
JP4489016B2 (ja) 配線基板の形成方法、配線薄膜の形成方法及び基板処理装置
KR20160144311A (ko) 웨이퍼의 가공 방법
JP2017092125A (ja) ウエーハの加工方法
WO2020202976A1 (ja) レーザー加工装置、基板処理システム、レーザー加工方法、および基板処理方法
JP5508108B2 (ja) 半導体装置の製造方法
US10535563B2 (en) Processing method for substrate having metal exposed
JP2007203432A (ja) 基板の研削装置および研削方法
TWI737810B (zh) 晶圓之加工方法
JP4568504B2 (ja) 配線の形成方法、半導体装置及びその製造方法
JP2007005366A (ja) 半導体装置の製造方法
JP6491055B2 (ja) ウエーハの加工方法
JP7118536B2 (ja) 被加工物の切削加工方法
JP5618657B2 (ja) 加工方法
US9824926B1 (en) Wafer processing method
JP7349784B2 (ja) 基板処理システム、および基板処理方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080826

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090714

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090914

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100323

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100330

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130409

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140409

Year of fee payment: 4