CN115996816A - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN115996816A
CN115996816A CN202280005770.8A CN202280005770A CN115996816A CN 115996816 A CN115996816 A CN 115996816A CN 202280005770 A CN202280005770 A CN 202280005770A CN 115996816 A CN115996816 A CN 115996816A
Authority
CN
China
Prior art keywords
stage
grinding
semiconductor substrate
protective tape
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280005770.8A
Other languages
English (en)
Inventor
北野三千矢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN115996816A publication Critical patent/CN115996816A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B1/00—Processes of grinding or polishing; Use of auxiliary equipment in connection with such processes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B49/00—Measuring or gauging equipment for controlling the feed movement of the grinding tool or work; Arrangements of indicating or measuring equipment, e.g. for indicating the start of the grinding operation
    • B24B49/12—Measuring or gauging equipment for controlling the feed movement of the grinding tool or work; Arrangements of indicating or measuring equipment, e.g. for indicating the start of the grinding operation involving optical means
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B7/00—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor
    • B24B7/04—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor involving a rotary work-table
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B7/00—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor
    • B24B7/20—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground
    • B24B7/22—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain
    • B24B7/228—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain for grinding thin, brittle parts, e.g. semiconductors, wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

本发明提供一种具备半导体基板的半导体装置的制造方法，包括：粘贴阶段，在半导体基板的第一面粘贴保护带；第一磨削阶段，支承保护带，并且对半导体基板的作为与第一面相反侧的面的第二面进行磨削；保护带切削阶段，支承半导体基板的第二面，并且使保护带平坦化；第二磨削阶段，支承保护带，并且对半导体基板的第二面进行磨削。在第二磨削阶段中，可以以在半导体基板的外周残留凸部的方式对凸部的内侧进行磨削。

Description

半导体装置的制造方法
技术领域
本发明涉及半导体装置的制造方法。
背景技术
一直以来，在半导体基板的磨削方法中，已知有如下技术：在“利用车刀工具在未到达粘接材料层的范围内对贴附于晶片(基板)的表面的保护带的基材膜的整个表面进行切削”之后，“利用磨削装置的卡盘工作台隔着该保护带对贴附有保护带的晶片的表面进行保持”(例如参照专利文献1)。此外，在半导体基板的加工方法中，已知有如下技术：“在晶片(基板)的背面中的相当于器件区域的区域形成凹部，在凹部的外周侧形成包括外周剩余区域在内的环状加强部”(例如参照专利文献2)。
现有技术文献
专利文献1：日本特开2013-21017号公报
专利文献2：日本特开2007-19461号公报
发明内容
技术问题
在半导体装置的制造中，期待提高半导体基板的面内均匀性。但是，在半导体基板附着有异物等的情况下，存在由于异物的影响而面内均匀性恶化的问题。
技术方案
为了解决上述问题，在本发明的一个方式中，提供具备半导体基板的半导体装置的制造方法。半导体装置的制造方法可以包括粘贴阶段。在粘贴阶段中，可以在半导体基板的第一面粘贴保护带。半导体装置的制造方法可以包括第一磨削阶段。在第一磨削阶段中，可以支承保护带，并且对半导体基板的作为与第一面相反侧的面的第二面进行磨削。半导体装置的制造方法可以包括保护带切削阶段。在保护带切削阶段中，可以支承半导体基板的第二面，并且使保护带平坦化。半导体装置的制造方法可以包括第二磨削阶段。在第二磨削阶段中，可以支承保护带，并且对半导体基板的第二面进行磨削。
在第二磨削阶段中，可以以在半导体基板的外周残留凸部的方式对凸部的内侧进行磨削。
半导体装置的制造方法可以包括工作台加工阶段。在工作台加工阶段中，可以基于第一磨削阶段之后的半导体基板的第二面的形状，对在第二磨削阶段中支承半导体基板的第一面的工作台进行加工。在第二磨削阶段中对半导体基板的第一面进行支承的工作台可以在与半导体基板的第一面重叠的部分，在部分的中央部与部分的端部之间具有谷部。工作台的上表面的中央部处的高度可以在部分内最高。工作台的上表面的谷部处的高度可以低于工作台的上表面的端部处的高度。
在第二磨削阶段中对半导体基板的第一面进行支承的工作台在与半导体基板的第一面重叠的部分，上表面的高度可以从部分的中央部起单调地减小直到部分的端部。
工作台的高度差的最大值可以是半导体基板的直径的0.004％以下。
在第一磨削阶段中对半导体基板的第一面进行支承的工作台在与半导体基板的第一面重叠的部分，上表面的高度可以从部分的中央部起单调地减小直到部分的端部。
第一磨削阶段中的磨削深度可以小于第二磨削阶段中的磨削深度。
半导体装置的制造方法可以包括推定阶段。在推定阶段中，可以获取保护带切削阶段之后的保护带的表面的外观信息，并且根据外观信息对保护带切削阶段中的平坦化工具的劣化进行推定。外观信息可以是保护带的反射率。外观信息可以是保护带的图像信息。
应予说明，上述发明内容并未列举本发明的全部特征。此外，这些特征组的子组合也能够成为发明。
附图说明
图1是说明半导体装置100的制造方法的一例的图。
图2是说明粘贴阶段S101的一例的图。
图3a是在第一磨削阶段S102中对磨削前的半导体装置100进行说明的图。
图3b是在第一磨削阶段S102中对磨削后的半导体装置100进行说明的图。
图4是表示第一磨削阶段S102中的磨削深度与TTV(Total Thickness Variation：总厚度变化)的关系的一例的图。
图5a是在保护带切削阶段S103中对平坦化中途的保护带20进行说明的图。
图5b是在保护带切削阶段S103中对平坦化后的保护带20进行说明的图。
图6是说明工作台加工阶段S104的一例的图。
图7a是在第二磨削阶段S105中对磨削前的半导体装置100进行说明的图。
图7b是在第二磨削阶段S105中对磨削后的半导体装置100进行说明的图。
图8a是在第二磨削阶段S105中对磨削前的半导体装置100进行说明的图。
图8b是在第二磨削阶段S105中对磨削后的半导体装置100进行说明的图。
图9a是在第一磨削阶段S102中对磨削前的半导体装置100进行说明的图。
图9b是在第一磨削阶段S102中对磨削后的半导体装置100进行说明的图。
图10a是在第二磨削阶段S105中对磨削前的半导体装置100进行说明的图。
图10b是在第二磨削阶段S105中对磨削后的半导体装置100进行说明的图。
图11是说明半导体装置100的制造方法的另一例的图。
图12是说明推定阶段S204的一例的图。
图13是说明半导体装置100的制造方法的比较例的图。
图14是说明粘贴阶段S301的一例的图。
图15a是在保护带切削阶段S302中对平坦化中途的保护带20进行说明的图。
图15b是在保护带切削阶段S302中对平坦化后的保护带20进行说明的图。
图16a是在基板磨削阶段S303中对吸附于工作台140前的半导体装置100进行说明的图。
图16b是在基板磨削阶段S303中对吸附于工作台140后的半导体装置100进行说明的图。
图16c是在基板磨削阶段S303中对磨削后的半导体装置100进行说明的图。
图17是说明前倾角度θ1的图。
符号说明
10：半导体基板，11：第一面，12：第二面，14：中央部，16：端部，18：谷部，20：保护带，21：第一面，22：第二面，30：异物，52：凸部，100：半导体装置，120：工作台，121：上表面，122：磨具，123：下表面，124：部分，126：中央部，128：端部，130：工作台，132：平坦化工具，140：工作台，141：上表面，142：磨具，143：下表面，144：部分，146：中央部，148：端部，150：谷部，152：第一工作台部分，154：第二工作台部分，160：装置，170：空间
具体实施方式
以下，通过发明的实施方式对本发明进行说明，但以下的实施方式并不限定权利要求书所涉及的发明。此外，实施方式中说明的特征的全部组合并不一定是发明的解决手段所必须的。应予说明，在本说明书以及附图中，对于实质上具有相同的功能、结构的要素，通过标注相同的符号而省略重复说明，此外，与本发明没有直接关系的要素省略图示。此外，在一个附图中，对于具有相同的功能、结构的要素，代表性地标注符号，对于其他要素，有时省略符号。
在本说明书中，将与半导体基板的深度方向平行的方向上的一侧称为“上”，将另一侧称为“下”。将基板、层或其他部件的两个主面中的一个面称为上表面，将另一个面称为下表面。“上”、“下”的方向并不限于重力方向或安装半导体模块时的方向。
在本说明书中，有时使用X轴、Y轴以及Z轴的直角坐标轴来说明技术事项。直角坐标轴只不过确定结构要素的相对位置，并不限定特定的方向。例如，Z轴并不限于表示相对于地面的高度方向。应予说明，+Z轴方向和-Z轴方向是相互反向的方向。在不记载正负而记载为Z轴方向的情况下，是指与+Z轴和-Z轴平行的方向。在本说明书中，将与半导体基板的上表面和下表面平行的正交轴设为X轴和Y轴。此外，将与半导体基板的上表面和下表面垂直的轴设为Z轴。在本说明书中，有时将Z轴的方向称为深度方向。此外，在本说明书中，将包括X轴和Y轴并与半导体基板的上表面和下表面平行的方向称为水平方向。
在本说明书中，在如“相同”或“相等”那样称呼的情况下，也可以包括具有由制造偏差等引起的误差的情况。该误差例如为10％以内。
图1是说明半导体装置100的制造方法的一例的图。半导体装置100的制造方法具有工作台加工阶段S104、粘贴阶段S101、第一磨削阶段S102、保护带切削阶段S103以及第二磨削阶段S105。在工作台加工阶段S104中，对在第二磨削阶段S105中使用的工作台进行加工。以下，在图2至图7b中，对各阶段进行说明。应予说明，工作台加工阶段S104的详细内容将在图6中后述。
应予说明，作为一例，半导体装置100作为逆变器等电力转换装置而发挥功能。半导体装置100也可以具备绝缘栅双极型晶体管(IGBT)、FWD(Free Wheel Diode：续流二极管)等二极管和将它们组合而成的RC(Reverse Conducting：反向导通)-IGBT、以及MOS晶体管等。此外，作为一例，半导体装置100作为压力传感器而发挥功能。半导体装置100可以不限于这些例子。
图2是说明粘贴阶段S101的一例的图。半导体装置100具备半导体基板10。本例中的半导体基板10是俯视时的形状为大致圆形的晶片。在本说明书中，省略了除磨削半导体基板10的工序以外的工序。半导体装置100的制造方法可以包括向半导体基板10的预定区域注入杂质的工序、对半导体基板10进行退火的工序、在半导体基板10的表面形成绝缘膜、电极或布线等的工序。通过这些工序，在半导体基板10形成晶体管等半导体元件。半导体基板10是由半导体材料形成的基板。作为一例，半导体基板10为硅基板，但半导体基板10的材料并不限于硅。作为一例，半导体基板10的直径D1经常使用200±5mm或300mm±5mm。但是，并不限于该值。
在粘贴阶段S101中，在半导体基板10的第一面11粘贴保护带20。半导体基板10的第一面11可以是形成IGBT、MOS晶体管等栅极结构的面。栅极结构例如是包括栅极、栅极绝缘膜、源区、发射区以及沟道区中的至少一者的结构。在粘贴阶段S101中，可以是在第一面11形成有栅极结构的状态，也可以是未在第一面11形成栅极结构的状态。半导体基板10的第一面11可以是所谓的器件面。通过在半导体基板10的第一面11粘贴保护带20，能够保护半导体基板10的第一面11。
保护带20是保护半导体基板10的第一面11的带。具体而言，通过粘贴保护带20，在第一磨削阶段S102和第二磨削阶段S105中对半导体基板10的第二面12进行磨削时，能够防止半导体基板10的第一面11与磨削装置的工作台直接接触。保护带20可以是具有粘接性的带。保护带20通常使用例如UV带、压敏带，但除此以外，也能够使用以抗蚀剂为代表的有机涂敷膜、基于静电力的吸附片、或者涂敷有粘接剂的支承圆板等。半导体基板10的第二面12是半导体基板10的与第一面11相反一侧的面。
在粘贴保护带20之后，为了使保护带20平坦化，优选对保护带20进行切削。在该情况下，将半导体基板10的第二面12载置于工作台，对保护带20进行切削。但是，如图2所示，有时在半导体基板10的第二面12附着异物30。异物30是在半导体装置100的制造工序中附着的异物。异物30可以是微粒等，也可以是抗蚀剂等有机物、氧化膜的残渣。若在半导体基板10的第二面12附着有异物30，则在保护带切削阶段S103中使保护带20平坦化时，产生保护带20无法变得平坦的问题。该问题在图13至图16c中后述。
图3a和图3b是说明第一磨削阶段S102的一例的图。图3a是在第一磨削阶段S102中对磨削前的半导体装置100进行说明的图。图3b是在第一磨削阶段S102中对磨削后的半导体装置100进行说明的图。
在第一磨削阶段S102中，磨削半导体基板10的第二面12。如图3a所示，在第一磨削阶段S102中，保护带20被工作台120支承。此外，在第一磨削阶段S102中，半导体基板10的第一面11被工作台120支承。在本例中，半导体基板10的第一面11隔着保护带20被工作台120支承。工作台120可以是卡盘工作台。工作台120具有上表面121和下表面123。此外，在第一磨削阶段S102中，半导体基板10的第二面12被磨具122磨削。第一磨削阶段S102例如使用背磨机(BG：Back Grinder)等磨削装置来实施。通过对半导体基板10的第二面12进行磨削，能够去除异物30。在第一磨削阶段S102中，可以使磨具122前倾来磨削第二面12。使磨具122前倾是指使磨具122相对于半导体基板10的圆周方向倾斜。在图3a的例子中，磨具122的下表面以相对于Y轴方向具有倾斜(前倾角度)的方式配置。关于前倾角度，在图17中后述。此外，在图3a中，将半导体基板10的平均厚度设为T1。在本说明书中，厚度是指Z轴方向上的上表面的高度与下表面的高度之差。在图3a中，半导体基板10的平均厚度T1是第二面12的高度与第一面11的高度之差。在本说明书中，高度是指距一定基准起的高度。在各图中，基准可以是各结构要素中的在Z轴方向上设置于最下侧的部分。在图3a中，基准例如是工作台120的下表面123。应予说明，在图3a中，磨具122描绘得比半导体基板10小，但磨具122的直径也可以比半导体基板10的直径大。
如图3b所示，在第一磨削阶段S102之后，半导体基板10被加工成中央部14凸出的形状。应予说明，在各图中，夸张地示出了半导体基板10等的凹凸。中央部14是XY面中的包括半导体基板10的中心的部分。此外，半导体基板10也可以在中央部14与端部16之间具有谷部18。端部16是半导体基板10的X轴、Y轴上的端的部分。谷部18是包括厚度小于中央部14和端部16的部分的厚度的预定部分。在本例中，半导体基板10在中央部14处的厚度T2是半导体基板10的最大厚度。半导体基板10的中央部14处的厚度T2可以是半导体基板10的中心的厚度。此外，在本例中，半导体基板10的谷部18处的厚度T3是半导体基板10的最小厚度。半导体基板10的谷部18处的厚度T3可以是半导体基板10的谷部18处的最小厚度。此外，在图3b中，将半导体基板10的平均厚度设为T4，并用虚线进行表示。
第一磨削阶段中的磨削深度可以为50μm以上。第一磨削阶段中的磨削深度可以是图3a中的半导体基板10的平均厚度T1与图3b中的半导体基板10的平均厚度T4之差。
图4是表示第一磨削阶段S102中的磨削深度与TTV(Total Thickness Variation：总厚度变化)的关系的一例的图。TTV是指半导体基板10中的最大厚度与最小厚度之差。也就是说，在本例中，TTV是图3b中的半导体基板10的中央部14处的厚度T2与半导体基板10的谷部18处的厚度T3之差。此外，在本说明书中，面内均匀性表示半导体基板10的加工均匀性。作为一例，图3b中的半导体基板10的面内均匀性由(T2-T3)/T4表示。
参照图4，通过将第一磨削阶段S102中的磨削深度设为50μm以上，TTV被保持为2～4μm。因此，若将磨削深度设为50μm以上，则无论磨削深度如何，都能够将磨削后的TTV保持为大致恒定。能够将磨削后的TTV保持恒定的理由可以认为是由于将磨削深度设为50μm以上从而磨削装置稳定地动作。
此外，第一磨削阶段S102的目的在于去除异物30，因此优选第一磨削阶段S102中的磨削深度不过大。例如，第一磨削阶段S102中的磨削深度优选为200μm以下。总之，第一磨削阶段S102中的磨削深度可以是50μm以上且200μm以下。
图5a和图5b是说明保护带切削阶段S103的一例的图。图5a是在保护带切削阶段S103中对平坦化中途的保护带20进行说明的图。图5b是在保护带切削阶段S103中对平坦化后的保护带20进行说明的图。保护带20具有第一面21和第二面22。第二面22是与半导体基板10的第一面11重叠的面(或接触的面)。第一面21是与第二面22相反侧的面。
在保护带切削阶段S103中，使保护带20平坦化。在本例中，在保护带切削阶段S103中，使保护带20的第一面21平坦化。在保护带切削阶段S103中，半导体基板10的第二面12被工作台130支承。此外，如图5a所示，在保护带切削阶段S103中，保护带20的第二面22被工作台130支承。在本例中，保护带20的第二面22隔着半导体基板10被工作台130支承。此外，在保护带切削阶段S103中，保护带20的第一面21被平坦化工具132平坦化。平坦化工具132例如是具有刀尖的工具。在保护带切削阶段S103中，可以使平坦化工具132的刀尖与保护带20接触来切削保护带20的表面。
在本例中，半导体装置100的制造方法具备第一磨削阶段S102。因此，能够将附着于半导体基板10的第二面12的异物30去除，如图5b所示，能够使半导体基板10和保护带20的合计厚度T5恒定。在图5a中，半导体基板10与保护带20的合计厚度T5是保护带20的第一面21的高度与半导体基板10的第二面12的高度之差。其结果是，与不具备第一磨削阶段S102的情况相比，能够提高半导体基板10的面内均匀性。
图6是说明工作台加工阶段S104的一例的图。在工作台加工阶段S104中，对在第二磨削阶段S105中使用的工作台140进行加工。工作台140在第二磨削阶段S105中支承半导体基板10的第一面11。工作台140具有上表面141和下表面143。在工作台加工阶段S104中，基于第一磨削阶段S102之后的半导体基板10的第二面12的预想形状，对第二磨削阶段S105所使用的工作台140进行加工。第一磨削阶段S102之后的半导体基板10的第二面12的预想形状可以是预先设想的形状。也就是说，可以是过去实施了第一磨削阶段S102之后的半导体基板10的第二面12的形状。作为一例，基于在第一磨削阶段S102之后半导体基板10的预想的TTV来加工工作台140。此外，可以根据磨具122的直径和磨具122的前倾角度来预测第二面12的形状。
作为一例，将半导体基板10的XY面中的两个部分设为第一基板部分和第二基板部分。此外，在第二磨削阶段S105中使用的工作台140中，将载置第一基板部分的部分设为第一工作台部分，将载置第二基板部分的部分设为第二工作台部分。若预测半导体基板10的第一基板部分比第二基板部分厚，则第一工作台部分的上表面141的高度可以高于第二工作台部分的上表面141的高度。在图6中，将载置图3b的半导体基板10的中央部14的部分设为第一工作台部分152。此外，在图6中，将载置图3b的半导体基板10的谷部18的部分设为第二工作台部分154。第一工作台部分152的上表面141的高度可以高于第二工作台部分154的上表面141的高度。应予说明，工作台140的上表面141的高度是指距工作台140的下表面143(基准)起的高度。
在图4中，说明了通过将第一磨削阶段S102中的磨削深度设为50μm以上，从而能够将磨削后的TTV保持恒定。因此，若确定了第一磨削阶段S102中的磨削深度，则能够确定第一磨削阶段S102之后的半导体基板10的第二面12的预想形状。因此，能够基于第一磨削阶段S102之后的半导体基板10的第二面12的预想形状，预先确定工作台140的加工形状。因此，能够在粘贴阶段S101之前预先实施工作台加工阶段S104。此外，在使用工作台140对多个半导体基板10依次进行磨削的情况下，工作台加工阶段S104在对多个半导体基板10进行磨削之前仅进行一次即可。也就是说，粘贴阶段S101、第一磨削阶段S102、保护带切削阶段S103以及第二磨削阶段S105可以针对每个半导体基板10实施，工作台加工阶段S104可以针对多个半导体基板10共同实施。
作为一例，工作台140由陶瓷或金属材料形成，也可以是多孔卡盘工作台。工作台140的加工可以是一般的金属加工，或者也可以是使磨具与工作台接触而进行的磨削加工。在磨削加工的情况下，通过调整磨具的前倾角度，能够得到期望的工作台形状。此时使用的磨具可以是与半导体基板的加工中使用的磨具相同的磨具，也可以是不同的磨具。关于前倾角度，使用图17后述。
图7a和图7b是说明第二磨削阶段S105的一例的图。图7a是在第二磨削阶段S105中对磨削前的半导体装置100进行说明的图。图7b是在第二磨削阶段S105中对磨削后的半导体装置100进行说明的图。
在第二磨削阶段S105中，对半导体基板10的第二面12进行磨削。在第二磨削阶段S105中，保护带20被工作台140支承。此外，如图7a所示，在第二磨削阶段S105中，半导体基板10的第一面11被工作台140支承。在本例中，半导体基板10的第一面11隔着保护带20被工作台140支承。工作台140可以是卡盘工作台。在工作台加工阶段S104中，基于第一磨削阶段S102之后的半导体基板10的第二面12的预想形状对工作台140进行加工，因此即使半导体基板10的厚度不同，也能够使半导体基板10的厚度均匀化。此外，在第二磨削阶段S105中，半导体基板10的第二面12被磨具142磨削。第二磨削阶段S105例如使用背磨机(BG：BackGrinder)等磨削装置来实施。在第二磨削阶段S105中，可以与第一磨削阶段S102同样地使磨具142前倾而对第二面12进行磨削。
如图7b所示，在第二磨削阶段S105之后，以恒定的厚度T6对半导体基板10进行加工。在第一磨削阶段S102之后，半导体基板10被加工成中央部14凸出的形状，但在本例中，由于基于第一磨削阶段S102之后的半导体基板10的第二面12的形状对第二磨削阶段S105所使用的工作台140进行加工，因此能够使半导体基板10平坦。因此，能够提高半导体基板10的面内均匀性。
在本例中，工作台140在与半导体基板10的第一面11重叠的部分144，上表面141的高度从部分144的中央部146起单调地减小直到区域的端部148。也就是说，工作台140的上表面141的部分144的中央部146处的高度H1可以是工作台140的上表面141的部分144处的高度的最大值。在图7a、图7b中，用虚线表示部分144与工作台140的其他部分之间的边界。部分144的中央部146是XY面中的包括部分144的中心的部分。端部148是部分144的X轴、Y轴上的端的部分。应予说明，在本例中，部分144隔着保护带20与半导体基板10的第一面11相接。通过将工作台140设为这样的形状，能够将半导体基板10的中央部14与其他部分相比配置得相对较高。因此，与其他部分相比，能够更多地磨削半导体基板10的中央部14，能够提高半导体基板10的面内均匀性。
在本例中，在第二磨削阶段S105中，在半导体基板10的外周形成凸部52。也就是说，在第二磨削阶段S105中，以在半导体基板10的外周残留凸部52的方式对凸部52的内侧进行磨削。通过在外周残留凸部52，能够在半导体基板10残留环状的加强结构。因此，在第二磨削阶段S105之后，能够抑制半导体基板10的翘曲。此外，在第二磨削阶段S105的后续工序中，半导体基板10的处理变得容易。为了形成凸部52，磨具142的外径D2优选为半导体基板10的半径(半导体基板10的直径D1的一半)以下。
在本例中，将除凸部52以外的半导体基板10的平均厚度设为T6。此外，在本例中，将半导体基板10的凸部52处的厚度设为T7。T7可以是半导体基板10的凸部52处的最大厚度。第二磨削阶段S105中的磨削深度可以是T7与T6之差。第二磨削阶段S105中的磨削深度可以是450μm以上。也就是说，第一磨削阶段S102中的磨削深度可以小于第二磨削阶段S105中的磨削深度。因此，在第二磨削阶段S105中，能够减薄半导体基板10。
图8a和图8b是说明第二磨削阶段S105的比较例的图。图8a是在第二磨削阶段S105中对磨削前的半导体装置100进行说明的图。图8b是在第二磨削阶段S105中对磨削后的半导体装置100进行说明的图。在图8a和图8b中，工作台140的形状从图7a和图7b开始改变。与图7a和图7b不同，图8a和图8b的工作台140的形状是平坦的。
在图8b中，在第二磨削阶段S105之后，半导体基板10的厚度T6不均匀。这是因为在第一磨削阶段S102之后形成的半导体基板10的形状在第二磨削阶段S105中也残留。通过对在第二磨削阶段S105中使用的工作台140进行加工，能够使在第一磨削阶段S102之后形成的半导体基板10的形状平坦。
图9a和图9b是说明第一磨削阶段S102的另一例的图。图9a是在第一磨削阶段S102中对磨削前的半导体装置100进行说明的图。图9b是在第一磨削阶段S102中对磨削后的半导体装置100进行说明的图。在图9a和图9b中，工作台120的形状从图3a和图3b开始改变。
在本例中，对第一磨削阶段S102所使用的工作台120进行加工，以使第一磨削阶段S102之后的半导体基板10的第二面12的形状平坦。也就是说，本例中的工作台120的形状可以与图6中的工作台140的形状相同。具体而言，工作台120在与半导体基板10的第一面11重叠的部分124，上表面121的高度从部分124的中央部126起单调地减小直到部分124的端部128。工作台120的上表面121的高度是指距工作台120的下表面123(基准)起的高度。也就是说，工作台120的上表面121的部分124的中央部126处的高度H2可以是工作台120的上表面121的部分124处的高度的最大值。部分124的中央部126是包括部分124的X轴、Y轴上的中心的预定的部分。端部128是部分124的X轴、Y轴上的端的部分。通过将工作台120设为这样的形状，能够使半导体基板10的中央部14比其他部分高。因此，在第一磨削阶段S102中，与其他部分相比，能够更多地磨削半导体基板10的中央部14，能够提高半导体基板10的面内均匀性。
图10a和图10b是说明第二磨削阶段S105的其他例子的图。图10a是在第二磨削阶段S105中对磨削前的半导体装置100进行说明的图。图10b是在第二磨削阶段S105中对磨削后的半导体装置100进行说明的图。在图10a和图10b中，工作台140的形状从图7a和图7b开始改变。
在本例中，工作台140在与半导体基板10的第一面11重叠的部分144，在部分144的中央部146与部分144的端部148之间具有谷部150。谷部150是包括上表面141的高度低于中央部146和端部148的部分的预定的部分。工作台140的上表面141的谷部150处的高度H3可以低于工作台140的上表面141的中央部146处的高度H1。工作台140的上表面141的谷部150处的高度H3可以低于工作台140的上表面141的端部148处的高度H4。如图3b所示，在半导体基板10在中央部14与端部16之间具有谷部18的情况下，通过将工作台140设为这样的形状，能够进一步提高半导体基板10的面内均匀性。
工作台140的上表面141的部分144的中央部146处的高度H1可以是工作台140的上表面141的部分144处的高度的最高值。通过设为这样的结构，能够将半导体基板10的中央部14与其他部分相比配置得相对较高。因此，与其他部分相比，能够更多地磨削半导体基板10的中央部14，能够提高半导体基板10的面内均匀性。
工作台140的上表面141的高度差的最大值可以是半导体基板10的直径D1的0.005％以下。在本例中，工作台140的高度差的最大值可以是工作台140的上表面141的中央部146处的高度H1与工作台140的上表面141的谷部150处的高度H3之差。也就是说，在半导体基板10的直径D1是300mm的情况下，工作台140的上表面141的高度差的最大值可以是15μm以下。此外，工作台140的上表面141的高度差的最大值可以是半导体基板10的直径D1的0.004％以下。在半导体基板10的直径D1是200mm的情况下，工作台140的上表面141的高度差的最大值可以是8μm以下。如上所述，通过将第一磨削阶段S102中的磨削深度设为50μm以上，从而将TTV保持为2～4μm，但实际上存在机械精度的偏差，因此有可能因进行第一磨削阶段的加工装置而产生2倍左右的差。此外，即使工作台140的上表面141的高度差的最大值在这样的范围内，磨具142的前倾角度也可以是恒定的。
图11是说明半导体装置100的制造方法的另一例的图。在图11中，半导体装置100的制造方法具有工作台加工阶段S205、粘贴阶段S201、第一磨削阶段S202、保护带切削阶段S203、推定阶段S204以及第二磨削阶段S206。图11的半导体装置100的制造方法与图1的半导体装置100的制造方法的不同点在于，在保护带切削阶段S203之后具有推定阶段S204。也就是说，图11的工作台加工阶段S205、粘贴阶段S201、第一磨削阶段S202、保护带切削阶段S203以及第二磨削阶段S206可以分别与图1的工作台加工阶段S104、粘贴阶段S101、第一磨削阶段S102、保护带切削阶段S103以及第二磨削阶段S105相同。
图12是说明推定阶段204的一例的图。在推定阶段204中，推定保护带切削阶段S203中的平坦化工具132的劣化。在本例中，半导体装置100的制造方法具备第一磨削阶段S202，因此，有时第一磨削阶段S202中的磨削屑附着于保护带20。在该磨削屑附着于保护带20的状态下实施保护带切削阶段S203时，设想平坦化工具132的劣化。在本例中，由于具备推定阶段S204，所以能够推定平坦化工具132的劣化，自动确定平坦化工具132的更换周期、维护周期。因此，能够抑制保护带切削阶段S203中的不良。
在推定阶段S204中，获取保护带切削阶段S203之后的保护带20的表面的外观信息，对保护带切削阶段S203中的平坦化工具132的劣化进行推定。在本例中，装置160获取保护带切削阶段S203之后的保护带20的第一面21的外观信息。
作为一例，外观信息是保护带20的反射率。在推定阶段204中，可以测定保护带切削阶段S203之后的保护带20的第一面21的反射率的变化，推定平坦化工具132的劣化。本申请发明人经调查发现，由于平坦化工具132的劣化，保护带切削阶段S203之后的保护带20的第一面21具有可见光的反射率单调地减小的倾向。因此，可以针对反射率设定某种阈值，推定阶段204是将反射率与其阈值进行比较的阶段。
此外，作为一例，外观信息是保护带20的图像信息。在这种情况下，装置160可以包括相机。装置160可以进行保护带20的第一面21的图像分析。装置160可以在保护带20的第一面21的图像分析中分析图像的对比度。装置160可以进行图像分析且检测磨削痕的密度。也就是说，在推定阶段S204中，可以测定保护带切削阶段S203之后的保护带20的第一面21的磨削痕的密度，推定平坦化工具132的劣化。本申请发明人经调查发现，由于平坦化工具132的劣化，存在磨削痕的密度单调地增加的倾向。因此，可以针对磨削痕的密度设定某种阈值，推定阶段204是将磨削痕的密度与其阈值进行比较的阶段。
应予说明，在本例中，在保护带切削阶段S203之后实施推定阶段S204，但也可以在保护带切削阶段S203的中途实施推定阶段S204。通过在保护带切削阶段S203的中途实施推定阶段S204，能够推定平坦化中途的平坦化工具132的劣化。
图13是说明半导体装置100的制造方法的比较例的图。图13的半导体装置100的制造方法具有粘贴阶段S301、保护带切削阶段S302、基板磨削阶段S303。以下，参照图14至图16c对各阶段进行说明。
图14是说明粘贴阶段S301的一例的图。图14的粘贴阶段S301可以与图2的粘贴阶段S201相同。在本例中，在半导体基板10的第二面12也附着有异物30。
图15a和图15b是说明保护带切削阶段S302的一例的图。图15a是在保护带切削阶段S302中对平坦化中途的保护带20进行说明的图。图15b是在保护带切削阶段S302中对平坦化后的保护带20进行说明的图。与图5a、图5b的保护带切削阶段S103同样地，在保护带切削阶段S302中，使保护带20平坦化。
在本例中，在半导体基板10的第二面12仍附着有异物30。因此，半导体基板10的与异物30重叠的部分被抬起并被工作台130支承。在该状态下，若使保护带20平坦化，则如图15b所示，保护带20的厚度T8不恒定。保护带20的厚度T8是指保护带20的第一面21的高度与保护带20的第二面22的高度之差。保护带20被加工成在附着有异物30的附近凹陷。
图16a、图16b以及图16c是说明基板磨削阶段S303的一例的图。图16a是在基板磨削阶段S303中对吸附于工作台140前的半导体装置100进行说明的图。图16b是在基板磨削阶段S303中对吸附于工作台140后的半导体装置100进行说明的图。图16c是在基板磨削阶段S303中对磨削后的半导体装置100进行说明的图。
在图16a中，在吸附于工作台140前，在工作台140与保护带20之间存在空间170。在图16b中，在吸附于工作台140后，保护带20被吸附于空间170，因此半导体基板10也以与异物30重叠的部分凹陷的方式被保持。在该状态下，若磨削半导体基板10，则如图16c所示，半导体基板10的除凸部52以外的厚度T6不恒定。
图1的半导体装置100的制造方法具备第一磨削阶段S102。因此，能够将附着于半导体基板10的第二面12的异物30去除。与图13的半导体装置100的制造方法相比，能够提高半导体基板10的面内均匀性。
图17是说明前倾角度θ1的图。在图17中，示出YZ面中的第一磨削阶段S102。磨具122的下表面以相对于Y轴方向具有前倾角度θ1的方式配置。此外，在第二磨削阶段S105中，磨具142的下表面也被配置成相对于Y轴方向具有前倾角度。将第二磨削阶段S105中的磨具142的前倾角度设为θ2(未图示)。
第二磨削阶段S105中的磨具142的前倾角度θ2可以小于第一磨削阶段S102中的磨具122的前倾角度θ1。此外，第二磨削阶段S105中的磨具142的前倾角度θ2也可以与第一磨削阶段S102中的磨具122的前倾角度θ1相同。第二磨削阶段S105中的磨具142的前倾角度θ2也可以大于第一磨削阶段S102中的磨具122的前倾角度θ1。
以上，利用实施方式对本发明进行了说明，但本发明的技术范围并不限定于所述实施方式所记载的范围。能够对所述实施方式施加各种变更或改良，这对于本领域技术人员而言是显而易见的。根据权利要求书的记载可知，施加了这样的变更或改良的方式也能够包含在本发明的技术范围内。

Claims (13)

1.一种半导体装置的制造方法，其特征在于，所述半导体装置具备半导体基板，所述半导体装置的制造方法包括：
粘贴阶段，在所述半导体基板的第一面粘贴保护带；
第一磨削阶段，支承所述保护带，并且对所述半导体基板的作为与所述第一面相反侧的面的第二面进行磨削；
保护带切削阶段，支承所述半导体基板的所述第二面，并且使所述保护带平坦化；以及
第二磨削阶段，支承所述保护带，并且对所述半导体基板的所述第二面进行磨削。
2.根据权利要求1所述的半导体装置的制造方法，其特征在于，
在所述第二磨削阶段中，以在所述半导体基板的外周残留凸部的方式对所述凸部的内侧进行磨削。
3.根据权利要求1或2所述的半导体装置的制造方法，其特征在于，
所述半导体装置的制造方法还包括工作台加工阶段，在所述工作台加工阶段中，基于所述第一磨削阶段之后的所述半导体基板的所述第二面的预想形状，对在所述第二磨削阶段中支承所述半导体基板的所述第一面的工作台进行加工。
4.根据权利要求1至3中任一项所述的半导体装置的制造方法，其特征在于，
在所述第二磨削阶段中对所述半导体基板的所述第一面进行支承的工作台在与所述半导体基板的所述第一面重叠的部分，在所述部分的中央部与所述部分的端部之间具有谷部。
5.根据权利要求4所述的半导体装置的制造方法，其特征在于，
所述工作台的上表面的所述中央部处的高度在所述部分内最高。
6.根据权利要求4或5所述的半导体装置的制造方法，其特征在于，
所述工作台的上表面的所述谷部处的高度低于所述工作台的上表面的所述端部处的高度。
7.根据权利要求1至3中任一项所述的半导体装置的制造方法，其特征在于，
在所述第二磨削阶段中对所述半导体基板的所述第一面进行支承的工作台在与所述半导体基板的所述第一面重叠的部分，上表面的高度从所述部分的中央部起单调地减小直到所述部分的端部。
8.根据权利要求3至7中任一项所述的半导体装置的制造方法，其特征在于，
所述工作台的高度差的最大值是所述半导体基板的直径的0.004％以下。
9.根据权利要求1或2所述的半导体装置的制造方法，其特征在于，
在所述第一磨削阶段中对所述半导体基板的所述第一面进行支承的工作台在与所述半导体基板的所述第一面重叠的部分，上表面的高度从所述部分的中央部起单调地减小直到所述部分的端部。
10.根据权利要求1至9中任一项所述的半导体装置的制造方法，其特征在于，
所述第一磨削阶段中的磨削深度小于所述第二磨削阶段中的磨削深度。
11.根据权利要求1至10中任一项所述的半导体装置的制造方法，其特征在于，
所述半导体装置的制造方法还包括推定阶段，在所述推定阶段中，获取所述保护带切削阶段之后的所述保护带的表面的外观信息，并且根据所述外观信息对所述保护带切削阶段中的平坦化工具的劣化进行推定。
12.根据权利要求11所述的半导体装置的制造方法，其特征在于，
所述外观信息是所述保护带的反射率。
13.根据权利要求11所述的半导体装置的制造方法，其特征在于，
所述外观信息是所述保护带的图像信息。
CN202280005770.8A 2021-03-17 2022-01-28 半导体装置的制造方法 Pending CN115996816A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021044168 2021-03-17
JP2021-044168 2021-03-17
PCT/JP2022/003409 WO2022196132A1 (ja) 2021-03-17 2022-01-28 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
CN115996816A true CN115996816A (zh) 2023-04-21

Family

ID=83320325

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280005770.8A Pending CN115996816A (zh) 2021-03-17 2022-01-28 半导体装置的制造方法

Country Status (4)

Country Link
US (1) US20230207325A1 (zh)
JP (1) JP7364114B2 (zh)
CN (1) CN115996816A (zh)
WO (1) WO2022196132A1 (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004053967A1 (ja) * 2002-12-10 2004-06-24 Fujitsu Limited 半導体装置、配線基板の形成方法及び基板処理装置
JP4261260B2 (ja) * 2003-06-26 2009-04-30 日東電工株式会社 半導体ウエハの研削方法および半導体ウエハ研削用粘着シート
JP5912311B2 (ja) * 2011-06-30 2016-04-27 株式会社ディスコ 被加工物の研削方法
JP2014192204A (ja) * 2013-03-26 2014-10-06 Furukawa Electric Co Ltd:The 半導体ウエハ表面保護用粘着テープ及び半導体ウエハの加工方法

Also Published As

Publication number Publication date
JP7364114B2 (ja) 2023-10-18
US20230207325A1 (en) 2023-06-29
WO2022196132A1 (ja) 2022-09-22
JPWO2022196132A1 (zh) 2022-09-22

Similar Documents

Publication Publication Date Title
US8029335B2 (en) Wafer processing method
TWI767022B (zh) 基板處理方法及基板處理系統
TWI715195B (zh) 晶圓之鏡面去角方法、晶圓之製造方法以及晶圓
KR101779622B1 (ko) 피가공물의 연삭 방법
CN110856900B (zh) 半导体装置的制造方法和制造装置
KR20050031927A (ko) 반도체 웨이퍼의 가공 방법
US20160288291A1 (en) Method for grinding wafers by shaping resilient chuck covering
CN115996816A (zh) 半导体装置的制造方法
JP2015199153A (ja) 保持テーブル、該保持テーブルを用いた研削方法及び切削方法
US9929052B2 (en) Wafer processing method
US20150093882A1 (en) Wafer processing method
KR20160047390A (ko) 패키지 기판의 연삭 방법
US20140057531A1 (en) Method for grinding wafers by shaping resilient chuck covering
CN110605636B (zh) 卡盘台、磨削装置及磨削品的制造方法
CN112005359B (zh) 基板处理系统和基板处理方法
US9824926B1 (en) Wafer processing method
JP2010074003A (ja) 研削装置およびウエーハ研削方法
JP2021068744A (ja) ウェーハの加工方法
US20220344207A1 (en) Cutting method of wafer
JP2020096132A (ja) 貼り合わせウェーハのエッジトリミング加工方法
TWI828750B (zh) 基板磨削裝置以及基板磨削方法
CN115223859A (zh) 半导体装置的制造方法
CN210403689U (zh) 玻璃基板
US20150306728A1 (en) Systems for, methods of, and apparatus for processing substrate surfaces
JP5441579B2 (ja) 被加工物の支持シート

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination