JP7364114B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP7364114B2
JP7364114B2 JP2023506831A JP2023506831A JP7364114B2 JP 7364114 B2 JP7364114 B2 JP 7364114B2 JP 2023506831 A JP2023506831 A JP 2023506831A JP 2023506831 A JP2023506831 A JP 2023506831A JP 7364114 B2 JP7364114 B2 JP 7364114B2
Authority
JP
Japan
Prior art keywords
semiconductor substrate
grinding
protective tape
semiconductor device
grinding step
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2023506831A
Other languages
English (en)
Other versions
JPWO2022196132A5 (ja
JPWO2022196132A1 (ja
Inventor
三千矢 北野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of JPWO2022196132A1 publication Critical patent/JPWO2022196132A1/ja
Publication of JPWO2022196132A5 publication Critical patent/JPWO2022196132A5/ja
Application granted granted Critical
Publication of JP7364114B2 publication Critical patent/JP7364114B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B7/00—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor
    • B24B7/20—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground
    • B24B7/22—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain
    • B24B7/228—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain for grinding thin, brittle parts, e.g. semiconductors, wafers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B1/00—Processes of grinding or polishing; Use of auxiliary equipment in connection with such processes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B49/00—Measuring or gauging equipment for controlling the feed movement of the grinding tool or work; Arrangements of indicating or measuring equipment, e.g. for indicating the start of the grinding operation
    • B24B49/12—Measuring or gauging equipment for controlling the feed movement of the grinding tool or work; Arrangements of indicating or measuring equipment, e.g. for indicating the start of the grinding operation involving optical means
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B7/00—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor
    • B24B7/04—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor involving a rotary work-table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

本発明は、半導体装置の製造方法に関する。
従来から、半導体基板の研削方法において、「ウエーハ（基板）の表面に貼着された保護テープの基材フィルムの表面全面を粘着材層には達しない範囲でバイト工具で切削」した後に、「保護テープが貼着されたウエーハの表面を該保護テープを介して研削装置のチャックテーブルで保持する」技術が知られている（例えば、特許文献１参照）。また、半導体基板の加工方法において、「ウェーハ（基板）の裏面のうちデバイス領域に相当する領域に凹部を形成し、凹部の外周側に外周余剰領域を含むリング状補強部を形成する」技術が知られている（例えば、特許文献２参照）。
特許文献１ 特開２０１３－２１０１７号公報
特許文献２ 特開２００７－１９４６１号公報
 解決しようとする課題
半導体装置の製造において、半導体基板の面内均一性を向上することが好ましい。しかしながら、半導体基板に異物などが付着している場合、異物の影響により面内均一性が悪化する問題がある。
一般的開示
上記課題を解決するために、本発明の一つの態様においては、半導体基板を備える半導体装置の製造方法を提供する。半導体装置の製造方法は、貼付段階を備えてよい。貼付段階において、半導体基板の第１面に保護テープを貼り付けてよい。半導体装置の製造方法は、第１研削段階を備えてよい。第１研削段階において、保護テープを支持し、第１面と逆側の面である半導体基板の第２面を研削してよい。半導体装置の製造方法は、保護テープ切削段階を備えてよい。保護テープ切削段階において、半導体基板の第２面を支持し、保護テープを平坦化してよい。半導体装置の製造方法は、第２研削段階を備えてよい。第２研削段階において、保護テープを支持し、半導体基板の第２面を研削してよい。
第２研削段階において、半導体基板の外周に凸部が残るように凸部の内側を研削してよい。
半導体装置の製造方法は、テーブル加工段階を備えてよい。テーブル加工段階において、第１研削段階の後における半導体基板の第２面の形状に基づいて、第２研削段階において半導体基板の第１面を支持するテーブルを加工してよい。第２研削段階において、半導体基板の第１面を支持するテーブルは、半導体基板の第１面と重なる部分において、部分の中央部と部分の端部の間に谷部を有してよい。中央部におけるテーブルの上面の高さは、部分内で最も高くてよい。谷部におけるテーブルの上面の高さは、端部におけるテーブルの上面の高さよりも低くてよい。
第２研削段階において、半導体基板の第１面を支持するテーブルは、半導体基板の第１面と重なる部分において、部分の中央部から部分の端部まで上面の高さが単調に減少してよい。
テーブルの高さの差の最大値は、半導体基板の直径の０．００４％以下であってよい。
第１研削段階において、半導体基板の第１面を支持するテーブルは、半導体基板の第１面と重なる部分において、部分の中央部から部分の端部まで上面の高さが単調に減少してよい。
第１研削段階における研削深さは、第２研削段階における研削深さより少なくてよい。
半導体装置の製造方法は、推定段階を備えてよい。推定段階において、保護テープ切削段階の後の保護テープの表面の外観情報を取得し、外観情報から保護テープ切削段階における平坦化工具の劣化を推定してよい。外観情報は、保護テープの反射率であってよい。外観情報は、保護テープの画像情報であってよい。
なお、上記の発明の概要は、本発明の特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
半導体装置１００の製造方法の一例を説明する図である。 貼付段階Ｓ１０１の一例を説明する図である。 第１研削段階Ｓ１０２において、研削前の半導体装置１００を説明する図である。 第１研削段階Ｓ１０２において、研削後の半導体装置１００を説明する図である。 第１研削段階Ｓ１０２における研削深さとＴＴＶ（Ｔｏｔａｌ Ｔｈｉｃｋｎｅｓｓ Ｖａｒｉａｔｉｏｎ）の関係の一例を示す図である。 保護テープ切削段階Ｓ１０３において、平坦化途中の保護テープ２０を説明する図である。 保護テープ切削段階Ｓ１０３において、平坦化後の保護テープ２０を説明する図である。 テーブル加工段階Ｓ１０４の一例を説明する図である。 第２研削段階Ｓ１０５において、研削前の半導体装置１００を説明する図である。 第２研削段階Ｓ１０５において、研削後の半導体装置１００を説明する図である。 第２研削段階Ｓ１０５において、研削前の半導体装置１００を説明する図である。 第２研削段階Ｓ１０５において、研削後の半導体装置１００を説明する図である。 第１研削段階Ｓ１０２において、研削前の半導体装置１００を説明する図である。 第１研削段階Ｓ１０２において、研削後の半導体装置１００を説明する図である。 第２研削段階Ｓ１０５において、研削前の半導体装置１００を説明する図である。 第２研削段階Ｓ１０５において、研削後の半導体装置１００を説明する図である。 半導体装置１００の製造方法の他の例を説明する図である。 推定段階Ｓ２０４の一例を説明する図である。 半導体装置１００の製造方法の比較例を説明する図である。 貼付段階Ｓ３０１の一例を説明する図である。 保護テープ切削段階Ｓ３０２において、平坦化途中の保護テープ２０を説明する図である。 保護テープ切削段階Ｓ３０２において、平坦化後の保護テープ２０を説明する図である。 基板研削段階Ｓ３０３において、テーブル１４０に吸着前の半導体装置１００を説明する図である。 基板研削段階Ｓ３０３において、テーブル１４０に吸着後の半導体装置１００を説明する図である。 基板研削段階Ｓ３０３において、研削後の半導体装置１００を説明する図である。 前傾角度θ１を説明する図である。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。なお、本明細書及び図面において、実質的に同一の機能、構成を有する要素については、同一の符号を付することにより重複説明を省略し、又、本発明に直接関係のない要素は図示を省略する。また、１つの図面において、同一の機能、構成を有する要素については、代表して符号を付し、その他については符号を省略する場合がある。
本明細書においては半導体基板の深さ方向と平行な方向における一方の側を「上」、他方の側を「下」と称する。基板、層またはその他の部材の２つの主面のうち、一方の面を上面、他方の面を下面と称する。「上」、「下」の方向は、重力方向または半導体モジュールの実装時における方向に限定されない。
本明細書では、Ｘ軸、Ｙ軸およびＺ軸の直交座標軸を用いて技術的事項を説明する場合がある。直交座標軸は、構成要素の相対位置を特定するに過ぎず、特定の方向を限定するものではない。例えば、Ｚ軸は地面に対する高さ方向を限定して示すものではない。なお、＋Ｚ軸方向と－Ｚ軸方向とは互いに逆向きの方向である。正負を記載せず、Ｚ軸方向と記載した場合、＋Ｚ軸および－Ｚ軸に平行な方向を意味する。本明細書では、半導体基板の上面および下面に平行な直交軸をＸ軸およびＹ軸とする。また、半導体基板の上面および下面と垂直な軸をＺ軸とする。本明細書では、Ｚ軸の方向を深さ方向と称する場合がある。また、本明細書では、Ｘ軸およびＹ軸を含めて、半導体基板の上面および下面に平行な方向を、水平方向と称する場合がある。
本明細書において「同一」または「等しい」のように称した場合、製造ばらつき等に起因する誤差を有する場合も含んでよい。当該誤差は、例えば１０％以内である。
図１は、半導体装置１００の製造方法の一例を説明する図である。半導体装置１００の製造方法は、テーブル加工段階Ｓ１０４、貼付段階Ｓ１０１、第１研削段階Ｓ１０２、保護テープ切削段階Ｓ１０３および第２研削段階Ｓ１０５を備える。テーブル加工段階Ｓ１０４においては、第２研削段階Ｓ１０５で用いるテーブルを加工する。以下、図２から図７ｂにおいて、各段階を説明する。なお、テーブル加工段階Ｓ１０４の詳細は、図６で後述する。
なお、半導体装置１００は、一例として、インバータ等の電力変換装置として機能する。半導体装置１００は、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）、ＦＷＤ（Ｆｒｅｅ Ｗｈｅｅｌ Ｄｉｏｄｅ）等のダイオードおよびこれらを組み合わせたＲＣ（Ｒｅｖｅｒｓｅ Ｃｏｎｄｕｃｔｉｎｇ）－ＩＧＢＴ、並びにＭＯＳトランジスタ等を備えてもよい。また、半導体装置１００は、一例として、圧力センサとして機能する。半導体装置１００は、これらの例に限定されなくてよい。
図２は、貼付段階Ｓ１０１の一例を説明する図である。半導体装置１００は、半導体基板１０を備える。本例における半導体基板１０は、上面視における形状がほぼ円形のウエーハである。本明細書では、半導体基板１０を研削する工程以外の工程を省略している。半導体装置１００の製造方法は、半導体基板１０の所定の領域に不純物を注入する工程、半導体基板１０をアニールする工程、半導体基板１０の表面に絶縁膜、電極または配線等を形成する工程を含んでよい。これらの工程により、半導体基板１０にトランジスタ等の半導体素子が形成される。半導体基板１０は、半導体材料で形成された基板である。一例として半導体基板１０はシリコン基板であるが、半導体基板１０の材料はシリコンに限定されない。半導体基板１０の直径Ｄ１は、一例として２００±５ｍｍまたは３００ｍｍ±５ｍｍが良く使われる。ただしこの値に制限されるものではない。
貼付段階Ｓ１０１において、半導体基板１０の第１面１１に保護テープ２０を貼り付ける。半導体基板１０の第１面１１は、ＩＧＢＴやＭＯＳトランジスタ等のゲート構造が形成される面であってよい。ゲート構造は、例えばゲート電極、ゲート絶縁膜、ソース領域、エミッタ領域、および、チャネル領域の少なくとも一つを含む構造である。貼付段階Ｓ１０１において、第１面１１にはゲート構造が形成された状態であってよく、まだ形成されていない状態であってもよい。半導体基板１０の第１面１１は、いわゆるデバイス面であってよい。半導体基板１０の第１面１１に保護テープ２０を貼り付けることにより、半導体基板１０の第１面１１を保護することができる。
保護テープ２０は、半導体基板１０の第１面１１を保護するテープである。具体的には、保護テープ２０を貼り付けることにより、第１研削段階Ｓ１０２および第２研削段階Ｓ１０５において半導体基板１０の第２面１２を研削する際に、半導体基板１０の第１面１１が研削装置のテーブルと直接接触することを防ぐことができる。保護テープ２０は、粘着性のあるテープであってよい。保護テープ２０は、例えばＵＶテープや感圧テープが一般的に良く使われるが、その他にも、レジストに代表される有機塗布膜、静電気力による吸着シート、または接着剤を塗布した支持円板なども使用可能である。半導体基板１０の第２面１２は、半導体基板１０の第１面１１と逆側の面である。
保護テープ２０を貼り付けた後、保護テープ２０を平坦化するべく、保護テープ２０を切削することが好ましい。この場合、半導体基板１０の第２面１２をテーブルに載置して、保護テープ２０を切削する。しかし図２に示すように、半導体基板１０の第２面１２には、異物３０が付着する場合がある。異物３０は、半導体装置１００の製造工程で付着した異物である。異物３０は、パーティクル等であってよいし、レジストなどの有機物や酸化膜の残渣であってもよい。半導体基板１０の第２面１２に異物３０が付着していると、保護テープ切削段階Ｓ１０３で保護テープ２０を平坦化した際に、保護テープ２０が平坦にならない問題が生じる。当該問題は、図１３から図１６ｃにおいて後述する。
図３ａおよび図３ｂは、第１研削段階Ｓ１０２の一例を説明する図である。図３ａは、第１研削段階Ｓ１０２において、研削前の半導体装置１００を説明する図である。図３ｂは、第１研削段階Ｓ１０２において、研削後の半導体装置１００を説明する図である。
第１研削段階Ｓ１０２において、半導体基板１０の第２面１２を研削する。図３ａに示すように、第１研削段階Ｓ１０２において、保護テープ２０は、テーブル１２０に支持される。また、第１研削段階Ｓ１０２において、半導体基板１０の第１面１１は、テーブル１２０に支持される。本例では、半導体基板１０の第１面１１は、保護テープ２０を介して、テーブル１２０に支持される。テーブル１２０は、チャックテーブルであってよい。テーブル１２０は、上面１２１および下面１２３を有する。また、第１研削段階Ｓ１０２において、半導体基板１０の第２面１２は砥石１２２によって研削される。第１研削段階Ｓ１０２は、例えば、バックグラインダ（ＢＧ）等の研削装置を用いて実施される。半導体基板１０の第２面１２を研削することにより、異物３０を除去することができる。第１研削段階Ｓ１０２において、砥石１２２を前傾させて、第２面１２を研削してよい。砥石１２２を前傾させるとは、半導体基板１０の円周方向に対して、砥石１２２を傾けることを指す。図３ａの例では、砥石１２２の下面は、Ｙ軸方向に対して傾き（前傾角度）を有するように配置される。前傾角度については、図１７において後述する。また、図３ａでは、半導体基板１０の平均厚さをＴ１としている。本明細書において、厚さとは、Ｚ軸方向における上面の高さと下面の高さの差である。図３ａにおいて、半導体基板１０の平均厚さＴ１は、第２面１２の高さと第１面１１の高さの差である。本明細書において、高さとは、一定の基準からの高さである。各図において、基準とは、各構成要素の内、Ｚ軸方向において最も下側に設けられている部分であってよい。図３ａにおいて、基準は、例えば、テーブル１２０の下面１２３である。なお、図３ａにおいて、砥石１２２は半導体基板１０よりも小さく描かれているが、砥石１２２の直径は半導体基板１０の直径より大きくても良い。
図３ｂに示す通り、第１研削段階Ｓ１０２の後、半導体基板１０は、中央部１４が凸となる形状で加工される。なお各図においては、半導体基板１０等の凹凸を誇張して示している。中央部１４は、ＸＹ面における半導体基板１０の中心を含む部分である。また、半導体基板１０は、中央部１４と端部１６の間に谷部１８を有してもよい。端部１６は、Ｘ軸、Ｙ軸における半導体基板１０の端の部分である。谷部１８は、中央部１４と端部１６よりも厚さが小さい部分を含む所定の部分である。本例において、中央部１４における半導体基板１０の厚さＴ２は、半導体基板１０の最大厚さである。中央部１４における半導体基板１０の厚さＴ２とは、半導体基板１０の中心の厚さであってよい。また、本例において、谷部１８における半導体基板１０の厚さＴ３は、半導体基板１０の最小厚さである。谷部１８における半導体基板１０の厚さＴ３とは、谷部１８における半導体基板１０の最小厚さであってよい。また、図３ｂでは、半導体基板１０の平均厚さをＴ４とし、点線で示している。
第１研削段階における研削深さは、５０μｍ以上であってよい。第１研削段階における研削深さとは、図３ａにおける半導体基板１０の平均厚さＴ１と図３ｂにおける半導体基板１０の平均厚さＴ４の差であってよい。
図４は、第１研削段階Ｓ１０２における研削深さとＴＴＶ（Ｔｏｔａｌ Ｔｈｉｃｋｎｅｓｓ Ｖａｒｉａｔｉｏｎ）の関係の一例を示す図である。ＴＴＶとは、半導体基板１０における最大厚さと最小厚さの差である。つまり、本例において、ＴＴＶとは、図３ｂにおける中央部１４における半導体基板１０の厚さＴ２と谷部１８における半導体基板１０の厚さＴ３の差である。また本明細書において、面内均一性とは、半導体基板１０の加工均一性を表す。図３ｂにおける半導体基板１０の面内均一性は、一例として、（Ｔ２―Ｔ３）／Ｔ４で表される。
図４を参照すると、第１研削段階Ｓ１０２における研削深さを５０μｍ以上とすることにより、ＴＴＶは、２～４μｍに保たれる。したがって、研削深さを５０μｍ以上にすれば、研削深さによらず、研削後のＴＴＶをほぼ一定に保つことができる。研削後のＴＴＶを一定に保つことができる理由は、研削深さを５０μｍ以上とすることにより研削装置が安定して動作するためと考えられる。
また、第１研削段階Ｓ１０２は異物３０を除去するのが目的のため、第１研削段階Ｓ１０２における研削深さは大きすぎないことが好ましい。例えば、第１研削段階Ｓ１０２における研削深さは、２００μｍ以下であることが好ましい。まとめると、第１研削段階Ｓ１０２における研削深さは、５０μｍ以上、２００μｍ以下であってよい。
図５ａおよび図５ｂは、保護テープ切削段階Ｓ１０３の一例を説明する図である。図５ａは、保護テープ切削段階Ｓ１０３において、平坦化途中の保護テープ２０を説明する図である。図５ｂは、保護テープ切削段階Ｓ１０３において、平坦化後の保護テープ２０を説明する図である。保護テープ２０は、第１面２１および第２面２２を有する。第２面２２は、半導体基板１０の第１面１１と重なる面（または接触する面）である。第１面２１は、第２面２２とは逆側の面である。
保護テープ切削段階Ｓ１０３において、保護テープ２０を平坦化する。本例では、保護テープ切削段階Ｓ１０３において、保護テープ２０の第１面２１を平坦化する。保護テープ切削段階Ｓ１０３において、半導体基板１０の第２面１２は、テーブル１３０に支持される。また、図５ａに示すように、保護テープ切削段階Ｓ１０３において、保護テープ２０の第２面２２は、テーブル１３０に支持される。本例では、保護テープ２０の第２面２２は、半導体基板１０を介して、テーブル１３０に支持される。また、保護テープ切削段階Ｓ１０３において、保護テープ２０の第１面２１は平坦化工具１３２によって平坦化される。平坦化工具１３２は、例えば、刃先を有する工具である。保護テープ切削段階Ｓ１０３では、平坦化工具１３２の刃先を保護テープ２０と接触させて、保護テープ２０の表面を切削してよい。
本例において、半導体装置１００の製造方法は、第１研削段階Ｓ１０２を備える。したがって、半導体基板１０の第２面１２に付着した異物３０を除去することができ、図５ｂに示す通り半導体基板１０と保護テープ２０の合計の厚さＴ５を一定にすることができる。図５ａにおいて、半導体基板１０と保護テープ２０の合計の厚さＴ５は、保護テープ２０の第１面２１の高さと半導体基板１０の第２面１２の高さの差である。その結果、第１研削段階Ｓ１０２を備えない場合と比べ、半導体基板１０の面内均一性を向上することができる。
図６は、テーブル加工段階Ｓ１０４の一例を説明する図である。テーブル加工段階Ｓ１０４において、第２研削段階Ｓ１０５に用いるテーブル１４０を加工する。テーブル１４０は、第２研削段階Ｓ１０５において、半導体基板１０の第１面１１を支持する。テーブル１４０は、上面１４１および下面１４３を有する。テーブル加工段階Ｓ１０４において、第１研削段階Ｓ１０２の後における半導体基板１０の第２面１２の予想形状に基づいて、第２研削段階Ｓ１０５に用いるテーブル１４０を加工する。第１研削段階Ｓ１０２の後における半導体基板１０の第２面１２の予想形状とは、予め想定される形状であってよい。つまり、過去に第１研削段階Ｓ１０２を実施した後の半導体基板１０の第２面１２の形状であってよい。一例として、第１研削段階Ｓ１０２の後における予想される半導体基板１０のＴＴＶに基づいて、テーブル１４０を加工する。また、第２面１２の形状は、砥石１２２の直径と、砥石１２２の前傾角度から予測してもよい。
一例として、半導体基板１０のＸＹ面における２つの部分を、第１の基板部分および第２の基板部分とする。また、第２研削段階Ｓ１０５で用いるテーブル１４０において、第１の基板部分が載置される部分を第１のテーブル部分、第２の基板部分が載置される部分を第２のテーブル部分とする。半導体基板１０の第１の基板部分が、第２の基板部分よりも厚くなると予測される場合、第１のテーブル部分の上面１４１の高さを、第２のテーブル部分の上面１４１の高さよりも高くしてよい。図６において、図３ｂの半導体基板１０の中央部１４が載置される部分を第１のテーブル部分１５２とする。また、図６において、図３ｂの半導体基板１０の谷部１８が載置される部分を第２のテーブル部分１５４とする。第１のテーブル部分１５２の上面１４１の高さは、第２のテーブル部分１５４の上面１４１の高さよりも高くしてよい。なお、テーブル１４０の上面１４１の高さとは、テーブル１４０の下面１４３（基準）からの高さである。
図４において、第１研削段階Ｓ１０２における研削深さを５０μｍ以上とすることにより研削後のＴＴＶを一定に保つことができると説明した。したがって、第１研削段階Ｓ１０２における研削深さが決まっていれば、第１研削段階Ｓ１０２の後における半導体基板１０の第２面１２の予想形状を決定することができる。そのため、第１研削段階Ｓ１０２の後における半導体基板１０の第２面１２の予想形状に基づいて、テーブル１４０の加工形状をあらかじめ決めておくことが可能である。そのため、テーブル加工段階Ｓ１０４は、貼付段階Ｓ１０１よりも前に予め実施できる。また、テーブル１４０を用いて複数の半導体基板１０を順次研削する場合において、テーブル加工段階Ｓ１０４は、複数の半導体基板１０を研削する前に、１度だけ行えばよい。つまり、貼付段階Ｓ１０１、第１研削段階Ｓ１０２、保護テープ切削段階Ｓ１０３および第２研削段階Ｓ１０５は、半導体基板１０毎に実施され、テーブル加工段階Ｓ１０４は、複数の半導体基板１０に対して共通に実施されてよい。
テーブル１４０は、一例としてセラミックや金属材料で形成されており、ポーラスチャックテーブルであっても良い。テーブル１４０の加工とは、一般的な金属加工であってよいし、または、砥石とテーブルとを接触させて行う研削加工であってよい。研削加工の場合、砥石の前傾角度を調整する事で所望のテーブル形状を得る事が可能である。この時用いる砥石は半導体基板の加工に用いるものと同一のものであっても良いし、別のものであっても良い。前傾角度については、図１７を用いて後述する。
図７ａおよび図７ｂは、第２研削段階Ｓ１０５の一例を説明する図である。図７ａは、第２研削段階Ｓ１０５において、研削前の半導体装置１００を説明する図である。図７ｂは、第２研削段階Ｓ１０５において、研削後の半導体装置１００を説明する図である。
第２研削段階Ｓ１０５において、半導体基板１０の第２面１２を研削する。第２研削段階Ｓ１０５において、保護テープ２０は、テーブル１４０に支持される。また、図７ａに示すように、第２研削段階Ｓ１０５において、半導体基板１０の第１面１１は、テーブル１４０に支持される。本例では、半導体基板１０の第１面１１は、保護テープ２０を介して、テーブル１４０に支持される。テーブル１４０は、チャックテーブルであってよい。テーブル加工段階Ｓ１０４において、テーブル１４０を第１研削段階Ｓ１０２の後における半導体基板１０の第２面１２の予想形状に基づいて加工したため、半導体基板１０の厚さが異なっていても、半導体基板１０の厚さを均一化できる。また、第２研削段階Ｓ１０５において、半導体基板１０の第２面１２は砥石１４２によって研削される。第２研削段階Ｓ１０５は、例えば、バックグラインダ（ＢＧ）等の研削装置を用いて実施される。第２研削段階Ｓ１０５において、第１研削段階Ｓ１０２と同様に砥石１４２を前傾させて、第２面１２を研削してよい。
図７ｂに示す通り、第２研削段階Ｓ１０５の後、半導体基板１０は、一定の厚さＴ６で加工される。第１研削段階Ｓ１０２の後、半導体基板１０は、中央部１４が凸となる形状で加工されていたが、本例では、第１研削段階Ｓ１０２の後における半導体基板１０の第２面１２の形状に基づいて、第２研削段階Ｓ１０５に用いるテーブル１４０を加工しているため、半導体基板１０を平坦にすることができる。したがって、半導体基板１０の面内均一性を向上することができる。
本例において、テーブル１４０は、半導体基板１０の第１面１１と重なる部分１４４において、部分１４４の中央部１４６から領域の端部１４８まで上面１４１の高さが単調に減少する。つまり、部分１４４の中央部１４６におけるテーブル１４０の上面１４１の高さＨ１は、部分１４４におけるテーブル１４０の上面１４１の高さで最大であってよい。図７ａ、図７ｂにおいて、部分１４４と他のテーブル１４０の部分との境界を点線で示している。部分１４４の中央部１４６は、ＸＹ面における部分１４４の中心を含む部分である。端部１４８は、Ｘ軸、Ｙ軸における部分１４４の端の部分である。なお本例では、部分１４４は、保護テープ２０を介して、半導体基板１０の第１面１１と接している。テーブル１４０をこのような形状にすることで、半導体基板１０の中央部１４を他の部分と比べて、相対的に高く配置することができる。したがって、半導体基板１０の中央部１４を他の部分と比べて、多く研削することができ、半導体基板１０の面内均一性を向上することができる。
本例において、第２研削段階Ｓ１０５では、半導体基板１０の外周に凸部５２を形成する。つまり、第２研削段階Ｓ１０５において、半導体基板１０の外周に凸部５２が残るように凸部５２の内側を研削する。凸部５２を外周に残すことにより、半導体基板１０にリング状の補強構造を残すことができる。したがって、第２研削段階Ｓ１０５の後において、半導体基板１０の反りを抑制することができる。また、第２研削段階Ｓ１０５の後工程において、半導体基板１０の取り扱いが容易となる。凸部５２を形成するために、砥石１４２の外径Ｄ２は、半導体基板１０の半径（半導体基板１０の直径Ｄ１の半分）以下とすることが好ましい。
本例において、凸部５２を除く半導体基板１０の平均厚さをＴ６とする。また、本例において、凸部５２における半導体基板１０の厚さをＴ７とする。Ｔ７は、凸部５２における半導体基板１０の最大厚さであってよい。第２研削段階Ｓ１０５における研削深さは、Ｔ７とＴ６の差であってよい。第２研削段階Ｓ１０５における研削深さは、４５０μｍ以上であってよい。つまり、第１研削段階Ｓ１０２における研削深さは、第２研削段階Ｓ１０５における研削深さより少なくてよい。したがって、第２研削段階Ｓ１０５において、半導体基板１０を薄化することができる。
図８ａおよび図８ｂは、第２研削段階Ｓ１０５の比較例を説明する図である。図８ａは、第２研削段階Ｓ１０５において、研削前の半導体装置１００を説明する図である。図８ｂは、第２研削段階Ｓ１０５において、研削後の半導体装置１００を説明する図である。図８ａおよび図８ｂにおいて、テーブル１４０の形状を図７ａおよび図７ｂから変更している。図８ａおよび図８ｂのテーブル１４０の形状は、図７ａおよび図７ｂと異なり、平坦である。
図８ｂにおいて、第２研削段階Ｓ１０５の後、半導体基板１０の厚さＴ６は、均一ではない。これは、第１研削段階Ｓ１０２の後に形成された半導体基板１０の形状が第２研削段階Ｓ１０５においても残っているためである。第２研削段階Ｓ１０５に用いるテーブル１４０を加工することにより、第１研削段階Ｓ１０２の後に形成された半導体基板１０の形状を平坦にすることが可能である。
図９ａおよび図９ｂは、第１研削段階Ｓ１０２の他の例を説明する図である。図９ａは、第１研削段階Ｓ１０２において、研削前の半導体装置１００を説明する図である。図９ｂは、第１研削段階Ｓ１０２において、研削後の半導体装置１００を説明する図である。図９ａおよび図９ｂにおいて、テーブル１２０の形状を図３ａおよび図３ｂから変更している。
本例において、第１研削段階Ｓ１０２の後における半導体基板１０の第２面１２の形状を平坦にするように、第１研削段階Ｓ１０２に用いるテーブル１２０を加工している。つまり、本例におけるテーブル１２０の形状は、図６におけるテーブル１４０の形状と同一であってよい。具体的には、テーブル１２０は、半導体基板１０の第１面１１と重なる部分１２４において、部分１２４の中央部１２６から部分１２４の端部１２８まで上面１２１の高さが単調に減少する。テーブル１２０の上面１２１の高さとは、テーブル１２０の下面１２３（基準）からの高さである。つまり、部分１２４の中央部１２６におけるテーブル１２０の上面１２１の高さＨ２は、部分１２４におけるテーブル１２０の上面１２１の高さで最大であってよい。部分１２４の中央部１２６は、Ｘ軸、Ｙ軸における部分１２４の中心を含む所定の部分である。端部１２８は、Ｘ軸、Ｙ軸における部分１２４の端の部分である。テーブル１２０をこのような形状にすることで、半導体基板１０の中央部１４を他の部分と比べて、高くすることができる。したがって、第１研削段階Ｓ１０２において、半導体基板１０の中央部１４を他の部分と比べて、多く研削することができ、半導体基板１０の面内均一性を向上することができる。
図１０ａおよび図１０ｂは、第２研削段階Ｓ１０５の他の例を説明する図である。図１０ａは、第２研削段階Ｓ１０５において、研削前の半導体装置１００を説明する図である。図１０ｂは、第２研削段階Ｓ１０５において、研削後の半導体装置１００を説明する図である。図１０ａおよび図１０ｂにおいて、テーブル１４０の形状を図７ａおよび図７ｂから変更している。
本例において、テーブル１４０は、半導体基板１０の第１面１１と重なる部分１４４において、部分１４４の中央部１４６と部分１４４の端部１４８の間に谷部１５０を有する。谷部１５０は、中央部１４６と端部１４８よりも上面１４１の高さが低い部分を含む所定の部分である。谷部１５０におけるテーブル１４０の上面１４１の高さＨ３は、中央部１４６におけるテーブル１４０の上面１４１の高さＨ１よりも低くてよい。谷部１５０におけるテーブル１４０の上面１４１の高さＨ３は、端部１４８におけるテーブル１４０の上面１４１の高さＨ４よりも低くてよい。図３ｂのように半導体基板１０が中央部１４と端部１６の間に谷部１８を有する場合、テーブル１４０をこのような形状にすることで、半導体基板１０の面内均一性をさらに向上することができる。
部分１４４の中央部１４６におけるテーブル１４０の上面１４１の高さＨ１は、部分１４４におけるテーブル１４０の上面１４１の高さで最も高くてよい。このような構成とすることで、半導体基板１０の中央部１４を他の部分と比べて、相対的に高く配置することができる。したがって、半導体基板１０の中央部１４を他の部分と比べて、多く研削することができ、半導体基板１０の面内均一性を向上することができる。
テーブル１４０の上面１４１の高さの差の最大値は、半導体基板１０の直径Ｄ１の０．００５％以下であってよい。本例において、テーブル１４０の高さの差の最大値は、中央部１４６におけるテーブル１４０の上面１４１の高さＨ１と谷部１５０におけるテーブル１４０の上面１４１の高さＨ３の差であってよい。つまり、半導体基板１０の直径Ｄ１が３００ｍｍの場合、テーブル１４０の上面１４１の高さの差の最大値は１５μｍ以下であってよい。また、テーブル１４０の上面１４１の高さの差の最大値は、半導体基板１０の直径Ｄ１の０．００４％以下であってよい。半導体基板１０の直径Ｄ１が２００ｍｍの場合、テーブル１４０の上面１４１の高さの差の最大値は８μｍ以下であってよい。第１研削段階Ｓ１０２における研削深さを５０μｍ以上とすることにより、ＴＴＶは、２～４μｍに保たれることを前述したが、実際には機械精度のばらつきが存在するため、第1研削段階を行う加工装置により２倍程度の差が生じる可能性がある。また、テーブル１４０の上面１４１の高さの差の最大値がこのような範囲でも、砥石１４２の前傾角度は、一定であってよい。
図１１は、半導体装置１００の製造方法の他の例を説明する図である。図１１において、半導体装置１００の製造方法は、テーブル加工段階Ｓ２０５、貼付段階Ｓ２０１、第１研削段階Ｓ２０２、保護テープ切削段階Ｓ２０３、推定段階Ｓ２０４および第２研削段階Ｓ２０６を備える。図１１の半導体装置１００の製造方法は、保護テープ切削段階Ｓ２０３よりも後に推定段階Ｓ２０４を備える点で、図１の半導体装置１００の製造方法と異なる。つまり、図１１のテーブル加工段階Ｓ２０５、貼付段階Ｓ２０１、第１研削段階Ｓ２０２、保護テープ切削段階Ｓ２０３および第２研削段階Ｓ２０６は、それぞれ図１のテーブル加工段階Ｓ１０４、貼付段階Ｓ１０１、第１研削段階Ｓ１０２、保護テープ切削段階Ｓ１０３および第２研削段階Ｓ１０５と同一であってよい。
図１２は、推定段階Ｓ２０４の一例を説明する図である。推定段階Ｓ２０４において、保護テープ切削段階Ｓ２０３における平坦化工具１３２の劣化を推定する。本例において、半導体装置１００の製造方法は、第１研削段階Ｓ２０２を備えるため、第１研削段階Ｓ２０２における研削屑が保護テープ２０に付着する場合がある。当該研削屑が保護テープ２０に付着した状態で、保護テープ切削段階Ｓ２０３を実施すると、平坦化工具１３２の劣化が想定される。本例では、推定段階Ｓ２０４を備えるため、平坦化工具１３２の劣化を推定し、平坦化工具１３２の交換周期、メンテナンス周期を自動決定することができる。したがって、保護テープ切削段階Ｓ２０３における不良を抑制することができる。
推定段階Ｓ２０４において、保護テープ切削段階Ｓ２０３の後の保護テープ２０の表面の外観情報を取得し、保護テープ切削段階Ｓ２０３における平坦化工具１３２の劣化を推定する。本例では、装置１６０は、保護テープ切削段階Ｓ２０３の後の保護テープ２０の第１面２１の外観情報を取得する。
外観情報は、一例として、保護テープ２０の反射率である。推定段階Ｓ２０４において、保護テープ切削段階Ｓ２０３の後の保護テープ２０の第１面２１の反射率の変化を測定し、平坦化工具１３２の劣化を推定してよい。本願発明者が調査したところ、平坦化工具１３２の劣化により、保護テープ切削段階Ｓ２０３の後の保護テープ２０の第１面２１は可視光の反射率が単調に減少する傾向がある事が判明した。よって、反射率にある閾値を設定し、推定段階Ｓ２０４は反射率とその閾値との比較を行う段階であってもよい。
また、外観情報は、一例として、保護テープ２０の画像情報である。この場合、装置１６０は、カメラを含んでいてもよい。装置１６０は、保護テープ２０の第１面２１の画像分析を行ってもよい。装置１６０は、保護テープ２０の第１面２１の画像分析において、画像のコントラストを分析してよい。装置１６０は、画像分析を行い、研削痕の密度を検出してよい。つまり、推定段階Ｓ２０４において、保護テープ切削段階Ｓ２０３の後の保護テープ２０の第１面２１の研削痕の密度を測定し、平坦化工具１３２の劣化を推定してよい。本願発明者が調査したところ、平坦化工具１３２の劣化により、研削痕の密度が単調に増加する傾向がある事が判明した。よって、研削痕の密度にある閾値を設定し、推定段階Ｓ２０４は研削痕の密度とその閾値との比較を行う段階であってもよい。
なお、本例において、推定段階Ｓ２０４は、保護テープ切削段階Ｓ２０３の後に実施されるが、保護テープ切削段階Ｓ２０３の途中で推定段階Ｓ２０４を実施してもよい。保護テープ切削段階Ｓ２０３の途中で推定段階Ｓ２０４を実施することで、平坦化途中における平坦化工具１３２の劣化を推定することができる。
図１３は、半導体装置１００の製造方法の比較例を説明する図である。図１３の半導体装置１００の製造方法は、貼付段階Ｓ３０１、保護テープ切削段階Ｓ３０２、基板研削段階Ｓ３０３を備える。以下、図１４から図１６ｃにおいて、各段階を説明する。
図１４は、貼付段階Ｓ３０１の一例を説明する図である。図１４の貼付段階Ｓ３０１は、図２の貼付段階Ｓ２０１と同一であってよい。本例においても、半導体基板１０の第２面１２には、異物３０が付着している。
図１５ａおよび図１５ｂは、保護テープ切削段階Ｓ３０２の一例を説明する図である。図１５ａは、保護テープ切削段階Ｓ３０２において、平坦化途中の保護テープ２０を説明する図である。図１５ｂは、保護テープ切削段階Ｓ３０２において、平坦化後の保護テープ２０を説明する図である。図５ａ、図５ｂの保護テープ切削段階Ｓ１０３と同様に、保護テープ切削段階Ｓ３０２では、保護テープ２０を平坦化する。
本例において、半導体基板１０の第２面１２には、異物３０が付着したままである。したがって、半導体基板１０は、異物３０と重なる部分が持ち上がって、テーブル１３０に支持される。この状態で、保護テープ２０を平坦化すると、図１５ｂに示す通り、保護テープ２０の厚さＴ８は一定にならない。保護テープ２０の厚さＴ８とは、保護テープ２０の第１面２１の高さと保護テープ２０の第２面２２の高さの差である。保護テープ２０は、異物３０が付着する近傍において凹となるように加工される。
図１６ａ、図１６ｂおよび図１６ｃは、基板研削段階Ｓ３０３の一例を説明する図である。図１６ａは、基板研削段階Ｓ３０３において、テーブル１４０に吸着前の半導体装置１００を説明する図である。図１６ｂは、基板研削段階Ｓ３０３において、テーブル１４０に吸着後の半導体装置１００を説明する図である。図１６ｃは、基板研削段階Ｓ３０３において、研削後の半導体装置１００を説明する図である。
図１６ａにおいて、テーブル１４０に吸着前では、テーブル１４０と保護テープ２０の間には空間１７０が存在する。図１６ｂにおいて、テーブル１４０に吸着後では、空間１７０に保護テープ２０が吸着されるため、半導体基板１０も異物３０と重なる部分が凹となるように保持される。この状態で、半導体基板１０を研削すると、図１６ｃに示す通り、凸部５２を除く半導体基板１０の厚さＴ６は一定にならない。
図１の半導体装置１００の製造方法は、第１研削段階Ｓ１０２を備える。したがって、半導体基板１０の第２面１２に付着した異物３０を除去することができる。図１３の半導体装置１００の製造方法と比べ、半導体基板１０の面内均一性を向上することができる。
図１７は、前傾角度θ１を説明する図である。図１７では、ＹＺ面における第１研削段階Ｓ１０２を示している。砥石１２２の下面は、Ｙ軸方向に対して前傾角度θ１を有するように配置される。また第２研削段階Ｓ１０５においても、砥石１４２の下面は、Ｙ軸方向に対して前傾角度を有するように配置される。第２研削段階Ｓ１０５における砥石１４２の前傾角度をθ２（不図示）とする。
第２研削段階Ｓ１０５における砥石１４２の前傾角度θ２は、第１研削段階Ｓ１０２における砥石１２２の前傾角度θ１より小さくてよい。また、第２研削段階Ｓ１０５における砥石１４２の前傾角度θ２は、第１研削段階Ｓ１０２における砥石１２２の前傾角度θ１と同じであってもよい。第２研削段階Ｓ１０５における砥石１４２の前傾角度θ２は、第１研削段階Ｓ１０２における砥石１２２の前傾角度θ１より大きくてもよい。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。
１０・・半導体基板、１１・・第１面、１２・・第２面、１４・・中央部、１６・・端部、１８・・谷部、２０・・保護テープ、２１・・第１面、２２・・第２面、３０・・異物、５２・・凸部、１００・・半導体装置、１２０・・テーブル、１２１・・上面、１２２・・砥石、１２３・・下面、１２４・・部分、１２６・・中央部、１２８・・端部、１３０・・テーブル、１３２・・平坦化工具、１４０・・テーブル、１４１・・上面、１４２・・砥石、１４３・・下面、１４４・・部分、１４６・・中央部、１４８・・端部、１５０・・谷部、１５２・・第１のテーブル部分、１５４・・第２のテーブル部分、１６０・・装置、１７０・・空間

Claims (13)

  1. 半導体基板を備える半導体装置の製造方法であって、
    前記半導体基板の第１面に保護テープを貼り付ける貼付段階と、
    前記保護テープを支持し、前記第１面と逆側の面である前記半導体基板の第２面を研削する第１研削段階と、
    前記半導体基板の前記第２面を支持し、前記保護テープを平坦化する保護テープ切削段階と、
    前記保護テープを支持し、前記半導体基板の前記第２面を研削する第２研削段階と
    を備える
    半導体装置の製造方法。
  2. 前記第２研削段階において、前記半導体基板の外周に凸部が残るように前記凸部の内側を研削する
    請求項１に記載の半導体装置の製造方法。
  3. 前記第１研削段階の後における前記半導体基板の前記第２面の予想形状に基づいて、前記第２研削段階において前記半導体基板の前記第１面を支持するテーブルを加工するテーブル加工段階をさらに備える
    請求項１または２に記載の半導体装置の製造方法。
  4. 前記第２研削段階において、前記半導体基板の前記第１面を支持するテーブルは、前記半導体基板の前記第１面と重なる部分において、前記部分の中央部と前記部分の端部の間に谷部を有する
    請求項１から３のいずれか一項に記載の半導体装置の製造方法。
  5. 前記中央部における前記テーブルの上面の高さは、前記部分内で最も高い
    請求項４に記載の半導体装置の製造方法。
  6. 前記谷部における前記テーブルの上面の高さは、前記端部における前記テーブルの上面の高さよりも低い
    請求項４または５に記載の半導体装置の製造方法。
  7. 前記第２研削段階において、前記半導体基板の前記第１面を支持するテーブルは、前記半導体基板の前記第１面と重なる部分において、前記部分の中央部から前記部分の端部まで上面の高さが単調に減少する
    請求項１から３のいずれか一項に記載の半導体装置の製造方法。
  8. 前記テーブルの高さの差の最大値は、前記半導体基板の直径の０．００４％以下である
    請求項３から７のいずれか一項に記載の半導体装置の製造方法。
  9. 前記第１研削段階において、前記半導体基板の前記第１面を支持するテーブルは、前記半導体基板の前記第１面と重なる部分において、前記部分の中央部から前記部分の端部まで上面の高さが単調に減少する
    請求項１または２に記載の半導体装置の製造方法。
  10. 前記第１研削段階における研削深さは、前記第２研削段階における研削深さより少ない
    請求項１から９のいずれか一項に記載の半導体装置の製造方法。
  11. 前記保護テープ切削段階の後の前記保護テープの表面の外観情報を取得し、前記外観情報から前記保護テープ切削段階における平坦化工具の劣化を推定する推定段階を更に備える
    請求項１から１０のいずれか一項に記載の半導体装置の製造方法。
  12. 前記外観情報は、前記保護テープの反射率である
    請求項１１に記載の半導体装置の製造方法。
  13. 前記外観情報は、前記保護テープの画像情報である
    請求項１１に記載の半導体装置の製造方法。
JP2023506831A 2021-03-17 2022-01-28 半導体装置の製造方法 Active JP7364114B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021044168 2021-03-17
JP2021044168 2021-03-17
PCT/JP2022/003409 WO2022196132A1 (ja) 2021-03-17 2022-01-28 半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JPWO2022196132A1 JPWO2022196132A1 (ja) 2022-09-22
JPWO2022196132A5 JPWO2022196132A5 (ja) 2023-05-16
JP7364114B2 true JP7364114B2 (ja) 2023-10-18

Family

ID=83320325

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023506831A Active JP7364114B2 (ja) 2021-03-17 2022-01-28 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US20230207325A1 (ja)
JP (1) JP7364114B2 (ja)
CN (1) CN115996816A (ja)
WO (1) WO2022196132A1 (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014192204A (ja) 2013-03-26 2014-10-06 Furukawa Electric Co Ltd:The 半導体ウエハ表面保護用粘着テープ及び半導体ウエハの加工方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4489016B2 (ja) * 2002-12-10 2010-06-23 富士通株式会社 配線基板の形成方法、配線薄膜の形成方法及び基板処理装置
JP4261260B2 (ja) * 2003-06-26 2009-04-30 日東電工株式会社 半導体ウエハの研削方法および半導体ウエハ研削用粘着シート
JP5912311B2 (ja) * 2011-06-30 2016-04-27 株式会社ディスコ 被加工物の研削方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014192204A (ja) 2013-03-26 2014-10-06 Furukawa Electric Co Ltd:The 半導体ウエハ表面保護用粘着テープ及び半導体ウエハの加工方法

Also Published As

Publication number Publication date
WO2022196132A1 (ja) 2022-09-22
JPWO2022196132A1 (ja) 2022-09-22
CN115996816A (zh) 2023-04-21
US20230207325A1 (en) 2023-06-29

Similar Documents

Publication Publication Date Title
US11742224B2 (en) Substrate chuck and substrate bonding system including the same
JPH0878509A (ja) ウエハ処理チャンバ内の丸屋根状基部用クランプリング
TWI767022B (zh) 基板處理方法及基板處理系統
US20070249146A1 (en) Protective tape applying method
WO2019142708A1 (ja) 基板処理装置、および基板処理方法
US10319623B2 (en) Conveyance hand, conveyance apparatus, lithography apparatus, manufacturing method of article, and holding mechanism
JP4782788B2 (ja) 試料保持具とこれを用いた試料吸着装置およびこれを用いた試料処理方法
JP7364114B2 (ja) 半導体装置の製造方法
TWI459504B (zh) 一種提供夾具平台空氣區的系統及方法
CN110605636B (zh) 卡盘台、磨削装置及磨削品的制造方法
CN112005359B (zh) 基板处理系统和基板处理方法
CN108655946B (zh) 研磨头及研磨半导体晶片的背侧的方法
JP7237557B2 (ja) 貼り合わせウェーハのエッジトリミング加工方法
JP5454856B2 (ja) ワーク収納方法
TW201836767A (zh) 研磨頭及研磨半導體晶圓的背側的方法
JP2022166513A (ja) 半導体装置の製造方法
KR20210002853A (ko) 리테이너 링
TWM552025U (zh) 薄型化晶圓保護環
CN113795907B (zh) 基板贴合装置以及基板贴合方法
JP2024017800A (ja) 被加工物の加工方法
CN110534423B (zh) 半导体器件及其制作方法
JP2006054379A (ja) 吸着治具および研磨装置
JP2024066327A (ja) ウエーハの研磨方法
JP2021137934A (ja) 研削装置、及び研削方法
CN113795907A (zh) 基板保持架、基板贴合装置以及基板贴合方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230224

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230224

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230905

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230918

R150 Certificate of patent or registration of utility model

Ref document number: 7364114

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150